KR20010092650A - 맵 데이터 생성장치 및 맵 데이터 생성방법 - Google Patents

맵 데이터 생성장치 및 맵 데이터 생성방법 Download PDF

Info

Publication number
KR20010092650A
KR20010092650A KR1020000068313A KR20000068313A KR20010092650A KR 20010092650 A KR20010092650 A KR 20010092650A KR 1020000068313 A KR1020000068313 A KR 1020000068313A KR 20000068313 A KR20000068313 A KR 20000068313A KR 20010092650 A KR20010092650 A KR 20010092650A
Authority
KR
South Korea
Prior art keywords
map data
classification code
chip
test
classification
Prior art date
Application number
KR1020000068313A
Other languages
English (en)
Inventor
모리나가카즈노리
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Publication of KR20010092650A publication Critical patent/KR20010092650A/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 복수 공정을 거친 웨이퍼 테스트 공정을 구성하는 각 공정에서 양호/불량의 판정이 다른 경우에, 통상의 양품과는 구별하여 이용하는 것이 가능한 칩을 불량품으로서 폐기하지 않고 분별할 수 있는 맵 데이터 생성 장치 및 그 맵 데이터 생성방법을 얻고자 한다. 이러한 본 발명은, 웨이퍼 테스트 처리를 구성하는 복수 공정의 실행시에 각각의 공정으로부터 맵 데이터를 생성하는 프로버와, 그 맵 데이터를 수신하여 저장함과 동시에, 그 복수 공정을 구성하는 공정별 분류 코드의 조합으로 최종 분류 코드를 특정하는 분류 코드표에 의해서, 최종 결과로서의 맵 데이터를 생성하는 셀 콘트롤러를 갖는다.

Description

맵 데이터 생성장치 및 맵 데이터 생성방법{APPARATUS AND METHOD FOR GENERATING MAP DATA}
본 발명은 반도체를 웨이퍼 상태에서 테스트하였을 때에 칩 마다의 분류 코드를 전자정보로서 생성하는 기술에 관한 것으로, 특히 복수 공정을 거친 웨이퍼 테스트 공정을 구성하는 각 공정에서 양호/불량의 판정이 다른 경우에, 통상의 양품과는 구별하여 이용하는 것이 가능한 칩을 불량품으로서 폐기하지 않고 분별할 수 있는 맵(Map) 데이터 생성장치 및 맵 데이터 생성방법에 관한 것이다.
종래의 맵 데이터 생성장치는, 웨이퍼 전체 칩의 분류 코드를 수용하기 위해서 칩 마다 1개의 분류코드 저장 영역을 갖고, 또한, 각 처리공정단위에서 생성한 맵 데이터를 최신 데이터로 고쳐씀으로써 최종 분류 코드를 얻는 동작을 행하고 있다. 따라서, 전체 행정에 걸쳐서 모두 양품이라고 판정된 칩에서는 문제가 없지만, 최초의 공정에서 양품이라고 판정된 칩이 다음 공정에서 불량품이라고 판정된 경우에는, 최종 분류코드에 불량품의 분류코드가 기록된 결과, 폐기 처분된다. 이와 같은 불량 판정이 된 칩중에는, 예를 들면, 동작 속도가 늦는 등의 특성에 의해 불량 칩이라고 판정된 것도 있기 때문에, 폐기하지 않고 통상의 양품과는 구별하여 이용하는 것이 가능한 칩이 포함되어 있을 가능성이 높았다.
그러나, 종래의 맵 데이터 생성장치에서는, 페기하지 않고 통상의 양품과는 구별해서 이용하는 것이 가능한 칩에 대해서도 불량 판정이 되어 버리기 때문에, 이와 같은 칩을 분별하는 것이 곤란하다고 하는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 주어진 것으로, 복수 공정을 거친 웨이퍼 테스트 공정을 구성하는 각 공정에서 양호/불량의 판정이 다른 경우에, 통상의 양품과는 구별하여 이용하는 것이 가능한 칩을 불량품으로서 폐기하지 않고 분별할 수 있는 맵 데이터 생성장치 및 맵 데이터 생성방법을 얻는데 그 목적이 있다.
도 1은 테스트 칩의 범위와 테스트 결과를 도시한 웨이퍼 맵,
도 2는 웨이퍼 테스트를 설명하기 위한 흐름도,
도 3은 실시예 1에서 공정 A의 맵 데이터의 테이블,
도 4는 실시예 1에서 공정 B의 맵 데이터의 테이블,
도 5는 실시예 1에서 공정 C의 맵 데이터의 테이블,
도 6은 연산 설정예 1을 설명하기 위한 테이블,
도 7은 실시예 1의 맵 데이터 생성 방법을 설명하기 위한 흐름도,
도 8은 도 6의 연산 설정예 1에 대한 연산결과를 설명하기 위한 테이블,
도 9는 도 6의 연산 설정예 1의 분류 번호별 집계 결과를 설명하기 위한 테이블,
도 10은 논리 연산식 정의를 설명하기 위한 테이블,
도 11은 연산 설정예 2를 설명하기 위한 테이블,
도 12는 실시예 2의 맵 데이터 생성 방법을 설명하기 위한 흐름도,
도 13은 실시예 2에서 맵 데이터 MapA와 맵 데이터 MapB의 연산 결과를 설명하기 위한 테이블,
도 14는 실시예 2에서 맵 데이터 MapB'와 맵 데이터 MapC의 연산 결과를 설명하기위한 테이블,
도 15는 실시예 2에서 연산 설정예 2의 분류 번호별 집계 결과를 설명하기 위한 테이블,
도 16은 실시예 2에서 공정 A의 맵 데이터의 테이블,
도 17은 실시예 2에서 공정 B의 맵 데이터의 테이블,
도 18은 실시예 3에서 연산 설정예 3을 설명하기 위한 테이블,
도 19는 실시예 3에서 맵 데이터 생성방법을 설명하기 위한 흐름도,
도 20은 실시예 3에서 맵 데이터 MapA와 맵 데이터 MapB의 연산결과를 설명하기 위한 테이블,
도 21은 실시예 3에서 맵 데이터 MapB'와 맵 데이터 MapC의 연산결과를 설명하기 위한 테이블,
도 22는 실시예 3에서 맵 데이터 MapF와 맵 데이터 MapC의 연산 결과를 설명하기 위한 테이블.
*도면의 주요 부분에 대한 부호의 설명*
10 : 맵 데이터 생성장치 12 : 웨이퍼
14 : 테스트 칩 16, 20, 24 : 프로버
18, 22, 26 : 테스터 30 : 셀 콘트롤러
MapA, MapB, MapC : 맵 데이터
본 발명의 제 1 국면에 따른 맵 데이터 생성장치는, 웨이퍼 테스트 처리를 구성하는 복수 공정의 실행시에 각각의 공정으로부터 맵 데이터를 생성하는 프로버(prober)와, 이 맵 데이터를 수신하여 저장함과 동시에, 그 복수 공정을 구성하는 공정별 분류 코드의 조합으로 최종 분류코드를 특정하는 분류코드표에 의해서, 최종 결과로서의 맵 데이터를 생성하는 셀 콘트롤러를 가진 것이다.
또한, 본 발명의 제 2 국면에 따른 맵 데이터 생성장치는, 웨이퍼 테스트 처리를 구성하는 복수 공정의 실행시에 각각의 공정으로부터 맵 데이터를 생성하는 프로버와, 이 맵 데이터를 수신하여 저장함과 동시에, 전번까지의 분류코드와 이번의 분류코드의 논리연산식 정의에 의해 최종 분류코드를 생성하는 셀 콘트롤러를 가진 것이다.
또한, 본 발명의 제 3 국면에 따른 맵 데이터 생성장치는, 상기 제 1 국면 또는 제 2 국면에 있어서, 최종 분류코드가 전번까지의 분류코드와 이번의 분류코드의 대응표에 의해 결정되는 것이다.
또한, 본 발명의 제 4 국면에 따른 맵 데이터 생성장치는, 상기 제 2 국면에 있어서, 상기 셀 콘트롤러는, 상기 논리연산식 정의로서 전번의 분류코드와 이번의 분류코드에서 AND, OR, 전번의 결과대로 및 이번의 결과로 고쳐쓰기라고 하는 4 종류의 설정을 하도록 구성된 것이다.
더욱이, 본 발명의 제 5 국면에 따른 맵 데이터 생성장치는, 상기 제 2 국면에 있어서, 상기 셀 콘트롤러는, 상기 논리연산식 정의에 의거하여 분류코드 생성에 있어서, 전번 판정과 이번 판정에서 양호와 불량 판정이 다른 경우에 상기 분류코드를 구별 설정하도록 구성된 것이다.
또한, 본 발명의 제 6 국면에 따른 맵 데이터 생성방법은, 복수 공정의 각각으로부터 맵 데이터가 생성된 웨이퍼 테스트 처리에 있어서, 상기 복수 공정을 구성하는 공정별 분류코드의 조합으로 최종 분류코드를 특정하는 분류코드표에 의해서, 최종 결과로서의 맵 데이터를 생성하는 공정을 가진 것이다.
아울러, 본 발명의 제 7 국면에 따른 맵 데이터 생성방법은, 상기 제 6 국면에 있어서, 전번까지의 분류코드와 이번의 분류코드의 논리연산식 정의에 의해 최종 분류코드를 생성하는 공정을 가진 것이다.
그리고, 본 발명의 제 8 국면에 따른 맵 데이터 생성방법은, 상기 제 6 국면 또는 제 7 국면에 있어서, 전번까지의 분류코드와 이번의 분류코드의 대응표에 의해서 최종 분류코드를 결정하는 공정을 가진 것이다.
또한, 본 발명의 제 9 국면에 따른 맵 데이터 생성방법은, 상기 제 7 국면에 있어서, 상기 논리연산식 정의로서, 전번의 분류코드와 이번의 분류코드에서, AND, OR, 전번의 결과대로, 및 이번의 결과로 고쳐쓰기라고 하는 4종류의 설정을 행하는 공정을 가진 것이다.
또한, 본 발명의 제 10 국면에 따른 맵 데이터 생성방법은, 상기 제 7 국면에 있어서, 상기 논리연산식 정의에 의거하여 분류코드 생성에 있어서, 전번 판정과 이번 판정에서 양호와 불량 판정이 다른 경우에 상기 분류코드를 구별 설정하는 공정을 가진 것이다.
(실시예 1).
이하, 본 발명의 실시예 1을 도면에 의거하여 상세히 설명한다. 도 1은, 테스트 칩(14)의 범위와 테스트 결과를 도시한 웨이퍼 맵이다. 도 1에서, 12는 웨이퍼, 14는 테스트 칩으로, 횡축은 테스트 칩(14)의 횡방향 좌표(칩 좌표 x), 종축은 테스트 칩(14)의 종방향 좌표(칩 좌표 y)이고, 테스트 칩(14)내에 표시된 숫자는, 그 칩 테스트 결과인 분류코드 예를 나타내고 있다.
도 1에 도시한 것과 같이, 본 실시예의 맵 데이터 생성장치에서는 웨이퍼(12)를 테스트하는 경우에, 테스트 칩(14)의 범위에서 테스트되어, 테스트 칩(14)마다 양품 또는 불량품의 분류코드가 생성된다.
도 2는 웨이퍼(12)의 테스트를 설명하기 위한 흐름도, 도 3은 실시예 1에서공정 A의 맵 데이터의 테이블이다. 도 2에서, 10은 맵 데이터 생성장치, 16, 20, 24는 프로버, 18, 22, 26은 테스터, 30은 셀 콘트롤러를 나타낸다.
도 2에 도시한 공정A에서의 처리에서는, 프로버 16에 웨이퍼(12)를 투입하면, 테스트 칩(14)마다 테스트가 테스터 18을 이용하여 실시되고, 프로버 16에 의해 도 3의 맵 데이터 MapA가 생성된다. 도 3에서, 분류코드 "X"는 테스트 칩 없음, 분류코드 "0"은 불량품 칩, 분류코드 "1"은 양품 칩, 분류코드 "XL"은 횡방향 데이터 수, 분류코드 "YL"은 종방향 데이터 수를 나타낸다. 도 3에 도시한 맵 데이터 MapA는, 도 2에 도시한 것과 같이, 프로버 16으로부터 셀 콘트롤러(30)에 송신되어, 셀 콘트롤러(30)에 저장된다.
도 4는 실시예 1에서 공정 B의 맵 데이터의 테이블이다. 도 2에 도시한 공정 B의 처리에서는, 프로버 20에 웨이퍼(12)를 투입하면, 테스트 칩(14)마다 테스트가 테스터 22를 이용하여 실시되어, 프로버 20에 의해 도 4의 맵 데이터 MapB가 생성된다. 도 4에서, 분류코드 "X"는 테스트 칩 없음, 분류코드 "0"은 불량품 칩, 분류코드 "2"는 공정B의 양품 칩, 분류코드 "XL"은 횡방향 데이터 수, 분류코드 "YL"은 종방향 데이터 수를 나타낸다. 도 4에 도시한 맵 데이터 MapB는, 도 2에 도시한 것과 같이, 프로버 20으로부터 셀 콘트롤러(30)에 송신되어, 셀 콘트롤러(30)에 저장된다.
도 5는, 실시예 1에서 최종 공정C의 맵 데이터의 테이블이다. 도 2에 도시한 공정C의 처리에서는, 프로버 24에 웨이퍼(12)를 투입하면, 테스트 칩(14)마다 테스트가 테스터 26을 이용하여 실시되어, 프로버 24에 의해 도 5의 맵 데이터 MapC가생성된다. 도 5에서, 분류코드 "X"는 테스트 칩 없음, 분류코드 "0"은 불량품 칩, 분류코드 "3"은 최종 공정C의 양품 칩, 분류코드 "XL"은 횡방향 데이터 수, 분류코드 "YL"은 종방향 데이터 수를 나타낸다. 도 5에 도시한 맵 데이터 MapC는, 도 2에 도시한 것과 같이, 프로버 24로부터 셀 콘트롤러(30)에 송신되어, 셀 콘트롤러(30)에 저장된다.
이상의 결과, 도 2에 도시한 셀 콘트롤러(30)에는, 맵 데이터 MapA, 맵 데이터 MapB, 맵 데이터 MapC가 저장되게 된다.
다음으로, 셀 콘트롤러(30)의 동작에 관해서 설명한다. 도 6은, 연산 설정예 1을 설명하기 위한 테이블이다.
본 실시예의 맵 데이터 생성장치(10)에서는, 셀 콘트롤러(30)내에 도 6에 도시한 연산 설정예 1을 설정해둔다. 구체적으로는, 도 6에 도시한 것과 같이, 공정 A에서는 분류코드 "0"과 분류코드 "1", 공정B에서는 분류코드 "0"과 분류코드 "2", 최종 공정C에서는 분류코드 "0"과 분류코드 "3"이라는 테스트 결과를 얻을 수 있기 때문에, 각 테스트 칩(14)의 테스트 결과는 합계 8종류의 천이 경우를 고려하여, 각각의 분류코드 "A"로부터 분류코드 "H"까지 설정해둔다. 칩 없음에 관해서는 분류코드 "X"대로의 상태에서 천이하는 것으로 가정한다.
셀 콘트롤러(30)에서는, 최종 공정C의 맵 데이터 MapC를 수신한 타이밍에서 맵 데이터 MapC를 저장함과 동시에, 맵 데이터 MapA, 맵 데이터 MapB, 맵 데이터 MapC를 기초로 각 테스트 칩(14)에 분류코드 "A"∼분류코드 "H"를 할당하고, 도 7의 연산결과를 유도한다. 그 경우의 처리 흐름도를 도 7에 도시한다.
도 7은 실시예 1의 맵 데이터 생성방법을 설명하기 위한 흐름도, 도 8은 도 6의 연산 설정예 1에 대한 연산결과를 설명하기 위한 테이블, 도 9는 도 6의 연산 설정예 1의 분류번호별 집계 결과를 설명하기 위한 테이블이다. 도 7에 도시한 것과 같이, 흐름도내의 (x, y)는 테스트 칩(14)의 좌표(칩 좌표)를 나타낸다. 얻어진 도 8의 결과로부터 분류코드별로 칩 수를 집계하면 도 9가 얻어지게 된다.
도 7을 참조하면, 본 실시예의 맵 데이터 생성방법에서는, 먼저 테스트 칩(14)의 좌표 (x, y)를 (0, 0)으로 설정하고(단계 S1), 맵 데이터 MapA의 좌표(x, y)의 테스트 결과를 판독하고(단계 S2), 맵 데이터 MapB의 좌표(x, y)의 테스트 결과를 판독하고(단계 S3), 맵 데이터 MapC의 좌표(x, y)의 테스트 결과를 판독하고(단계 S4), 설정 연산예 1의 테이블로부터 최종 결과를 선택하여, 맵 데이터MapF의 좌표(x, y)의 테스트 칩(14)의 테스트 결과로서 저장한다(단계 S5).
이어서, 테스트 칩(14)의 x 좌표와 횡방향 데이터 수-1(=XL-1)를 비교하고(단계 S6), 테스트 칩(14)의 x좌표와 횡방향 데이터 수-1(=XL-1)이 같은 경우(단계 S6의 "=")에는 다음 단계(단계 S8)로 진행하고(단계 S6의 "="→단계 S8), 테스트 칩(14)의 x좌표와 횡방향 데이터 수-1(=XL-1)이 같지 않은 경우(단계 S6의 "≠")에는 x에 1을 가산(x=x+1)하여 단계 S2로 복귀한다(단계 S6의 "≠"→단계 S7→단계 S2).
또한, 테스트 칩(14)의 y좌표와 종방향 데이터 수-1(=YL-1)를 비교하고(단계 S8), 테스트 칩(14)의 y좌표와 종방향 데이터 수-1(=YL-1)가 같은 경우(단계 S8의 "=")에는 처리를 완료(END)하고, 테스트 칩(14)의 y좌표와 종방향 데이터 수-1(=YL-1)가 같지 않은 경우(단계 S8의 "≠")에는 x에 제로(zero)를 대입하고 또한 y에 1을 가산(y=y+1)하여서 단계 S2로 복귀한다(단계 S8의 "≠"→단계 S9→단계 S2).
또한, 공정A에서의 결과가 불만족한 경우, 다시 테스트 하여 맵 데이터 MapA의 최신 데이터를 생성하여, 최종 결과를 다시 계산함으로써 대응이 가능해진다.
이렇게 함으로써, 분류코드 "B"∼분류코드 "H"가 공정 A, 공정 B 및 최종 공정C 중의 어느 하나에서 양품으로 판정된 것으로, 분별할 수 있는 분류코드를 가질 수 있고, 불량이라고 판정된 것이어도 분별하여 취급할 수 있다. 또한, 분류코드 "B"∼분류코드 "H"에서 불량품에도 세분화된 코드로서 구성되어 있기 때문에, 보다 상세한 분류도 가능하다.
(실시예 2).
이하, 본 발명의 실시예 2를 도면에 의거하여 상세히 설명한다. 상기 실시예 1에서는, 최종 결과로서의 분류코드를 얻기 위해서는, 각 공정에서 생성된 분류코드마다 전체 발생 패턴의 설정을 요구하기 때문에, 분류코드의 종류가 증가한 경우, 설정 수가 방대해지는 경우가 고려된다. 이하, 이와 같은 경우로의 대응을 고려한 실시예 2에 관하여 설명한다.
전술한 도 1부터 도 5까지에서는, 실시예 1과 같은 조건으로 한다. 또한, 셀 콘트롤러(30)내에, 도 1에 도시한 연산의 정의를 설정한다. 분류코드 "P1"는 전번까지의 양품 칩의 분류코드의 총칭, 분류코드 "P2"는 이번의 양품 칩의 분류코드의총칭, 분류코드 "F1"은 전번까지의 불량품 칩의 분류코드의 총칭, 분류코드 "F2"는 이번의 불량품 칩의 분류코드의 총칭으로 한다.
도 15는 실시예 2에서 연산 설정예 2의 분류번호별 집계결과를 설명하기 위한 테이블, 도 16은 실시예 2에서 공정 A의 맵 데이터 테이블, 도 17은 실시예 2에서 공정 B의 맵 데이터 테이블이다. 본 실시예의 맵 데이터 생성장치(10)에서는, 예를 들면, 도 16에서 양품 칩의 분류코드 "1"의 테스트 칩(14)이 존재하지만, 도 17에서는 동일 칩이 불량품 칩의 분류코드 "0"으로 바뀐다. 이 예의 경우 분류코드 "P1"=1, 분류코드 "P2"=0이 되고, 분류코드 "Ppp"=Pa로 설정한 경우에는(후술하는 도 11 참조), 이 테스트 칩(14)의 처리 결과는 양품 칩에서 분류코드가 분류코드 "Pa"로 치환된다.
도 10은 논리연산식 정의를 설명하기 위한 테이블이다. 도 10에서 "P1 AND P2=Ppp "란, "전번이 양품 칩의 분류코드이었던 것이 이번 양품 칩의 분류코드로 바뀐 테스트 칩(14)은, 모두 분류코드 'Ppp'에서 지정한 양품 칩의 분류코드로 치환하는 연산을 실시한다 "는 정의를 나타낸다.
또한, 도 10a에 도시한 AND 연산이란, " '전번까지의 결과' 및 '이번 결과'가 동시에 양품 칩이라고 판정되었을 때에 양품 칩에서의 분류코드로 치환하는 연산을 실시하고, 그렇지 않은 경우에는 불량품 칩의 분류 코드로 치환하는 연산을 실시한다"라는 정의를 나타낸다.
분류코드 "P1"은 전번까지의 결과가 양호한 것, 분류코드 "F1"는 전번까지의 결과가 불량한 것, 분류코드 "P2"는 이번 결과가 양호한 것, 분류코드 "F2"는 이번결과가 불량한 것을 나타낸다.
분류코드 "Ppp", 분류코드 "Fpf", 분류코드 "Ffp", 분류코드 "Fff"는 각 연산결과에 대응한 분류코드를 구별하여 격납할 수 있도록 부여된 라벨명이다.
또한, 도 10b에 도시한 OR 연산은, "'전번까지', '이번'의 어느쪽인가가 양호하다고 판정되었을 때에 양호한 분류코드로 치환하는 연산을 실시하고, 그렇지 않은 경우는 불량 분류코드로 치환한다고 하는 연산을 실시한다"라는 정의를 나타낸다.
또한, 도 10c에 나타낸 NW연산은, "분류코드 '이번'의 분류코드를 채용한다"라는 정의를 나타내고, 도 10d에 도시한 BF 연산은 "'전번까지'의 분류코드를 채용한다"라는 정의를 나타낸다.
더욱 상세하게, 본 실시예를 구체적으로 설명한다. 도 11은 연산 설정예 2를 설명하기 위한 테이블이다. 도 11에 도시한 것과 같이, 각 공정에는, 상기 AND 연산/OR연산/NW연산/BF연산중에서의 선택 설정과, AND 연산 설정 또는 OR 연산 설정의 경우에는, 각 연산 결과에 대응한 분류코드를 설정한다. 도 11의 공정B에서는, OR 연산을 선택하고, 분류코드 "Ppp"의 양품 칩의 분류코드를 분류코드 "Pa"로 설정하고, 분류코드 "Ppf" 및 분류코드 "Pfp"의 양품 칩의 분류코드를 분류코드 "Pb"로 설정하고, 분류코드 "Fff"의 불량품 칩의 분류코드를 분류코드 "Fc"로 설정한다.
도 12는 실시예 2의 맵 데이터 생성방법을 설명하기 위한 흐름도, 도 13은 실시예 2에서 맵 데이터 MapA와 맵 데이터 MapB의 연산결과를 설명하기 위한 테이블이다.
도 12를 참조하면, 본 실시예의 맵 데이터 생성방법에서는, 먼저, 맵 데이터 MapT에 맵 데이터 MapF의 값을 대입함과 동시에, 테스트 칩(14)의 좌표(x, y)를 (0, 0)으로 설정하고(단계 S21), 맵 데이터 MapT의 좌표(x, y)의 테스트 결과를 판독하고(단계 S22), 이번 맵의 좌표(x, y)의 테스트 결과를 판독하고(단계 S23), 설정 연산예2의 테이블로부터 최종 결과를 선택하고, 맵 데이터 MapF의 좌표(x, y)의 테스트 칩(14)의 테스트 결과로서 저장한다(단계 S24).
이어서, 테스트 칩(14)의 x좌표와 횡방향 데이터 수-1(=XL-1)를 비교하고(단계 S25), 테스트 칩(14)의 x좌표와 횡방향 데이터 수-1(=XL-1)가 같은 경우(단계 S25의 "=")에는 다음 단계(단계 S27)로 진행하고(단계 S25의 "="→단계 S27), 테스트 칩(14)의 x좌표와 횡방향 데이터 수-1(=XL-1)가 같지 않은 경우(단계 S25의 "≠")에는 x에 1을 가산(x=x+1)하여 단계 S22로 복귀한다(단계 S25의 "≠"→단계 S26→단계 S26→단계 S22).
또한, 테스트 칩(14)의 y좌표와 종방향 데이터 수-1(=YL-1)를 비교하고(단계 S27), 테스트 칩(14)의 y좌표와 종방향 데이터 수-1(=YL-1)가 같은 경우(단계 S27의 "=")에는 처리를 완료(END)하고, 테스트 칩(14)의 y좌표와 종방향 데이터 수-1(=YL-1)가 같지 않은 경우(단계 S27의 "≠")에는 x에 제로를 대입하고 또한 y에 1을 가산(y=y+1)하여서 단계 S22로 복귀한다(단계 S27의 "≠"→단계 S28→단계 S22).
이 결과, 도 12의 흐름도에 따라, 도 3의 공정 A의 맵 데이터 MapA와, 도 4의 이번의 맵인 맵 데이터 MapB를 연산한 결과는, 도 13의 맵 데이터 MapB'가 된다.
도 14는 실시예 2에서 맵 데이터 MapB'와 맵 데이터 MapC의 연산결과를 설명하기 위한 테이블이다. 본 실시예의 맵 데이터 생성방법에서는, 도 11의 최종 공정 C의 설정, 및 도 12의 흐름도에 따라 도 13의 맵 데이터 MapB'와 도 5의 이번 맵인 맵 데이터 MapC를 연산한 결과, 도 14의 맵 데이터 MapC'를 얻는다.
이상 설명한 것과 같이 본 실시예에 의하면, 분류코드의 종류가 증대하여도 분류코드마다 설정할 필요가 없고, 설정수가 분류코드에 의해 증대하는 것을 피할 수 있다. 덧붙혀서, 어느 하나의 공정에서 불량이라고 판정된 테스트 칩(14)도 분별하여 취급할 수 있도록 된다고 하는 효과를 갖는다.
(실시예 3).
이하, 본 발명의 실시예 3을 도면에 의거하여 상세히 설명한다. 도 18은 실시예 3에서 연산 설정예 3를 설명하기 위한 테이블, 도 19는 실시예 3의 맵 데이터 생성방법을 설명하기 위한 흐름도, 도 20은 실시예 3에서 맵 데이터 MapA와 맵 데이터 MapB의 연산결과를 설명하기 위한 테이블이다.
상기 실시예 1에서, 각 공정마다 생성된 맵 데이터 MapA, 맵 데이터 MapB, 맵 데이터 MapC는, 최종 공정 C이 끝나기까지 저장해두지 않으면 최종 결과를 계산할 수 없기 때문에, 공정수가 증대한 경우에는, 저장 메모리의 증대가 문제가 되는 경우가 가정된다. 실시예 3은, 이와 같은 경우에 대응하기 위한 일 실시예이다.
본 실시예의 맵 데이터 생성장치(10)에서는, 도 18의 연산 설정예 3에 도시한 것과 같이 각 공정에서의 분류코드의 처리를 실시한다. 공정A에서의 처리는, 도 19의 흐름도에 따라 맵 데이터 MapA로부터 도 20의 최신 맵 데이터 MapF를 생성하고, 맵 데이터 MapB를 삭제한다.
구체적으로는, 본 실시예의 맵 데이터 생성방법에서는, 도 19에 도시한 것과 같이, 먼저 맵 데이터 MapT에 맵 데이터 MapF의 값을 대입함과 동시에, 테스트 칩(14)의 좌표(x, y)를 (0, 0)으로 설정하고(단계 S31), 맵 데이터 MapT의 좌표(x, y)의 테스트 결과를 판독하고(단계 32), 이번 맵의 좌표(x, y)의 테스트 결과를 판독하고(단계 S33), 설정 연산예 3의 테이블로부터 최종 결과를 선택하고, 맵 데이터 MapF의 좌표(x, y)의 테스트 칩(14)의 테스트 결과로서 저장한다(단계 S34).
이어서, 테스트 칩(14)의 x좌표와 횡방향 데이터 수-1(=XL-1)를 비교하고(단계 S35), 테스트 칩(14)의 x좌표와 횡방향 데이터 수-1(=XL-1)가 같은 경우(단계 S35의 "=")에는 다음 단계(단계 S37)로 진행하고(단계 S35의 "="→단계 S37), 테스트 칩(14)의 x좌표와 횡방향 데이터 수-1(=XL-1)가 같지 않은 경우(단계 S35의 "≠")에는 x에 1을 가산(x=x+1)하여 단계 S32로 복귀한다(단계 S35의 "≠"→단계 S36→단계 S32).
또한, 테스트 칩(14)의 y좌표와 종방향 데이터 수-1(=YL-1)를 비교하고(단계 S37), 테스트 칩(14)의 y좌표와 종방향 데이터 수-1(=YL-1)가 같은 경우(단계 S37의 "=")에는 이번 맵의 삭제를 실행하고(단계 S39), 처리를 완료(END)한다. 한편, 테스트 칩(14)의 y좌표와 종방향 데이터 수-1(=YL-1)가 같지 않은 경우(단계 S37의"≠")에는 x에 제로를 대입하고 또한 y에 1 을 가산(y=y+1)하여 단계 S32로 복귀한다(단계 S37의 "≠"→단계 S38→단계 S32).
도 21은 실시예 3에서 맵 데이터 MapB'와 맵 데이터 MapC의 연산결과를 설명하기 위한 테이블이다. 본 실시예의 맵 데이터 생성장치(10)에서는, 공정 B에서도 도 19의 흐름도에 따라, 맵 데이터 MapB'와 최신 맵 데이터 MapC에 의해 도 21의 최신 맵 데이터 MapF를 생성한다.
도 22는 실시예 3에서 맵 데이터 MapF와 맵 데이터 MapC의 연산결과를 설명하기 위한 테이블이다. 본 실시예의 맵 데이터 생성장치(10)에서는, 마찬가지로 최종 공정 C에서도 도 19의 흐름도에 따라, 맵 데이터 MapF와 최신 맵 데이터 MapC에 의해 도 22의 최신 맵 데이터 MapF를 생성하여, 맵 데이터 MapC를 삭제한다.
이상 설명한 것과 같이 본 실시예에 의하면, 분류코드는, 실시예 1과 동일 분류코드 "A"∼분류코드 "H"의 8종류를 얻을 수 있다. 덧붙혀서, 각 공정마다 생성된 맵 데이터 MapA, 맵 데이터 MapB, 맵 데이터 MapC는, 각 공정에서 처리할 때만큼 임시로 저장해두면 좋고, 최종 공정C까지 저장해둘 필요가 없기 때문에, 저장 메모리를 삭감할 수 있게 된다고 하는 효과를 나타낸다.
이때, 본 발명이 상기 각 실시예로 한정하지 않고, 본 발명의 기술 사상의 범위내에서, 각 실시예는 적절히 변경될 수 있는 것이 명백하다. 또한, 상기 구성부재의 수, 위치, 형상 등은 상기 실시예로 한정하지 않고, 본 발명을 실시한 후에 적합한 수, 위치, 형상 등으로 할 수 있다. 또한, 각 도면에서, 동일 구성요소에는 동일 부호를 부여하고 있다.
본 발명의 제 1 국면에 설명한 발명은, 이상 설명한 것과 같이, 웨이퍼 테스트 처리를 구성하는 복수 공정의 실행시에 각각의 공정으로부터 맵 데이터를 생성하는 프로버와, 상기 맵 데이터를 수신하여 저장함과 동시에, 상기 복수 공정을 구성하는 각 공정별의 분류코드의 조합으로 최종 분류코드를 특정하는 분류코드표에 의해서, 최종 결과로서의 맵 데이터를 생성하는 셀 콘트롤러를 갖기 때문에, 복수 공정에 대응한 맵을 생성할 수 있게 되고, 덧붙혀서, 복수 공정을 거친 웨이퍼 테스트 공정을 구성하는 각 공정에서 양호/불량의 판정이 다른 경우이라도, 통상의 양품과는 구별하여 이용하는 것이 가능한 칩을, 불량품으로서 폐기하지 않고 분별할 수 있도록 된다고 하는 효과를 갖는다.
제 2 국면의 발명은, 이상 설명한 것과 같이, 웨이퍼 테스트 처리를 구성하는 복수 공정의 실행시에 각각의 공정으로부터 맵 데이터를 생성하는 프로버와, 상기 맵 데이터를 수신하여 저장함과 동시에, 전번까지의 분류코드와 이번 분류코드의 논리연산식 정의에 의해 최종 분류코드를 생성하는 셀 콘트롤러를 갖기 때문에, 복수 공정을 거친 웨이퍼 테스트 공정을 구성하는 각 공정에서 양호/불량의 판정이 다른 경우이라도, 통상의 양품과는 구별하여 이용하는 것이 가능한 칩을 불량품으로서 폐기하지 않고 분별할 수 있도록 된다고 하는 효과를 갖는다.
제 3 국면의 발명은, 이상 설명한 것과 같이, 상기 제 1 국면 또는 제 2 국면에 있어서, 최종 분류코드가 전번까지의 분류코드와 이번 분류코드의 대응표에의해 결정되기 때문에, 복수 공정을 거친 웨이퍼 테스트 공정을 구성하는 각 공정에서 양호/불량의 판정이 다른 경우이라도, 통상의 양품과는 구별하여서 이용하는 것이 가능한 칩을, 불량품으로서 폐기하지 않고 분별할 수 있도록 된다고 하는 효과를 갖는다. 또한, 특정 분류코드를 이용하여 불량품에도 세분화된 분류코드를 부여함으로써, 보다 자세한 분류도 가능해진다.
제 4 국면의 발명은, 이상 설명한 것과 같이, 상기 제 2 국면에 있어서, 상기 셀 콘트롤러는, 상기 논리 연산식 정의로서, 전번의 분류코드와 이번의 분류코드에서, AND, OR, 전번의 결과대로, 및 이번의 결과로 고쳐쓰기라고 하는 4종류의 설정을 하도록 구성되어 있기 때문에, 상기 제 2 국면의 효과에 추가하여, 논리연산식 정의를 이용함으로써 설정의 간략화를 도모하고, 그 결과, 분류코드의 종류가 증대하여도, 분류코드마다 설정할 필요가 없고, 설정수가 분류코드에 의해 증대하는 것을 피할 수 있다. 덧붙혀서, 어느 하나의 공정에서 불량이라고 판정된 테스트 칩도 분별하여 취급할 수 있도록 된다고 하는 효과를 갖는다.
제 5 국면의 발명은, 이상 설명한 것과 같이, 상기 제 2 국면에 있어서, 상기 셀 콘트롤러는, 상기 논리연산식 정의에 의거하여 분류코드 생성에 있어서, 전번 판정과 이번 판정에서 양호 및 불량 판정이 다른 경우에 상기 분류코드를 구별설정하도록 구성되어 있기 때문에, 상기 제 2 국면의 효과에 추가하여, 각 공정마다 생성된 맵 데이터는, 각 공정에서 처리할 때만큼 임시 저장해두면 좋고, 최종 공정까지 저장해둘 필요가 없기 때문에, 저장 메모리를 삭감할 수 있도록 된다고 하는 효과를 갖는다.
제 6 국면의 발명은, 이상 설명한 것과 같이, 복수 공정의 각각으로부터 맵 데이터가 생성된 웨이퍼 테스트 처리에 있어서, 상기 복수 공정을 구성하는 공정별의 분류코드의 조합으로 최종 분류코드를 특정하는 분류코드표에 의해서, 최종 결과로서의 맵 데이터를 생성하는 공정을 갖기 때문에, 복수 공정에 대응한 맵을 생성할 수 있도록 되고, 덧붙혀서, 복수 공정을 거친 웨이퍼 테스트 공정을 구성하는 각 공정에서 양호/불량의 판정이 다른 경우이라도, 통상의 양품과는 구별하여 이용하는 것이 가능한 칩을, 불량품으로서 폐기하지 않고 분별할 수 있도록 된다고 한 효과를 갖는다.
제 7 국면의 발명은, 이상 설명한 것과 같이, 상기 제 6 국면에 있어서, 전번까지의 분류코드와 이번의 분류코드의 논리연산식 정의에 의해 최종 분류코드를 생성하는 공정을 갖기 때문에, 복수 공정을 거친 웨이퍼 테스트 공정을 구성하는 각 공정에서 양호/불량의 판정이 다른 경우이라도, 통상의 부품과는 구별하여 이용하는 것이 가능한 칩을, 불량품으로서 폐기하지 않고 분별할 수 있도록 된다고 한 효과를 갖는다.
제 8 국면의 발명은, 이상 설명한 것과 같이, 상기 제 6 국면 또는 제 7 국면에 있어서, 전번까지의 분류코드와 이번 분류코드의 대응표에 의해 최종 분류코드를 결정하는 공정을 갖기 때문에, 복수 공정을 거친 웨이퍼 테스트 공정을 구성하는 각 공정에서 양호/불량의 판정이 다른 경우이라도, 통상의 양품과는 구별해서 이용하는 것이 가능한 칩을, 불량품으로서 폐기하지 않고 분별할 수 있도록 된다고 한 효과를 갖는다. 또한, 특정 분류코드를 이용하여 불량품에도 세분화된 분류코드를 부여함으로써, 보다 자세한 분류도 가능해진다.
제 9 국면의 발명은, 이상 설명한 것과 같이, 상기 제 7 국면에 있어서, 상기 논리연산식 정의로서, 전번의 분류코드와 이번의 분류코드에서, AND, OR, 전번의 결과대로, 및 이번의 결과로 고쳐쓰기라고 하는 4종류의 설정을 행하는 공정을 갖기 때문에, 상기 제 7 국면에 기재된 효과에 덧붙혀서, 논리연산식 정의를 이용함으로써 설정의 간략화를 도모하고, 그 결과, 분류코드의 종류가 증대하여도, 분류코드마다 설정할 필요가 없고, 설정수가 분류코드에 의해 증대하는 것을 피할 수 있다. 덧붙혀서, 어느 하나의 공정에서 불량이라고 판정된 테스트 칩도 분별하여 취급할 수 있도록 된다고 하는 효과를 갖는다.
제 10 국면의 발명은, 이상 설명한 것과 같이, 상기 제 7 국면에 있어서, 상기 논리 연산식 정의에 의거하여 분류코드 생성에서, 전번 판정과 이번 판정에서 양호와 불량 판정이 다른 경우에 상기 분류코드를 구별 설정하는 공정을 갖기 때문에, 상기 제 7 국면의 효과에 추가하여, 각 공정마다 생성된 맵 데이터는, 각 공정에서 처리할 때만큼 임시로 저장해두면 좋고, 최종 공정까지 저장해둘 필요가 없기 때문에, 저장 메모리를 삭감할 수 있도록 된다고 하는 효과를 갖는다.

Claims (3)

  1. 웨이퍼 테스트 처리를 구성하는 복수 공정의 실행시에 각각의 공정으로부터 맵 데이터를 생성하는 프로버와,
    상기 맵 데이터를 수신하여 저장함과 동시에, 상기 복수 공정을 구성하는 공정별 분류코드의 조합으로 최종 분류코드를 특정하는 분류코드표에 의해, 최종 결과로서의 맵 데이터를 생성하는 셀 콘트롤러를 갖는 것을 특징으로 하는 맵 데이터 생성장치.
  2. 웨이퍼 테스트 처리를 구성하는 복수 공정의 실행시에 각각의 공정으로부터 맵 데이터를 생성하는 프로버와,
    상기 맵 데이터를 수신하여 저장함과 동시에, 전번까지의 분류코드와 이번의 분류코드의 논리연산식 정의에 의해 최종 분류코드를 생성하는 셀 콘트롤러를 갖는 것을 특징으로 하는 맵 데이터 생성장치.
  3. 복수 공정의 각각으로부터 맵 데이터가 생성된 웨이퍼 테스트 처리에 있어서,
    상기 복수 공정을 구성하는 공정별 분류코드의 조합으로 최종 분류코드를 특정하는 분류코드표에 의해서, 최종 결과로서의 맵 데이터를 생성하는 공정을 갖는 것을 특징으로 하는 맵 데이터 생성방법.
KR1020000068313A 2000-03-23 2000-11-17 맵 데이터 생성장치 및 맵 데이터 생성방법 KR20010092650A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-082665 2000-03-23
JP2000082665A JP2001274208A (ja) 2000-03-23 2000-03-23 マップデータ生成装置およびマップデータ生成方法

Publications (1)

Publication Number Publication Date
KR20010092650A true KR20010092650A (ko) 2001-10-26

Family

ID=18599438

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000068313A KR20010092650A (ko) 2000-03-23 2000-11-17 맵 데이터 생성장치 및 맵 데이터 생성방법

Country Status (3)

Country Link
US (1) US6549863B1 (ko)
JP (1) JP2001274208A (ko)
KR (1) KR20010092650A (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7337088B2 (en) * 2001-05-23 2008-02-26 Micron Technology, Inc. Intelligent measurement modular semiconductor parametric test system
JP4122735B2 (ja) * 2001-07-24 2008-07-23 株式会社日立製作所 半導体デバイスの検査方法および検査条件設定方法
US7162386B2 (en) 2002-04-25 2007-01-09 Micron Technology, Inc. Dynamically adaptable semiconductor parametric testing
US7010451B2 (en) * 2003-04-17 2006-03-07 Micron Technology, Inc. Dynamic creation and modification of wafer test maps during wafer testing
US7100081B1 (en) * 2003-10-09 2006-08-29 Advanced Micro Devices, Inc. Method and apparatus for fault classification based on residual vectors
SG117490A1 (en) * 2004-04-23 2005-12-29 Systems On Silicon Mfg Co Pte A method for detecting probing stripes
US7355423B2 (en) * 2006-05-24 2008-04-08 Micron Technology, Inc. Method for optimizing probe card design
KR100716057B1 (ko) 2006-06-15 2007-05-08 세크론 주식회사 프로빙 검사장치용 맵 형성 시스템 및 이를 이용하는 맵형성 방법
KR20080102708A (ko) * 2007-05-22 2008-11-26 세크론 주식회사 프로빙 검사장치용 맵 생성 시스템 및 이를 이용하는 맵생성 방법
US7983859B2 (en) * 2007-09-26 2011-07-19 Kabushiki Kaisha Toshiba System and method for analyzing defects on a wafer
US10474774B2 (en) 2013-09-04 2019-11-12 International Business Machines Corporation Power and performance sorting of microprocessors from first interconnect layer to wafer final test
US10955468B2 (en) * 2018-01-23 2021-03-23 Texas Instruments Incorporated Wafer probe resumption of die testing
CN112974272B (zh) * 2021-02-01 2023-06-06 广东利扬芯片测试股份有限公司 芯片测试结果bin项分类系统及其分类方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4932029A (en) * 1987-07-24 1990-06-05 Ant Nachrichtentechnik Gmbh Method and apparatus for correcting errors in convolutional code signals
JP3270643B2 (ja) * 1994-12-22 2002-04-02 キヤノン株式会社 指示位置検出方法及び装置
US5787190A (en) 1995-06-07 1998-07-28 Advanced Micro Devices, Inc. Method and apparatus for pattern recognition of wafer test bins
US5614420A (en) * 1996-05-16 1997-03-25 Taiwan Semicondoctor Manufacturing Company Ltd. Method of preventing mask tone error
JPH10178072A (ja) 1996-12-17 1998-06-30 Hitachi Ltd 半導体検査方法
JPH1167853A (ja) * 1997-08-26 1999-03-09 Mitsubishi Electric Corp ウェーハマップ解析補助システムおよびウェーハマップ解析方法

Also Published As

Publication number Publication date
US6549863B1 (en) 2003-04-15
JP2001274208A (ja) 2001-10-05

Similar Documents

Publication Publication Date Title
KR20010092650A (ko) 맵 데이터 생성장치 및 맵 데이터 생성방법
CN104597392B (zh) 测试数据深度溯源的方法
CN1323369C (zh) 图像识别装置和方法以及图像识别装置的示教装置和方法
EP1643509B1 (en) Semiconductor test device and control method thereof
JP3995768B2 (ja) 不良解析方法及びその装置
CN102324086B (zh) 一种用于不同型号探针台的Map图转换方法
US20060282232A1 (en) Method of inspecting 3D scanned data using parametric tolerance
US6449751B1 (en) Method of analyzing static current test vectors with reduced file sizes for semiconductor integrated circuits
US6407572B1 (en) System and method for testing and evaluating a device
CN108120917A (zh) 测试时钟电路确定方法及装置
US7079960B2 (en) Auto classification shipping system
JP5067266B2 (ja) Ｊｔａｇ機能付き集積回路ボード
CN101165502A (zh) 测试仪同测方法
US6819788B2 (en) Failure analysis method that allows high-precision failure mode classification
CN114632710A (zh) 芯片的不良品筛选方法、装置、终端及服务器
CN106776173B (zh) 一种内存检测方法及装置
CN112881885A (zh) 一种芯片测试方法及系统
JP4642385B2 (ja) 半導体装置の不良解析システムおよび半導体装置の製造方法
KR900019185A (ko) 자동화된 매개 변수 검사 장비용 제어 시스템 및 이의 제어 방법
KR101034661B1 (ko) 2개의 로딩 메모리를 이용한 메모리 디바이스의 테스트 방법 및 그 장치
US5706294A (en) Method of finding DC test point of an integrated circuit
KR100583532B1 (ko) 웨이퍼 영역별 결함정보 관리 시스템 및 그를 이용한 방법
KR20040048514A (ko) 반도체 장치 테스트 방법
JP3771074B2 (ja) 半導体不良解析システムおよび方法
CN111542175B (zh) 一种元件封装比较方法和相关装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application