KR900019185A - 자동화된 매개 변수 검사 장비용 제어 시스템 및 이의 제어 방법 - Google Patents

자동화된 매개 변수 검사 장비용 제어 시스템 및 이의 제어 방법 Download PDF

Info

Publication number
KR900019185A
KR900019185A KR1019890006548A KR890006548A KR900019185A KR 900019185 A KR900019185 A KR 900019185A KR 1019890006548 A KR1019890006548 A KR 1019890006548A KR 890006548 A KR890006548 A KR 890006548A KR 900019185 A KR900019185 A KR 900019185A
Authority
KR
South Korea
Prior art keywords
inspection
measurement information
stored
wafer
memory means
Prior art date
Application number
KR1019890006548A
Other languages
English (en)
Inventor
엘. 드라이덴 메어리
더블유. 익스텟트 토마스
카엠프 율리치
알.클락 리차드
Original Assignee
디.크레이그 노들런드
휴렛트-팩카드 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 디.크레이그 노들런드, 휴렛트-팩카드 캄파니 filed Critical 디.크레이그 노들런드
Publication of KR900019185A publication Critical patent/KR900019185A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31912Tester/user interface
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30Marginal testing, e.g. by varying supply voltage
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/865Monitoring of software

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

내용 없음

Description

자동화된 매개 변수 검사 장비용 제어 시스템 및 이의 제어 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 매개 변수 검사 시스템의 블록도, 제3도는 웨이퍼의 배치에 관련된 기준 정보의 계층적 구조를 개략적으로 도시한 도면, 제4도는 검사 순서 계층의 개략도.

Claims (14)

  1. 검사 신호가 집적 회로 웨이퍼상의 디바이스에 인가되고, 검사 신호에 대한 디바이스의 응답이 디바이스의 성능으로 결정되게 측정되는 형태의 자동화된 매개 변수 검사 시스템용 제어 시스템에 있어서, 검사될 한 개 이상의 웨이퍼상의 디바이스 구성에 관련된 정보를 격납하는 제1 메모리 수단, 각 디바이스의 특성 파라메터를 결정하기 위해 각각의 디바이스에 적용될 다수의 측정된 정보를 격납하는 제2메모리 수단, 구조가 제1메모리 수단내에 격납되는 웨이퍼상의 특정 디바이스상에서 실행될 특정 검사용 명세서를 격납하는 제3메모리 수단, 및 제2메모리 수단내에 격납된 측정 정보를 선택하기 위해 제3수단내에 격납된 한 셋트의 명세서에 응답하고, 선택된 측정 정보가 제1메모리 수단내에 격납된 정보에 기초를 두고 웨이퍼에 적용되는 위치를 결정하며, 선택된 측정 정보를 웨이퍼상에 결정된 위치에 제공하기 위한 검사 시스템을 제어하는 제어수단을 포함하는 것을 특징으로 하는 제어 시스템.
  2. 제1항에 있어서, 측정 정보가 디바이스의 일반적 분류에 의해 제2메모리 수단내에 격납되고, 제어 수단이 특정 디바이스에 제공될 격납된 측정 정보를 엔에이블시키기 위한 제1메모리 수단으로부터 특정 디바이스에 관한 정보를 검색하는 것을 특징으로 하는 제어 시스템.
  3. 제2항에 있어서, 측정 정보가 검사될 디바이스에 제공될 신호치를 결정하고, 제3메모리 수단내에 격납되는 한 셋트의 입력 변수를 포함하는 것을 특징으로 하는 제어 시스템.
  4. 제3항에 있어서, 측정 정보들중 한 정보에 대해 제3메모리 수단내에 격납된 최소한 한 변수가 측정 정보의 다른 정보로 부터 얻어지는 결과에 의해 정해지는 것을 특징으로 하는 제어 시스템.
  5. 제1항에 있어서, 제어 수단이 각각 제공된 측정 정보에 대한 결과를 수신하고, 각각 수신된 결과에 유일한 식별자를 지정하는 것을 특징으로 하는 제어 시스템.
  6. 제1항에 있어서, 선택된 측정 정보가 제공되는 위치가 웨이퍼에 관련하여 선정된 지점에 원점을 갖고 있는 한 셋트의 좌표에 의해 명세되는 것을 특징으로 하는 제어 시스템.
  7. 제6항에 있어서, 디바이스가 웨이퍼상의 다이내에 배치되고, 한 셋트의 좌표가 선정된 지점에 관련된 다이상의 기준점의 위치를 나타내는 제1쌍의 좌표 및 기준점에 관련된 검사 지점의 위치를 나타내는 제2쌍의 좌표를 포함하는 것을 특징으로 하는 제어 시스템.
  8. 제1항에 있어서, 제어 수단이 제3메모리 수단내에 격납된 명세서에 의해 결정된 순서중 다른 측정 정보를 제공하고, 제공된 측정 정보가 검사된 디바이스의 상태지시를 제어 수단에 제공하며, 제어 수단이 순서를 변경시키기 위한 지시에 응답하는 것을 특징으로 하는 제어 시스템.
  9. 제8항에 있어서, 제어 수단이 지시에 응답하는 순서로 한 개 이상의 측정 정보를 스킵하는 것을 특징으로 하는 제어 시스템.
  10. 집적 회로 웨이퍼상의 디바이스 성능을 결정하기 위한 매개 변수 검사 시스템을 제어하기 위한 방법에 있어서, 웨이퍼상에 디바이스의 구성을 정하는 데이타를 메모리내의 제1위치에 격납시키는 스텝, 디바이스상의 특정 검사를 실행하기 위해 검사 시스템을 각각 제어하는 한 셋트의 서브루틴을 메모리내의 제2위치에 격납시키는 스텝, 특정 디바이스상에서 실행된 특정 검사를 식별하는 검사 명세서를 메모리내의 제3위치에 격납시키는 스텝, 메모리내에 격납된 검사 명세서를 해독하여 검사 명세서에 관련된 특정 디바이스에 적합한 데이터를 검색하는 스텝, 검사 명세서에 의해 식별된 서브루틴을 호출하여, 검색된 데이터를 서브루틴에 공급하는 스텝, 및 검색된 데이터 및 검사 명세서에 따라서 검사를 실행하고, 웨이퍼상의 디바이스 특성을 나타내는 결과를 발생시키기 위해 서브루틴을 통해 검사 시스템을 제어하는 스텝을 포함하는 것을 특징으로 하는 방법.
  11. 제11항에 있어서, 검사 명세서가, 서브루틴이 호출되고, 각 서브루틴이 검사 결과 지시자를 발생시키는 순서를 식별하고, 검사 결과 지시자에 응답하여 순서를 선택적으로 변경하는 스텝을 포함하는 것을 특징으로 하는 방법.
  12. 제10항에 있어서, 서브루틴에 공급되는 검색된 데이터가 검사되는 바이스에 인가될 신호치를 식별하는 입력 변수를 포함하는 것을 특징으로 하는 방법.
  13. 제12항에 있어서, 최소한 한 변수가 서브루틴들중 한 서브루틴에 의해 발생된 검사 결과에 의해 정해지는 것을 특징으로 하는 방법.
  14. 제10항에 있어서, 발생되는 각 검사 결과에 유일한 식별자를 지정하는 스텝을 포함하는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890006548A 1988-05-18 1989-05-17 자동화된 매개 변수 검사 장비용 제어 시스템 및 이의 제어 방법 KR900019185A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US19566788A 1988-05-18 1988-05-18
US195,667 1988-05-18

Publications (1)

Publication Number Publication Date
KR900019185A true KR900019185A (ko) 1990-12-24

Family

ID=22722278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890006548A KR900019185A (ko) 1988-05-18 1989-05-17 자동화된 매개 변수 검사 장비용 제어 시스템 및 이의 제어 방법

Country Status (3)

Country Link
EP (1) EP0397937A3 (ko)
JP (1) JPH0256947A (ko)
KR (1) KR900019185A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2725615B2 (ja) * 1994-10-31 1998-03-11 日本電気株式会社 集積回路試験装置
CA2222008A1 (en) * 1995-05-23 1996-11-28 Siemens Aktiengesellschaft Method for computer-aided measurement and testing of electrical circuits, in particular of electronic assemblies, and a test rig for carrying out the method
US6047293A (en) * 1997-09-16 2000-04-04 Teradyne, Inc. System for storing and searching named device parameter data in a test system for testing an integrated circuit
DE10317431A1 (de) * 2003-04-15 2004-10-28 Rood Technology Deutschland Gmbh + Co Verfahren zur Generierung von Testersteuerungen
US10371744B2 (en) 2012-04-11 2019-08-06 Advantest Corporation Method and apparatus for an efficient framework for testcell development
US9448276B2 (en) 2012-04-11 2016-09-20 Advantest Corporation Creation and scheduling of a decision and execution tree of a test cell controller
US9322874B2 (en) * 2012-04-11 2016-04-26 Advantest Corporation Interposer between a tester and material handling equipment to separate and control different requests of multiple entities in a test cell operation

Also Published As

Publication number Publication date
JPH0256947A (ja) 1990-02-26
EP0397937A2 (en) 1990-11-22
EP0397937A3 (en) 1991-07-24

Similar Documents

Publication Publication Date Title
US4503536A (en) Digital circuit unit testing system utilizing signature analysis
Pomeranz et al. Forward-looking fault simulation for improved static compaction
KR20010013719A (ko) 저비용으로 용이하게 사용할 수 있는 자동 테스트 시스템소프트웨어
KR910006736A (ko) 전자부품의 검사장치
US6047293A (en) System for storing and searching named device parameter data in a test system for testing an integrated circuit
KR900019185A (ko) 자동화된 매개 변수 검사 장비용 제어 시스템 및 이의 제어 방법
KR920000021A (ko) 수치제어장치
KR970016613A (ko) 웨이퍼 번인 테스트회로 및 그 방법
US5648975A (en) Method and device for generating test patterns for testing integrated circuit
KR920018487A (ko) 연속성 측정특성을 가진 기구
KR970017693A (ko) 테스트 회로
US3758759A (en) Apparatus for determining partial memory chip categories
JPH0540820A (ja) 実装検査データ作成装置
JPS6232559B2 (ko)
JPS59141077A (ja) 集積回路測定装置
JPS5816559B2 (ja) 半導体記憶装置の検査装置および検査方法
JP2539055B2 (ja) 集積回路試験装置
JPH03197881A (ja) インサーキットテスタにおける不良データの出力表示方法
JPS6413477A (en) Testing device for integrated circuit
JPH04275643A (ja) プログラムのテストシステム
JPH0429350A (ja) 半導体テスト方法
JPS6060571A (ja) 半導体集積回路の検査装置
KR950001972A (ko) 반도체 웨이퍼 검사장치
KR960702665A (ko) 다른 작동시간을 가진 테이프 카세트의 식별방법 및 장치(process and device for recognising tape cassettes of different playing times)
JPS6327797B2 (ko)

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid