KR20010092371A

KR20010092371A - 비가역 회로소자 및 통신 장치

Info

Publication number: KR20010092371A
Application number: KR1020010013403A
Authority: KR
Inventors: 마스다아키히토
Original assignee: 무라타 야스타카; 가부시키가이샤 무라타 세이사쿠쇼
Priority date: 2000-03-15
Filing date: 2001-03-15
Publication date: 2001-10-24
Also published as: JP2001267809A; GB2361814B; KR100394803B1; CN1315754A; US20020024401A1; GB0106460D0; GB2361814A

Abstract

본 발명은 높은 칫수 정밀도를 가지며 저가로 제조가능하며 또한 소형화에 대응할 수 있는 페라이트를 갖는 비가역 회로소자 및 이 비가역 회로소자를 사용한 통신 장치를 제공하는 것을 목적으로 한다.

본 발명의 비가역 회로소자에 있어서, 중심 전극 조립체의 마이크로파 페라이트는 직사각형 단면을 갖는 각기둥 블럭형상의 페라이트 소결 매트릭스로부터, 절단선 C를 따라서 소정의 두께로 잘라냄으로써, 평면에서 보아 직사각형 형상으로 형성된다. 절단시, 인사이드 컷터(inside cutter), 다이서(dicer) 등을 사용하는 것이 바람직하다. 잘라내어진 페라이트에 있어서, 각 부분의 칫수 공차는 ±0.05 ㎜ 이내이고, 인접하는 측면에 의하여 형성되는 각도 θ는 90±1도이다.

Description

비가역 회로소자 및 통신 장치{Nonreciprocal circuit device and communication apparatus}

본 발명은 비가역 회로소자에 관한 것으로, 특히 마이크로파 대역에서 사용되는 아이솔레이터 또는 서큘레이터 등의 비가역 회로소자에 관한 것이다. 또한 본 발명은 이 비가역 회로소자를 이용한 통신 장치에 관한 것이다.

일반적으로, 휴대 전화 등의 이동 통신 기기에 채용된 집중 정수형 아이솔레이터는 신호를 전송 방향으로만 통과시키고, 반대 방향으로의 전송을 저지하는 기능을 갖는다. 최근, 이동 통신 기기는 용도면에서 소형화 및 경량화뿐만 아니라, 비용 감소에 대한 요구가 증가하고 있다. 이에 따라서, 아이솔레이터도 소형화, 경량화 및 저가화가 요구되고 있다.

이러한 집중 정수형 아이솔레이터로서, 이하에 설명하는 구조를 갖는 아이솔레이터가 제안되고 있다. 자성 금속으로 형성된 하부 요크부상에 수지제 단자 케이스를 배치하고, 단자 케이스내에 중심 전극 조립체 및 정합용 콘덴서를 수용한다. 자성 금속으로 형성된 상부 요크부는 하부 요크부 위에 배치된다. 중심 전극 조립체는 마이크로파 페라이트에 복수의 중심 전극을 배치함으로써 형성된다. 영구 자석은 상부 요크부의 내면에 붙어있고, 이 영구 자석이 중심 전극 조립체에 DC 자계를 인가한다.

지금까지, 중심 전극 조립체의 마이크로파 페라이트로서 원판형상의 것이 사용되고 있다. 이 마이크로파 페라이트는 금형을 사용하여 하나하나 프레스 성형한 후, 소정의 온도에서 소성하여 제작되고 있다.

그러나, 페라이트 사이에는 페라이트 재료 및 소성 온도에 변동이 있기 때문에, 소성시에 페라이트는 그들간의 수축율이 다르다. 따라서, 소성 후의 칫수 정밀도가 불안정해진다는 문제가 생긴다. 그 결과, 마이크로파 페라이트의 수율에 영향을 미치게 되어, 제조 비용이 증가한다. 게다가, 하나하나 금형을 사용하여 마이크로파 페라이트를 프레스 성형하는 경우, 마이크로파 페라이트의 소형화에 대한 요구에 대응하기 어렵다는 문제점이 있다.

따라서, 본 발명의 목적은 높은 칫수 정밀도를 가지며 저가로 제조가능하며 또한 소형화에 대응할 수 있는 페라이트를 갖는 비가역 회로소자 및 이 비가역 회로소자를 사용한 통신 장치를 제공하는데 있다.

도 1은 본 발명의 제 1 실시형태에 따른 비가역 회로소자의 분해 사시도이다.

도 2는 도 1에 도시된 비가역 회로소자의 외관 사시도이다.

도 3은 도 1에 도시된 비가역 회로소자의 전기 회로 등가도이다.

도 4는 도 1에 도시된 비가역 회로소자에 있어서 페라이트를 설명하기 위한 사시도이다.

도 5는 도 1에 도시된 비가역 회로소자에 있어서 페라이트를 설명하기 위한 다른 사시도이다.

도 6은 도 1에 도시된 비가역 회로소자에 있어서 페라이트를 설명하기 위한 또 다른 사시도이다.

도 7은 본 발명에 따른 통신 장치의 실시형태를 나타내는 블럭도이다.

도 8은 다른 페라이트를 설명하기 위한 사시도이다.

도 9는 또 다른 페라이트를 설명하기 위한 사시도이다.

(도면의 주요 부분에 있어서의 부호의 설명)

11: 아이솔레이터

12: 하부 요크부

13: 수지제 단자 케이스

14: 중심 전극 조립체

15: 상부 요크부

16: 영구 자석

20, 151, 161: 페라이트

21∼23: 중심 전극

60, 70, 80, 150, 160: 페라이트 소결 매트릭스

120: 휴대 전화

131: 송신측 아이솔레이터

상기 목적을 달성하기 위하여, 본 발명에 따른 비가역 회로소자는 영구 자석; 상기 영구 자석에 의하여 DC 자계가 인가되며, 복수의 중심 전극을 포함하는 페라이트; 및 상기 영구 자석, 상기 페라이트, 및 상기 중심 전극을 수용하는 요크;를 포함하는 비가역 회로소자로, 상기 페라이트는 서로 대향하는 제 1 주면 및 제 2 주면이 적어도 절단면으로 구성되도록, 블럭형상의 페라이트 소결 매트릭스로부터 잘라내어 형성되는 것을 특징으로 한다.

블럭형상의 페라이트 소결 매트릭스로부터 소망의 형상을 갖는 페라이트를 잘라냄으로써, 소성시에 있어서 페라이트의 수축율의 변동을 고려할 필요 없이, 높은 칫수 정밀도를 갖는 페라이트를 얻을 수 있다.

페라이트를 평면에서 보아 직사각형으로 형성함으로써, 페라이트 소결 매트릭스로부터 가장 효율적으로 페라이트를 잘라낼 수 있다. 또한, 상기 페라이트의 인접하는 측면에 의하여 구성되는 각도의 공차를 ±1도 이내로 설정함으로써, 중심 전극간의 상호 교차 각도가 안정되고, 이에 따라서, 비가역 회로 소자의 전기 특성도 안정화될 수 있다. 또는 상기 페라이트의 칫수 공차가 ±0.05㎜ 이내로 설정함으로써, 비가역 회로소자의 주파수 특성이 안정화될 수 있다.

게다가, 상기 페라이트의 절단면인 제 1 및 제 2 주면은 각각 Ra=0.9미만의 표면 거칠기를 갖도록 배치함으로써,제 1 및 제 2 주면 각각의 표면 거칠기가 작아져서, 제 1 및 제 2 주면과 중심 전극간의 접착성이 향상되며, 이에 따라서 비가역회로소자의 삽입 손실이 억제된다.

본 발명에 따른 통신 장치는 상술한 특징을 갖는 비가역 회로소자를 포함함으로써, 우수한 주파수 특성을 달성할 수 있다.

본 발명의 상기 목적 및 다른 목적, 특징 및 이점은 첨부된 도면을 참조하는 이하의 본 발명의 바람직한 실시형태의 상세한 설명으로부터 자명해질 것이다.

(바람직한 실시형태의 설명)

이하, 본 발명에 따른 비가역 회로소자 및 통신 장치의 실시형태에 대하여 첨부의 도면을 참조하여 설명하겠다.

(제 1 실시형태, 도 1∼도 6)

도 1은 본 발명에 따른 비가역 회로소자의 구성을 나타내는 분해사시도이며, 도 2는 그 외관을 나타내는 사시도이다. 상기 비가역 회로소자는 집중정수형(lumped-constant) 아이솔레이터이다. 도 1에 나타낸 바와 같이, 집중정수형 아이솔레이터(11)는 하부 요크부부(12)와, 수지제 단자 케이스(13)와, 중심 전극 조립체(14)와, 상부 요크부부(15)와, 영구자석(16)과, 절연성 스페이서(17)를 포함한다.

하부 요크부(12)는 자성 금속으로 이루어지며, 좌우의 측벽(12a)과 바닥벽(12b)을 갖는다. 이 하부 요크부(12)상에 수지제 단자 케이스(13)를 배치하고, 단자 케이스(13)내에 중심 전극 조립체(14)를 수용한다. 하부 요크부(12)상에, 자성 금속으로 이루어지는 상부 요크부(15)를 장착한다. 상부 요크부(15)의 바닥면에는 영구 자석(16)이 붙어있고, 이 영구 자석(16)에 의하여 중심 전극 조립체(14)에 직류(DC) 자계를 인가한다. 하부 요크부(12)와 상부 요크부(15)는 자기 회로(magnetic circuit)를 형성한다. 요크부(12, 15)는 철, 실리콘 스틸 등의 고투자율 재료로 이루어지는 판 재료를 스탬핑하고, 굽힘가공한 후, 스탬핑된 판 재료의 표면에 동 또는 은을 도금하여 형성된다.

도 2에 나타낸 바와 같이, 수지제 단자 케이스(13)에는 입출력 단자(51, 52) 및 접지 단자(53)가 인서트 몰드되어 있다. 입출력 단자(51, 52)는 각각 한 단부가 케이스(13)의 외측벽에 노출되고 또한 다른 단부가 케이스(13)의 내측면에 노출되어, 입출력 접속 전극부(51a, 52a)를 형성한다. 마찬가지로, 접지 단자(53)는 4개의 단부가 각각 케이스(13)의 대향하는 외측벽에 노출되고 또한 나머지 단부가 케이스(13)의 내측면에 노출되어, 접지 접속 전극부(53a)를 형성한다. 게다가, 수지제 단자 케이스(13)의 4개의 코너에는 각각 기둥(41)이 형성된다. 단자 케이스(13)의 재료로서는, 액정 폴리머 등의 고내열성 수지가 사용된다.

중심 전극 조립체(14)에 있어서, 마이크로파 페라이트(20)의 상면(이것은 제 1 주면이며, 한쪽 자극면(magnetic pole surface)이다)에 3개의 중심 전극(21∼23)을, 예를 들면 폴리이미드 수지 등의 고내열성 재료로 이루어지는 절연 테이프를 사이에 개재하여, 서로 절연상태로 실질적으로 120도의 각도로 서로 교차하도록 배치한다. 이들 중심 전극(21∼23)에 있어서, 한 단부측의 포트부(P1∼P3)를 수평으로 인출한다. 중심 전극(21∼23)은 다른 단부측에 공통의 실드부를 가지며, 이것이 페라이트(20)의 하면(이것은 제 2 주면이며, 다른쪽 자극면이다)에 접촉된다. 이 공통 실드부는 페라이트(20)의 실질적으로 하면 전체를 피복하고 있으며, 단자 케이스(13)의 창(13a)을 통하여, 금속제 하부 요크부(12)의 바닥벽(12b)에 솔더링 등의 방법에 의하여 접속되어, 접지된다.

정합용 커패시터(C1∼C3)(아이솔레이터(11)의 동작 주파수에 따라서, 유전율ε_r이 9∼200 및 두께가 0.1∼0.3㎜인 정합 커패시터가 사용된다)에서는, 핫측(hot-side) 커패시터 전극이 포트부(P1∼P3)에 각각 솔더링되며, 콜드측(cold-side) 커패시터 전극이 단자 케이스(13)의 내측면에 노출되어 있는 접지 접속 전극부(53a)에 각각 솔더링된다. 종단 저항(R)의 한 단부는 정합용 커패시터(C3)의 핫측 커패시터 전극에 접속되며, 다른 단부는 접지 접속 전극부(53a)에 접속된다. 즉, 정합용 커패시터(C3) 및 종단 저항(R)은 중심 전극(23)의 포트부(P3)와 접지 사이에 병렬로 접속된다. 도 3은 아이솔레이터(11)의 전기 등가 회로를 나타낸다.

여기서, 중심 전극 조립체(14)의 마이크로파 페라이트(20)는 예를 들면 도 4에 나타낸 바와 같이, 단면이 직사각형인 각기둥 블럭형상의 페라이트 소결 매트릭스(60)로부터, 절단선 C를 따라서 소정의 두께로 페라이트(20)를 잘라내어 형성되는, 평면에서 보아 직사각형을 갖는 것이다. 이와 같이, 단일의 페라이트 소결 매트릭스(60)로부터 다수의 페라이트(20)를 잘라낼 수 있으므로, 각각의 개별 페라이트(20)의 단가를 감소시킬 수 있다. 이 경우, 절단 방법으로서 인사이드 컷터(inside cutter) 또는 다이서(dicer) 등을 사용하는 것이 바람직하다. 인사이드 컷터는 절단시의 블레이드의 흔들림이 아웃사이드 컷터보다 적기 때문에, 인사이드 컷터는 페라이트(20)의 칫수 정밀도를 향상시킬 수 있음과 아울러, 버르의 발생을 억제할 수 있다. 더욱 구체적으로는, 아웃사이드 컷터를 이용하여 절단을 행하는 경우, 절단 공차는 약 ±0.05∼±0.1㎜ 이내인데 비하여, 인사이드 컷터를 사용하여 절단을 행하는 경우, 절단 공차는 ±0.01㎜까지 향상시킬 수 있다. 또한, 다이서는 일반적으로 보급되어 있는 컷터이며, 다이서는 가공 정밀도가 높고(공차:±0.01㎜이하), 또한 임의의 각도로 재료를 절단하는 것이 가능하기 때문에 범용성이 높다.

페라이트(20)의 두께는 예를 들면 0.5㎜이하로 설정된다. 이와 같이, 페라이트 소결 매트릭스(60)로부터 소망의 형상을 갖는 페라이트(20)를 잘라내므로, 소성시에 페라이트의 수축율의 변동을 고려할 필요 없이, 칫수 정밀도가 좋은 페라이트(20)를 얻을 수 있다. 특히, 도 4에 나타낸 바와 같이, 각기둥 블럭형상의 페라이트 소결 매트릭스(60)로부터 소정의 두께로 페라이트(20)를 잘라냄으로써, 페라이트(20)의 두께 방향의 칫수 정밀도를 예를 들면 공차 ±0.05㎜이내까지 향상시킬 수 있다.

또한, 페라이트 소결 매트릭스(60)는 높은 칫수 정밀도가 요구되지 않기 때문에, 매트릭스(60)를 성형할 때의 수율이 높다. 여분의 부분은 잘라 버려서, 소결후의 매트릭스(60)는 측면의 능선부의 각도 공차가 ±1도 이내이고 또한 세로 및 가로 방향의 칫수 공차가 ±0.05㎜ 이내인 각기둥 블럭으로 형성된다. 따라서, 페라이트 소결 매트릭스(60)로부터 잘라내어진 페라이트(20)에 있어서, 각 부분의 칫수 공차가 ±0.05㎜ 이내이고, 인접하는 측면에 의해 형성되는 각도 θ는 90±1도가 된다. 페라이트(20)의 각 부분의 칫수 공차가 ±0.05㎜이내이므로, 중심 전극조립체(14)가 갖는 인덕턴스값이 다르지 않으며, 이에 따라서 아이솔레이트(11)의 주파수 특성이 안정된다. 한편, 아이솔레이터(11)의 사이즈가 더욱 작아짐에 따라서, 단자 케이스(13)의 창(13a)에 대한 페라이트(20)(중심 전극 조립체(14))의 조립 여유(fitting clearance)를 작게 할 필요가 있다. 따라서, 페라이트(20)의 칫수 공차가 ±0.05㎜이내인 경우, 사이즈가 7㎜ 스퀘어 이하인 아이솔레이터(11)에 대응할 수 있다.

중심 전극 조립체(14)에 있어서, 중심 전극(21∼23)은 페라이트(20)를 둘러싸도록 절곡된다. 여기서, 페라이트(20)의 능선을 이용하여 중심 전극(21∼23)을 절곡하는 경우, 페라이트(20)의 인접하는 측면에 의해 형성되는 각도 θ의 직각도(squareness)가 중심 전극(21∼23)의 교차각도 공차에 영향을 미친다. 중심 전극(21∼23)사이의 상호 교차각도의 공차를 ±2도 이내로 작게하면, 삽입 손실은 최적값 ±약 0.1dB이내로 억제할 수 있다. 이 결과, 전기 특성의 안정화를 도모할 수 있다. 이 때, 페라이트(20)의 인접하는 측면에 의해 형성되는 각도 θ의 공차는 상기한 중심 전극사이의 상호 교차각도의 공차의 절반에 상응하는 ±1도 이내가 된다.

페라이트(20)의 절단면인 제 1 주면(20a) 및 제 2 주면(20b)은 그들의 표면 거칠기를 작게 하기 위하여, 연마 처리 등의 표면 처리를 행하여, Ra(중심선 표면 거칠기)＝0.9이하로 한다. 페라이트(20)의 제 1 주면(20a) 및 제 2 주면(20b)의 표면 거칠기를 작게 함으로써, 중심 전극(21∼23)과 제 1 주면(20a)간의 밀착성, 및 중심 전극(21∼23)에 공통의 실드부와 제 2 주면(20b)간의 밀착성이 향상되며, 이에 따라서 아이솔레이터(11)의 삽입 손실이 저하된다. 예를 들면, 주면(20a, 20b)을 대략 Ra=0.7이 되도록 연마한 경우의 아이솔레이터(11)의 삽입 손실은 주면(20a, 20b)을 대략 Ra=0.9가 되도록 연마한 경우의 삽입 손실보다 약 0.01dB 더 낮다.

페라이트(20)는 도 5에 나타낸 바와 같이, 먼저 평행육면체 블럭형상의 페라이트 소결 매트릭스(70)로부터 소정의 두께로 넓은 면적을 갖는 기판(71)을 잘라낸 후, 이 기판(71)으로부터 소정의 사이즈로 페라이트(70)를 잘라냄으로써 형성될 수 있다. 이에 따라서, 절단시에 기판(71)의 지지가 용이하며, 기판(71)을 지지하기 위한 지그 또는 공구를 간략화할 수 있어서, 가공 비용을 삭감할 수 있다. 또는, 복수의 기판(71)을 쌓아올린 상태에서 일괄적으로 소정의 사이즈로 페라이트(70)를 잘라내어 페라이트(20)를 제조해도 된다. 이에 따라서, 절단 횟수가 감소하고, 가장 효율적으로 페라이트(70)를 잘라낼 수 있다. 또한, 페라이트(20)의 형상이 평면에서 보아 직사각형이기 때문에, 직육면체 블럭형상의 페라이트 소결 매트릭스(70)에 있어서 불필요한 부분(폐기 부분)이 거의 생기지 않는다. 그 결과, 가공 비용 및 재료 비용을 낮출 수 있다.

또한, 페라이트(70)는 도 6에 나타낸 바와 같이, 먼저 직육면체 블럭형상의 페라이트 소결 매트릭스(80)로부터, 소정 사이즈로 길이가 긴 각기둥 블럭(81)을 잘라낸 후, 이 각기둥 블럭(81)으로부터 소정의 두께로 페라이트(20)를 잘라냄으로써 제조해도 된다. 이에 따라서, 사이즈가 큰 소결 매트릭스(예를 들면 5㎝이상)로부터 페라이트(20)를 높은 칫수 정밀도로 잘라낼 수 있다. 그러나, 이와 같은 사이즈가 큰 소결 매트릭스는 기판형상으로 잘라내면, 가공면의 평행도(parallelism)가 손상되어, 칫수 정밀도를 확보하기 어렵다.

(제 2 실시형태)

제 2 실시형태는 본 발명에 따른 통신 장치로서 휴대 전화를 예로 들어 설명하겠다.

도 7은 휴대 전화(120)의 RF 부분의 전기 회로를 나타내는 블럭도이다. 도 7에 있어서, 참조 번호 122는 안테나 소자를 나타내고, 123은 듀플렉서, 131은 송신측 아이솔레이터, 132는 송신측 증폭기, 133은 송신측 단간용 밴드패스 필터, 134는 송신측 믹서, 135는 수신측 증폭기, 136은 수신측 단간용 밴드패스 필터, 137은 수신측 믹서, 138은 전압 제어 발진기(VCO), 139는 로컬 밴드패스 필터를 나타낸다.

여기서, 송신측 아이솔레이터(131)로서, 상술한 제 1 실시형태에 따른 집중 정수형 아이솔레이터(11)를 사용할 수 있다. 이 아이솔레이터(11)를 실장함으로써, 높은 통신 특성을 갖는 휴대 전화를 실현할 수 있다.

(기타 실시형태)

본 발명에 따른 비가역 회로소자 및 통신 장치는 상술한 실시형태에 한정되지 않고, 여러가지로 변경할 수 있다. 중심 전극 조립체의 마이크로파 페라이트는 반드시 직사각형 형상을 가질 필요는 없다. 예를 들어, 도 8에 나타낸 바와 같이, 마이크로파 페라이트는 원통 블럭 형상을 갖는 페라이트 소결 매트릭스(150)로부터 절단선 C를 따라서 소정의 두께로 잘라내어 형성된 원판형상의 페라이트(151)이어도 된다. 또는 도 9에 도시된 바와 같이, 마이크로파 페라이트는 직육면체 블럭 형상을 갖는 페라이트 소결 매트릭스(160)로부터 절단선 C를 따라서 소정의 사이즈로 잘라내어 형성된 삼각형 페라이트(161)이어도 된다.

본 발명은 아이솔레이터 이외에, 서큘레이터 등의 다른 고주파 부품에 채용되는 비가역 회로 소자에도 적용할 수 있다.

이상의 발명으로부터 명백하듯이, 본 발명에 따르면, 블럭 형상의 페라이트 소결 매트릭스로부터 소망의 형상을 갖는 페라이트를 잘라내므로, 소성시에 있어서 페라이트 사이의 수축율의 변동을 고려할 필요없이, 칫수 정밀도가 높은 페라이트를 얻을 수 있다. 그 결과, 비가역 회로 소자 사이의 특성 변동을 억제할 수 있으며, 주파수 특성이 우수한 통신 장치를 실현할 수 있다.

바람직한 실시형태를 참조하여 본 발명을 설명하였지만, 본 발명으로부터 벗어나지 않는 한 보다 넓은 관점에서 여러가지 변형 및 응용이 가능하다는 것을 알 수 있다. 따라서, 첨부된 청구범위는 본 발명의 요지 및 범위내에서 이러한 모든 변형 및 응용을 포함하는 것이다.

Claims

영구 자석;

상기 영구 자석에 의하여 직류(DC) 자계가 인가되며, 복수의 중심 전극을 포함하는 페라이트; 및

상기 영구 자석, 상기 페라이트 및 상기 중심 전극을 수용하는 요크;를 포함하는 비가역 회로소자로,

상기 페라이트는 서로 대향하는 제 1 주면 및 제 2 주면이 적어도 절단면으로 구성되도록, 블럭형상의 페라이트 소결 매트릭스로부터 잘라내어 형성되는 것을 특징으로 비가역 회로소자.
제 1항에 있어서, 상기 페라이트는 평면에서 보아 직사각형 형상을 갖는 것을 특징으로 하는 비가역 회로소자.
제 1항 또는 제 2항에 있어서, 상기 페라이트의 인접하는 측면에 의하여 구성되는 각도의 공차가 ±1도 이내인 것을 특징으로 하는 비가역 회로소자.
제 1항 또는 제 2항에 있어서, 상기 페라이트의 칫수 공차가 ±0.05㎜ 이내인 것을 특징으로 하는 비가역 회로소자.
제 1항 또는 제 2항에 있어서, 상기 페라이트의 절단면인 제 1 및 제 2 주면은 각각 Ra=0.9 미만의 표면 거칠기를 갖도록 배치되는 것을 특징으로 하는 비가역 회로소자.
제 1항에 기재된 비가역 회로소자를 구비하는 통신 장치.