KR20010092111A - 반도체소자의 절연막 식각방법 - Google Patents
반도체소자의 절연막 식각방법 Download PDFInfo
- Publication number
- KR20010092111A KR20010092111A KR1020000014052A KR20000014052A KR20010092111A KR 20010092111 A KR20010092111 A KR 20010092111A KR 1020000014052 A KR1020000014052 A KR 1020000014052A KR 20000014052 A KR20000014052 A KR 20000014052A KR 20010092111 A KR20010092111 A KR 20010092111A
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- etching
- insulating film
- semiconductor substrate
- film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000009413 insulation Methods 0.000 title 1
- 238000005530 etching Methods 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 150000004767 nitrides Chemical class 0.000 claims abstract description 16
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 239000007789 gas Substances 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 abstract description 10
- 230000000694 effects Effects 0.000 abstract description 4
- 238000001020 plasma etching Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
낮은 압력에서 식각의 효율성을 높이고, 측벽절연막의 재현성을 높이며, 물리적/전기적 데미지를 감소시켜서 신뢰성 있는 소자를 제조할 수 있는 반도체소자의 절연막 식각방법을 제공하기 위한 것으로써, 이와 같은 목적을 달성하기 위한 반도체소자의 절연막 식각방법은 반도체기판에 게이트절연막과 게이트전극을 적층 형성하는 공정, 상기 게이트전극을 포함한 상기 반도체기판에 제 1 절연막과 제 2 절연막을 적층형성하는 공정, 헬리콘 플라즈마 소오스(Helicon plasma source) 방식의 고밀도 식각장비(High Density Etcher)를 이용하여 상기 제 2, 제 1 절연막을 차례로 식각하여 상기 게이트전극 양측면에 제 1, 제 2 측벽절연막을 형성하는 공정, 상기 게이트전극과 상기 제 1, 제 2 측벽절연막 하부를 제외한 양측의 상기 반도체기판에 불순물영역을 형성하는 공정을 포함함을 특징으로 한다.
Description
본 발명은 반도체소자에 대한 것으로, 특히 헬리콘 소오스 플라즈마 방식의 식각장비를 이용한 반도체소자의 절연막 식각방법에 관한 것이다.
이하, 종래 반도체소자의 절연막 식각방법에 대하여 설명하면 다음과 같다.
종래 반도체소자의 절연막 식각방법은 반도체기판의 일영역에 게이트산화막과 게이트전극을 적층 형성한다.
그리고 게이트전극을 마스크로 게이트전극 양측 반도체기판에 반도체기판과 반대 도전형의 불순물이온을 주입해서 저농도 소오스/드레인영역을 형성한다.
다음에 게이트전극을 포함한 반도체기판상에 질화막과 HLD 산화막을 차례로 형성한다. 이때 질화막은 100Å, HLD 산화막은 500Å 또는 900Å 정도의 두께를 갖도록 증착한다.
이후에 일반적인 플라즈마 식각장치로 HLD 산화막과 질화막을 차례로 식각해서 게이트전극 양측면에 제 1, 제 2 측벽절연막을 형성한다.
그리고 상기 게이트전극과 제 1, 제 2 측벽절연막을 마스크로 상기 게이트전극과 제 1, 제 2 측벽절연막 하부를 제외한 반도체기판에 기판과 반대도전형의 고농도 불순물이온을 주입해서 고농도 소오스/드레인영역을 형성한다.
상기와 같은 종래 반도체소자의 절연막 식각방법은 다음과 같은 문제가 있다.
첫째, 일반적인 플라즈마 식각장치를 사용해서 HLD 산화막과 질화막을 식각하므로 낮은 압력에서 낮은 식각속도로써 이온밀도와 이온에너지가 서로 상관관계를 갖고 식각이 진행되므로 물리적/전기적 데미지로 인하여 게이트전극의 소자특성이 악화될 우려가 있다.
둘째, HLD 산화막과 질화막의 증착두께가 변화함에 따라 재현성있는 측벽절연막 형성이 어렵다.
셋째, 소자가 집적화됨에 따라서 측벽절연막을 재현성있게 형성하는데 한계가 있다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 낮은 압력에서 식각의 효율성을 높이고, 측벽절연막의 재현성을 높이며, 물리적/전기적 데미지를 감소시켜서 신뢰성 있는 소자를 제조할 수 있는 반도체소자의 절연막 식각방법을 제공하는데 그 목적이 있다.
도 1a와 도 1b는 본 발명 실시예에 따른 반도체소자의 절연막 식각방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
31 : 반도체기판 32 : 게이트산화막
33 : 게이트전극 34 : 저농도 소오스/드레인영역
35 : 질화막 35a : 제 1 측벽절연막
36 : HLD 산화막 36a : 제 2 측벽절연막
37 : 고농도 소오스/드레인영역
상기와 같은 목적을 달성하기 위한 본 발명 반도체소자의 절연막 식각방법은 반도체기판에 게이트절연막과 게이트전극을 적층 형성하는 공정, 상기 게이트전극을 포함한 상기 반도체기판에 제 1 절연막과 제 2 절연막을 적층형성하는 공정, 헬리콘 플라즈마 소오스(Helicon plasma source) 방식의 고밀도 식각장비(High Density Etcher)를 이용하여 상기 제 2, 제 1 절연막을 차례로 식각하여 상기 게이트전극 양측면에 제 1, 제 2 측벽절연막을 형성하는 공정, 상기 게이트전극과 상기 제 1, 제 2 측벽절연막 하부를 제외한 양측의 상기 반도체기판에 불순물영역을 형성하는 공정을 포함함을 특징으로 한다.
첨부 도면을 참조하여 본 발명 반도체소자의 절연막 식각방법에 대하여 설명하면 다음과 같다.
도 1a와 도 1b는 본 발명 실시예에 따른 반도체소자의 절연막 식각방법을 나타낸 공정단면도이다.
본 발명 실시예에 따른 반도체소자의 절연막 식각방법은 도 1a에 도시한 바와 같이 반도체기판(31)에 산화막과 폴리실리콘층을 차례로 증착한 후에 게이트형성 마스크를 이용해서 폴리실리콘층과 산화막을 차례로 이방성식각해서 게이트산화막(32)과 게이트전극(33)을 적층 형성한다.
그리고 게이트전극(33)을 마스크로 게이트전극(33) 양측 반도체기판(31) 표면내에 반도체기판(31)과 반대 도전형의 불순물이온을 주입해서 저농도 소오스/드레인영역(34)을 형성한다.
다음에 게이트전극(33)을 포함한 반도체기판(31)상에 화학기상 증착법으로 질화막(35)과 HLD 산화막(36)을 차례로 형성한다. 이때 질화막(35)은 100Å, HLD 산화막(36)은 500Å 또는 900Å 정도의 두께를 갖도록 증착한다.
이후에 도 1b에 도시한 바와 같이 헬리콘 플라즈마 소오스(Helicon plasma source) 방식의 고밀도 식각장비(High Density Etcher)를 통해서 CHF3와 CF4와 O2가스를 조합한 Ar 베이스 플라즈마를 이용해서 HLD 산화막(36)과 질화막(35)을 차례로 식각하여서 게이트전극(33)의 양측면에 제 1, 제 2 측벽절연막(35a,36a)을 형성한다.
이때 헬리콘 플라즈마 소오스(Helicon plasma source) 방식의 고밀도 식각장비(High Density Etcher)를 이용하여 HLD 산화막(36)을 식각하는 단계에서 소오스 파워는 500∼800W 범위가 되도록 가하고, 압력은 5mTorr이하가 되도록 적용하고, CF4와 CHF3의 유량은 총유량의 20% 미만이 되도록 하고, O2의 유량은 총유량의 5% 미만이 되도록 한다.
다음에 헬리콘 플라즈마 소오스(Helicon plasma source) 방식의 고밀도 식각장비(High Density Etcher)를 이용하여 질화막(35)을 식각하는 단계에서 소오스 파워는 500∼800W 범위가 되도록 가하고, 압력은 5mTorr이하가 되도록 적용하고, CF4와 CHF3의 유량은 총유량의 20% 미만이 되도록 하고, O2의 유량은 총유량의 5% 미만이 되도록 한다.
그리고 상기 게이트전극(33)과 제 1, 제 2 측벽절연막(35a,36b)을 마스크로 상기 게이트전극(33)과 제 1, 제 2 측벽절연막(35a,36b) 하부를 제외한 반도체기판(31)에 반도체기판(31)과 반대도전형의 고농도 불순물이온을 주입해서 고농도 소오스/드레인영역(37)을 형성한다.
상기와 같은 본 발명 반도체소자의 절연막 식각방법은 다음과 같은 효과가 있다.
첫째, 헬리콘 플라즈마 소오스(Helicon plasma source) 방식의 고밀도 식각장비(High Density Etcher)를 이용하여 HLD 산화막과 질화막을 식각하면 낮은 압력에서 높은 식각 속도로써 식각공정을 진행할 수 있고, 마이크로로딩 효과(microloading effects)를 줄일 수 있다.
둘째, HLD 산화막과 질화막을 식각할 때 이온 밀도(Ion Density)와 이온 에너지(Ion Energy)간의 관계가 독립적이므로 각 막의 증착두께에 따라 재현성있는 식각단면(측벽절연막)을 구현하기가 용이하다.
셋째, 헬리콘 플라즈마 소오스(Helicon plasma source) 방식의 고밀도 식각장비(High Density Etcher)를 이용하여 HLD 산화막과 질화막을 식각할 때 물리적, 전기적인 데미지를 감소시킬 수 있으므로 소자의 신뢰성을 향상시킬 수 있다.
Claims (7)
- 반도체기판에 게이트절연막과 게이트전극을 적층 형성하는 공정,상기 게이트전극을 포함한 상기 반도체기판에 제 1 절연막과 제 2 절연막을 적층형성하는 공정,헬리콘 플라즈마 소오스(Helicon plasma source) 방식의 고밀도 식각장비(High Density Etcher)를 이용하여 상기 제 2, 제 1 절연막을 차례로 식각하여 상기 게이트전극 양측면에 제 1, 제 2 측벽절연막을 형성하는 공정,상기 게이트전극과 상기 제 1, 제 2 측벽절연막 하부를 제외한 양측의 상기 반도체기판에 불순물영역을 형성하는 공정을 포함함을 특징으로 하는 반도체소자의 절연막 식각방법.
- 제 1 항에 있어서, 상기 제 1 절연막은 질화막을 사용하고, 상기 제 2 절연막은 HLD 산화막을 사용함을 특징으로 하는 반도체소자의 절연막 식각방법.
- 제 1 항에 있어서, 상기 제 1, 제 2 절연막의 식각은 CHF3와 CF4와 O2가스를 조합한 가스와, 베이스로 Ar 플라즈마 가스를 이용하여 진행함을 특징으로 하는 반도체소자의 절연막 식각방법.
- 제 3 항에 있어서, 상기 CHF3와 CF4의 가스유량은 총 가스유량의 20% 미만이 되도록 함을 특징으로 하는 반도체소자의 절연막 식각방법.
- 제 3 항에 있어서, 상기 O2의 가스유량은 총 가스유량의 5% 미만이 되도록 함을 특징으로 하는 반도체소자의 절연막 식각방법.
- 제 1 항에 있어서, 상기 제 1, 제 2 절연막을 식각할 때 소오스 파워는 500∼800W의 범위가 되도록 함을 특징으로 하는 반도체소자의 절연막 식각방법.
- 제 1 항에 있어서, 상기 제 1, 제 2 절연막을 식각할 때 압력은 5mTorr 이하가 되도록 함을 특징으로 하는 반도체소자의 절연막 식각방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000014052A KR20010092111A (ko) | 2000-03-20 | 2000-03-20 | 반도체소자의 절연막 식각방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000014052A KR20010092111A (ko) | 2000-03-20 | 2000-03-20 | 반도체소자의 절연막 식각방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010092111A true KR20010092111A (ko) | 2001-10-24 |
Family
ID=19656776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000014052A KR20010092111A (ko) | 2000-03-20 | 2000-03-20 | 반도체소자의 절연막 식각방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010092111A (ko) |
-
2000
- 2000-03-20 KR KR1020000014052A patent/KR20010092111A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010063852A (ko) | 반도체소자의 자기정렬적인 콘택 형성방법 | |
| JPH10256232A (ja) | 半導体装置の製造方法 | |
| US20040058518A1 (en) | Method of forming organic spacers and using organic spacers to form semiconductor device features | |
| KR20010092111A (ko) | 반도체소자의 절연막 식각방법 | |
| KR100799133B1 (ko) | 반도체소자의 리세스게이트 제조 방법 | |
| KR100430258B1 (ko) | 플라즈마 식각을 이용한 레이저 다이오드 공정방법 | |
| KR20070003136A (ko) | 리세스게이트를 구비한 반도체소자 및 그의 제조 방법 | |
| WO2021204291A1 (zh) | 半导体结构及其形成方法 | |
| KR20010075177A (ko) | 집적 회로 게이트 전도체 위에 형성된 스페이서를식각하기 위한 디바이스 및 방법 | |
| KR100475271B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100431818B1 (ko) | 반도체소자의 자기정렬적인 콘택 형성방법 | |
| KR20030001954A (ko) | 반도체 소자의 제조방법 | |
| KR20000043880A (ko) | 반도체 소자의 게이트 스패이서 형성 방법 | |
| KR100531418B1 (ko) | 반도체소자의 제조방법 | |
| KR100351911B1 (ko) | 반도체 소자의 게이트 스페이서 형성 방법 | |
| KR20060114158A (ko) | 반도체 소자의 제조 방법 | |
| KR100920043B1 (ko) | 반도체 소자의 리세스 게이트 및 그의 형성방법 | |
| KR100416814B1 (ko) | 반도체소자의층간절연막형성방법 | |
| KR20010003046A (ko) | 반도체 소자의 자기정합 콘택홀 형성방법 | |
| KR100552806B1 (ko) | 박막 커패시터 제조 방법 | |
| KR20000030956A (ko) | 반도체 장치의 게이트 전극 형성을 위한 폴리실리콘 식각 방법 | |
| KR20110022267A (ko) | 반도체 장치 제조방법 | |
| KR20000044955A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR20080072255A (ko) | 반도체 소자의 절연막 식각 방법 | |
| KR20010059590A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |