KR20010081752A - 반도체 소자의 테스트 장치 - Google Patents

Abstract

본 발명은 반도체소자의 테스트 장치에 관한 것으로서, 각각 4쌍의 신호를 출력하는 복수개의 입/출력 패드와, 상기 입출력패드로부터의 출력신호에 의해 각각 gdb 신호와 gdb_b신호를 출력하는 입/출력 센스앰프와 라이트 구동기로 이루어지되, 상기 각 입/출력 패드에 연결된 4쌍의 입/출력 센스앰프와 워드라인 구동기쌍들중 인접 셀을 하나씩 걸러서 서로 다른 테스트 신호를 출력하도록 구성된 것을 특징으로 한다. 본 발명에 따른 반도체소자의 테스트 장치에 따르면, 메모리소자의 테스트 시간을 줄이고자 한번에 4개씩 묶어 입출력 패드 4개만으로 ×16, ×8, ×4 제품에 관계없이 모두 테스트 가능토록했으며 동시에 입/출력 디스터번스(disturbance)가 어떤지를 측정할 수 있는 효과가 있다.

Description

반도체 소자의 테스트 장치{Test apparatus for semiconductor device}

본 발명은 반도체 소자의 테스트 장치에 관한 것으로, 특히 테스트 시간을 절약할 수 있고 입/출력 디스터번스(disturbance)를 통해 테스트 할 수 있는 반도체 소자의 테스트 장치에 관한 것이다.

메모리 소자의 고집적화 대용량화 경향에 따라 테스트시에 드는 비용이 점차 증가하게 되었다. 이러한 시점에서 좀더 빨리 정확히 메모리소자를 테스트하고자 하는 방식이 고안되었는데, 그중 하나가 입/출력 패드 컴프레스(Dq Compress)방식이다.

본 발명은 메모리 소자의 테스트 시간을 절약하면서 기존의 테스트시 할 수 없었던 입/출력(I/O) 디스터번스(Disturbance)를 통해 반도체 소자를 테스트 할 수 있도록 회로를 구현하였다.

종래의 반도체 소자에 있어서 스페셜 테스트(special test)의 진입(entry)시는 싱크 디램의 입력신호인 /CS, /RAS, /CAS,/WE가 모두 로우(low)일때 생기는 모드레지스터 셋(MRS:Mode Register Set)명령+A7(하이(high))일때 스페셜 테스트(special test)라는 테스트 모드로 진입하게 설계되었다. 이러한 스페셜 테스트 모드로의 진입은 기존의 전 셀에 대한 테스트 방식보다 더 짧은 시간에 원하는 항목을 정확히 테스트하려고 4개의 패드만 사용하여 ×4, ×8, ×16의 제품에 관계없이 16개의 데이터가 동시에 라이트, 리드가 가능하도록 입/출력 컴프레스 테스트 모드를 만들었다. 그러나, 이러한 방식은 도 1에 도시한 바와 같은, 종래의 테스트 장치에서와 같이, 16개의 입/출력 패드를 4개씩 묶고 같은 디코더 신호 Yi에 4개의 셀이 묶여 있어서 입/출력 디스터번스(disturbance)가 불가능하게 된다.

도 1 에 도시한 바와 같이, 참조부호 1-2, 1-6, 1-9와 1-12는 입/출력 패드를 나타낸다. 또한 참조부호 10 내지 25는 입/출력 센스 앰프를 나타낸다. 또한 참조부호 30 내지 45는 라이트 구동기를 나타낸다. 상기 각각의 입/출력 패드 1-2, 1-6, 1-9와 1-12에는 4개씩의 입/출력 센스 앰프와 라이트 구동기가 연결되어 있고, 상기 각각 4개씩의 라이트 구동기 및 입/출력 센스 앰프는 같은 디코더 신호, 예를 들면 Yi<0:3>중의 하나의 디코더 신호에 의해 4개의 셀이 동시에 동작한다.

반도체 소자가 입/출력 컴프레스방식에 의해 테스트 모드에 진입하게 된 경우, 같은 디코더신호 Yi에 연결된 4개의 셀이 연결되어 있어서 하나의 DQ의 데이터 값에 의해서 4개의 데이터가 입출력되고 총 4개의 디코더 신호 Yi에 의해서 16개의 데이터가 입출력된다. 그러므로 하나의 디코더신호 Yi에 의해 4개의 셀에 연결되어 있어서 인접한 셀에 서로 다른 데이터를 쓰는것은 불가능한 문제점이 있다. 즉, 만약 하나의 입/출력 패드에 입력 값이 0일 경우 여기에 묶인 셀에는 모두 "0"이 실리게 된다.

따라서, 본 발명은 상기한 바와 같은 종래 기술에서의 문제점을 개선하기 위하여 안출한 것으로서, 하나의 디코더 신호에 의해 동시에 구동되는 셀중에서 인접한 셀에 서로 다른 데이터를 써넣을 수 있도록 하여, 메모리소자의 테스트 시간을 절약하면서 기존의 테스트시 할 수 없었던 입/출력 디스터번스를 할 수 있도록 한 반도체 소자의 테스트 장치를 제공함에 그 목적이 있는 것이다.

상기한 바와 같은 목적을 달성하기 위한 본 발명의 일실시예에 따른 반도체 소자의 테스트 장치에 따르면, 각각 4쌍의 신호를 출력하는 복수개의 입/출력 패드와, 상기 입출력패드로부터의 출력신호에 의해 각각 gdb 신호와 gdb_b신호를 출력하는 입/출력 센스앰프와 라이트 구동기로 이루어지되, 상기 각 입/출력 패드에 연결된 4쌍의 입/출력 센스앰프와 워드라인 구동기쌍들중 인접 셀을 하나씩 걸러서 서로 다른 테스트 신호를 출력하도록 구성된 것을 특징으로 한다.

또한, 본 발명에 따른 반도체 소자의 테스트장치는 각각 4쌍의 신호를 출력하는 복수개의 입/출력 패드와, 상기 입출력패드로부터의 출력신호에 의해 각각 gdb 신호와 gdb_b신호를 출력하는 입/출력 센스앰프와 라이트 구동기로 이루어지되, 상기 라이트 구동기의 출력신호 gdb_s신호가 입력되는 수직방향으로 연결된 제 1 및 제 2 패스게이트(passgate)들과, 입/출력 센스 앰프의 출력신호 gdb_b_s가 입력되는 수직방향으로 연결된 제 3 및 제 4 패스게이트(passgate)들과, 입/출력 패드 컴프레스 모드를 위한 신호 tm_dqcom를 반전시켜 상기 제 1 패스게이트의 NMOS측 게이트와 상기 제 4 패스게이트의 PMOS측 게이트와, 상기 제 2 및 제 3 패스게이트에 공통입력하는 인버터와, 상기 제 1 패스게이트와 제 4 패스게이트의 출력단으로부터의 gdb_e신호가 입력되고, 또한 제 2 패스게이트와 제 3 패스게이트의 출력단으로부터의 gdb_b_e신호가 입력되는 비트라인 센스앰프로 구성된 것을 특징으로 한다.

도 1 은 종래 일반적인 반도체 소자의 테스트 장치를 나타낸 도면

도 2 는 본 발명에 따른 반도체 소자의 테스트 장치를 나타낸 도 1과 유사한 도면

도 3 은 도 2 에서의 반도체 소자의 테스트 장치의 일부 상세도이다.

< 도면의 주요부분에 대한 부호의 설명 >

1-2, 1-6, 1-9, 1-12: 입/출력 패드 10∼25: 입/출력 센스앰프

30∼45: 라이트 구동기 60: 비트라인 센스앰프

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.

이하, 첨부도면을 참조하여 본 발명에서 제안한 반도체 소자의 테스트 장치에 대하여 상세히 설명한다.

도 2 는 본 발명의 일 실시예에 따른 반도체 소자의 테스트 장치를 나타낸 도 1 과 유사한 도면으로서, 전체적인 구성은 도 1과 유사하다. 그러나 이 실시예에서의 특징은 도 2에 도시한 바와 같이, 한 개의 디코더 신호 Yi에 연결된 4쌍의 gdb/gdb_b 신호중에 2번째와 4번째(도면중 점선으로 표시된 것)gdb/gdb_b를 2개를번갈아서 특정한 회로를 구성하였다. 즉, 도 3에도시한 바와 같이, 특정한 회로는 일반 동작일 때는 그대로 gdb와 gdb_b가 연결되도록 하였다. 그리고, 테스트 모드 진입시는 입/출력 패드 컴프레스(Dq compress)를 위한 기본 4개 패드에 어떠한 데이터 값을 입력하여도 gdb와 gdb_b가 본 발명에 의해 도 3의 회로에서 처럼 gdb와 gdb_b의 상태가 바뀌게 되어 다른 데이터 값이 쓰여지도록 함으로써 입/출력 패드 디스터번스(disturbance)가 가능하다.

본 발명의 전반적인 구상은 입/출력 패드 컴프레스(Dq compress)가 가능토록 하는 기존 도 1의 도면을 응용하여 같은 디코더 신호 Yi에 연결된 4개의 셀에 같은 데이터를 씀으로써 결함셀의 위치를 쉽게 알 수 있음과 동시에 셀과 셀간에 디스터번스 테스트(disturbance test)를 만족할 수 있게 구성되었다. 이러한 동작을 만족시키기 위해 테스트 진입시는 기본단위가 되는 패드 하나에 어떠한 데이터 값을 입력하여도 gab와 gab_b가 그대로 전달된다.

도 3 에 도시한 바와 같이, 본 발명의 일실시예에 따른 반도체 소자의 테스트 장치의 일부상세도에 따르면, 라이트 구동기 11의 출력신호 gdb_s신호가 수직 방향으로 연결된 4개의 패스게이트(passgate)(A,B,C,D)중 A,B패스 게이트에 입력된다. 또한, 입/출력 센스 앰프 31의 출력신호 gdb_b_s가 수직방향으로 연결된 4개의 패스게이트(passgate)중 C,D패스 게이트에 입력된다. 또한, 입/출력 패드 컴프레스 모드에 따른 신호 tm_dqcom가 인버터(IV1)를 통하여 반전출력되어, 패스게이트 A의 NMOS측 게이트와 패스게이트 D의 PMOS측 게이트에 입력된다. 또한 상기 tm_dqcom신호는 패스게이트 B와 C에 공통입력된다.

한편, 패스게이트 A와 D의 출력단으로부터의 gdb_e신호가 출력되어 비트라인 센스앰프(60)에 입력되고, 또한 패스게이트 B와 C의 출력단으로부터의 gdb_b_e신호가 비트라인 센스앰프(60)에 입력된다.

이하 도 3 에 따른 반도체 소자의 테스트 회로에서의 동작을 살펴보면 다음과 같다.

먼저 테스트 모드 진입시에는 기본단위가 되는 패드하나에 어떠한 데이터 값을 입력하여도 gab와 gab_b가 본 발명에 의해 구현된 도 3 의 회로에서처럼 일단 테스트 모드가 아닌 정상적인 동작에서는 입/출력 패드 컴프레스 모드(dq compress mode) 진입을 명령하는 신호인 tm_dqcom이 로우(low)상태로 있어서 패스게이트인 A와 C가 열려서 gdb_s와 그 값에 항상 반대인 gdb_b_s가 그대로 gdb_e와 gdb_b_e에 변화없이 그대로 전달된다. 이와 반대로 입/출력 패드 컴프레스 모드(dq compress mode) 진입을 명령하는 신호인 tm_dqcom이 하이(high)상태인 경우 패스게이트인 B와 D가 열려서 gdb_s와 gdb_b_s가 상대편 출력값으로 나가게 되어 서로 반대 gdb_e와 gdb_b_e가 전달되게 된다. 그러므로 인접 셀간에는 서로 다른 데이터 값이 쓰여지게 되어 입/출력 디스터번스(disturbance)가 가능하게 된다.

이상에서 살펴본 바와 같이, 본 발명에 따른 반도체소자의 테스트 장치에 따르면, 메모리소자의 테스트 시간을 줄이고자 한번에 4개씩 묶어 입출력 패드 4개만으로 ×16, ×8, ×4 제품에 관계없이 모두 테스트 가능토록했으며 동시에 입/출력 디스터번스(disturbance)가 어떤지를 측정할 수 있는 효과가 있다.

아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (2)

1. 각각 4쌍의 신호를 출력하는 복수개의 입/출력 패드와,

   상기 입출력패드로부터의 출력신호에 의해 각각 gdb 신호와 gdb_b신호를 출력하는 입/출력 센스앰프와 라이트 구동기로 이루어지되,

   상기 각 입/출력 패드에 연결된 4쌍의 입/출력 센스앰프와 워드라인 구동기쌍들중 인접 셀을 하나씩 걸러서 서로 다른 테스트 신호를 출력하도록 구성된 것을 특징으로 하는 반도체 소자의 테스트 장치.
2. 각각 4쌍의 신호를 출력하는 복수개의 입/출력 패드와,

   상기 입출력패드로부터의 출력신호에 의해 각각 gdb 신호와 gdb_b신호를 출력하는 입/출력 센스앰프와 라이트 구동기로 이루어지되,

   상기 라이트 구동기의 출력신호 gdb_s신호가 입력되는 수직방향으로 연결된 제 1 및 제 2 패스게이트(passgate)들과,

   입/출력 센스 앰프의 출력신호 gdb_b_s가 입력되는 수직방향으로 연결된 제 3 및 제 4 패스게이트(passgate)들과,

   입/출력 패드 컴프레스 모드를 위한 신호 tm_dqcom를 반전시켜 상기 제 1 패스게이트의 NMOS측 게이트와 상기 제 4 패스게이트의 PMOS측 게이트와, 상기 제 2 및 제 3 패스게이트에 공통입력하는 인버터와,

   상기 제 1 패스게이트와 제 4 패스게이트의 출력단으로부터의 gdb_e신호가입력되고, 또한 제 2 패스게이트와 제 3 패스게이트의 출력단으로부터의 gdb_b_e신호가 입력되는 비트라인 센스앰프로 구성된 것을 특징으로 하는 반도체 소자의 테스트 장치.