KR20010075251A

KR20010075251A - 전도성 부재

Info

Publication number: KR20010075251A
Application number: KR1020017003606A
Authority: KR
Inventors: 켄이치 호리에; 히로유키 이시다
Original assignee: 요트.게.아. 롤페즈; 코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date: 1999-07-23
Filing date: 2000-07-21
Publication date: 2001-08-09
Also published as: WO2001008304A1; DE60041033D1; CN1318223A; EP1116326B1; EP1116326A1; CN100414836C; JP2001035249A; US6633477B1

Abstract

본 발명의 목적은, 예를 들어 대략 수㎓의 주파수 성분을 갖는 잡음을 효과적으로 감쇠시킬 수 있는 전도성 부재를 제공하는 것이다. 신호 라인(21)은, 은 분말, 페라이트 분말, 유기 결합제, 분산제, 및 솔벤트를 포함하는 제 1 전도성 페이스트를 사용함으로써 형성된다.

Description

전도성 부재{CONDUCTIVE MEMBER}

지금까지는, 전기 회로 내로 믹싱(mixed)된 고주파수 잡음을 제거하기 위해 예를 들어 FTC(Feed Through Capacitor: 피드 스루 커패시터)가 사용되어 왔다.

신호가 전술한 FTC에 입력될 때, 입력 신호의 DC 및 저주파수 성분이 거의 감쇠될 수 없는 반면, 입력 신호의 고주파수 성분은 크게 감쇠된다. 그러나, 이러한 FTC는, 입력 신호의 주파수가 높아짐에 따라 신호의 감쇠의 양이 증가할지라도, 이와는 대조적으로, 현재, 입력 신호의 주파수가 증가할 때 그 감쇠의 양이 감소되는 주파수 특성을 나타낸다. 따라서, 그 감쇠의 양이 감소되는 특성을 나타낼지라도, 주파수가 그리 높지 않을 때도 고주파수 잡음은 FTC에 의해 제거될 수 있다. 그러나, 최근 몇 년 동안, PC(개인용 컴퓨터)와 같은 전자 기기의 클록 주파수의 증가로 인해, 대략 수㎓의 잡음을 효과적으로 감쇠시키는 것이 필요해왔고, 이에 따라, 대략 수㎓의 잡음을 전술한 FTC에 의해 더 효과적으로 감쇠시키는 것이 어렵게 되었다.

본 발명은 제 1 및 제 2 물질을 갖는 전도성 부재에 관한 것이다.

도 1은, 본 발명에 따른 전도성 부재의 실시예의 하나의 방식인 신호 라인을 갖는 EMI 필터의 사시도.

도 2는, 몸체가 4개의 층으로 분리된, 도 1에 도시된 EMI 필터의 세라믹 기본 몸체를 도시한 분해사시도.

도 3은, 도 2에 도시된 세라믹 층(20)의 라인(A-A)을 가로지르는 신호 라인의 단면도.

도 4는, EMI 필터(1)의 등가 회로를 도시한 도면.

본 발명의 목적은, 예를 들어 대략 수㎓의 주파수 성분을 갖는 잡음을 효과적으로 감쇠시킬 수 있는 전도성 부재를 제공하는 것이다.

전술한 목적을 달성하기 위해, 본 발명에 따른 전도성 부재는 제 1 물질 및 제 2 물질을 구비하며, 전도성 부재의 도전율(conductivity)과 투자율(permeability)의 곱이, 제 1 및 제 2 물질 둘 중 하나만을 갖는 전도성 부재의 도전율과 투자율의 곱보다 더 크다는 것을 특징으로 한다.

전도성 부재(예컨대, 도선)에서 흐르는 전류의 주파수가 더 높아질수록, 전도성 부재의 표면상에 전류를 집중시킬 경향이 표피 효과(skin effect)에 의해 더욱 가속화된다. 전류가 집중되는 전도성 부재의 표면 부분의 깊이를 나타내는 표피의 깊이(skin depth)(δ)는 하기에 설명되는 수학식으로 정의될 수 있다.

여기서, ω는 각 주파수이고, σ는 도전율이고, μ는 투자율이다.

본 발명에 따른 전도성 부재의 도전율(σ)과 투자율(μ)의 곱(σμ)은, 제 1 및 제 2 물질 둘 중 하나만을 갖는 전도성 부재{이후의 본 명세서에서, 몇몇 경우에, 비교용 전도성 부재(conductive member for comparison)라고 언급됨}의 도전율(σ)과 투자율(μ)의 곱(σμ)보다 더 크다.

예를 들어, 전술한 제 1 물질(substance)로 은이 제공되고, 전술한 제 2 물질로 페라이트(ferrite)가 제공되면, 전도성 부재는 은을 가질 뿐 아니라, 전도성 부재로 페라이트가 제공된다. 이 경우에, 본 발명에 따른 전도성 부재는 은 및 페라이트의 물질 모두를 갖는다. 즉, 비교용 전도성 부재는 높은 투자율을 갖는 페라이트을 갖지 않는 반면, 본 발명에 따른 전도성 부재는 높은 투자율을 갖는 페라이트를 갖는다. 그러므로, 이러한 비교용 전도성 부재의 도전율(σ)과 자기 투자율(μ)의 곱(σμ)이 σμ1로 정의되는 반면, 본 발명에 따른 전도성 부재의 곱(σμ)이 σμ2로 정의될 때, 본 발명에 따른 전도성 부재의 표피의 깊이(δ)는, σμ2가 σμ1보다 더 커지게 되는 방식으로 본 발명에 따른 전도성 부재에 포함되는 페라이트의 양을 선택함으로써 비교용 전도성 부재의 표피의 깊이(δ)보다 더 적어질 수 있다. 그러므로, 동일한 주파수의 잡음이 본 발명에 따른 전도성 부재 및 비교용 전도성 부재 각각으로 공급될 때, 본 발명에 따른 전도성 부재의 잡음의 주파수에서의 표피의 깊이(δ)는 비교용 전도성 부재의 표피의 깊이보다 더 적어지게 된다. 따라서, 고주파수 잡음은, 본 발명에 따른 전도성 부재를 사용함으로써 효과적으로 감쇠시킬 수 있다.

더욱이, 수학식 1에서 간단히 고려하면, 도전율과 투자율의 곱을 증가시킴으로써 표피의 깊이(δ)를 작게 하기 위해, 도전율 또는 투자율 중 하나가 증가될 수 있다. 그러나, 도전율을 증가시킴으로써 표피의 깊이(δ)를 작게 하는 경우에, 고주파수 잡음은, 작은 표피의 깊이(δ)보다도 고주파수에 의해 더 많이 취득된다. 본 발명에 따라, 도전율을 과도하게 증가시키지 않고도 투자율을 증가시킴으로써 표피의 깊이(δ)를 작게 하는 것이 고주파수 잡음을 감쇠시키는 것에 효과적이다. 그러나, 도전율을 과도하게 작게 설정할 때, 취득되어서는 안 되는 저주파수 신호가 감쇠된다. 그러므로, 도전율은 전도성 부재의 용도에 기초하여 설정되어야 한다.

본 발명의 전도성 부재에 따라, 제 1 물질은 금속이고, 제 2 물질은 자기 물질이며, 금속 및 자기 물질을 갖는 전도성 부재의 도전율 및 투자율의 곱이, 자기 물질을 갖지 않지만 금속을 갖는 전도성 부재의 도전율 및 투자율의 곱보다 더 큰 것이 바람직하다.

본 발명에 따른 전도성 부재가 자기 물질을 포함함에 따라, 본 발명에 따른 전도성 부재의 도전율 및 투자율의 곱은 효과적으로 커지게 될 수 있다. 즉, 표피의 깊이는 효과적으로 적어질 수 있다.

본 발명의 전도성 부재에 따라, 자기 물질이 강자성 물질(ferromagnetic material)인 것이 바람직하다.

도전율 및 자기 투자율의 곱은 강자성 물질을 사용하여 더 효과적으로 커지게 될 수 있다.

이후부터, 본 발명은 이후의 도면에 기초하여 설명될 것이다.

도 1은 본 발명에 따른 전도성 부재를 수행하기 위한 하나의 방식인 신호 라인(이후에 설명될 도 2를 참조)을 갖는 EMI 필터의 사시도이다.

주로 세라믹으로 구성되는 직사각형 평행6면체 형태의(rectangular parallelepiped-shaped) 세라믹 기본 몸체(2)가 EMI 필터(1)에 제공된다. 입력 외부 전극(3) 및 출력 외부 전극(4)은 이 세라믹 몸체(2)의 우측 표면 및 좌측 표면의 중심 부분 상에 형성된다. 더욱이, 접지 외부 전극(5 및 6)은 세라믹 기본 몸체(2)의 전면부 및 후면부 상에 형성된다.

도 2는 몸체가 4개의 층으로 분리된, 도 1에 도시된 EMI 필터의 세라믹 기본 몸체를 도시한 분해사시도이다.

세라믹 층(10, 20, 30 및 40)의 4개의 피스의 각 부분은, 주로 세라믹으로 구성되는 복수의 세라믹 시트(sheets)를 레미네이팅(laminating)시킴으로써 구성된다.

정사각형의 접지 전극(11)은, 세라믹 층(10, 20, 30 및 40)의 이들 4개의 피스(pieces) 중 최하위 세라믹 층(10)의 표면상에 형성된다. 이 접지 전극(11)은, 세라믹 층(10) 표면의 단측면(short side)을 따라 미리 결정된 폭으로 확장하는 2개의 가장자리 부분(10a)을 제외한 세라믹 층(10)의 표면 전체에 덮이고, 접지 전극(11)은 세라믹 층(10)의 표면의 장측면(long side)(10b)과 접촉한다.

신호 라인(21)은, 신호 라인(21)이 세라믹 층(10)의 표면을 횡단하는 방식으로 세라믹 층(10)의 바로 위에 레미네이팅되는 세라믹 층(20)의 표면상에 형성된다. 신호 라인(21)의 단부(21a 및 21b) 각각은, 단부(21a 및 21b) 각각이 세라믹 층(20)의 표면의 단측면(20a 및 20b) 각각과 접촉하는 방식으로 형성된다.

도 3은 도 2에 도시된 세라믹 층(20)의 라인(A-A)을 가로지르는 신호 라인의 단면도이다.

신호 라인(21)은 주로 은으로 구성되고, 페라이트 분말(21c)은 신호 라인(21) 내부에 산재해 있다.

도 2로 되돌아가서, 설명이 계속될 것이다.

최하위 세라믹 층(10)의 표면상에 형성된 접지 전극(11)과 동일한 형태인 접지 전극(31)은, 세라믹 층(20)의 바로 위에 레미네이팅되는 세라믹 층(30)의 표면상에 형성된다. 접지 전극(31)은, 세라믹 층(30)의 표면의 단측면을 따라 미리 결정된 폭으로 확장하는 2개의 정사각형 부분(30a)을 제외한 세라믹 층(30)의 표면 전체에 덮이고, 접지 전극(31)은 세라믹 층(30)의 표면의 장측면(30b)과 접촉한다. 더욱이, 최상위 층의 세라믹 층(40)은 세라믹 층(30) 바로 위에 형성된다.

세라믹 기본 몸체(2)(도 1을 참조)는 세라믹 층(10, 20, 30 및 40)을 레미네이팅시킴으로써 구성된다.

도 2에 도시된 세라믹 층(20)의 표면상에 형성된 신호 라인(21)의 단부(21a 및 21b) 각각이 세라믹 층(20)의 표면의 단측면(20a 및 20b) 각각과 접촉하기 때문에, 도 1에 도시된 입력 외부 전극(3) 및 출력 외부 전극(4)은 각각 신호 라인(21)의 단부(21a 및 21b)에 연결된다. 더욱이, 각 세라믹 층(10 및 30)상에 형성된 접지 전극(11 및 31) 각각이 세라믹 층(10 및 30)의 표면의 장측면(10b 및 30b) 각각과 접촉하기 때문에, 접지 외부 전극(5 및 6)은 접지 전극(11 및 31) 모두에 연결된다.

지금부터, 그러한 방법으로 구성되는 EMI 필터(1)의 제조 방법이 도 1 내지 도 3을 참조하여 설명될 것이다. 더욱이, 편리함을 위해, EMI 필터(1)의 피스를 제조하는 방법이 설명될 것이다. 그러나, 복수의 EMI 필터는 이후에 설명되는 방법을 적용시킴으로써 동시에 제조될 수 있다.

먼저, 주로 세라믹으로 구성되는 유전체 페이스트(dielectric paste), 페라이트를 포함하는 제 1 전도성 페이스트, 및 어떠한 페라이트도 포함하지 않는 제 2 전도성 페이스트가 준비되고, 더 나아가, PET 막의 복수의 피스가 준비된다. 페라이트를 포함하는 제 1 전도성 페이스트가, 은 분말, 페라이트 분말, 유기 결합제(organic binder), 분산제(dispersant), 및 솔벤트(solvent)를 혼합시킴으로써 제조되는 반면, 제 2 전도성 페이스트는, 제 1 전도성 페이스트의 원료로부터 페라이트 분말을 제외한 원료로 만들어진다. 예를 들어, Ni-Cu-Zn 페라이트의 분말 물질은 전술한 페라이트 분말로 사용된다.

전술한 세 종류의 페이스트 및 복수의 피스의 PET 막을 준비한 후에, 세라믹 시트는 유전체 페이스트를 각 PET 막에 인가시킴으로써 형성된다.

그 다음에, 유전체 페이스트는, 각 접지 전극(11 및 31) 및 신호 라인(21)의 패턴에 따라 별도의 PET 막 상에 형성된 세라믹 시트상에서 프린팅(printed)된다. 이러한 동작에 따라, 접지 전극(11)이 형성되는 세라믹 시트, 접지 전극(31)이 형성되는 세라믹 시트, 및 신호 라인(21)이 형성되는 세라믹 시트가 생성된다. 이 경우에서, 접지 전극(11 및 31)이 제 2 전도성 페이스트로 형성되는 반면, 신호 라인(12)은 제 1 전도성 페이스트로 형성된다

전술한 방법으로 접지 전극(11 및 31), 신호 라인(21)을 별도의 세라믹 시트 상에 형성한 후에, 세라믹 시트를 각 PET 막으로부터 벗겨낸다(peeled off). 더욱이, 어떠한 전도성 페이스트도 형성되지 않은 세라믹 시트를 또한 각 PET 막으로부터 미리 벗겨낸다.

그 후에, 세라믹 시트의 적층(stacked) 요소는, 접지 전극(11)이 형성되는 세라믹 시트, 신호 라인(21)이 형성되는 세라믹 시트, 접지 전극(31)이 형성되는 세라믹 시트, 및 어떠한 전도성 페이스트도 형성되지 않는 복수의 피스의 세라믹 시트를 적층시킴으로써 구성된다. 적층된 요소를 열 및 압력으로 레미네이팅하면 세라믹 기본 몸체(2)(도 1을 참조)를 생성할 것이다. 전술한 방법으로 세라믹 기본 몸체(2)를 형성한 후에, 세라믹 기본 몸체(2)가 소결(sintered)된다. 다음으로, 입력 외부 전극(3), 출력 외부 전극(4) 및 접지 외부 전극(5 및 6)은 그 세라믹 기본 몸체(2)의 외부 표면상에 형성된다. 전술한 바와 같이, 도 1에 도시된 EMI 필터가 제조된다.

도 4는 EMI 필터(1)의 등가 회로이다.

EMI 필터(1)의 등가 회로는 저항기(50) 및 커패시터(51)로 표시된다. 저항기(50)는 신호 라인(21)(도 2를 참조)으로 형성되고, 저항기(50)의 저항은, 저항기(50)에서 흐르는 전류의 주파수에 따른다(이러한 이유는 나중에 설명될 것이다). 커패시터(51)는, 접지 전극(11 및 31)(도 2를 참조)에 대응하는 전극(51a 및 51b)으로 형성된다. 저항기(50)는 전극(51a 및 51b)의 이러한 2개의 피스 사이에 위치한다. 저항기(50)는, 입력 외부 전극(3)(도 1을 참조)에 대응하는 단자(52), 및 출력 외부 전극(4)에 대응하는 단자(53)에 연결되는 반면, 커패시터(51)는 접지 외부 전극(5 및 6)(도 2를 참조)에 대응하는 접지 단자(54)에 연결된다. 저주파수 신호의 주요 부분이 커패시터(51)로 흐르지 않고, 저항기(50)를 형성하는 신호 라인(21)을 통과할지라도, 고주파수 잡음의 주요 부분은 커패시터(51)에 의해 접지 단자(54)로 흐른다.

등가 회로로 표시되는 EMI 필터(1)는 도 3에 도시된 바와 같은 신호 라인(21)의 내부에 페라이트 분말을 포함한다. 신호 라인(21)이 페라이트 분말을 포함하지 않는 경우에, 페라이트 분말을 포함하지 않는 이러한 신호 라인(21)의 투자율이 μ1로 정의되고, 도전율이 σ1로 정의되는 것으로 가정하면, 페라이트 분말을 포함하지 않는 이러한 신호 라인(21)의 표피의 깊이(δ)(도 3을 참조)는 수학식 1로부터 다음의 수학식 2로 된다.

이와 대조적으로, 본 발명의 실시예에 따라, 신호 라인(21)은 도 3에 도시된 바와 같은 페라이트 분말(21c)을 포함한다. 여기서, 본 발명의 실시예에서, 이 신호 라인(21)의 투자율은 μ2로 정의되고, 신호 라인(21)의 도전율은 σ2로 정의된다. 본 발명에 따른 실시예에서, 신호 라인(21)의 페라이트 분말(21c)의 내용물(content)은, 신호 라인(21)의 도전율(σ2) 자체가, 페라이트 분말을 포함하지 않는 신호 라인의 도전율(σ1)보다 매우 작아지는 것이 아니고, 거의 동일한 값으로 계속 유지될 수 있는 방식으로 조정된다. 더욱이, 페라이트 분말이 강자성을 나타내기 때문에, 이 신호 라인(21)의 투자율(μ2)은 페라이트 분말을 포함하지 않는 신호 라인의 투자율(μ1)보다 더 커지게 된다. 즉, 신호 라인(21)의 도전율(σ2)은 페라이트 분말을 포함하지 않는 신호 라인의 도전율(σ1)과 거의 동일한 값으로 계속 유지되고, 이 신호 라인(21)의 투자율(μ2)은 페라이트 분말을 포함하지 않는 신호 라인의 투자율(μ1)보다 더 커지게 된다. 그러므로, 이 실시예에서, 표피의 깊이(δ)는 페라이트 분말을 포함하지 않는 신호 라인의 표피의 깊이(δ)보다 더 작아지게 될 수 있다. 그러므로, 이 실시예의 EMI 필터(1)에서, 표피 효과에 의해 신호 라인의 표면 상에 집중하는 고주파수 성분이 통과하는 단면적은, 페라이트 분말을 포함하지 않는 신호 라인을 갖는 EMI 필터에 비해 더욱 작아지게 된다. 그러므로, 고주파수 잡음이 신호 라인으로 믹싱될지라도, 그 잡음은 효과적으로 감쇠될 수 있다. 더욱이, 이 실시예에서, 신호 라인(21)의 도전율(σ2)이 전술한 바와 같이 페라이트 분말을 포함하지 않는 신호 라인의 도전율(σ1)과 거의 동일한 값으로 계속 유지되기 때문에, 본래 필요한 저주파수 신호는 효과적으로 통과할 수 있다.

더욱이, 실시예의 이러한 방식에 따라, 표피의 깊이(δ)를 작게 하기 위해, 은 및 페라이트를 포함하는 페이스트가 전도성 페이스트로 사용된다. 그러나, 그페이스트가 표피의 깊이(δ)를 나타내는 수학식 1에 표시된 σμ의 값을 커지게 하는 경우, 그 페이스트는 은 및 페라이트의 조합을 제외한 조합{예를 들어, 구리와 퍼멀로이(permalloy), 은과 퍼멀로이 또는 이와 같은 것}일 수 있다.

더욱이, 실시예의 이러한 방식으로, 신호 라인은 본 발명에 따른 전도성 부재를 사용함으로써 구성된다. 그러나, 신호 라인을 제외한 전도성 부재(예를 들어, 커패시터를 구성하는 전극)는 본 발명에 따른 전도성 부재를 사용함으로써 구성될 수 있다.

더욱이, 실시예의 이러한 방식으로, EMI 필터의 신호 라인은 본 발명에 따른 전도성 부재를 사용함으로써 구성된다. 그러나, EMI 필터를 제외한 전기적 소자에 제공되는 신호 라인과 같은 전도성 부재는, 본 발명에 따른 전도성 부재를 사용함으로써 구성될 수 있고, 본 발명의 그러한 사용은 고주파수 잡음을 효과적으로 감쇠시킬 수 있다. 더욱이, 예를 들어, 회로 기판 상에 형성되는 배선은 본 발명에 따른 전도성 부재를 사용함으로써 구성되어, 고주파수 잡음이 회로 기판의 배선으로 믹싱될지라도, 고주파수 잡음은 효과적으로 감쇠될 수 있다.

본 발명에 따라, 예를 들어 대략 수㎓의 주파수 성분을 갖는 잡음은 효과적으로 감쇠될 수 있다.

Claims

제 1 물질 및 제 2 물질을 포함하는 전도성 부재에 있어서,

상기 전도성 부재의 도전율(conductivity)과 투자율(permeability)의 곱은 상기 제 1 및 제 2 물질 중 하나만을 갖는 전도성 부재의 상기 도전율과 투자율의 곱보다 더 큰 것을 특징으로 하는, 전도성 부재.
제 1항에 있어서, 상기 제 1 물질은 금속 물질이고, 상기 제 2 물질은 자기 물질이며, 상기 금속 물질과 상기 자기 물질을 갖는 전도성 부재의 도전율과 투자율의 곱은, 상기 자기 물질을 갖지 않고 상기 금속 물질을 갖는 전도성 부재의 도전율과 투자율의 곱보다 더 큰 것을 특징으로 하는, 전도성 부재.
제 2항에 있어서, 상기 자기 물질은 강자성 물질(ferromagnetic material)인 것을 특징으로 하는, 전도성 부재.
제 1항, 제 2항, 또는 제 3항에 기재된 바와 같이 상기 전도성 부재를 포함하는, 전기적 소자.
제 4항에 있어서, 상기 전기적 소자는 EMI 필터인 것을 특징으로 하는, 전기적 성분.
제 1항, 제 2항, 제 3항, 또는 제 4항에 따라 기판 및 전도성 부재를 포함하는, 인쇄 회로 기판.
제 1항, 제 2항, 또는 제 3항에 따라 전도성 부재를 포함하는 고주파수 내용(content)을 갖는 전자 신호를 생성하기 위해 동작하는 전자 장치.
제 4항 또는 제 5항에 따라 전자 소자를 포함하는 고주파수 내용을 갖는 전자 신호를 생성하기 위해 동작하는 전자 장치.