KR100552115B1 - 전력선 잡음이 제거되는 신경신호 기록용 반도체 미세전극 - Google Patents

전력선 잡음이 제거되는 신경신호 기록용 반도체 미세전극 Download PDF

Info

Publication number
KR100552115B1
KR100552115B1 KR1020020070861A KR20020070861A KR100552115B1 KR 100552115 B1 KR100552115 B1 KR 100552115B1 KR 1020020070861 A KR1020020070861 A KR 1020020070861A KR 20020070861 A KR20020070861 A KR 20020070861A KR 100552115 B1 KR100552115 B1 KR 100552115B1
Authority
KR
South Korea
Prior art keywords
microelectrode
electrode
conductive layer
substrate
semiconductor
Prior art date
Application number
KR1020020070861A
Other languages
English (en)
Other versions
KR20030036115A (ko
Inventor
김성준
송종근
오승재
Original Assignee
주식회사 뉴로바이오시스
김성준
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 뉴로바이오시스, 김성준 filed Critical 주식회사 뉴로바이오시스
Priority to KR1020020070861A priority Critical patent/KR100552115B1/ko
Publication of KR20030036115A publication Critical patent/KR20030036115A/ko
Application granted granted Critical
Publication of KR100552115B1 publication Critical patent/KR100552115B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02384—Group 14 semiconducting materials including tin

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 전극 및 기판을 포함하는 신경신호 기록용 반도체 미세전극에 있어서, 전력선 잡음을 제거하기 위하여 상기 전극과 상기 기판 사이에 전도층을 포함하고, 상기 전극과 상기 전도층 사이에는 유전막을 포함하는 것을 특징으로 하는 신경신호 기록용 반도체 미세전극에 관한 것이다.
본 발명에 따른 반도체 미세 전극은 신경신호 기록시 각종 전원이나 형광등 등의 전력선으로부터 미세전극으로 흘러 들어갈 수 있는 50~60Hz 및 그의 하모닉 성분의 전력선 잡음을 별도의 장치없이 효과적으로 제거할 수 있다. 본 발명에 따른 반도체 미세 전극은 신경 신호를 기록하기 위하여 개발된 모든 미세 전극 시스템에 적용 가능하다.

Description

전력선 잡음이 제거되는 신경신호 기록용 반도체 미세전극{Semiconductor microelectrode for recording the neural signal eliminating the noise of power line}
도 1a 및 도 1b는 종래 미세전극의 구성도이고,
도 2는 본 발명에 따른 신경신호 기록용 미세전극의 일례를 도시한 것이며,
도 3은 본 발명에 따른 신경신호 기록용 미세전극의 또다른 일례를 도시한 것이고,
도 4는 본 발명에 따른 신경신호 기록용 미세전극의 또다른 일례를 도시한 것이며,
도 5는 본 발명에 따른 신경신호 기록용 미세전극의 또다른 일례를 도시한 것이고,
도 6은 본 발명에 따른 신경신호 기록용 미세전극의 간단한 회로 모델링을 도시한 것이며,
도 7a 내지 도 7j는 본 발명에 따른 신경신호 기록용 미세전극의 제조방법의 일례를 설명하기 위한 공정 단면도이고,
도 8은 생체신호 계측 시스템에 대한 블록도이며,
도 9a 및 도 9b는 통상의 신경신호 기록용 미세전극 및 본 발명에 따른 신경 신호 기록용 미세전극을 사용하여 신호를 측정하였을 때 각각의 잡음 레벨을 도시한 것이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 기판 11 : 유리 기판
12 : 폴리이미드 재질의 기판 13 : 실리콘 기판
14 : 고농도로 도핑된 실리콘 기판 20 : 전극
21 : 금 전극 22 : 도핑된 다결정실리콘 전극
30 : 전도층
31 : ITO(산화인듐주석, Indium Tin Oxide) 전도층
32 : 금 재질의 전도층
33 : 도핑된 다결정실리콘 재질의 전도층
40 : 유전막 41, 41a, 43, 43a : 실리콘산화막
42, 42a : 실리콘질화막 44 : 폴리이미드 재질의 유전막
51 : 희생층 52 : PR 마스크층
53 : KOH 식각에 대한 질화막 마스크층
60 : 상부 유전막 61 : 폴리이미드 재질의 상부 유전막
본 발명은 반도체 미세전극에 관한 것이다. 더욱 상세하게는, 본 발명은 전 극 및 기판을 포함하는 신경신호 기록용 반도체 미세전극에 있어서, 전력선 잡음을 제거하기 위하여 상기 전극과 상기 기판 사이에 전도층을 포함하고, 상기 전극과 상기 전도층 사이에는 유전막을 포함하는 것을 특징으로 하는 신경신호 기록용 반도체 미세전극에 관한 것이다. 본 발명에 따른 반도체 미세 전극은 신경신호 기록시 각종 전원이나 형광등 등의 전력선으로부터 들어오는 50~60Hz 및 그의 하모닉 성분의 전력선 잡음을 별도의 장치없이 효과적으로 제거할 수 있다.
신경망(Neural Network)이 손상된 경우에 손상된 신경의 정보를 해독하고, 그 손상된 신경의 기능을 대신할 수 있는 신경 보철 장치를 개발하기 위해서는, 신경의 활동 정보를 반드시 습득하여야 한다. 이러한 정보를 습득하기 위해서는 신경망의 활동을 측정할 수 있는 신경신호 기록용 반도체 미세전극이 필수적이다. 상기 신경신호 기록용 반도체 미세전극은 신경망의 활동을 측정할 수 있도록 신경신호를 측정하여 기록할 수 있다.
도 1a 및 도 1b는 종래의 신경신호 기록용 미세전극을 도시한 것이다. 도 1a에 도시되어 있는 신경신호 기록용 미세전극에서, 기판의 재질은 유리(11)이고, 전극의 재질은 금(21)이며, 상기 기판 또는 전극 상에는 상부 유전막(60), 예를 들어, 실리콘산화막 또는 실리콘질화막, 또는 상기 실리콘산화막 및 실리콘질화막을 조합한 다층구조의 유전막이 적층되어 있다. 도 1b에 도시되어 있는 신경신호 기록용 미세전극은 상기 도 1a에 도시되어 있는 신경신호 기록용 미세전극과 기본적으로 동일한 구조이지만, 기판으로는 실리콘 기판(13)을 사용하였고, 전극(21)과 실리콘 기판(13) 사이에는 유전막(40)이 추가로 적층되어 있는 구조이다.
이러한 신경신호 기록용 반도체 미세전극으로 신경신호를 측정하여 기록하는 경우, 매우 잘 구성된 시스템 하에서 실험을 수행한다면 거의 모든 잡음 요소들을 제거할 수 있다. 그러나, 현실적으로 실험시 반드시 사용하여야 하는 장비가 있어서 이를 켜두어야 하거나 약간이라도 부주의한 환경에서 실험을 수행하는 경우에는 외부로부터 들어오는 잡음, 예를 들어, 잡음의 주원인이 되는 약 50~60Hz의 전력선 잡음을 완전하게 제거할 수 없다.
따라서, 신경신호 기록용 계측 기기에는 60Hz 전력선 잡음을 걸러내기 위한 노치(notch) 필터가 필수적으로 포함된다. 그러나, 상기 노치 필터는 60Hz의 잡음에 대해서는 민감하게 제거할 수 있으나, 그 하모닉 성분인 120Hz 이상의 잡음은 제거하지 못한다. 이와 같이 제거되지 못한 하모닉 성분의 전력선 잡음은 계측기기의 증폭기에 의하여 신경신호와 함께 증폭되며, 증폭된 전력선 잡음은 미세한 신호인 신경신호에 비하여 매우 크게 출력된다. 따라서, 신호 대 잡음비를 크게 떨어뜨리거나 아예 신경신호가 잡음에 파묻혀버려 신경신호의 출력을 알 수 없게 한다.
이에 본 발명자들은 상기한 바와 같은 문제점을 해결하기 위하여 연구한 결과, 기판 상에 전기적으로 도체인 전도층을 추가로 적층하여 미세전극을 제조하는 경우, 전력선에 의한 50~60Hz의 잡음 뿐만 아니라 그의 하모닉 성분 잡음도 제거할 수 있음을 확인하고, 본발명을 완성하였다.
따라서, 본 발명의 목적은 기판 상에 전도층을 적층함으로써 전력선에 의한 50~60Hz 잡음을 제거할 뿐만 아니라, 그의 하모닉 성분 잡음도 제거할 수 있는 신경신호 기록용 미세전극을 제공하는 것이다.
본 발명은 전극 및 기판을 포함하는 신경신호 기록용 반도체 미세전극에 있어서, 전력선 잡음을 제거하기 위하여 상기 전극과 상기 기판 사이에 전도층을 포함하고, 상기 전극과 상기 전도층 사이에는 유전막을 포함하는 것을 특징으로 하는 신경신호 기록용 반도체 미세전극에 관한 것이다.
본 발명에 따른 신경신호 기록용 반도체 미세전극에 있어서, 상기 기판은 상기 전극을 탑재하고, 상기 반도체 미세전극의 지지체 역할을 수행한다.
상기 유전막은 상기 전극과 상기 전도층 사이에 개재되어, 상기 전극과 상기 전도층 사이를 전기적으로 절연시키는 역할을 수행한다. 상기 유전막으로는 생체 적합한 절연체, 예를 들어, 실리콘산화막, 실리콘질화막, 폴리이미드, 또는 액정 폴리머 등을 사용하거나, 또는 이들을 조합하여 다층구조의 형태로서 사용할 수 있다. 또한, 상기 유전막 또는 상기 전극 상에는 상부 유전막을 추가로 포함할 수 있다.
상기 기판으로는 생체적합한 재질을 사용하여야 한다. 일반적으로는 상기 기판으로서 불순물의 확산이 가능한 실리콘, 바람직하게는 다결정실리콘을 사용할 수 있으며, 불순물의 확산이 불가능한 폴리이미드, 폴리메틸메타크릴레이트(PMMA), 수정(quartz), 유리(glass) 또는 액정 폴리머(Liquid Crystal Polymer) 등도 사용 할 수 있다.
상기 전도층으로는 생체적합하고, 전류가 흐를 수 있는 물질이라면, 어떠한 물질이라도 사용가능하다. 예를 들어, 상기 전도층의 재질은 금, 산화인듐주석 (ITO, Indium Tin Oxide), 전도성 폴리머(예를 들어, 폴리피롤(polypyrrole)), 이리듐, 또는 불순물이 고농도로 도핑된 다결정실리콘일 수 있다. 상기 전도층은 기판과 전극 사이에 위치하여 신경신호 기록시 미세전극으로 흘러 들어갈 수 있는 50~60Hz 또는 그의 하모닉 성분의 전력선 잡음을 차단할 수 있다.
본 발명에 따른 신경신호 기록용 반도체 미세전극에 있어서, 상기 기판의 재질이 실리콘인 경우, 상기 전도층의 재질은 고온공정이 가능한, 불순물이 고농도로 도핑된 다결정실리콘인 것이 바람직하다.
또한, 상기 기판의 재질이 불순물의 확산이 불가능한 폴리이미드, 폴리메틸메타크릴레이트, 수정, 유리 또는 액정 폴리머인 경우, 상기 전도층의 재질은 비교적 저온공정에 적합한 금, 산화인듐주석, 전도성 폴리머(예를 들어, 폴리피롤) 또는 이리듐인 것이 바람직하다.
또한, 본 발명에 따른 신경신호 기록용 반도체 미세전극은 상기 전도층과 상기 기판 사이에 유전막을 추가로 포함할 수 있다. 상기 유전막으로는 생체 적합한 절연체, 예를 들어, 실리콘산화막, 실리콘질화막, 폴리이미드, 또는 액정 폴리머 등을 사용하거나, 또는 이들을 조합하여 다층구조의 형태로서 사용할 수 있다.
또한, 본 발명에 따른 신경신호 기록용 반도체 미세전극은 기판으로서 전기적 전도 물질을 사용함으로써, 상기 기판 자체가 전도층을 역할을 동시에 수행할 수 있다. 예를 들어, 기판으로서 금, 산화인듐주석, 전도성 폴리머(예를 들어, 폴리피롤), 이리듐 또는 불순물이 고농도로 도핑된 실리콘 기판을 사용함으로써, 상기 기판이 전도층의 역할도 동시에 수행할 수 있다. 따라서, 본 발명은 기판이 전기적 전도 물질로 이루어져 있어서, 상기 기판이 전력선 잡음을 제거하기 위한 전도층 역할을 동시에 수행할 수 있고, 전극 및 상기 기판 사이에는 유전막을 포함하는 것을 특징으로 하는 신경신호 기록용 반도체 미세전극에 관한 것이다.
본 발명에 따른 반도체 미세 전극은 신경 신호를 기록하기 위하여 개발된 모든 미세 전극 시스템에 적용 가능하다. 예를 들어, 뎁쓰 타입(Depth type)의 신경신호 기록용 반도체 미세전극 또는 플레이너 타입(planar type)의 신경신호 기록용 반도체 미세전극 등에 모두 적용 가능하다.
본 발명에 따른 신경신호 기록용 반도체 미세전극은 통상의 제조방법에 따라 제조하되,
(a) 기판 상에 전도층을 적층하거나;
(b) 기판 자체가 전도층 역할을 수행하도록, 기판으로서 불순물이 고농도로 도핑된 실리콘 기판을 사용하여 제조할 수 있다.
예를 들어, 본 발명에 따른 신경신호 기록용 미세전극을 제조하기 위하여 먼저 실리콘 기판상에 전도층으로서 도핑된 다결정실리콘을 적층한 후, 뎁쓰 타입 신경신호 기록용 반도체 미세전극을 제조하는 통상의 방법에 따라 제조할 수 있다.
이하에서는, 도면 및 실험예를 통하여 본 발명에 따른 신경신호 기록용 미세 전극을 구체적으로 설명하기로 한다. 그러나, 본 발명이 하기 실시예에 의하여 제한되는 것은 아니다.
도 2는 본 발명에 따른 신경신호 기록용 미세전극의 일례로서, 금 재질의 전극(21)과 유리 기판(11) 사이에 전도층으로서 ITO층(31)을 포함하고 있다. 상기 전극(21)과 상기 전도층(31) 사이에는 유전막(40)이 개재되어 있다. 또한, 상기 유전막(40) 및 전극(21) 상에는 다시 상부 유전막(60)이 적층되어 있다.
도 3은 본 발명에 따른 신경신호 기록용 미세전극의 또다른 일례로서, 금 재질의 전도층(32)은 금 재질의 전극(21)을 탑재하고, 지지하는 기판으로서의 역할도 동시에 수행한다. 상기 전극(21) 및 상기 전도층(32) 사이에는 폴리이미드 재질의 유전막(44)이 개재되어 있고, 상기 유전막(44) 및 전극(21) 상에는 폴리이미드 재질의 상부 유전막(61)이 적층되어 있다.
도 4는 본 발명에 따른 신경신호 기록용 미세전극의 또다른 일례로서, 도핑된 다결정실리콘 재질의 전극(22)과 실리콘 기판(13) 사이에 도핑된 다결정실리콘 재질의 전도층(33)을 포함하고 있다. 상기 전극(22)과 전도층(33) 사이에는 유전막(40)이 개재되어 있고, 상기 유전막(40) 및 전극(21) 상에는 다시 상부 유전막(60)이 적층되어 있다.
도 5는 본 발명에 따른 신경신호 기록용 미세전극의 또다른 일례로서, 도핑된 다결정실리콘 재질의 전극(22)을 탑재하는 기판으로서 고농도로 도핑된 실리콘 기판(14)을 사용한 것이다. 상기 기판(14)의 재질은 고농도로 도핑된 실리콘이므로, 전도층의 역할도 동시에 수행할 수 있다. 상기 전극(22)과 상기 기판(14) 사 이에는 유전막(40)이 개재되어 있고, 상기 유전막(40) 및 전극(22) 상에는 다시 상부 유전막(60)이 적층되어 있다.
도 6은 본 발명에 따른 반도체 미세전극의 간단한 회로 모델링을 도시한 것이다. 기판(10)과 전극(20) 사이에는 전도층(30)이 포함되어 있기 때문에 전력선의 잡음 및 그의 하모닉 잡음까지 제거할 수 있다. 상기 전극(20) 및 상기 전도층(30) 사이에는 유전막(40)이 개재되어 있고, 상기 유전막 상부에는 상부 유전막(60)이 적층되어 있다.
이하에서는, 본 발명에 따른 신경신호 기록용 미세전극의 제조방법을 설명한다. 도 7a 내지 도 7j는 본 발명에 따른 신경신호 기록용 미세전극의 제조방법의 일례를 설명하기 위한 공정 단면도이다.
먼저 7a에 도시한 바와 같이, 실리콘 기판(13) 상에, 전도층으로서 다결정실리콘(33)을 약 2㎛ 증착하면서 매우 높은 농도로 POCl3를 도핑하였다. 이후, 통상의 신경신호 기록용 반도체 미세전극의 제조방법과 동일한 방법으로 제조할 수 있다.
즉, 도 7b에 도시한 바와 같이, 상기 전도층(33) 위에 절연용 3중 유전막, 즉, 실리콘산화막(41), 실리콘질화막(42) 및 실리콘산화막(43)을 차례로 적층한다. 기판 뒷면에는 희생층으로서 실리콘질화막(51)을 적층한다.
이후, 도 7c에 도시한 바와 같이, 전극으로 사용될 도핑된 다결정실리콘(22)을 적층한 후 패터닝한다.
이후, 도 7d에 도시한 바와 같이, 상기 3중 유전막 또는 상기 전극(22) 상에 다시 절연용 3중 유전막, 즉, 실리콘산화막(41a), 실리콘질화막(42a) 및 실리콘산화막(43a)을 차례로 적층한다.
이후, 도 7e에 도시한 바와 같이, 전극(22)이 개방되도록 상부의 3중 유전막(41a, 42a, 43a)을 식각한다.
이후 미세전극을 원하는 모양으로 제조하기 위하여, 도 7f에 도시한 바와 같이, 실리콘 기판(13)을 건식 식각하기 위한 PR(photoresist) 마스크층(52)을 적층한 후, 상부의 3중 유전막(41a, 42a, 43a)을 식각한다.
이후, 도 7g에 도시한 바와 같이, 보쉬(Bosch) 공정을 이용하여 실리콘 기판(13)까지 디프(deep) 건식 식각한다.
이후, 도 7h에 도시한 바와 같이, 다음 단계의 KOH 식각에 대한 마스크 층으로서 질화막(53)을 적층한다.
이후, 도 7i에 도시한 바와 같이, 30중량%의 KOH를 사용하여 65℃에서 실리콘 기판(31)의 뒷면을 습식 식각한다.
이후, 도 7j에 도시한 바와 같이, RIE(반응성 이온 식각, Reactive Ion Etching) 방법을 사용하여 상기 질화막 마스크층(53)을 식각함으로써, 본 발명에 따른 신경신호 기록용 미세전극을 제조할 수 있다.
이후, 본 발명에 따른 신경신호 기록용 미세전극의 잡음제거 효과를 확인할 수 있는 실험을 수행하였다.
도 8은 생체신호 계측 시스템에 대한 블록도이다.
상기 도면에서, 자극기(81)로 자극된 뉴런들의 신경 신호는 본 발명에 따른 신경신호 기록용 미세전극에 의하여 센싱된다(82). 상기 센싱된 신호는 계측기기의 헤드셋에 있는 전치 증폭기(pre-amplifier)를 거쳐 증폭된다(83). 상기 증폭된 신호는 다시 증폭기를 거쳐서 150Hz~3KHz의 대역통과필터를 통과하게 되고(84), 다시 전력선 잡음을 제거하기 위한 60Hz 노치 필터를 거치게 된다(85). 이후, 증폭된 신호를 PC로 분석하거나(86) 출력부에서 출력한다(87).
기존의 신경신호 기록용 미세전극을 사용한 경우에는, 신경신호뿐만 아니라 잡음까지 전치 증폭기(83)에 의하여 증폭되기 때문에, 신경신호에 비하여 상대적으로 매우 큰 크기를 갖는 전력선 잡음의 60Hz 성분이 노치 필터(85)에 의하여 상당히 감쇄된다 하더라도 그 하모닉 성분인 120Hz 및 180Hz 등의 성분은 여전히 필터를 통과하여 다시 증폭된다.
이와 같이 제거되지 못한 하모닉 성분의 전력선 잡음은 계측기기의 증폭기에 의하여 신경신호와 함께 증폭되며, 증폭된 전력선 잡음은 미세한 신호인 신경신호에 비하여 매우 크게 출력된다. 따라서, 신호 대 잡음비를 크게 떨어뜨리거나 아예 신경신호가 잡음에 파묻혀버려 신경신호의 출력을 알 수 없게 한다.
그러나, 본 발명에 따른 신경신호 기록용 반도체 미세전극을 사용한 경우, 전력선 잡음 및 그의 하모닉 성분의 잡음까지 모두 제거할 수 있으며, 따라서, 증폭된 신호에서도 그 신호 대 잡음 비를 매우 향상시킬 수 있음을 확인하였다.
본 실험에 사용된 반도체 미세전극은 평판형 반도체 미세전극으로서, 상기 제조방법에 따라 제조된 것이다.
이와 같이 제작된 반도체 미세전극 및 전도체를 포함하지 않는 통상의 신경신호 기록용 미세전극을 상기 도 8에 도시한 바와 같은 생체신호 계측 시스템 하에서 동일한 방법으로 신호를 측정하였다. 전치 증폭기에 의하여 먼저 100배 증폭시킨 후, 대역통과필터를 거쳐 다시 10배 증폭하고, 마지막으로 출력부에서 10배 증폭하여 모두 10000배 증폭된 신호를 기록하였다.
전해질로는 인체 환경과 동일하게 0.9% 식염수를 사용하여 측정하였다.
잡음 레벨은 도 9a 및 도 9b에 도시하였다.
전도층이 없는 통상의 미세전극을 사용한 경우, 도 9a에 도시한 바와 같이 120Hz 하모닉 성분의 전력선 노이즈가 매우 크게 기록됨을 알 수 있다. 신경 신호에 비하여 매우 큰 성분이며, 이는 신호 대 잡음비를 매우 떨어뜨린다.
그러나, 본 발명에 따른 미세전극에서 기록된 잡음 레벨(도 9b)에서는 60Hz 잡음 및 그의 하모닉 성분의 노이즈가 전혀 검출되지 않았다. 따라서, 신호 대 잡음 비가 매우 향상되었음을 확인할 수 있었다.
이는 전술한 바와 같이 본 발명에 따른 미세전극에서 전도층이 기판과 전극 사이에 위치하여, 신경신호 기록시 미세전극으로 흘러 들어갈 수 있는 50~60Hz 또는 그의 하모닉 성분의 전력선 잡음을 차단하기 때문이다.
일반적으로 전력선 잡음은 잡음원과 전극 사이의 공기 중의 용량성 성분에 의하여 커플링되어 전달된다. 공기 중의 용량성 성분은 약 500pF의 커패시턴스를 가지며, 형광등과 같이 스위칭 잡음을 갖는 잡음원에 의하여 충분히 커플링되어 나타날 수 있는 크기이다.
그러나, 본원발명에 따른 미세전극과 같이 전도층이 기판과 전극 사이에 위치하는 경우, 잡음원과 상기 전도층 사이에 또다른 용량성 성분이 형성되며, 이 용량성 성분은 상기 잡음원과 전극 사이의 공기 중의 용량성 성분에 비하여 매우 큰 커패시턴스 값을 갖는다. 따라서, 잡음원과 전극 사이의 공기 중의 용량성 성분은 상대적으로 크게 감소되어, 약 25pF의 커패시턴스를 갖게 된다.
이와 같이 잡음원과 전극 사이의 공기 중의 용량성 성분의 커패시턴스 값이 감소하기 때문에, 잡음원과 전극 사이의 공기 중의 용량성 성분에 의하여 커플링되는 잡음이 크게 감소된다. 대신, 상기 잡음원의 노이즈는 커패시턴스 값이 큰, 잡음원과 전도층 사이의 용량성 성분에 주로 커플링되어 사라진다. 따라서, 전극을 통하여 수신되는 신호에서는 전력선 잡음과 같은 노이즈가 제거된다.
본 발명에 따른 반도체 미세 전극은 상술한 바와 같이, 신경신호 기록시 각종 전원이나 형광등 등의 전력선으로부터 들어오는 50~60Hz 및 그의 하모닉 성분의 전력선 잡음을 별도의 장치없이 효과적으로 제거할 수 있다. 본 발명에 따른 반도체 미세 전극은 신경 신호를 기록하기 위하여 개발된 모든 미세 전극 시스템에 적용 가능하다.

Claims (8)

  1. 전극 및 기판을 포함하는 신경신호 기록용 반도체 미세전극에 있어서,
    전력선 잡음을 제거하기 위하여 상기 전극과 상기 기판 사이에 전도층을 포함하고,
    상기 전극과 상기 전도층 사이에는 상기 전극과 상기 전도층 사이를 전기적으로 절연하기 위한 유전막을 포함하며,
    상기 전도층과 전력선 잡음원 사이에 용량성 성분이 형성되어 전력선 잡음이 제거되고,
    상기 기판의 재질은 실리콘, 폴리이미드, 폴리메틸메타크릴레이트(PMMA), 수정(quartz), 유리(glass) 또는 액정 폴리머(Liquid Crystal Polymer)이고,
    상기 전도층의 재질은 금(Au), 산화인듐주석(ITO, Indium Tin Oxide), 전도성 폴리머, 이리듐, 또는 불순물이 고농도로 도핑된 다결정실리콘인 것을 특징으로 하는 신경신호 기록용 반도체 미세전극.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서, 상기 기판의 재질은 실리콘이고, 전도층은 불순물이 고농도로 도핑된 다결정실리콘층인 것을 특징으로 하는 신경신호 기록용 반도체 미세전극.
  5. 제 1 항에 있어서, 상기 전도층과 상기 기판 사이에 유전막을 추가로 포함하는 것을 특징으로 하는 신경신호 기록용 반도체 미세전극.
  6. 삭제
  7. 삭제
  8. 제 1 항, 제 4 항 또는 제 5 항 중 어느 한 항에 있어서, 상기 유전막은 실리콘산화막, 실리콘질화막, 폴리이미드 및 액정 폴리머로 구성된 군에서 선택된 단층 구조의 것이거나, 상기 군에서 선택된 2종 이상을 조합한 다층 구조인 것을 특징으로 하는 신경신호 기록용 반도체 미세전극.
KR1020020070861A 2002-11-14 2002-11-14 전력선 잡음이 제거되는 신경신호 기록용 반도체 미세전극 KR100552115B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020070861A KR100552115B1 (ko) 2002-11-14 2002-11-14 전력선 잡음이 제거되는 신경신호 기록용 반도체 미세전극

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020070861A KR100552115B1 (ko) 2002-11-14 2002-11-14 전력선 잡음이 제거되는 신경신호 기록용 반도체 미세전극

Publications (2)

Publication Number Publication Date
KR20030036115A KR20030036115A (ko) 2003-05-09
KR100552115B1 true KR100552115B1 (ko) 2006-02-14

Family

ID=29578348

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020070861A KR100552115B1 (ko) 2002-11-14 2002-11-14 전력선 잡음이 제거되는 신경신호 기록용 반도체 미세전극

Country Status (1)

Country Link
KR (1) KR100552115B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010079875A1 (en) * 2009-01-07 2010-07-15 Snu R&Db Foundation Micro-electrode array package using liquid crystal polymer and manufacturing method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000073367A (ko) * 1999-05-10 2000-12-05 이장무 신경망 배양 전극 기판
KR20010033620A (ko) * 1997-12-25 2001-04-25 모리시타 요이찌 셀 전위 측정 전극 및 그것을 사용한 측정장치
KR20010075251A (ko) * 1999-07-23 2001-08-09 요트.게.아. 롤페즈 전도성 부재
KR20020035130A (ko) * 2000-07-05 2002-05-09 모리시타 요이찌 스크리닝 장치 및 방법, 스크리닝 방법에 의해 얻어지는후점막 자극 화합물, 및, 치료 장치, 측정 전극부
KR20020069796A (ko) * 2001-02-28 2002-09-05 한국전자통신연구원 산화금속을 이용한 미소 기준전극 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010033620A (ko) * 1997-12-25 2001-04-25 모리시타 요이찌 셀 전위 측정 전극 및 그것을 사용한 측정장치
KR20000073367A (ko) * 1999-05-10 2000-12-05 이장무 신경망 배양 전극 기판
KR20010075251A (ko) * 1999-07-23 2001-08-09 요트.게.아. 롤페즈 전도성 부재
KR20020035130A (ko) * 2000-07-05 2002-05-09 모리시타 요이찌 스크리닝 장치 및 방법, 스크리닝 방법에 의해 얻어지는후점막 자극 화합물, 및, 치료 장치, 측정 전극부
KR20020069796A (ko) * 2001-02-28 2002-09-05 한국전자통신연구원 산화금속을 이용한 미소 기준전극 및 그 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010079875A1 (en) * 2009-01-07 2010-07-15 Snu R&Db Foundation Micro-electrode array package using liquid crystal polymer and manufacturing method thereof
AU2009336333B2 (en) * 2009-01-07 2013-05-16 M.I.Tech Co., Ltd Micro-electrode array package using liquid crystal polymer and manufacturing method thereof
US8886277B2 (en) 2009-01-07 2014-11-11 Snu R&Db Foundation Micro-electrode array package using liquid crystal polymer and manufacturing method thereof

Also Published As

Publication number Publication date
KR20030036115A (ko) 2003-05-09

Similar Documents

Publication Publication Date Title
Dimitrov et al. Nanopores in solid-state membranes engineered for single molecule detection
CA3018069A1 (en) Wafer-scale assembly of insulator-membrane-insulator devices for nanopore sensing
CN103380369A (zh) 使用纳米孔进行单分子检测的系统和方法
CN102783942A (zh) 植入式神经信息双模检测微电极阵列芯片及制备方法
CA2126555A1 (en) Analyte and pH Measuring Sensor Assembly and Method
CA1202196A (en) Capacitive humidity sensor and method for the manufacture of same
US7157709B2 (en) Infrared sensor package
US9851327B2 (en) Photopatternable glass micro electrochemical cell and method
TW200903307A (en) Photo detector array with thin-film resistor-capacitor network
ES2002695A4 (es) Procedimiento de deteccion y/o de identificacion de una substancia biologica en un medio liquido con la ayuda de mediciones electricas, y dispositivo destinado a la realizacion de este procedimiento.
CN102254919A (zh) 分布式滤波感测结构及光学装置
CN107546319B (zh) 一种热释电红外探测器及其制备方法
WO2005033685A3 (en) Sensor platforms utilising nanoporous membranes
CN103913836A (zh) 波长可变干涉滤波器及制造方法、光学模块以及电子设备
Kühnel et al. A silicon condenser microphone with structured back plate and silicon nitride membrane
FR2964772A1 (fr) Dispositif de protection d&#39;un circuit imprime electronique.
KR100552115B1 (ko) 전력선 잡음이 제거되는 신경신호 기록용 반도체 미세전극
CN109799534B (zh) 金刚石溶液栅场效应晶体管系统
FR2557363A1 (fr) Procede de fabrication d&#39;un detecteur d&#39;ionisation et detecteur ainsi fabrique
KR20120126977A (ko) 탄소나노튜브 기반 3전극 시스템, 그 제조방법 및 이를 이용한 전기화학 바이오센서
CN104516041A (zh) 干涉滤波器、光学滤波器装置、光模块以及电子设备
EP0218694A1 (en) Transparent multi-oxygen sensor array
CN109725038A (zh) 在微机电系统电化学传感器上沉积电极和电解质的方法
CN114740065B (zh) 一种用于检测自来水的mems余氯电极
KR100338245B1 (ko) 신경망 배양 전극 기판

Legal Events

Date Code Title Description
A201 Request for examination
G15R Request for early opening
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130808

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140124

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150206

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee