KR20010070248A - 집적회로의 검사 장치 - Google Patents

집적회로의 검사 장치 Download PDF

Info

Publication number
KR20010070248A
KR20010070248A KR1020000071722A KR20000071722A KR20010070248A KR 20010070248 A KR20010070248 A KR 20010070248A KR 1020000071722 A KR1020000071722 A KR 1020000071722A KR 20000071722 A KR20000071722 A KR 20000071722A KR 20010070248 A KR20010070248 A KR 20010070248A
Authority
KR
South Korea
Prior art keywords
integrated circuit
integrated circuits
output
self
circuit
Prior art date
Application number
KR1020000071722A
Other languages
English (en)
Other versions
KR100768578B1 (ko
Inventor
니시카와요시카주
미야자와히데오
다나카히로조
Original Assignee
모리시타 요이찌
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시타 요이찌, 마쯔시다덴기산교 가부시키가이샤 filed Critical 모리시타 요이찌
Publication of KR20010070248A publication Critical patent/KR20010070248A/ko
Application granted granted Critical
Publication of KR100768578B1 publication Critical patent/KR100768578B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 자기 진단 회로(12)로부터 얻어진 자기 진단 결과가 외부로부터 공급되는 선택 신호 1, 2 및 3에 의해 출력되며 제어되는 복수의 집적회로(a 내지 i)를 제공하며, 각각의 복수의 집적회로의 자기 진단 결과가 다수의 자기 진단 결과마다 판정 신호 라인을 통하여 각각 하나의 모니터 장치로 제공되며, 하나의 모니터 장치로 공급되는 복수의 집적회로의 자기 진단 중 어느 하나가 출력되도록 제어 신호 1, 2 및 3에 의해 제어된다.

Description

집적회로의 검사 장치{TEST APPARATUS OF INTEGRATED CIRCUIT}
본 발명은 자기 진단 회로를 가진 복수 집적회로의 동작 상태를 확인하기 위한 집적회로의 검사장치에 관한 것이다.
최근에, 대규모화 및 복합화된 반도체 집적회로(이하, "집적회로"로 기재)를효과적으로 시험하기 위한 방법으로서, 번인(burn in) 테스트가 실시되어 왔다. 번인 테스트는 집적회로가 정상적으로 고온 환경아래에서 동작하는지 아닌지를 확인하는 시험이며, 일반적으로 항온조(constant temperature bath)에서 실시되었다. 번인 테스트에서는, 통상의 검사에서 사용되는 외부 시험장치는 사용될 수 없으므로, 자기 진단 회로가 집적회로 자체에 탑재되며, 회로 동작은 이와 같은 자기 진단 회로에 의해 검사된다. 자기 진단 회로가 집적 회로에 내장되는 구성에서는, 집적회로 자체 동작이 올바르게 수행되는 경우에 특정의 단자로 정상 동작을 나타내는 신호를 출력하는 구성으로 되어 있다.
그 집적 회로를 검사하는 방법이 하기에서 기술될 것이다. 집적회로의 자기 진단 회로에서, 그 집적 회로의 동작 상태는 내장된 자기 진단 회로를 동작시키는데 필요한 신호(전원인가, 접지(GND)고정, 클록 입력)를 제공하고, 그 얻어진 자기 진단 결과를 모니터링함에 의해 확인될 수 있다.
도 7은 실리콘웨이퍼 상에서 복수의 반도체 집적회로를 검사하는 경우를 보여준다. 도 7에서 보여진 바와 같이, 자기 진단 회로를 가진 복수의 반도체 집적 회로는 실리콘웨이퍼(1)상에서 매트릭스 형태로 배열되며, 그 실리콘웨이퍼(1)상에 배열된 각각의 집적회로에 각각 접속하기 위한 프로브(probe)는 접속 프로브 배선 시트(30)상에 집적회로의 배열 패턴에 따라 배열된다. 더욱이, 접속 프로브 배선 시트(30)상에서, 반도체 집적회로용 입력 제어 신호 라인(이하,"제어 신호 라인"이라 한다)은 행(row) 방향으로 배열되며 자기 진단 결과용 출력 신호 라인(이하, "출력 신호 라인"이라 한다)은 열(column) 방향으로 배열된다. 그 제어 신호 라인및 출력 신호 라인은 각각 프로브를 통하여 각각의 집적회로에 접속되며, 도면에서 보여지는 바와 같이, 제어 신호 라인은 행 방향으로 배열된 복수의 집적회로와 공통으로 접속되며 출력 신호 라인은 각각의 집적회로에 각각 접속된다.
상기에 기술된 구성에서 실리콘웨이퍼(1)상에 배열된 각각의 집적회로를 검사하는 경우에, 접속 프로브 배선 시트(30) 및 실리콘웨이퍼(1)는 오버레이(overlay)되며 그 접속 프로브 배선 시트(30)상에 형성된 각각의 프로브는 각각 실리콘웨이퍼(1)상에 형성된 대응하는 집적회로에 접속된다. 그리고, 전원 및 클록 신호등의 필요한 신호가 각각 제어 신호 라인을 통하여 각각의 집적회로로 공급되며, 그 집적회로에 탑재된 자기 진단 회로를 동작하여 자신의 집적회로를 검사한다. 각각의 집적회로에 대한 자기 진단 결과는 각각 출력 신호 라인을 통하여 도출되며, 그 집적회로는 외부 모니터 장치를 가지고 이와 같은 자기 진단결과를 모니터링함으로써 검사될 수 있다.
상기 기술된 종래의 검사 방법은 다음과 같은 문제점을 가지고 있다. 그 구성에서는, 출력 신호 라인은 실리콘웨이퍼(1)상에 형성된 각각의 집적회로로부터 각각 도출되며 그 집적회로는 그들 출력 신호 라인을 통하여 얻어진 자기 진단 결과를 각각 모니터링함으로써 검사된다. 고온 환경아래에서 실행되는 번인 테스트에서 복수의 집적회로를 각각 검사하는 경우에, 모든 집적회로의 검사를 완결하는데는 상당한 시간이 걸리며 그 검사의 효율이 감소된다. 즉, 그 집적회로의 검사 시간을 단축하는 것이 바람직하다. 그 검사 시간을 줄이기 위해 복수의 집적회로를 한번에 검사하고자 하면, 도 7에서 보여진 구성에서는 각각의 집적회로로부터 얻어진 자기 진단 결과를 각각 모니터링하기 위해 집적회로의 수만큼 출력 신호 라인 및 모니터 장치가 필요하게 된다.
도 7에서 보여진 구성에서, 접속 프로브 배선 시트(30)상에 배열된 출력 신호 라인의 수도 그 실리콘웨이퍼(1)상에 형성된 집적회로의 수에 비례하여 증가하지만, 그러나 접속 프로브 배선 시트(30)상에 배열될 수 있는 출력 신호 라인의 수에는 물리적인 제한이 존재한다. 또한, 집적회로의 수만큼 모니터 장치를 준비하는 것은 비현실적이다. 더욱이 출력 신호 라인 및 모니터 장치가 증가함에 따라, 전체 검사 시스템은 복잡하게 되고 고가가 되며 이것은 그 집적회로의 제조 비용에 반영되므로, 그 검사 시스템을 포함하는 집적회로의 생산성의 저하가 야기된다.
본 발명은 상기 기술한 종래 기술의 문제를 해결하기 위해 만들어진 것으로, 본 발명의 목적은 복수의 집적회로로부터 각각의 자기 진단 결과를 효과적으로 모니터링할 수 있으며 그 집적회로에 접속된 출력 신호 라인의 수를 필요한 최소한의 수로 줄일 수 있는 반도체 집적회로의 검사 장치를 제공하는 것이다.
상기 기술된 종래 기술의 문제를 해결하기 위해, 본 발명의 제 1의 양상에 따른 집적회로의 테스트 장치는, 자기 진단 회로가 포함되며 상기 자기 진단 회로로부터 얻어진 자기 진단결과가 그 집적 회로의 외부로부터 공급되는 적어도 하나의 제어 신호에 의해 출력 및 제어되는 복수의 집적회로를 구비하고, 그 복수의 집적회로의 각각의 자기 진단 결과는 복수의 자기 진단 결과마다 각각 하나의 모니터 장치로 공급되며, 상기 모니터 장치로 공급되는 그 복수의 집적 회로의 자기 진단결과 중의 하나가 출력되도록 제어신호에 의해 제어된다.
본 발명의 제 2의 양상에 따른 집적회로의 검사 장치는, 상기 적어도 하나의 제어 신호가 공급되는 입력 단자, 상기 자기 진단 결과를 출력하기 위한 출력 단자, 및 상기 진단 결과의 출력 디스에이블 상태 또는 출력 인에이블 상태가 상기 적어도 하나의 제어 신호에 의해 제어되는 3상태 버퍼를 포함하는 상기 집적회로가 매트릭스 형태로 배열되는 점을 특징으로 하고, 상기 복수의 집적회로의 각 입력 단자는 적어도 하나의 제어 신호를 입력하기 위한 제어 신호 라인을 통하여 상기 종속 집적회로의 모든 행에 공통으로 접속되는 한편, 상기 복수의 집적회로의 각 출력 단자는 상기 진단 결과를 출력하기 위한 출력 신호 라인을 통하여 상기 종속 집적회로의 모든 열에 공통으로 접속되며 상기 집적회로의 각각의 출력 단자는 매 열마다 상기 모니터 장치에 접속되며, 상기 복수의 집적회로의 행 중 어느 하나의 행은 상기 제어 신호에 의해 선택되며 그 선택된 집적회로의 진단 결과의 출력이 인에이블되며 또한 다른 행의 집적회로의 자기 진단 결과의 출력은 디스에이블되며 선택된 행에서 배열된 각각의 집적회로의 상기 자기 진단 결과는 각각 상기 모니터 장치로 공급된다.
본 발명의 제 3의 양상에 따른 집적회로의 검사 장치는, 복수의 제어 신호가 각각 공급되는 복수의 입력 단자, 자기 진단 결과를 출력하는 출력 단자, 및 상기 진단 결과의 출력 디스에이블 상태 또는 출력 인에이블 상태가 복수의 제어 신호의 결합에 의해 제어되는 3상태 버퍼를 포함하는 상기 집적회로가 매트릭스 형태로 배열되는 점을 특징으로 하고, 상기 복수의 집적회로의 각각의 입력 단자는 제어 신호 세트를 입력하기 위한 복수의 제어 신호 라인을 통하여 매 행마다 공통으로 접속되는 반면, 상기 복수의 집적회로의 각각의 출력 단자는 상기 자기 진단 결과를 출력하기 위한 출력 신호 라인을 통하여 매 복수의 매트릭스마다 공통으로 접속되며 공통으로 접속되는 복수의 매트릭스마다 상기 모니터 장치에 접속되며, 공통으로 접속되는 복수의 매트릭스에서 상기 복수의 집적회로의 행 중 어느 하나의 행은 제어 신호의 결합에 의해 선택되며 그 선택된 집적회로의 자기 진단 결과의 출력이 인에이블되며 또한 다른 집적회로의 자기 진단 결과의 출력은 디스에이블되며, 각각의 선택된 집적회로의 자기 진단 결과는 각각 상기 모니터 장치로 공급된다.
본 발명의 제 4의 양상에 따른 집적회로의 검사 장치는, 상기 진단 결과는, 번인 테스트가 상기 집적회로로 실시될 때, 상기 종속 집적회로로 공급되는 스트레스가 정상인지 아닌지를 나타내는 신호를 포함하는 점을 특징으로 한다.
본 발명의 제 5의 양상에 따른 집적회로의 검사 장치는, 복수의 집적회로가 웨이퍼 상에 배열되는 것을 특징으로 한다.
본 발명의 제 6의 양상에 따른 집적회로의 검사 장치는, 복수의 집적회로는 패키지화된 상태로 상기 집적회로에 전기적으로 접속하기 위한 소켓에 탑재되는 것을 특징으로 한다.
본 발명에 제 1의 양상에 따라, 복수의 집적회로는 하나의 모니터 장치로 연결되는 그룹으로 각각 분할되며, 각각의 그룹에서 복수의 집적회로 중 어느 하나가 그 선택된 집적회로의 자기 진단 결과를 모니터링하도록 선택된다. 이것의 결과로써, 복수의 집적회로의 자기 진단 결과는 하나의 모니터 장치에 의해 검사될 수 있으며, 또한 출력 신호 라인의 수는 자기 진단 결과가 그룹마다 그 모니터로 접속되기 때문에 필요한 최소한의 수로 감소될 수 있다.
본 발명의 제 2의 양상에 따라, 하나의 그룹은 하나의 행 유닛에서 구성된다. 그후 어느 하나의 행은 그 제어 신호에 의해 선택되며 단지 그 행에 배열된 집적회로는 활성 상태로 설정될 수 있다. 그 행상에서 배열된 각각의 집적회로의 자기 진단 결과는 대응하는 모니터 장치에 의해 각각 검사된다. 모든 집적회로의 자기 진단 결과는 매번 하나의 행마다 그 제어 신호에 의해 선택 동작을 차례로 수행함으로써 검사될 수 있다.
본 발명의 제 3의 양상에 따라, 하나의 그룹은 복수의 매트릭스마다 구성된다. 그후 그 그룹에서 집적회로의 어느 하나는 제어 신호의 결합에 의해 선택되며 단지 각각의 그룹에서 하나의 집적회로는 활성 상태로 각각 설정될 수 있다. 각각의 그룹에서 선택된 집적회로의 자기 진단 결과는 연관된 모니터 장치에 의해 각각 검사될 수 있다. 모든 집적회로의 자기 지단 결과는 복수의 열마다 그 제어 신호의 결합에 의해 선택 동작을 차례로 수행함으로써 검사될 수 있다.
본 발명의 제 4의 양상에 따라, 번인 테스트에서, 복수의 집적회로는 항온조 내에서 집적회로로부터 최소의 출력 신호 라인을 도출함으로써 검사될 수 있다. 또한 그 복수의 집적회로는 짧은 시간에 검사될 수 있으며, 이와 같이 검사의 효율이 개선된다.
도 1은 본 발명의 제 1의 실시예를 보여주는 구성도;
도 2는 도 1에서 나타낸 반도체 집적회로를 보여주는 구성도;
도 3은 본 발명의 제 2의 실시예를 보여주는 구성도;
도 4는 도 3에서 나타낸 반도체 집적회로를 보여주는 구성도;
도 5는 제 1의 실시예에 대응하는 것으로서 본 발명의 제 3의 실시예를 보여주는 구성도;
도 6은 제 2의 실시예에 대응하는 것으로서 본 발명의 제 3의 실시예를 보여주는 구성도; 그리고
도 7은 실리콘웨이퍼 상에 형성된 반도체 집적회로를 자기 진단하기 위한 구성도이다.
본 발명의 제 1의 실시예는 첨부된 도면을 참조하여 하기에 기술될 것이다.도 1에서 보여진 바와 같이, 복수의 집적회로는 실리콘웨이퍼(1)상에 매트릭스 어레이로 형성되며, 각각의 집적회로에서 선택 신호는 배선 시트(예시 안됨)상에 각각 행 방향으로 배열되는 복수의 선택 라인(제어 신호 라인)을 통하여 공급되며, 또한 판정 결과 신호는 열 방향으로 배열된 복수의 판정 신호 라인(출력 신호 라인)을 통하여 도출된다. 그 선택 라인은 자기 진단 결과를 도출하기 위해 소정의 집적회로를 선택하기 위한 선택 신호를 공급하는 라인이며, 판정 신호 라인은 각각의 집적 회로로부터 얻어진 자기 진단 결과를 모니터 장치로 나타내는 판정 결과 신호를 공급하는 라인이다.
행 방향에서, 실리콘웨이퍼(1)상에서 집적회로에 대한 부분적으로 확장된 영역(9)에서 배열된 9(3 x 3)개 집적회로(a 내지 i)를 주시하면, 선택 신호 1은 선택 신호 라인을 통하여 집적회로(a, d 및 g)로 공급되며 선택 신호 2는 집적회로(b, e 및 h)로 공급되며 선택 신호 3은 집적회로(c, f 및 i)로 공급된다. 또한 열 방향에서, 판정 결과 신호 A는 판정 신호 라인(6)을 통하여 집적회로(a, b 및 c)로부터 도출되며 판정 결과 신호 B는 판정 신호 라인(7)을 통하여 집적회로(d, e 및 f)로부터 도출되며 판정 결과 신호 C는 판정 신호 라인(8)을 통하여 집적회로(g, h 및 i)로부터 도출된다. 각각의 선택 신호 라인은 집적회로를 구성하는 선택 신호 입력 단자(10:입력 단자)로 각각 접속되며, 그 판정 신호 라인은 판정 결과 출력 단자(9:출력 단자)로 각각 접속된다.
도 2에서 보여지는 바와 같이, 입력 단자(10)로 공급되는 선택 신호는 반전되며 인버터(11)를 통하여 내부 회로 및 자기 진단 회로(12)로부터 얻어진 판정 결과 신호의 3상태 출력을 제어하기 위한 3상태 버퍼(13)의 제어 단자로 공급된다. 그 판정 결과 신호는 3상태 버퍼(13)의 입력 단자로 공급되며, 출력 디스에이블 또는 출력 인에이블은 제어 단자로 공급되는 선택 신호에 의해 제어되며 출력 단자(9)로 도출된다.
실리콘웨이퍼(1)상에서 모든 집적회로로 자기 진단을 실시하는 경우에, 클록 입력 또는 고정 단자는 모든 집적회로에 공통일 수 있다. 이와 같이 모든 집적회로는 하나의 집적회로로 자기 진단에 필요한 입력 신호의 수에 의해 입력 신호를 제어함으로써 자기 진단될 수 있다.
집적회로의 자기 진단 판정 결과를 모니터링하는 방법은 하기에 기술될 것이다. 도 1에서 보여진 실리콘웨이퍼(1)상에서 부분적으로 확장된 영역(2) 내에서 집적회로(a 내지 i)는 열 유닛에서 (a, b 및 c)세트, (d, e 및 f)세트 및 (g, h 및 i)세트로 그룹 지어진다. 각각의 그룹 지어진 세트를 구성하는 복수의 집적회로는 출력 단자(9)로 접속된 판정 신호 라인에 의해 서로 각각 접속된다. 이것의 결과로써, 각각의 세트를 구성하는 복수의 집적회로로부터 얻어진 각각의 판정 결과 신호는 그 접속된 판정 신호 라인을 통하여 도출된다. 즉, 도면에서 보여지는 예와 같이, 판정 결과 신호 A, B 및 C는 각각 (a, b 및 c)세트, (d, e 및 f)세트 및 (g, h 및 i)세트로부터 도출된다. 더욱이, 집적회로(a 내지 i)는 (a, d 및 g)세트, (b, e 및 h)세트 및 (c, f 및 i)세트로써 행 유닛에서 그룹 지어진다. 각각의 그룹 지어진 세트를 구성하는 복수의 집적회로는 입력 단자(10)로 접속된 선택 라인에 의해 서로 각각 접속된다.
도 2에서 보여지는 집적회로에서, 입력 단자(10)로 공급되는 선택 신호는 "H(하이)"레벨(활성 입력)에 설정될 때, 3상태 버퍼(13)는 활성 상태가 되며 내부회로 및 자기 진단 회로(12)로부터 출력되는 판정 결과 신호는 출력 단자(9)로부터 도출된다. 입력 단자(10)로 공급되는 선택 신호가 "L(로우)"레벨(비활성 입력)로 설정될 때, 3상태 버퍼(13)는 비활성 상태가 되며 출력 단자(9)는 고 임피던스 상태가 된다.
도 1에서 보여지는 구성에서, 선택 신호 라인(3)을 통하여 공급되는 선택 신호 1은 "H"레벨로 설정되며 선택 신호 라인(4 및 5)을 통하여 공급되는 선택 신호 2 및 3은 "L"레벨로 설정되며, 집적회로(a 내지 i)의 밖으로 집적회로(a, d 및 g)를 구성하는 3상태 버퍼(13)는 활성 상태가 되며 집적회로(a, d 및 g)의 판정 결과 신호는 출력 단자(9)로부터 도출된다. 다른 한편으로, 집적회로(b, e ,h, c, f 및 i)를 구성하는 3상태 버퍼(13)는 비활성 상태가 되며, 출력 단자(9)는 고 임피던스 상태가 된다. 이것의 결과로써, 집적회로(a, d 및 g)의 판정 결과 신호는 판정 결과 신호 A, B 및 C로써 판정 신호 라인(6, 7 및 8)을 통하여 각각 도출된다. 집적회로(a, d 및 g)의 자기 진단 결과는 외부 모니터 장치로 그들 판정 결과 신호 A, B 및 C를 각각 공급함으로써 모니터링될 수 있다.
다음으로, 선택 신호 2는 "H"레벨에 설정되며 선택 신호 1 및 3은 "L"레벨에 설정되며, 집적회로(a 내지 i)의 밖으로 집적회로(b, e 및 h)를 구성하는 3상태 버퍼(13)는 활성 상태가 되며 집적회로(b, e 및 h)의 판정 결과 신호는 출력 단자(9)로부터 도출된다. 다른 한편으로, 집적회로(a, d, g, c, f 및 i)를 구성하는 3상태 버퍼(13)는 비활성 상태가 되며 출력 단자(9)는 고 임피던스 상태가 된다. 이것의 결과로써, 집적회로(b, e 및 g)의 자기 진단 결과는 판정 결과 신호 A, B 및 C로써 판정 신호 라인(6, 7 및 8)을 통하여 각각 도출된다. 집적회로(b, e 및 g)의 자기 진단 결과는 외부 모니터 장치로 그들 판정 결과 신호 A, B 및 C를 각각 공급함으로써 모니터링될 수 있다.
상기에 기술된 바와 같이, 임의의 하나의 행은 집적회로(a 내지 i)와 관련하여 열 유닛에서 그룹 지어지는 집적회로의 (a, b 및 c), (d, e 및 f) 및 (g, h 및 i)의 복수의 세트로부터 선택되며 각각의 세트로부터 선택된 하나의 행의 집적회로의 판정 결과 신호는 각각 도출되며 그로 인해 선택된 하나의 행의 집적회로는 자기 진단될 수 있다.
도 1에서 보여진 실리콘웨이퍼(1)상에서 9(3 x 3)개 집적회로(a 내지 i)가 상기에 기술되었을 지라도, 실리콘웨이퍼(1)상에서 M x N 집적회로는 상기에 기술된 바와 같이 열 유닛에서 그룹 지어지며 임의의 하나의 행은 M x N 집적회로로부터 선택되며 자기 진단이 실시될 수 있다.
즉, 실리콘웨이퍼(1)상에서 형성된 집적회로에 관련하여, 서로 접속된 복수의 집적회로로 구성된 N그룹은 열 방향으로 구성된다. 그 N그룹은 N개의 모니터 장치로 접속된다. 각각의 그룹은 M개의 집적회로의 최대 값으로 각각 구성되며, 행 방향으로 배열된 M선택 신호 라인은 오버랩(overlap)없이 각각의 그룹을 구성하는 복수의 집적회로로 각각 접속된다. 이와 같은 구성에서, M x N 집적회로는 행 방향으로 N개의 집적회로마다 차례로 선택된다. 그 선택된 N개의 집적회로의 자기 진단결과는 각각 N개의 모니터 장치에 의해 동시에 검사될 수 있다.
제 2의 실시예는 도 3 및 4를 참조하여 하기에 기술될 것이다. 우연하게도, 같은 기준 기호를 가지고 도 1 및 2에서 나타낸 부분과 동일한 부분을 표시함으로써 자세한 기술은 제외된다. 도 3에서 보여지는 바와 같이, 2개의 선택 신호는 실리콘웨이퍼(1)상에서 각각의 집적회로로 각각 공급된다. 즉, 부분적으로 확장된 영역(9)을 주시하면, 선택 신호 1-a 및 1-b는 선택 라인(16 및 17)을 통하여 집적회로(a, d 및 g)로 공급되며, 선택 신호 2-a 및 2-b는 선택 라인(18 및 19)을 통하여 집적회로(b, e 및 h)로 공급되며, 선택 신호 3-a 및 3-b는 선택 라인(20 및 21)을 통하여 집적회로(c, f 및 i)로 공급된다. 또한, 매 3개 열마다 하나의 그룹으로 집적회로를 그룹 지음으로써 얻어지는 판정 신호 라인(22)은 모니터 장치로 접속된다.
도 4는 내부회로 및 자기 진단 회로(12), 출력 단자(9)로 자기 진단결과를 도출하기 위한 3상태 버퍼(13), 및 그 3상태 버퍼(13)의 제어 단자로 입력 단자(23, 24 및 25)로 공급된 신호의 NAND 출력을 반전하고 공급하기 위한 3개 입력 형태 NAND 회로(29)를 포함하는 집적회로를 보여준다. 입력 단자(23, 24 및 25)로 공급되는 신호는 각각 버퍼(26, 27 및 28)를 통하여 NAND 회로(29)로 공급되며, 입력 단자(25)로 공급되는 신호는 추가로 반전되며 NAND 회로(29)로 공급된다.
실리콘웨이퍼(1)상에서 모든 집적회로로 자기 진단을 실시하는 경우에, 클록 입력 또는 단자 고정은 모든 집적회로에 공통일 수 있다. 이와 같이, 모든 집적회로는 하나의 집적회로로 자기 진단에 필요한 입력 신호의 수에 의해 입력 신호를제어함으로써 자기 진단될 수 있다.
그 집적회로의 자기 진단 판정 결과를 모니터링하는 방법은 하기에 기술될 것이다. 도 3에서 보여진 바와 같이, 실리콘웨이퍼(1)상에서 부분적으로 확장된 영역(2) 내에서 집적회로(a 내지 i)는 각각 출력 단자(9)로 접속되는 판정 신호 라인(22)을 통하여 서로 접속된다. 그 결과로써, 각각의 집적회로로부터 얻어진 각각의 자기 진단 판정 결과는 판정 신호 라인(22)을 통하여 도출된다. 더욱이, 집적회로(a 내지 i)는 도 1에 유사한 방식으로 행 유닛에서 그룹 지어진다. 각각의 그룹 지어진 세트를 구성하는 복수의 집적회로는 2개의 선택 라인에 의해 서로 각각 접속된다. 즉, (a, d 및 g)세트는 선택 라인 (16 및 17)에 의해 접속되며 (b, e 및 h)세트는 선택 라인(18 및 19)에 의해 접속되며, 그리고 (c, f 및 i)는 선택 라인(20 및 21)에 의해 접속된다.
도 4에서 보여진 집적회로에서, 입력 단자(23 및 24)로 공급되는 선택 신호가 "H(1)"레벨로 설정되며 입력 단자(25)로 공급되는 선택 신호는 "L(0)"레벨(활성 입력)로 설정될 때, 출력 3상태 버퍼(13)는 활성 상태가 되며 내부회로 및 자기 진단 회로(13)로부터 출력되는 자기 진단 판정 결과는 출력 단자(9)로부터 도출된다.
도 3에서, 각각의 집적회로로의 입력 상태는 공통 선택 신호라인에 의해 접속된 집적회로의 (a, d 및 g), (b, e 및 h) 및 (c, f 및 i)세트와 관련하여 2종류의 선택 신호에 의해 어느 하나가 선택(3개 상태) 및 전체가 선택되지 않는 상태를 설정하기 위해 다음과 같이 설정된다.
즉, 집적회로(a)에서, 입력 단자(23)는 선택 신호 1-a에 접속되며, 입력 단자(24)는 "H"(VDD)레벨로 고정되며, 그리고 입력 단자(25)는 선택 신호 1-b로 접속된다. 집적회로(d)에서, 입력 단자(23)는 선택신호 1-b로 접속되며, 입력 단자(24)는 "H"(VDD)레벨로 고정되며, 그리고 입력 단자(25)는 선택 신호1-a로 접속된다. 집적회로(g)에서, 입력 단자(23)는 선택신호 1-a로 접속되며, 입력 단자(24)는 선택 신호1-b로 접속되며, 그리고 입력 단자(25)는 "L"(GND)레벨로 고정된다.
상기에 기술된 구성에 의해, 각각의 집적회로(a, d 및 g)는 집적회로(a, d 및 g)에 대한 선택 신호(1-a , 1-b)의 입력 상태를 변화시킴으로써 각각 활성 상태나 비활성 상태로 선택 및 제어된다. 즉, 모든 집적회로(a, d 및 g)는 선택 신호(1-a , 1-b)를 (0, 0)의 입력상태로 설정함으로써 비활성 상태로 설정되며, 그 집적회로(a)는 활성 상태로 설정되며, 집적회로(d 및 g)는 입력 상태를 (0, 1)로 설정함으로써 비활성 상태로 설정되며, 집적회로(a 및 g)는 입력 상태를 (1, 0)로 설정함으로써 비활성 상태로 설정되며, 그리고 집적회로(g)는 활성 상태로 설정되며 집적회로(a 및 d)는 그 입력 상태를 (1, 1)로 설정함으로써 비활성 상태로 설정된다.
유사하게 하기에서, 선택 신호(2-a, 2-b), (3-a, 3-b)의 입력 상태를 변화시키며 연관된 선택 신호(2-a, 2-b), (3-a, 3-b)로 집적회로(b, e 및 h), (c, f 및 i)를 각각 접속함으로써, 각각의 집적회로(b, e 및 h)와 (c, f 및 i)는 각각 활성 상태 또는 비활성 상태로 선택 및 제어된다.
선택 신호의 세트(1-a, 1-b), (2-a, 2-b) 및 (3-a, 3-b) 중 어느 하나를 (0, 1), (1, 0) 및 (1, 1) 중의 하나로 설정하며 상기 기술된 구성에서 다른 세트를(0, 0)로 설정함으로써, 단지 집적회로(a 내지 i)중 어느 하나가 활성 상태로 설정되며 이와 같은 집적회로의 자기 진단 판정 결과가 출력 단자로부터 도출된다. 다른 한편으로, 다른 집적회로는 비활성 상태로 설정되며 출력 단자는 고 임피던스 상태가 된다. 그 결과로써, 집적회로(a 내지 i)중 어느 하나의 단지 자기 진단 판정 결과는 집적회로(a 내지 i)를 각각 접속하는 판정 신호 라인(22)으로부터 도출된다.
상기에 기술된 바와 같이, 집적회로(a 내지 i)의 자기 진단 판정 결과가 집적회로(a 내지 i)와 관련하여 활성 상태로 집적회로 중 단지 어느 하나를 선택하며 설정하는 동작을 차례로 수행함으로써 차례로 도출된다. 이와 같이, 집적회로(a 내지 i)의 자기 진단 판정 결과는 집적회로(a 내지 i)의 단락 접속을 각각 만들기 위해 하나의 모니터에 의해 모니터링될 수 있다.
상술한 바와 같이 집적회로(a 내지 i)에서, 3개 집적회로는 어떤 행상에서 2종류의 선택 신호에 의해 활성 상태 또는 비활성 상태로 선택 및 제어되며 그 자기 진단 판정 결과는 하나의 모니터에 의해 모니터링될 수 있다. 유사하게, 도 3에서 보여진 실리콘웨이퍼(1)상에서 형성된 모든 집적회로와 관련하여, N개의 모니터로 접속된 집적회로의 N개의 그룹이 구성되며, 각각의 그룹에서 포함된 집적회로의 수는 최대 M이며, 각각의 그룹에서 집적회로는 임의로 선택되며 M x 2/3 선택 라인의 방식에 의해 제어된다. 도 3은 각각의 그룹에서 포함된 집적회로의 수가 3개이며 그 집적회로는 공통의 2개의 선택 라인에 의해 제어되는 예를 보여준다. 즉, 각각의 그룹에서, (0, 1), (1, 0), (1, 1)중 어느 하나로 공통의 2개의 선택 라인의 입력 상태를 차례로 설정하며 다른 선택 라인의 입력 상태를 (0, 0)로 차례로 설정함으로써, 그 자기 진단 판정 결과는 그 그룹에서 모든 집적회로와 관련하여 모니터링될 수 있다.
우연하게도, 한 행상에서 2종류의 선택 신호에 의해 3개의 집적회로를 제어하는 경우가 상기에 기술되었을지라도, (2P-1)집적회로는 유사하게 P 선택 라인에 의해 제어될 수 있다.
제 3의 실시예는 도 5 및 6을 참조하여 하기에 기술될 것이다. 실리콘웨이퍼 상에서 형성된 집적회로를 테스트하는 경우가 제 1 및 2의 실시예에서 기술되었을 지라도, 실리콘웨이퍼 상에서 실시되는 집적회로로 테스트는 제 3의 실시예에서 패키지화된 상태로 슬롯에 탑재된 집적회로로 실시된다. 도 5는 제 1의 실시예에 연관되며 도 6은 제 2의 실시예에 연관된다.
도 5 및 6에서 보여진 바와 같이, 집적회로가 탑재된 복수의 소켓(34)은 소켓기판(33)상에 배열되며, 입력 신호 라인 및 출력 신호 라인은 단자들(예시 안됨)을 통하여 각각의 슬롯으로 전기적으로 각각 접속된다. 도 5에서 보여진 구성에서, 입력 신호 라인 및 출력 신호 라인은 제 1의 실시예의 라인과 같은 기능을 얻도록 하기 위해 각각의 슬롯으로 접속된다. 또한, 도 6에서 보여진 구성에서, 입력 신호 라인 및 출력 신호 라인은 제 2의 실시예의 라인과 같은 기능을 얻도록 하기 위해 각각의 슬롯으로 접속된다.
패키지화된 집적회로를 검사하는 경우에, 도 7에서 보여진 바와 같은 접속프로브 배선 시트(30)는 소켓기판(33)에 의해 대체될 수 있다. 그 결과로써, 제 1 및 2의 실시예와 유사한 검사가 실시될 수 있다.
우연하게도, 선택 신호가 "H"레벨일 때 집적회로가 활성(고 활성)이 되는 경우가 제 1 내지 3의 실시예에서 기술되었지만, 그러나 선택 신호가 "L"레벨일 때 집적회로가 활성(고 활성)이 되기 위해 변화될 것이다. 또한, 집적회로로부터 얻어진 자기 진단 판정 결과의 모니터링은 파형에 기초된 판정 결과를 모니터링하는 경우에 추가하여 깜빡임(blinking)에 기초된 판정 결과를 모니터링하는 경우를 포함한다.
제 4의 실시예는 하기에 기술될 것이다. 제 4의 실시예는, 번인 테스트가 패키지화된 상태로 슬롯에 탑재된 집적회로 또는 실리콘웨이퍼 상에 형성된 집적회로로 실시될 때, 판정 결과 신호는 번인 스트레스가 정상적으로 공급된다는 것을 나타내는 신호를 포함하도록 구성된다.
번인 테스트는 초기불량의 집적회로가 시장으로 유출되는 것을 방지하는데 목적이 있으며, 고온의 상태를 유지한 체, 입력 단자로부터 신호를 입력하며 집적회로를 동작함으로써 스트레스가 공급되며 초기불량이 발생할 가능성이 높은 집적회로에 스트레스를 적용함으로써 고장이 나게 한다. 그 때문에, 번인 테스트에서 적당한 스트레스가 공급되는 것은 중요하며 스트레스가 적절히 공급되는 지를 알 수 있도록 검사하는 것이 필요하다, 이와 같이, 제 1 내지 3의 실시예에서 보여진 구성에서, 자기 진단 판정 결과에서 집적회로로 공급되는 스트레스의 상태를 포함함으로써, 집적회로로 공급되는 스트레스의 상태가 효율적으로 검사될 수 있으며 번인 테스트에서 생산성이 개선된다.

Claims (9)

  1. 자기 진단 회로를 포함하며, 그 자기 진단 회로의 진단 결과가 집적 회로 외부로부터 공급되는 적어도 하나의 제어 신호에 의해 출력 및 제어되는 복수의 종속 집적회로를 포함하고,
    상기 집적회로의 자기 진단 회로의 각각의 진단 결과가 모니터로 공급되며 그 진단 결과 중의 하나가 선택되도록 적어도 하나의 제어 신호에 의해 제어되는 것을 특징으로 하는 집적회로의 검사 장치.
  2. 제 1 항에 있어서, 상기 집적회로의 복수의 종속 집적회로는 매트릭스 어레이로 구성되는 것을 특징으로 하는 집적 회로의 검사 장치.
  3. 제 1 항 또는 2 항에 있어서, 상기 각각의 종속 집적회로는
    상기 적어도 하나의 제어 신호가 공급되는 입력 단자;
    상기 자기 진단 결과를 출력하기 위한 출력 단자; 및
    상기 진단 결과의 출력 디스에이블 상태 또는 출력 인에이블 상태는 상기 적어도 하나의 제어 신호에 의해 제어되는 3상태 버퍼를 더 포함하고,
    상기 집적회로의 입력 단자는 적어도 하나의 제어 신호를 입력하기 위한 제어 신호 라인을 통하여 상기 종속 집적회로의 모든 행에서 공통으로 접속되는 한편, 상기 집적회로의 출력 단자는 상기 진단 결과를 출력하기 위한 출력 신호 라인을 통하여 상기 종속 집적회로의 모든 열에서 공통으로 접속되며 상기 집적회로의 각각의 출력 신호 라인은 상기 모니터 장치에 접속되고,
    상기 집적회로의 행 중 어느 하나의 행은 상기 적어도 하나의 제어 신호에 의해 선택되어 그 선택된 행의 종속 집적회로 진단 결과의 출력이 인에이블되도록 설정되는 한편, 상기 다른 행의 상기 종속 집적회로 진단결과의 출력은 디스에이블되도록 설정되며, 상기 선택된 행의 상기 진단 결과는 상기 모니터 장치로 공급되는 것을 특징으로 하는 집적회로의 검사 장치.
  4. 제 1 항 또는 2 항에 있어서, 상기 각각의 종속 집적회로는
    각각 공급되는 제어 신호 세트로 입력 단자 세트;
    자기 진단 결과를 출력하는 출력 단자; 및
    상기 진단 결과의 출력 디스에이블 상태 또는 출력 인에이블 상태가 제어 신호 세트의 결합에 의해 제어되는 3상태 버퍼를 더 포함하고,
    상기 집적회로의 입력 단자 세트 중 각각의 입력 단자는 제어 신호 세트를 입력하기 위한 제어 신호 라인을 통하여 상기 종속 집적회로의 모든 각각의 행에서 공통으로 접속되는 반면, 상기 집적회로의 출력 단자는 상기 진단 결과를 출력하기 위한 출력 신호 라인을 통하여 상기 종속 집적회로의 모든 열에서 공통으로 접속되며 상기 집적회로의 각각의 출력 신호 라인은 상기 모니터 장치에 접속되고,
    상기 집적회로의 행 중 어느 하나는 상기 제어 신호 세트에 의해 선택되어 상기 행의 선택된 종속 집적회로의 진단 결과의 출력이 인에이블되도록 설정되는한편, 상기 행의 다른 종속 집적회로의 진단결과의 출력은 디스에이블되도록 설정되며, 상기 행의 상기 진단 결과는 상기 모니터 장치로 공급되는 특징으로 하는 집적회로의 검사 장치.
  5. 제 1 항 또는 2 항에 있어서, 상기 진단 결과는, 번인 테스트가 상기 집적회로로 실시될 때, 상기 종속 집적회로로 공급되는 스트레스가 정상인지 아닌지를 나타내는 신호를 포함하는 것을 특징으로 하는 집적회로의 검사 장치.
  6. 제 1 항에 있어서, 복수의 집적회로가 웨이퍼상에 배열되는 것을 특징으로 하는 집적회로의 검사 장치.
  7. 제 1 항에 있어서, 복수의 집적회로는 패키지화 상태로 상기 집적회로에 전기적으로 접속하기 위한 소켓에 탑재되는 것을 특징으로 하는 집적회로의 검사 장치.
  8. 제 3 항에 있어서, 상기 진단 결과는, 번인 테스트가 상기 집적회로로 실시될 때, 상기 종속 집적회로로 공급되는 스트레스가 정상인지 아닌지를 나타내는 신호를 포함하는 것을 특징으로 하는 집적회로의 검사 장치.
  9. 제 4 항에 있어서, 상기 진단 결과는, 번인 테스트가 상기 집적회로로 실시될 때, 상기 집적회로로 공급되는 스트레스가 정상인지 아닌지를 나타내는 신호를 포함하는 것을 특징으로 하는 집적회로의 검사 장치.
KR1020000071722A 1999-11-29 2000-11-29 집적회로의 검사 장치 KR100768578B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-338259 1999-11-29
JP33825999A JP3483130B2 (ja) 1999-11-29 1999-11-29 集積回路の検査方法

Publications (2)

Publication Number Publication Date
KR20010070248A true KR20010070248A (ko) 2001-07-25
KR100768578B1 KR100768578B1 (ko) 2007-10-19

Family

ID=18316444

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000071722A KR100768578B1 (ko) 1999-11-29 2000-11-29 집적회로의 검사 장치

Country Status (4)

Country Link
US (1) US6459290B1 (ko)
JP (1) JP3483130B2 (ko)
KR (1) KR100768578B1 (ko)
CN (1) CN1172316C (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10037794A1 (de) * 2000-08-03 2002-02-21 Infineon Technologies Ag Verfahren und Vorrichtung zum Testen einer integrierten Schaltung, zu testende integrierte Schaltung, und Wafer mit einer Vielzahl von zu testenden integrierten Schaltungen
EP1417502B1 (en) * 2001-08-16 2007-10-17 Nxp B.V. Electronic circuit and method for testing
US7026646B2 (en) * 2002-06-20 2006-04-11 Micron Technology, Inc. Isolation circuit
CN102043100B (zh) * 2009-10-09 2013-03-06 中芯国际集成电路制造(上海)有限公司 老化测试系统
JP5735856B2 (ja) * 2011-05-18 2015-06-17 ラピスセミコンダクタ株式会社 半導体チップ及び半導体チップの検査方法
US10473711B2 (en) * 2016-04-15 2019-11-12 Infineon Technologies Ag Multi-channel fault detection with a single diagnosis output

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3526485A1 (de) * 1985-07-24 1987-02-05 Heinz Krug Schaltungsanordnung zum pruefen integrierter schaltungseinheiten
US5053700A (en) * 1989-02-14 1991-10-01 Amber Engineering, Inc. Method for wafer scale testing of redundant integrated circuit dies
US5059899A (en) * 1990-08-16 1991-10-22 Micron Technology, Inc. Semiconductor dies and wafers and methods for making
EP0481703B1 (en) * 1990-10-15 2003-09-17 Aptix Corporation Interconnect substrate having integrated circuit for programmable interconnection and sample testing
US5136185A (en) 1991-09-20 1992-08-04 Hewlett-Packard Company Local tristate control circuit
US5513190A (en) 1991-10-28 1996-04-30 Sequoia Semiconductor, Inc. Built-in self-test tri-state architecture
JPH05264669A (ja) * 1992-03-19 1993-10-12 Nec Corp 半導体集積回路の試験装置
US5457400A (en) * 1992-04-10 1995-10-10 Micron Technology, Inc. Semiconductor array having built-in test circuit for wafer level testing
US5442282A (en) * 1992-07-02 1995-08-15 Lsi Logic Corporation Testing and exercising individual, unsingulated dies on a wafer
FR2700063B1 (fr) * 1992-12-31 1995-02-10 Sgs Thomson Microelectronics Procédé de test de puces de circuit intégré et dispositif intégré correspondant.
US5798653A (en) * 1995-04-20 1998-08-25 Sun Microsystems, Inc. Burn-in system for reliable integrated circuit manufacturing
US5952838A (en) * 1995-06-21 1999-09-14 Sony Corporation Reconfigurable array of test structures and method for testing an array of test structures
JPH0955411A (ja) * 1995-08-17 1997-02-25 Fujitsu Ltd 半導体ウェハの試験方法および半導体ウェハ
US5969538A (en) * 1996-10-31 1999-10-19 Texas Instruments Incorporated Semiconductor wafer with interconnect between dies for testing and a process of testing
JPH09297162A (ja) * 1996-04-30 1997-11-18 Nittetsu Semiconductor Kk バーンインボード
US5936976A (en) 1997-07-25 1999-08-10 Vlsi Technology, Inc. Selecting a test data input bus to supply test data to logical blocks within an integrated circuit
JPH11121570A (ja) * 1997-10-21 1999-04-30 Matsushita Electric Ind Co Ltd 半導体装置およびその検査方法
US6140833A (en) * 1998-11-16 2000-10-31 Siemens Aktiengesellschaft In-situ measurement method and apparatus for semiconductor processing

Also Published As

Publication number Publication date
US6459290B1 (en) 2002-10-01
JP2001153929A (ja) 2001-06-08
KR100768578B1 (ko) 2007-10-19
CN1299137A (zh) 2001-06-13
CN1172316C (zh) 2004-10-20
JP3483130B2 (ja) 2004-01-06

Similar Documents

Publication Publication Date Title
US6988232B2 (en) Method and apparatus for optimized parallel testing and access of electronic circuits
US20050204226A1 (en) Core circuit test architecture
US20100079159A1 (en) Method and apparatus for providing a tester integrated circuit for testing a semiconductor device under test
US4556840A (en) Method for testing electronic assemblies
US20110267085A1 (en) Method and apparatus for testing devices using serially controlled intelligent switches
JP2641816B2 (ja) 半導体集積回路の測定方法
KR100485462B1 (ko) 집적회로검사방법
JPH073865B2 (ja) 半導体集積回路及び半導体集積回路の試験方法
KR20080064371A (ko) 병렬 타입 반도체 집적회로 테스트 시스템 및 병렬 타입반도체 집적회로 테스트 방법
KR100768578B1 (ko) 집적회로의 검사 장치
US7478302B2 (en) Signal integrity self-test architecture
EP0838689B1 (en) Test of circuits with Schmitt inputs
KR20100076445A (ko) 제이택을 지원하는 칩의 멀티사이트 테스트용 프로브 카드
US10156606B2 (en) Multi-chassis test device and test signal transmission apparatus of the same
US20010003196A1 (en) Semiconductor integrated circuit having self-diagnosis test function and test method thereof
CN110954804B (zh) 一种批量精确诊断cBit阵列故障的装置和方法
KR100842909B1 (ko) 번-인 테스트의 스캔 방법
KR100472700B1 (ko) 반도체 소자 테스트용 프로브 카드
JP2010165819A (ja) 半導体集積回路の試験装置、試験方法
US20020186585A1 (en) Semiconductor integrated circuit device and method for designing a semiconductor integrated circuit device
KR20020087931A (ko) 조절가능한 경계 스캔 경로를 가지는 인쇄회로 어셈블리
KR200285963Y1 (ko) 병렬 구조 프루브 카드
JP2000121703A (ja) 半導体モジュールの電気的特性試験方法及びその装置
JPH1096758A (ja) 自己診断機能を有する電子回路基板
JP2594419B2 (ja) 半導体集積回路及び半導体集積回路の試験方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
LAPS Lapse due to unpaid annual fee