KR20010063614A - 라이트 드라이버 회로를 가지는 에스램 - Google Patents

라이트 드라이버 회로를 가지는 에스램 Download PDF

Info

Publication number
KR20010063614A
KR20010063614A KR1019990060790A KR19990060790A KR20010063614A KR 20010063614 A KR20010063614 A KR 20010063614A KR 1019990060790 A KR1019990060790 A KR 1019990060790A KR 19990060790 A KR19990060790 A KR 19990060790A KR 20010063614 A KR20010063614 A KR 20010063614A
Authority
KR
South Korea
Prior art keywords
write
data bus
bus line
read
inverter
Prior art date
Application number
KR1019990060790A
Other languages
English (en)
Other versions
KR100356795B1 (ko
Inventor
이인재
엄인환
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990060790A priority Critical patent/KR100356795B1/ko
Publication of KR20010063614A publication Critical patent/KR20010063614A/ko
Application granted granted Critical
Publication of KR100356795B1 publication Critical patent/KR100356795B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명의 에스램은, 라이트 드라이버 인에이블 신호가 디스에이블 상태에서는 라이트데이타 버스라인쌍을 제1 전압레벨로 프리차지 시키고, 라이트 동작시에는 입력된 라이트 데이타를 상기 라이트데이타 버스라인쌍 및 리드데이타 버스라인쌍으로 각각 전달하는 라이트 드라이버 수단과, 상기 라이트데이타 버스라인쌍으로 전달된 라이트 데이타를 라이트 동작시 컬럼 디코더 출력신호에 의해 비트라인 쌍으로 각각 전달하는 라이트용 전달 수단과, 상기 라이트 동작 및 리드 동작시 컬럼 디코더 출력신호에 의해 상기 리드데이타 버스라인쌍과 비트라인쌍을 서로 연결시키는 리드용 전달 수단과, 상기 리드데이타 버스라인쌍으로 전달된 라이트 데이타 또는 리드 데이타를 감지·증폭하는 센스앰프를 포함하여 구성된 것을 특징으로 한다.

Description

라이트 드라이버 회로를 가지는 에스램{SRAM HAVING WRITE DRIVER CIRCUIT}
본 발명은 라이트 드라이버를 가지는 에스램(SRAM)에 관한 것으로, 특히 라이트 동작시 사용되는 라이트 드라이버가 리드 데이타 버스 라인도 제어하도록 하여 라이트 동작을 개선함으로써 동작 속도 및 신뢰성을 향상시킨 에스램에 관한 것이다.
일반적으로, 로오 어드레스 경로에서 센스 앰프에 의해 증폭된 신호가 비트 라인으로부터 컬럼 셀렉트(select)의 선택에 의해 데이타버스라인에 실린 뒤 데이타버스라인 센스앰프로 다시 증폭되어 출력 버퍼에 다다르는 경로를 리드(Read) 경로라 하며, 데이타 입력 버퍼로부터 입력된 데이타가 센스 앰프에 이르는 경로를 라이트(Write) 경로라 하고 이 둘을 합하여 데이타 경로(Data path)라 부른다.
도 1은 종래의 리드/라이트 동작에 따른 리드 데이타 버스 라인(rdb, rdbb)과 라이트 데이타 버스 라인(wdb, wdbb)을 나타낸 에스램의 구성도이다.
도시된 바와 같이, 라이트인에이블신호(WE)에 의해 입력 패드를 통해 입력된 라이트 데이타를 라이트데이타 버스라인쌍(wdb, wdbb)으로 드라이빙하는 라이트 드라이버(10)와, 상기 라이트 동작시 라이트데이타 버스라인쌍(wdb, wdbb)으로 전달된 라이트데이타를 컬럼디코더 출력신호(yd)에 의해 비트라인쌍(BL, /BL)으로 전달하는 라이트용 전달 게이트(N1, N2)와, 리드 동작시 비트라인 쌍(BL, /BL)에 실린 리드 데이타를 컬럼 디코더 출력신호(ydb)에 의해 리드데이타버스라인 쌍(rdb, rdbb)으로 전달하는 리드용 전달 게이트(P1, P2)와, 상기 리드데이타버스라인 쌍(rdb, rdbb)으로 전달된 리드 데이타를 감지·증폭하는 센스앰프(20)로 구성된다.
종래의 에스램 회로는 데이타 라인의 로딩(loading)을 줄이기 위해 데이타버스라인을 리드데이타 버스라인쌍(rdb, rdbb)과 라이트데이타 버스라인쌍(wdb, wdbb)으로 각각 분리하여 구성되어 있다.
리드 동작은, 로오 어드레스 경로에 의하여 셀 데이타가 비트라인 쌍(BL, /bl)으로 실리게 되면 컬럼 디코더의 출력 신호(ydb)에 의해 턴-온된 리드용 전달게이트(P1, P2)를 통해 리드 데이타는 리드데이타 버스라인쌍(rdb, rdbb)으로 전달된다. 리드데이타 버스라인쌍(rdb, rdbb)에 리드 데이타가 실리게 되면 센스앰프 인에이블 신호(SE)가 활성화되어 센스앰프(20)를 구동시키게 된다. 이때, 센스앰프(20)에 의해 증폭된 리드 데이타는 데이타 출력의 비트 체계에 따라 선택된 리드 드라이버를 통해 데이타출력버퍼로 데이타가 전송된다. 데이타출력버퍼는 출력인에이블신호(/OE)와 카스바(/CAS)의 제어를 받아 활성화되어 데이타를 외부로 출력한다.
라이트 동작은, 입력패드 및 데이타입력버퍼를 통해 입력된 라이트 데이타는 선택된 라이트 드라이버를 통해 라이트데이타 버스라인쌍(wdb, wdbb)으로 전달된다. 라이트데이타 버스라인쌍(wdb, wdbb)으로 전달된 라이트데이타는 컬럼 디코더의 출력신호(yd)에 의해 선택된 비트라인 쌍(BL, /BL)으로 전달되어 메모리 셀에 저장되게 된다.
도 2는 도 1에 도시된 라이트 드라이버(10)의 회로도로서, 데이타(Data) 신호를 입력하는 제1 인버터(INV1)와, 상기 제1 인버터(INV1)의 출력 신호를 반전시키는 제2 인버터(INV2)와, 라이트 인에이블(WE)를 입력하는 제3 인버터(INV3)와, 상기 제1 인버터(INV1)의 출력 신호와 상기 제3 인버터(INV3)의 출력 신호를 입력하는 제1 NAND 게이트(NA1)와, 상기 제2 인버터(INV2)의 출력 신호와 상기 제3 인버터(INV3)의 출력 신호를 입력하는 제2 NAND 게이트(NA2)와, 상기 제1 NAND 게이트(NA1) 및 제2 NAND 게이트(NA2)의 출력 단자에 각각 접속된 제4 인버터(INV4) 및 제6 인버터(INV6)와, 상기 제4 인버터(INV4)의 출력 노드(Nd1)와 라이트데이타 버스라인(wdb) 사이에 접속된 제5 인버터(INV5)와, 상기 제6 인버터(INV6)의 출력 노드(Nd2)와 라이트데이타 버스라인(wdbb) 사이에 접속된 제7 인버터(INV7)로 구성된다. 그리고, 라이트 인에비블바 신호(/WE)를 입력하는 제8 인버터(INV8)와, 상기 제8 인버터(INV8)의 출력 신호에 의해 상기 라이트데이타 버스라인(wdb 및 wdbb)으로 각각 전원전압(Vcc)을 공급하는 프리차지용 제3 및 제4 PMOS 트랜지스터(P3, P4)와, 상기 제8 인버터(INV8)의 출력 신호에 의해 라이트데이타 버스라인(wdb 및 wdbb)을 등화시키는 이퀄라이즈용 제5 PMOS 트랜지스터(P5)로 구성된 프리차지 및 이퀄라이즈용 회로부(12)를 구비하고 있다.
도 3은 종래 라이트 드라이버 회로의 동작 파형을 나타낸 것으로, 부호 a는 라이트 드라이브 인에이블 신호, 부호 b는 비트 라인(BL), 부호 c는 비트 라인바(/BL), 부호 d는 라이트데이타 버스라인(wdb), 부호 e는 라이트데이타 버스라인바(/wdbb)을 각각 나타낸다.
그러나, 이와 같이 구성된 종래의 라이트 드라이버 회로로 구현된 에스램에있어서는, 라이트 동작시 라이트 드라이버(10)가 인에이블되면 라이트데이타 버스라인쌍(wdb, wdbb)만을 통해서 셀(cell)에 쓰기 동작을 하게 되고 리드데이타 버스라인쌍(rdb, rdbb)은 풀-업이 디스에이블된 상태로 있게 된다. 이때, 리드데이타 버스라인쌍(rdb, rdbb)은 라이트 드라이버(10)가 차지(charge)시키게 되는 로딩(loading)으로 작용하여 라이트 동작을 방해하게 되며 동작속도를 늦추고 안정성도 떨어뜨리게 되는 문제점이 있었다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명은 데이타버스라인이 리드데이타버스라인과 라이트데이타버스라인으로 분리된 에스램의 라이트 동작시 라이트 드라이버가 인에이블되면 라이트데이타 버스라인과 리드데이타 버스라인으로 동시에 셀에 라이트 동작을 하게 함으로써, 리드데이타라인이 라이트 드라이버가 드라이브하는 로딩으로 작용하여 라이트 동작을 방해하는 문제점을 없애고 또한 리드데이타버스를 통해서도 라이트를 하게 되므로 동작속도를 향상시킬 수 있는 에스램을 제공하는데 그 목적이 있다.
도 1은 종래의 리드/라이트 동작에 따른 리드 데이타 버스 라인과 라이트 데이타 버스 라인을 나타낸 에스램의 구성도
도 2는 도 1에 도시된 라이트 드라이버의 회로도
도 3은 종래 라이트 드라이버 회로의 동작 파형도
도 4는 본 발명의 리드/라이트 동작에 따른 리드 데이타 버스 라인과 라이트 데이타 버스 라인을 나타낸 에스램의 구성도
도 5는 본 발명에 의한 라이트 드라이버 회로도
도 6는 본 발명의 라이트 드라이버 회로의 동작 파형도
* 도면의 주요부분에 대한 부호의 설명 *
10, 100 : 라이트 드라이버 20 : 센스 앰프
30 : 컬럼 디코더
12 : 프리차지 및 이퀄라이즈 회로부
120 : 제1 출력 드라이버 140 : 제2 출력 드라이버
상기 목적을 달성하기 위하여, 본 발명의 에스램은,
반도체 메모리 장치에 있어서,
라이트 드라이버 인에이블 신호가 디스에이블 상태에서는 라이트데이타 버스라인쌍을 제1 전압레벨로 프리차지 시키고, 라이트 동작시에는 입력된 라이트 데이타를 상기 라이트데이타 버스라인쌍 및 리드데이타 버스라인쌍으로 각각 전달하는 라이트 드라이버 수단과,
상기 라이트데이타 버스라인쌍으로 전달된 라이트 데이타를 라이트 동작시 컬럼 디코더 출력신호에 의해 비트라인 쌍으로 각각 전달하는 라이트용 전달 수단과,
상기 라이트 동작 및 리드 동작시 컬럼 디코더 출력신호에 의해 상기 리드데이타 버스라인쌍과 비트라인쌍을 서로 연결시키는 리드용 전달 수단과,
상기 리드데이타 버스라인쌍으로 전달된 라이트 데이타 또는 리드 데이타를 감지·증폭하는 센스앰프를 포함하여 구성된 것을 특징으로 한다.
여기서, 상기 라이트용 전달 수단은 NMOS 트랜지스터로 구성된 것을 특징으로 한다.
그리고, 상기 리드용 전달 수단은 PMOS 트랜지스터로 구성된 것을 특징으로 한다.
그리고, 상기 제1 전압레벨은 전원전압 레벨인 것을 특징으로 한다.
그리고, 상기 라이트 드라이버 수단은 리드 동작시에는 리드데이타 버스라인쌍에는 아무런 영향을 미치지 않는 것을 특징으로 한다.
그리고, 상기 라이트 드라이버 수단은, 라이트 데이타 신호와 라이트 드라이버 인에이블 신호를 각각 입력하여 논리 조합에 의해 디스에이블 상태에서는 제1 전압레벨의 프리차지 전압을 각각 발생시키고, 리드 동작에서는 상기 디스에이블 상태의 전압레벨을 그대로 유지하도록 하고, 라이트 동작시에는 입력된 데이타 신호를 라이트데이타 버스라인쌍과 리드데이타 버스라인쌍으로 각각 드라이빙하여 전달하도록 구성된 것을 특징으로 한다.
이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.
또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.
도 4는 본 발명의 리드/라이트 동작에 따른 리드 데이타 버스 라인과 라이트 데이타 버스 라인을 나타낸 에스램의 구성도로서, 라이트 인에이블 신호(WE)에 의해 입력 패드를 통해 입력된 라이트 데이타를 라이트데이타 버스라인쌍(wdb, wdbb) 및 리드데이타 버스라인쌍(rdb, rdbb)으로 각각 드라이빙하는 라이트 드라이버(100)와, 상기 라이트데이타 버스라인쌍(wdb, wdbb)으로 전달된 라이트 데이타를 라이트 동작시 컬럼디코더 출력신호(yd)에 의해 비트라인 쌍(BL, /BL)으로 각각 전달하는 라이트용 전달 게이트(N1,N2)와, 상기 라이트 및 리드 동작시 컬럼디코더 출력신호(ydb)에 의해 상기 리드데이타 버스라인쌍(rdb, rdbb)과 비트라인쌍(BL, /bl)을 연결시키는 리드용 전달게이트(P1, P2)와, 상기 리드데이타 버스라인쌍(rdb, rdbb)으로 전달된 라이트 또는 리드 데이타를 감지·증폭하는 센스앰프(20)로 구성된다.
상기 구성을 갖는 본 발명에 의한 라이트 드라이버 회로로 구현된 에스램의 동작을 설명하기로 한다.
먼저 리드 동작에서는, 로오 어드레스 경로에 의하여 셀 데이타가 비트라인 쌍(BL, /BL)으로 실리게 되면 컬럼 디코더의 출력 신호(ydb)에 의해 턴-온된 리드용 전달트랜지스터(P1, P2)를 통해 리드 데이타는 리드데이타 버스라인쌍(rdb, rdbb)으로 전달된다. 리드데이타 버스라인쌍(rdb, rdbb)에 리드 데이타가 실리게 되면 센스앰프 인에이블 신호(SE)가 활성화되어 센스앰프(20)를 구동시키게 된다. 이때, 센스앰프(20)에 의해 증폭된 리드 데이타는 데이타 출력의 비트 체계에 따라 선택된 리드 드라이버를 통해 데이타출력버퍼로 데이타가 전송된다. 데이타출력버퍼는 출력인에이블신호(/OE)와 카스바(/CAS)의 제어를 받아 활성화되어 데이타를 외부로 출력한다.
라이트 동작에서는, 입력패드 및 데이타입력버퍼를 통해 입력된 라이트 데이타는 선택된 라이트 드라이버를 통해 라이트데이타버스라인 쌍(wdb, wdbb) 및 리드데이타버스라인 쌍(rdb,rdbb)으로 전달된다. 라이트데이타버스라인 쌍(wdb, wdbb)과 리드데이타버스라인 쌍(rdb, rdbb)으로 전달된 라이트 데이타는 컬럼 디코더의 출력신호(yd, ydb)에 의해 턴온된 라이트용 전달트랜지스터(N1, N2)와 리드용 전달트랜지스터(P1, P2)를 통하여 선택된 비트라인 쌍(BL, /BL)으로 전달되어 메모리 셀에 저장되게 된다.
상기 라이트 드라이버 인에이블 신호(WE)가 디스에이블 되어 있을 때에는 라이트데이타버스라인 쌍(wdb, wdbb)을 전원전압(Vdd)으로 프리차지하게 된다. 이때, 전원전압(Vdd)으로 프리차지된 라이트데이타 버스라인쌍(wdb, wdbb)은 리드데이타 버스라인쌍(rdb, rdbb)에는 아무런 영향을 주지 않게 되어 리드 동작에는 아무런 영향이 없다. 그 이유는 라이트데이타 버스라인쌍(wdb, wdbb)의 프리차지는 라이트용 전달 게이트(N1, N2)를 거쳐야 리드데이타 버스라인쌍(rdb, rdbb)에 영향을 주게 되는데, 이때 문턱전압(Vt) 만큼의 전압 드롭(drop)이 생겨서 전원전압(Vdd) 근처에서 0.5V 이하의 전압차를 이용하는 센스앰프에는 영향이 없게되기 때문이다.
만일 리드 동작시 리드데이타 버스라인쌍(rdb, rdbb)을 프리차지하도록 구성하면, 셀(cell)에 의해서 리드데이타 버스라인쌍(rdb, rdbb) 사이에 전압차가 생기는 것을 막게 되므로 리드 동작을 방해하는 결과가 된다.
이와 같이, 리드(Read)시에는 리드 동작을 방해하지 않고 라이트(Write)시에는 라이트 동작에 방해되는 요소를 없애는 동시에 효율적인 라이트 동작이 이루어지게 되어 라이트 펄스폭을 줄일 수 있는 요소가 되고 이는 디바이스의 속도와 안정성을 향상시킬 수 있다.
도 5는 도 4에 도시된 라이트 드라이버(100)의 회로도로서, 데이타(Data) 신호를 입력하는 제1 인버터(INV1)와, 상기 제1 인버터(INV1)의 출력 신호를 반전시키는 제2 인버터(INV2)와, 라이트 인에이블(WE)를 입력하는 제3 인버터(INV3)와, 상기 제1 인버터(INV1)의 출력 신호와 상기 제3 인버터(INV3)의 출력 신호를 입력하는 제1 NAND 게이트(NA1)와, 상기 제2 인버터(INV2)의 출력 신호와 상기 제3 인버터(INV3)의 출력 신호를 입력하는 제2 NAND 게이트(NA2)와, 상기 제1 NAND 게이트(NA1) 및 제2 NAND 게이트(NA2)의 출력 단자에 각각 접속된 제4 인버터(INV4) 및 제6 인버터(INV6)와, 상기 제4 인버터(INV4)의 출력 노드(Nd1)와 라이트데이타 버스라인(wdb) 사이에 접속된 제5 인버터(INV5)와, 상기 제6 인버터(INV6)의 출력 노드(Nd2)와 라이트데이타 버스라인(wdbb) 사이에 접속된 제7 인버터(INV7)로 구성된다. 그리고, 상기 라이트데이타 버스라인(wdb)의 전압레벨에 의해 전원전압(Vcc)을 리드데이타 버스라인(rdbb)으로 전달하는 제6 PMOS트랜지스터(P6)와, 상기 제2 노드(Nd2)의 전압레벨에 의해 상기 리드데이타 버스라인(rdbb)의 전압레벨을 접지전압(Vss)으로 흘러보내는 제3 NMOS 트랜지스터(N3)로 구성된 제1 출력 드라이버부(120)와, 상기 라이트데이타 버스라인(wdbb)의 전압레벨에 의해 전원전압(Vcc)을 리드데이타 버스라인(rdb)으로 전달하는 제7 PMOS 트랜지스터(P7)와, 상기 제1 노드(Nd1)의 전압레벨에 의해 상기 리드데이타 버스라인(rdb)의 전압레벨을 접지전압(Vss)으로 흘러보내는 제4 NMOS 트랜지스터(N4)로 구성된 제2 출력 드라이버부(14)로 구성된다.
라이트 드라이버 인에이블 신호(WE)가 디스에이블 되어 있을 때에는 상기 제1 노드(Nd1)와 제2 노드(Nd2)가 '로우'가 되기 때문에 제5 인버터(INV5) 및 제7 인버터(INV7)의 출력은 모두 '하이'가 되어 라이트데이타 버스라인(wdb 및 wdbb)을 각각 '하이'로 프리차지시키게 된다. 따라서, 제1 출력 드라이버(120)와 제2 출력 드라이버(140)의 PMOS 및 NMOS 트랜지스터가 모두 턴-오프되어 리드데이타 버스라인쌍(rdbb, rdb)에는 아무런 영향이 없게 된다.
그리고, 리드 동작에서는, 라이트데이타 버스라인(wdb, wdbb)의 프리차지는 컬럼 전달 게이트의 NMOS 트랜지스터(N1, N2)를 거쳐야 리드데이타 버스라인(rdb, rdbb)에 영향을 주게 되는데, 이때 문턱전압(Vtn) 만큼의 전압 드롭이 생겨서 전원전압(Vcc) 근처에서 0.3V 이하의 전압차를 이용하는 센스 앰프(20)에는 영향이 없게 된다. 만일, 여기에서 제1 출력 드라이버(120)와 제2 출력 드라이버(140)의 PMOS 트랜지스터와 NMOS 트랜지스터를 턴-오프 시키지 않고 리드데이타 버스라인(rdb, rdbb)을 프리차지하도록 구성하는 것은 셀에 의해서 리드데이타 버스라인(rdb, rdbb) 사이에 전압차가 생기는 것을 막게 되므로 리드 동작을 방해하는 결과가 된다.
라이트 동작에서는, 라이트데이타 버스라인(wdb, wdbb)은 컬럼 전달 게이트의 NMOS 트랜지스터(N1, N2)를 통하여 셀에 라이트하도록 되어 있고, 리드데이타 버스라인(rdb, rdbb)은 제1 출력 드라이버(120)와 제2 출력 드라이버(140)에 의해 구동되어 컬럼 전달 게이트(P1, P2)를 통해서 셀에 라이트 하도록 되어 있다.
이와 같이, 리드(Read)시에는 리드 동작을 방해하지 않고 라이트(Write)시에는 라이트 동작에 방해되는 요소를 없애는 동시에 효율적인 라이트 동작이 이루어지게 되어 라이트 펄스폭을 줄일 수 있는 요소가 되고 이는 디바이스의 속도와 안정성을 향상시킬 수 있다.
도 6는 본 발명의 라이트 드라이버 회로의 동작 파형을 나타낸 것으로, 부호 a는 라이트 드라이브 인에이블 신호, 부호 b는 비트 라인(BL), 부호 c는 비트 라인바(/BL), 부호 d는 라이트데이타 버스라인(wdb), 부호 e는 라이트데이타 버스라인바(/wdbb)을 각각 나타낸다.
본 발명의 라이트 드라이버 회로에 따른 동작 파형을 도 3에 도시된 종래의 파형과 비교하여 설명하기로 한다. 라이트데이타 버스라인(wdb)은 0.05V와 0.01V로 큰 차이를 나타내지는 않지만, 셀에 직접 영향을 미치는 비트라인 전압을 살펴보면, 0.51V와 0.21V로 큰 차이를 나타냄을 알 수 있다. 라이트시 비트라인 전압이 높으면 셀 특성이 좋지 않은 셀에는 라이트가 되지 않는 경우도 발생하기 때문에, 본 발명의 구조를 적용함으로써 셀 특성 편차에 의한 결함을 감소시킬 수 있어 높은 신뢰성을 얻을 수 있다.
이상에서 설명한 바와 같이, 본 발명에 의한 에스램에 의하면, 데이타버스라인이 리드데이타 버스라인과 라이트데이타 버스라인으로 분리된 에스램의 라이트 동작시 라이트 드라이버가 인에이블되면 라이트데이타 버스라인과 리드데이타 버스라인으로 동시에 셀에 라이트 동작을 하게 함으로써, 리드데이타라인이 라이트 드라이버가 드라이브하는 로딩으로 작용하여 라이트 동작을 방해하는 문제점을 없애고 또한 리드데이타버스를 통해서도 라이트를 하게 되므로 동작속도를 향상시킬 수 있는 효과가 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (7)

  1. 반도체 메모리 장치에 있어서,
    라이트 드라이버 인에이블 신호가 디스에이블 상태에서는 라이트데이타 버스라인쌍을 제1 전압레벨로 프리차지 시키고, 라이트 동작시에는 입력된 라이트 데이타를 상기 라이트데이타 버스라인쌍 및 리드데이타 버스라인쌍으로 각각 전달하는 라이트 드라이버 수단과,
    상기 라이트데이타 버스라인쌍으로 전달된 라이트 데이타를 라이트 동작시 컬럼 디코더 출력신호에 의해 비트라인 쌍으로 각각 전달하는 라이트용 전달 수단과,
    상기 라이트 동작 및 리드 동작시 컬럼 디코더 출력신호에 의해 상기 리드데이타 버스라인쌍과 비트라인쌍을 서로 연결시키는 리드용 전달 수단과,
    상기 리드데이타 버스라인쌍으로 전달된 라이트 데이타 또는 리드 데이타를 감지·증폭하는 센스앰프를 포함하여 구성된 것을 특징으로 하는 에스램.
  2. 제 1 항에 있어서,
    상기 라이트용 전달 수단은 NMOS 트랜지스터로 구성된 것을 특징으로 하는 에스램.
  3. 제 1 항에 있어서,
    상기 리드용 전달 수단은 PMOS 트랜지스터로 구성된 것을 특징으로 하는 에스램.
  4. 제 1 항에 있어서,
    상기 제1 전압레벨은 전원전압 레벨인 것을 특징으로 하는 에스램.
  5. 제 1 항에 있어서,
    상기 라이트 드라이버 수단은 리드 동작시에는 리드데이타 버스라인쌍에는 아무런 영향을 미치지 않는 것을 특징으로 하는 에스램.
  6. 제 1 항에 있어서, 상기 라이트 드라이버 수단은,
    라이트 데이타 신호와 라이트 드라이버 인에이블 신호를 각각 입력하여 논리 조합에 의해 디스에이블 상태에서는 제1 전압레벨의 프리차지 전압을 각각 발생시키고, 리드 동작에서는 상기 디스에이블 상태의 전압레벨을 그대로 유지하도록 하고, 라이트 동작시에는 입력된 데이타 신호를 라이트데이타 버스라인쌍과 리드데이타 버스라인쌍으로 각각 드라이빙하여 전달하도록 구성된 것을 특징으로 하는 에스램.
  7. 제 6 항에 있어서, 상기 라이트 드라이버 수단은,
    데이타(Data) 신호를 입력하는 제1 인버터(INV1)와, 상기 제1 인버터(INV1)의 출력 신호를 반전시키는 제2 인버터(INV2)와, 라이트 인에이블(WE)를 입력하는 제3 인버터(INV3)와, 상기 제1 인버터(INV1)의 출력 신호와 상기 제3 인버터(INV3)의 출력 신호를 입력하는 제1 NAND 게이트(NA1)와, 상기 제2 인버터(INV2)의 출력 신호와 상기 제3 인버터(INV3)의 출력 신호를 입력하는 제2 NAND 게이트(NA2)와, 상기 제1 NAND 게이트(NA1) 및 제2 NAND 게이트(NA2)의 출력 단자에 각각 접속된 제4 인버터(INV4) 및 제6 인버터(INV6)와, 상기 제4 인버터(INV4)의 출력 노드(Nd1)와 라이트데이타 버스라인(wdb) 사이에 접속된 제5 인버터(INV5)와, 상기 제6 인버터(INV6)의 출력 노드(Nd2)와 라이트데이타 버스라인(wdbb) 사이에 접속된 제7 인버터(INV7)와, 상기 라이트데이타 버스라인(wdb)의 전압레벨에 의해 전원전압(Vcc)을 리드데이타 버스라인(rdbb)으로 전달하는 제6 PMOS 트랜지스터(P6)와, 상기 제2 노드(Nd2)의 전압레벨에 의해 상기 리드데이타 버스라인(rdbb)의 전압레벨을 접지전압(Vss)으로 흘러보내는 제3 NMOS 트랜지스터(N3)로 구성된 제1 출력 드라이버부(120)와, 상기 라이트데이타 버스라인(wdbb)의 전압레벨에 의해 전원전압(Vcc)을 리드데이타 버스라인(rdb)으로 전달하는 제7 PMOS 트랜지스터(P7)와, 상기 제1 노드(Nd1)의 전압레벨에 의해 상기 리드데이타 버스라인(rdb)의 전압레벨을 접지전압(Vss)으로 흘러보내는 제4 NMOS 트랜지스터(N4)로 구성된 제2 출력 드라이버부(14)로 구성된 것을 특징으로 하는 에스램.
KR1019990060790A 1999-12-23 1999-12-23 라이트 드라이버 회로를 가지는 에스램 KR100356795B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990060790A KR100356795B1 (ko) 1999-12-23 1999-12-23 라이트 드라이버 회로를 가지는 에스램

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990060790A KR100356795B1 (ko) 1999-12-23 1999-12-23 라이트 드라이버 회로를 가지는 에스램

Publications (2)

Publication Number Publication Date
KR20010063614A true KR20010063614A (ko) 2001-07-09
KR100356795B1 KR100356795B1 (ko) 2002-10-19

Family

ID=19628493

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990060790A KR100356795B1 (ko) 1999-12-23 1999-12-23 라이트 드라이버 회로를 가지는 에스램

Country Status (1)

Country Link
KR (1) KR100356795B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101054322B1 (ko) * 2009-01-26 2011-08-05 후지쯔 가부시끼가이샤 반도체 기억 회로 장치, 판독 제어 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101054322B1 (ko) * 2009-01-26 2011-08-05 후지쯔 가부시끼가이샤 반도체 기억 회로 장치, 판독 제어 방법

Also Published As

Publication number Publication date
KR100356795B1 (ko) 2002-10-19

Similar Documents

Publication Publication Date Title
US8000130B2 (en) Semiconductor memory device with sense circuit connected to sense node coupled to bit line
US5291447A (en) Semiconductor memory device having function of controlling sense amplifiers
JPH10208484A (ja) 半導体記憶装置のデータ読出回路及び半導体記憶装置
JP2009272023A (ja) 半導体記憶装置
KR100391147B1 (ko) 멀티 파이프라인 구조를 가지는 고속 동기 반도체 메모리및 그의 동작방법
KR100349371B1 (ko) 반도체 메모리 장치의 프리페치/리스토어 방법 및 그 회로
KR100403348B1 (ko) 계층적 구조를 갖는 비트라인 선택 회로
US7821817B2 (en) Semiconductor storage device
US5684745A (en) SRAM device with a bit line discharge circuit for low power
KR100195633B1 (ko) 출력하한값에 대한 리미트기능을 갖는 증폭회로 및 상보형 증폭 회로
JP5763659B2 (ja) 半導体記憶装置
KR100322535B1 (ko) 소비전력을 최소화하는 메모리 장치 및 이를 이용한 데이터 기입 및 독출방법
EP1045396B1 (en) Semiconductor memory device
KR100772721B1 (ko) 반도체 메모리 장치
JPH09106680A (ja) 半導体メモリ装置
KR100356795B1 (ko) 라이트 드라이버 회로를 가지는 에스램
JP3599963B2 (ja) 半導体集積回路
JP4254991B2 (ja) バーチャルチャンネルｄｒａｍ
KR100328698B1 (ko) 에스램의 라이트 드라이버 회로
KR100222036B1 (ko) 반도체 메모리 장치의 라이트 회로
KR970004816B1 (ko) 어드레스 천이 검출 회로를 내장하는 반도체 메모리 장치
KR20000014491A (ko) 반도체메모리의 데이터 입출력회로
US6269044B1 (en) Semiconductor memory device employing an abnormal current consumption detection scheme
KR100278981B1 (ko) 반도체 메모리의 구동전압 가변형 데이타 기록장치
KR100772093B1 (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee