JP5763659B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP5763659B2 JP5763659B2 JP2012536153A JP2012536153A JP5763659B2 JP 5763659 B2 JP5763659 B2 JP 5763659B2 JP 2012536153 A JP2012536153 A JP 2012536153A JP 2012536153 A JP2012536153 A JP 2012536153A JP 5763659 B2 JP5763659 B2 JP 5763659B2
- Authority
- JP
- Japan
- Prior art keywords
- memory device
- semiconductor memory
- write
- bit line
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 55
- 230000015654 memory Effects 0.000 claims description 77
- 230000006870 function Effects 0.000 claims description 16
- 238000003491 array Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 13
- 230000004048 modification Effects 0.000 description 13
- 238000012986 modification Methods 0.000 description 13
- 230000006378 damage Effects 0.000 description 12
- 230000004913 activation Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 3
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 3
- 101100421135 Caenorhabditis elegans sel-5 gene Proteins 0.000 description 2
- 101100422768 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUL2 gene Proteins 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
- G11C11/419—Read-write [R-W] circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1693—Timing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
Description
本発明は、半導体記憶装置、特にデータ書き込み時の非選択メモリセルのデータ破壊を防止しつつ高速動作を実現する半導体記憶装置に関するものである。
従来のＳＲＡＭ（スタティック・ランダム・アクセス・メモリ）において、メモリセルを構成するトランジスタの微細化によってトランジスタ特性のばらつきが大きくなり、メモリ動作中に保持しているメモリセルデータが破壊されてしまう課題があった。
読み出し動作時のデータ破壊を防ぐ方法としてビット線を書き込み用と読み出し用とに分ける技術があった。また、書き込み動作時の非選択メモリセルのデータ破壊を防ぐ方法として、非選択メモリセルから読み出したデータを書き戻す技術があった（特許文献１及び２参照）。
上記従来技術の半導体記憶装置における書き込み動作時のデータ破壊を解決する技術では、以下の課題があった。
まず、書き込み動作時に非選択メモリセルへ一度読み出したデータを書き戻す動作を行うために、単純な書き込み動作及び読み出し動作に比べて動作時間が長いという課題があり、ＳＲＡＭの動作を速くできないといった課題があった。
次に、データを書き戻す動作を実現するために、従来の書き込み動作に使用していたライトバッファと同等の能力を持つ書き込み回路が必要であり、また正確な書き戻しタイミング制御が必要なために部品点数が増え、結果としてＳＲＡＭの回路面積が大きくなる課題があった。
本発明は、上記課題を解決するものであって、書き込み用ビット線対のそれぞれのプリチャージ電位を、非選択メモリセルのデータに応じた電位レベルに設定する機能を備えることで、動作を高速化しつつメモリセルのデータ破壊を防止する半導体記憶装置を実現することを目的とする。
上記課題を解決するために、本発明に係る半導体記憶装置は、第１及び第２の回路要素によりデータを記憶するように構成されたデータ保持回路と、当該データ保持回路と読み出し用ビット線及び書き込み用ビット線対とを繋ぐように配置されたトランジスタを含む回路とで構成されたメモリセルと、読み出し用ビット線に繋がったデータ増幅器と、書き込み用ビット線対に各々繋がったプルダウントランジスタとを備え、データ増幅器の出力が一方のプルダウントランジスタのゲート電極に接続されて、他方のプルダウントランジスタのゲート電極に書き込み用ビット線対の一方が接続されていることを特徴とする。
本発明により、書き込み用ビット線対のそれぞれのプリチャージ電位を、非選択メモリセルのデータに応じた電位レベルに設定する機能を備えることで、動作を高速化し、かつ小面積化を実現しつつ、メモリセルのデータ破壊を防止する半導体記憶装置を実現することができる。
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、以下の各実施形態及び変形例において、他の実施形態及び変形例と同様の機能を有する構成要素については同一の符号を付して説明を省略する。
《実施形態１》
本発明の実施形態１の半導体記憶装置に関して、具体的な例として図１、図２、図３、図４を用いながら説明する。
本発明の実施形態１の半導体記憶装置に関して、具体的な例として図１、図２、図３、図４を用いながら説明する。
図１に示す半導体記憶装置は、マトリックス状に配置された複数のメモリセル１と、各メモリセル１に繋がる読み出し用ビット線ＲＢＬＵ０／ＲＢＬＬ０／ＲＢＬＵ１／ＲＢＬＬ１のデータを増幅するデータ増幅器２と、読み出しデータを使ってメモリセル１に繋がる書き込み用ビット線対ＷＢＬ０／ＮＷＢＬ０；ＷＢＬ１／ＮＷＢＬ１のプリチャージ電位を再設定する機能を持つプリチャージ電位再設定回路３と、これらデータ増幅器２及びプリチャージ電位再設定回路３を含みメモリセル１とメモリセル１との間に配置されたローカルアンプ回路４と、書き込み用ビット線対ＷＢＬ０／ＮＷＢＬ０；ＷＢＬ１／ＮＷＢＬ１の電源電位（ＶＤＤレベル又はＨレベル）を一方のグランド電位（ＶＳＳレベル又はＬレベル）を使って保持するキーパー回路５と、書き込み用ビット線対ＷＢＬ０／ＮＷＢＬ０；ＷＢＬ１／ＮＷＢＬ１に入力データＤＩを転送するためのライトバッファ６と、データ増幅器２からの出力データ線ＧＲＢＬ０／ＧＲＢＬ１をドライブして出力データＤＯを出力するための出力バッファ７と、これらキーパー回路５、ライトバッファ６及び出力バッファ７を含むＩ／Ｆ回路８と、メモリセル１の書き込み用ワード線ＷＷＬ０／ＷＷＬ１及び読み出し用ワード線ＲＷＬ０／ＲＷＬ１並びにローカルアンプ回路４で制御信号として使われる読み出し制御信号ＳＥ０／ＳＥ１及びプリチャージ電位再設定制御信号ＣＡ０／ＣＡ１を生成するロウデコーダ９と、クロック信号ＣＬＫに加えてアドレス信号ＡＤＤ、制御信号ＣＴＲ等を入力してＩ／Ｆ回路８、ロウデコーダ９等を制御するための制御回路１０とを備えている。
図２、図３及び図４は、図１中のメモリセル１、ローカルアンプ回路４及びキーパー回路５の各々の詳細構成例を示す回路図である。ただし、図２、図３及び図４では、図１中の読み出し用ビット線ＲＢＬＵ０／ＲＢＬＬ０／ＲＢＬＵ１／ＲＢＬＬ１、書き込み用ビット線対ＷＢＬ０／ＮＷＢＬ０；ＷＢＬ１／ＮＷＢＬ１、出力データ線ＧＲＢＬ０／ＧＲＢＬ１、書き込み用ワード線ＷＷＬ０／ＷＷＬ１、読み出し用ワード線ＲＷＬ０／ＲＷＬ１、読み出し制御信号ＳＥ０／ＳＥ１、プリチャージ電位再設定制御信号ＣＡ０／ＣＡ１における末尾の「０」又は「１」を省略している。
メモリセル１は、図２で示す２つのインバータ構成のトランジスタ２１〜２４でラッチ回路を構成し、２つのＮチャネルトランジスタ２５，２６で書き込み用ビット線対ＷＢＬ／ＮＷＢＬからラッチ回路へのデータ入力を書き込み用ワード線ＷＷＬで制御する、６つのトランジスタ２１〜２６で構成されるデータ保持回路１１と、２つのＮチャネルトランジスタ２７，２８が直列に接続され、一方のＮチャネルトランジスタ２７のゲート電極がデータ保持回路１１の内部ノードに接続され、他方のＮチャネルトランジスタ２８のゲート電極が読み出し用ワード線ＲＷＬで読み出し用ビット線ＲＢＬへデータ出力を制御するデータ読み出し回路１２とを備えている。
また、ローカルアンプ回路４は、図３で示すように、２本の読み出し用ビット線ＲＢＬＵ及びＲＢＬＬ上の信号を２入力として受け取るＡＮＤ回路３１で構成されたシングルエンドアンプと、２つのＮチャネルトランジスタ３２，３３が直列に接続され、一方のＮチャネルトランジスタ３３のゲート電極が読み出し制御信号ＳＥで制御され、他方のＮチャネルトランジスタ３２がＡＮＤ回路３１の出力信号で出力データ線ＧＲＢＬへのデータ転送を制御するデータ転送制御回路１３とを含むデータ増幅器２と、２つのＮチャネルトランジスタ３４，３５が直列に接続され、一方のＮチャネルトランジスタ３４のゲート電極がＡＮＤ回路３１の出力信号で制御され、他方のＮチャネルトランジスタ３５のゲート電極はプリチャージ電位再設定制御信号ＣＡで制御され第１の書き込み用ビット線ＷＢＬに接続された第１のプリチャージ電位再設定回路１４と、２つのＮチャネルトランジスタ３６，３７が直列に接続され、一方のＮチャネルトランジスタ３６のゲート電極が第１の書き込み用ビット線ＷＢＬで制御され、他方のＮチャネルトランジスタ３７のゲート電極はプリチャージ電位再設定制御信号ＣＡで制御され第２の書き込み用ビット線ＮＷＢＬに接続された第２のプリチャージ電位再設定回路１５とを備えている。
また、キーパー回路５は、図４で示す２つのＰチャネルトランジスタ４１，４２で構成され、一方のＰチャネルトランジスタ４１のゲート電極は第１の書き込み用ビット線ＷＢＬに繋がり、ドレイン電極は第２の書き込み用ビット線ＮＷＢＬに繋がり、他方のＰチャネルトランジスタ４２のゲート電極は第２の書き込み用ビット線ＮＷＢＬに繋がり、ドレイン電極は第１の書き込み用ビット線ＷＢＬに繋がり、それぞれのソース電極は電源電位（ＶＤＤレベル又はＨレベル）に繋がる構成を備えている。
以上の構成を備えた半導体記憶装置の書き込み動作及び読み出し動作を、図５のタイミングチャートを使いながら説明する。なお、時刻ＴＡから時刻ＴＢまでのクロック信号ＣＬＫの１サイクルの間に書き込み動作が完了し、時刻ＴＢから時刻ＴＣまでのクロック信号ＣＬＫの１サイクルの間に読み出し動作が完了するものとする。
まず、書き込み動作、特に、非選択メモリセル１のデータ破壊を防止することが目的のため、書き込み動作時の非選択メモリセル１、詳細には、選択された書き込み用ワード線ＷＷＬに繋がる、非選択メモリセル１、すなわち書き込み用ビット線対ＷＢＬ／ＮＷＢＬにデータが書き込まれないメモリセル１の書き込み動作時の制御動作に関して説明する。
まず、時刻ＴＡ以前ではスタンバイ状態のため、書き込み用ビット線対ＷＢＬ０／ＮＷＢＬ０及びＷＢＬ１／ＮＷＢＬ１はプリチャージ電位である電源電位（ＶＤＤ電位又はＨレベル）にプリチャージされている。
次に、時刻ＴＡで書き込み動作を示すＷＲＩＴＥコマンドが入力されると、メモリセル１内のデータ読み出し回路１２に繋がる読み出し用ワード線ＲＷＬ０が活性化される。このとき、書き込み用ビット線対ＷＢＬ０／ＮＷＢＬ０に繋がるメモリセル１は選択されていないため、データ破壊を注意しなければならないメモリセルとなる。読み出し用ワード線ＲＷＬ０の活性化によって、読み出し用ビット線ＲＢＬＬ０及びＲＢＬＬ１にはデータが転送される。ただし、この場合、読み出し用ビット線ＲＢＬＬ１のデータは本発明の動作には関係がないので割愛している。非選択のメモリセル１に保持されたデータがＨレベルの場合、読み出し用ビット線ＲＢＬＬ０にＬレベルのデータが転送されローカルアンプ回路４内のＡＮＤ回路３１で増幅され、第１のプリチャージ電位再設定回路１４にＬレベル信号として転送される。次に、プリチャージ電位再設定制御信号ＣＡ０／ＣＡ１のうちＣＡ０のみが活性化されるが第１のプリチャージ電位再設定回路１４は前記Ｌレベル信号によって活性化されないため、第１の書き込み用ビット線ＷＢＬ０はプリチャージ電位（ＶＤＤレベル又はＨレベル）を保持する。この第１の書き込み用ビット線ＷＢＬ０のＨレベルによって第２のプリチャージ電位再設定回路１５が活性化され、第２の書き込み用ビット線ＮＷＢＬ０をＬレベルへ引き抜く。この動作により、書き込み用ビット線対ＷＢＬ０／ＮＷＢＬ０に、非選択のメモリセル１に保持されたＨレベルのデータと同じ電位関係、すなわち書き込み用ビット線対ＷＢＬ０／ＮＷＢＬ０のうち第１の書き込み用ビット線ＷＢＬ０にＨレベル、第２の書き込み用ビット線ＮＷＢＬ０にＬレベルのプリチャージ電位が再設定される。このとき、図５に示すように、第２の書き込み用ビット線ＮＷＢＬ０はグランド電位までプルダウンされないことが分かる。つまり、再設定されたプリチャージ電位のＨレベル及びＬレベルは論理値レベルで記述されるＶＤＤ電位及びグランド電位のみを言及しているわけでなく、相補の書き込み用ビット線対ＷＢＬ０／ＮＷＢＬ０の電位レベルが一方より高い場合をＨレベル、又は一方より低いレベルをＬレベルという設定でよいことは言うまでもない。この機能の有効性は、メモリセル１のＳＮＭ（スタティック・ノイズ・マージン）の向上、すなわちデータ破壊防止には、ビット線対のそれぞれの電位を保持しているデータに依存した関係に電位差をつけるだけで劇的に改善することから裏付けられている。
次に、書き込み用ワード線ＷＷＬ０が活性化されるが、そのタイミングは読み出し用ワード線ＲＷＬ０と同じタイミングにできる。これは、非選択のメモリセル１に書き戻す動作を主眼にしているのではなく、非選択のメモリセル１の保持データと同じ電位関係に書き込み用ビット線対ＷＢＬ０／ＮＷＢＬ０のプリチャージ電位を再設定するためである。つまり、書き込み用ビット線対ＷＢＬ０／ＮＷＢＬ０のＨレベル及びＬレベルが十分電源電位及びグランド電位にならなくてもよく、よって読み出し用ワード線ＲＷＬ０が活性化されてから十分の時間経過後に書き込み用ワード線ＷＷＬ０を活性化させる従来の発明ほどタイミングマージンを取る必要がないためである。一方で、非選択メモリセル１のＳＮＭ不足によるデータ破壊の防止には書き込み用ビット線対ＷＢＬ０／ＮＷＢＬ０にプリチャージ電位を再設定できてからの方がよいのは言うまでもなく、読み出し用ワード線ＲＷＬ０の活性化より少し遅いタイミングで、書き込み用ワード線ＷＷＬ０を活性化してもよいことは言うまでもない。また、これと同時に、選択されたメモリセル１に繋がる書き込み用ビット線対ＷＢＬ１／ＮＷＢＬ１は通常の書き込み動作と同様、入力データＤＩからライトバッファ６を通じてデータが転送され、所望のメモリセル１への書き込み動作が完了する。
次に、時刻ＴＢで読み出し動作を示すＲＥＡＤコマンドが入力されると、メモリセル１内のデータ読み出し回路１２に繋がる読み出し用ワード線ＲＷＬ０のみが活性化される。読み出し用ワード線ＲＷＬ０の活性化によって、読み出し用ビット線ＲＢＬＬ０及びＲＢＬＬ１には読み出しデータが転送される。次にローカルアンプ回路４内のデータ増幅器２がロウデコーダ９からの読み出し制御信号ＳＥ０が活性化していることを受けて、読み出し用ビット線ＲＢＬＬ０のデータを出力データ線ＧＲＢＬ０に転送し出力バッファ７によってデータ出力ＤＯにデータＤＯ１が出力される。同時に、読み出し用ビット線ＲＢＬＬ１は非選択状態のため出力データ線ＧＲＢＬ１に読み出されることはない。また、本動作は読み出し動作のため、プリチャージ電位再設定制御信号ＣＡ０／ＣＡ１が活性化されることもない。
以上のように、書き込み動作中に非選択メモリセル１で保持しているデータを読み出して、そのデータに対応した電位関係に書き込み用ビット線対ＷＢＬ／ＮＷＢＬのプリチャージ電位を再設定することで、メモリセル１のＳＮＭを飛躍的に向上させ、データ破壊を防ぐことができる。また、読み出したデータを書き戻すライトバック動作と比較しても、プリチャージ電位を再設定するだけなので読み出し用ワード線ＲＷＬの活性化と書き込み用ワード線ＷＷＬの活性化とのタイミング間隔を十分取る必要がないため書き込み動作を遅延させることなく実現できる。またメモリセル１とメモリセル１との境界領域に配置したローカルアンプ回路４内に本回路ブロックを配置し読み出し動作時に使うデータ増幅器２を使うことで、従来の一度周辺回路まで読み出してライトバックする動作と比較しても、高速にかつ小面積でプリチャージ電位再設定動作を実現できる。
なお、本発明では書き込み動作時に仕様上十分な書き込み時間がある場合には、プリチャージ電位再設定動作が書き込み用ビット線対ＷＢＬ／ＮＷＢＬへのデータ再書き込み動作、すなわち書き込み用ビット線対ＷＢＬ／ＮＷＢＬの電位レベルが一方はＶＤＤ電位、他方がグランド電位になるライトバック動作に等しくなることは言うまでもない。また、第２のプリチャージ電位再設定回路１５のＮチャネルトランジスタ３６のゲート電極の制御に一方の書き込み用ビット線ＷＢＬを使用する技術によって、読み出された論理値データをデコードする、すなわち論理ゲートを付加する必要がないため、特に素子数の増加が面積オーバーヘッドの原因になるローカルアンプ回路４内等に配置することは、面積削減効果として有効である。
また、ここでは本発明を分かりやすくするためにメモリセル１はデータ保持回路１１とデータ読み出し回路１２との合計８個のトランジスタで構成されているが、違う構成のメモリセル、例えばデータ保持回路１１しかない従来の６トランジスタで構成されたメモリセルに使用してもプリチャージ電位再設定機能として有効であることは言うまでもない。あわせてデータ増幅器２で使われているシングルエンドアンプに代えて差動アンプを使ってもよいことは言うまでもない。
また、第１のプリチャージ電位再設定回路１４内のＮチャネルトランジスタ３４のサイズ、例えばチャネル長が、第２のプリチャージ電位再設定回路１５内のＮチャネルトランジスタ３６のサイズ、例えばチャネル長より大きいことを特徴とする。すなわち、第１のプリチャージ電位再設定回路１４のトランジスタ能力が、第２のプリチャージ電位再設定回路１５のトランジスタ能力より大きいことを特徴とする。
このように、一方のプルダウントランジスタ３４のトランジスタサイズが、他方のプルダウントランジスタ３６のトランジスタサイズより大きい、つまり直接読み出しデータの信号によって活性化される第１のプリチャージ電位再設定回路１４のトランジスタ能力を大きくすることで、データ増幅器２のデータがＨデータ（ＶＤＤ電位又は電源電位）の場合に、書き込み用ビット線対ＷＢＬ／ＮＷＢＬのプリチャージ電位がＨレベル（ＶＤＤ電位）のためプリチャージ電位再設定制御信号ＣＡが活性化されると、第２の書き込み用ビット線ＮＷＢＬをＬレベルに引き抜く以前に第１の書き込み用ビット線ＷＢＬをＬレベルに引き抜くことができる。これによって、第２のプリチャージ電位再設定回路１５内のゲート電極が第１の書き込み用ビット線ＷＢＬに繋がるＮチャネルトランジスタ３６を非活性状態にすることができ、誤ったプリチャージ電位を再設定することはない。
なお、第１のプリチャージ電位再設定回路１４のトランジスタ能力を第２のプリチャージ電位再設定回路１５より大きくすることとしたが、第２のプリチャージ電位再設定回路１５のトランジスタサイズを十分小さくする、例えばチャネル長を小さく、もしくはチャネル幅を太くすることでも、所定時間内にプリチャージ電位を再設定できる能力があれば十分であることは言うまでもない。
また、図３に示したように、第１及び第２のプリチャージ電位再設定回路１４，１５内のＮチャネルプルダウントランジスタ３４，３６と書き込み用ビット線対ＷＢＬ／ＮＷＢＬとの間に直列に接続されたＮチャネルトランジスタ３５，３７とを備え、Ｎチャネルトランジスタ３５，３７のゲート電極は書き込み用制御回路の出力信号、すなわちプリチャージ電位再設定制御信号ＣＡに接続されていることを特徴とする。これによって、第２の書き込み用ビット線ＮＷＢＬをプリチャージするたびに、当該第２の書き込み用ビット線ＮＷＢＬが勝手にプルダウン動作する誤動作を防ぐことができる。
なお、第１及び第２のプリチャージ電位再設定回路１４，１５にはプリチャージ電位再設定制御信号ＣＡで制御するＮチャネルトランジスタ３５，３７を備えているが、それぞれのＮチャネルトランジスタ３５，３７のゲート電極をプリチャージ電位再設定制御信号ＣＡの論理を加味した制御信号に変えることで、直列に２段ならんだＮチャネルトランジスタを１段にすることができるのは言うまでもない。又は、書き込み用ビット線対ＷＢＬ／ＮＷＢＬをＨレベル（ＶＤＤ電位又は電源電位）のプリチャージではなく、Ｌレベル（グランド電位又はＶＳＳ電位）のプリチャージとして、非選択メモリセル１に繋がる書き込み用ビット線対ＷＢＬ／ＮＷＢＬのみプリチャージ電位再設定制御信号ＣＡの活性化後にＨレベルへプリチャージする書き込み用ビット線対ＷＢＬ／ＮＷＢＬのプリチャージデコード方式でも直列に２段ならんだＮチャネルトランジスタを１段にすることができるのは言うまでもない。なお、書き込み用ビット線対ＷＢＬ／ＮＷＢＬのプリチャージ電位がＨレベルの場合に言及しているため、第１及び第２のプリチャージ電位再設定回路１４，１５はＮチャネルトランジスタ３４〜３７で構成されているが、書き込み用ビット線対ＷＢＬ／ＮＷＢＬのプリチャージ電位がＬレベル（グランド電位又はＶＳＳ電位）の場合にはＰチャネルトランジスタで構成すればよいことは言うまでもない。
また、書き込み用制御回路の出力信号すなわちプリチャージ電位再設定制御信号ＣＡはメモリセル１で配置された読み出し用ワード線ＲＷＬ及び書き込み用ワード線ＷＷＬと同じ方向に配置されていることを特徴とする。これによって、特にローカルアンプ回路４を持つ場合は、ビット線方向に制御信号を配置するより効率的に配置できるため面積オーバーヘッドの削減として有効である。
また、第１及び第２のプリチャージ電位再設定回路１４，１５内の直列に接続されたＮチャネルトランジスタ３５，３７とＮチャネルプルダウントランジスタ３４，３６とのトランジスタサイズが同じであることを特徴とする。これによって、プルダウン能力を一定にできるためトランジスタばらつき等の影響を受けにくいメリットがある。
また、第１及び第２のプリチャージ電位再設定回路１４，１５のＮチャネルプルダウントランジスタ３４，３６のトランジスタサイズ、すなわちトランジスタ能力は、書き込み用ビット線対ＷＢＬ／ＮＷＢＬに繋がったライトバッファ６のバッファサイズより小さいことを特徴とする。書き込み用ビット線対ＷＢＬ／ＮＷＢＬのプリチャージを再設定する能力があればよい第１及び第２のプリチャージ電位再設定回路１４，１５のトランジスタ能力を十分小さくすることで、ローカルアンプ回路４内の面積オーバーヘッドを小さくすることができる。
また、書き込み用ビット線対ＷＢＬ／ＮＷＢＬに２つのＰチャネルトランジスタ４１，４２からなる図４のキーパー回路５を備えることを特徴とする。これによって、プルダウン機能しかない第１及び第２のプリチャージ電位再設定回路１４，１５で誤動作、すなわちＨデータ（ＶＤＤ電位又は電源電位）がＬデータへ変化した場合に、一方のプルアップＰチャネルトランジスタ４１又は４２でＨデータへプルアップできる。また、ライトバッファ６がＮチャネルトランジスタのみで構成されている、すなわちプルダウン機能しかない場合は、ライト動作を補助する機能としても併用できるため、動作の安定性と面積オーバーヘッドの削減を実現できる。
また、プルダウントランジスタ３４，３６及びＮチャネルトランジスタ３５，３７を含む制御回路、すなわち第１及び第２のプリチャージ電位再設定回路１４，１５が、データ増幅器２と同じ領域に配置され、かつ当該領域はメモリアレイ内に１つ以上存在する、メモリセル１とメモリセル１との間の境界領域であることを特徴とする。すなわち、ローカルアンプ回路４内のように、メモリセルアレイとメモリセルアレイとの境界に配置することで、本発明の対象となる非選択メモリセル１からの物理距離が周辺回路に配置されたライトバック回路と比較して短くなり、より高速にプリチャージ電位再設定動作を書き込み用ビット線対ＷＢＬ／ＮＷＢＬに実現できる。なお、ローカルアンプ回路４がＩ／Ｆ回路８にしか配置していない場合にも本発明はライトバック動作に比べて有効であることは言うまでもない。
また、ロウデコーダ９からの書き込み用制御回路の出力信号は、書き込み動作をマスクされた書き込み用ビット線対ＷＢＬ／ＮＷＢＬを示すアドレス信号を活性化することを特徴とする。すなわち、図５で示す書き込み用ビット線対ＷＢＬ１／ＮＷＢＬ１に繋がった選択メモリセル１へのライト動作にマスク機能が付加された場合、すなわち選択的に書き込みをマスクする場合に、対象アドレス、つまりプリチャージ電位再設定制御信号ＣＡ１が活性化されて書き込み用ビット線対ＷＢＬ１／ＮＷＢＬ１のプリチャージを再設定する機能を有する。これによって、書き込み時にマスクされたことによって非選択となったメモリセル１のＳＮＭの向上を実現することができる。
《実施形態１の第１変形例》
本発明の実施形態１の第１変形例は、基本的な形態及び効果が実施形態１と同じである。以下、実施形態１の第１変形例に関して図６の回路図を用いながら説明する。図６で示す半導体記憶装置は、図３で示す回路図に対して、Ｎチャネルトランジスタ３５，３７を削除し、Ｎチャンネルプルダウントランジスタ３４，３６の各々のソース電位をＶＳＳ電位（又は接地電位）から信号線ＮＣＡに変更した回路である。つまり、第１及び第２のプリチャージ電位再設定回路１４，１５がそれぞれ１段のＮチャネルトランジスタ３４，３６で構成される。なお、図６でも、図３と同様に信号線及び信号における末尾の「０」又は「１」を省略している。
本発明の実施形態１の第１変形例は、基本的な形態及び効果が実施形態１と同じである。以下、実施形態１の第１変形例に関して図６の回路図を用いながら説明する。図６で示す半導体記憶装置は、図３で示す回路図に対して、Ｎチャネルトランジスタ３５，３７を削除し、Ｎチャンネルプルダウントランジスタ３４，３６の各々のソース電位をＶＳＳ電位（又は接地電位）から信号線ＮＣＡに変更した回路である。つまり、第１及び第２のプリチャージ電位再設定回路１４，１５がそれぞれ１段のＮチャネルトランジスタ３４，３６で構成される。なお、図６でも、図３と同様に信号線及び信号における末尾の「０」又は「１」を省略している。
以上の構成を備えた半導体記憶装置の書き込み動作時の選択動作に関して、図７のタイミングチャートは、図５のタイミングチャート中のプリチャージ電位再設定制御信号ＣＡの論理値が反転して信号ＮＣＡになったものである。
以上のように、Ｎチャネルトランジスタ３５，３７を削除し、Ｎチャンネルプルダウントランジスタ３４，３６のソース電位をＶＳＳ電位（又は接地電位）から信号線ＮＣＡに変更することで、上記実施形態１の効果に加えて、ローカルアンプ回路４内のトランジスタ数を削減できることで面積削減に有効である。
また、信号線ＮＣＡの制御回路をロウデコーダ９内に配置することで、もともとローカルアンプ回路４に対応したデッドスペースとなるロウデコーダ９内の領域を有効利用できるため、面積の大きなオーバーヘッドなしに容易に回路動作を実現できて有効である。
なお、信号ＮＣＡの制御回路はロウデコーダ９内に配置するとしているが、Ｉ／Ｆ回路８内に配置してもよいことは言うまでもない。
《実施形態１の第２変形例》
本発明の実施形態１の第２変形例は、基本的な形態及び効果が実施形態１と同じである。以下、実施形態１の第２変形例に関して図８のブロック図を用いながら説明する。図８で示す半導体記憶装置は、図１で示す半導体記憶装置のライトバッファ６がライトバック機能付ライトバッファ６ａに置き換えられ、出力バッファ７からデータ出力信号ＤＯに相当するライトバックデータＷＢがライトバッファ６ａに入力される構成となっている。なお、図８でも、図２〜４及び図６と同様に信号線及び信号における末尾の「０」又は「１」を省略している。
本発明の実施形態１の第２変形例は、基本的な形態及び効果が実施形態１と同じである。以下、実施形態１の第２変形例に関して図８のブロック図を用いながら説明する。図８で示す半導体記憶装置は、図１で示す半導体記憶装置のライトバッファ６がライトバック機能付ライトバッファ６ａに置き換えられ、出力バッファ７からデータ出力信号ＤＯに相当するライトバックデータＷＢがライトバッファ６ａに入力される構成となっている。なお、図８でも、図２〜４及び図６と同様に信号線及び信号における末尾の「０」又は「１」を省略している。
以上の構成を備えた半導体記憶装置の書き込み動作時の、主として非選択メモリセル１の制御動作に関して、図９を用いて説明する。まず、時刻ＴＡでＷＲＩＴＥコマンドが入力されると、読み出し用ワード線ＲＷＬ０が活性化され、非選択メモリセル１の保持データが読み出され、そのデータに対応した電位関係に書き込み用ビット線対ＷＢＬ０／ＮＷＢＬ０のプリチャージ電位が再設定される。この動作は、図３にて説明したものと同様である。
次に、書き込み用ワード線ＷＷＬ０が活性化されると、データ増幅器２は読み出し制御信号ＳＥ０が活性化されているため出力データ線ＧＲＢＬ０に非選択メモリセル１のデータを転送する。この信号を出力バッファ７で増幅したライトバックデータＷＢを使ってライトバッファ６ａによりデータを書き込む、すなわちライトバック動作が実施される。また、これと同時に、選択されたメモリセル１に繋がる書き込み用ビット線対ＷＢＬ１／ＮＷＢＬ１は通常の書き込み動作と同様、入力データＤＩからライトバッファ６ａを通じてデータが転送され、所望のメモリセル１への書き込み動作が完了する。
以上のように、書き込み動作中に非選択メモリセル１で保持しているデータを読み出して、そのデータに対応した電位関係に書き込み用ビット線対ＷＢＬ／ＮＷＢＬのプリチャージ電位を再設定し、その後ライトバッファ６ａを使ってデータをライトバックすることで、メモリセル１のＳＮＭを飛躍的に向上させ、データ破壊を防ぐことができる。また、読み出したデータを書き戻すライトバック動作しか持たない半導体記憶装置と比較しても、選択ワード線が活性化された直後にプリチャージ電位を再設定することで、ワード線活性化直後のＳＮＭ不良を改善できるとともに、その後ライトバックすることで確実にデータリストアを実現できるため、ＳＮＭの向上には有効である。
なお、プリチャージ電位再設定回路３内のＮチャネルプルダウントランジスタ３４，３６のサイズは、ライトバッファ６ａ内のＮチャネルトランジスタのサイズより小さい、すなわちトランジスタ能力が小さいことを特徴とする。このように、ライトバッファ６ａ内のＮチャネルトランジスタのサイズよりプリチャージ電位再設定回路３内のＮチャネルプルダウントランジスタ３４，３６のサイズを小さくすることで、選択メモリセル１に場所として近い、すなわち配線負荷が軽く見えるプリチャージ電位再設定回路３内のＮチャネルプルダウントランジスタ３４，３６によるドライブ能力を抑え、以てデータリストアの誤動作を防ぐとともに、ローカルアンプ回路４を小さくできるため省面積化に有効である。
また、プリチャージ電位再設定回路３内のＮチャネルプルダウントランジスタ３４，３６の一方が活性化した後にライトバッファ６ａ内のＮチャネルトランジスタを活性化する、すなわちドライブ能力の小さなドライバで一定の電位レベルまで書き戻した後、ドライブ能力の大きなドライバで一気に書き戻すことで、データリストア動作の誤動作やピーク電流を抑制することができる。
《実施形態２》
本発明の実施形態２の半導体記憶装置を、図１０のブロック図を用いながら説明する。図１０に示す半導体記憶装置は、図１で示すブロック図に対して、書き込み用ビット線対ＷＢＬ０／ＮＷＢＬ０及びＷＢＬ１／ＮＷＢＬ１に、ＮチャネルトランスファーゲートＮ０，Ｎ１，Ｎ２，Ｎ３，Ｎ４，Ｎ５，Ｎ６，Ｎ７，Ｎ８，Ｎ９，Ｎ１０，Ｎ１１，Ｎ１２，Ｎ１３，Ｎ１４及びＮ１５が付加され、書き込み制御用選択信号ＳＥＬ０，ＳＥＬ１，ＳＥＬ２，ＳＥＬ３，ＳＥＬ４，ＳＥＬ５，ＳＥＬ６及びＳＥＬ７でスイッチ動作を制御する機能を備える。
本発明の実施形態２の半導体記憶装置を、図１０のブロック図を用いながら説明する。図１０に示す半導体記憶装置は、図１で示すブロック図に対して、書き込み用ビット線対ＷＢＬ０／ＮＷＢＬ０及びＷＢＬ１／ＮＷＢＬ１に、ＮチャネルトランスファーゲートＮ０，Ｎ１，Ｎ２，Ｎ３，Ｎ４，Ｎ５，Ｎ６，Ｎ７，Ｎ８，Ｎ９，Ｎ１０，Ｎ１１，Ｎ１２，Ｎ１３，Ｎ１４及びＮ１５が付加され、書き込み制御用選択信号ＳＥＬ０，ＳＥＬ１，ＳＥＬ２，ＳＥＬ３，ＳＥＬ４，ＳＥＬ５，ＳＥＬ６及びＳＥＬ７でスイッチ動作を制御する機能を備える。
以上の構成を備えた半導体記憶装置の書き込み動作時の選択動作に関して、図１１のタイミングチャートを使いながら説明する。なお、時刻ＴＡから時刻ＴＢまでのクロック信号ＣＬＫの１サイクルの間に書き込み動作が完了するものとする。
時刻ＴＡでＷＲＩＴＥコマンドの入力により書き込み動作が開始され、選択されたアドレスに対応する書き込み用ワード線ＷＷＬ１及び読み出し用ワード線ＲＷＬ１が活性化される。また、書き込まれるメモリセル１はセル＃５であるためにセル＃１が非選択メモリセルとなり、本発明の実施形態１のプリチャージ電位再設定動作が行われる。このとき、ＮチャネルトランスファーゲートＮ０〜Ｎ７に繋がる選択信号ＳＥＬ０〜ＳＥＬ３は、非選択となった書き込み用ビット線対ＷＢＬ０／ＮＷＢＬ０と同じアドレスでかつ選択されたメモリセル１を含むメモリセルアレイの境界領域にある出力信号のみ活性化する、すなわち書き込み制御用選択信号ＳＥＬ１のみが活性化のままで、他の書き込み制御用選択信号ＳＥＬ０，ＳＥＬ２，ＳＥＬ３は非活性状態になる。また選択されたセル＃５に繋がる書き込み用ビット線対ＷＢＬ１／ＮＷＢＬ１は入力データをセル＃５に転送する必要があるために、書き込み用ビット線対ＷＢＬ１／ＮＷＢＬ１に繋がる全てのＮチャネルトランスファーゲートＮ８〜Ｎ１５を制御する書き込み制御用選択信号ＳＥＬ４，ＳＥＬ５，ＳＥＬ６及びＳＥＬ７は活性化状態を維持し、書き込み動作が行われる。
以上のように、書き込み制御用選択信号ＳＥＬ０〜ＳＥＬ３のうちＳＥＬ１のみが活性化されることによってセル＃１に繋がる書き込み用ビット線対ＷＢＬ０／ＮＷＢＬ０の配線負荷が通常の場合と比べて小さくできるため、メモリセル１のデータ保持性能を阻害する外部からの負荷ノイズを軽減することができ、メモリセル１のＳＮＭ向上には有効である。また、書き込み用ビット線対ＷＢＬ０／ＮＷＢＬ０の配線負荷が小さいことは、プリチャージ電位再設定動作に使われる第１及び第２のプリチャージ電位再設定回路１４，１５のトランジスタ能力を抑制しても高速にプリチャージ電位再設定動作を実現できるため、高速かつ小面積な半導体記憶装置を実現することができる。
なお、書き込み用ビット線対ＷＢＬ０／ＮＷＢＬ０に繋がるＮチャネルトランスファーゲートＮ２及びＮ３のみの活性化を維持する制御の一例を示したが、例えば、ＮチャネルトランスファーゲートＮ４及びＮ５も活性化を維持する、すなわち前例より配線負荷が若干増えるが配線制御の複雑性を削減することで回路面積を削減する手段でもよいことは言うまでもない。
また、書き込み用ビット線対ＷＢＬ１／ＮＷＢＬ１に配置されたＮチャネルトランスファーゲートＮ８〜Ｎ１５は活性化状態を維持する制御をしているが、書き込み用ビット線対ＷＢＬ０／ＮＷＢ０に繋がるＮチャネルトランスファーゲートＮ０〜Ｎ７と同じ制御にして、書き込み動作をローカルアンプ回路４に配置されたライトバッファもしくは第１及び第２のプリチャージ電位再設定回路１４，１５を使って書き込む機能を備えることで、書き込み動作時の配線負荷を軽減でき、かつＩ／Ｆ回路８からの書き込み動作時に負荷となるＮチャネルトランスファーゲートＮ０〜Ｎ１５の影響を削減できるために高速書き込み動作を実現できることは言うまでもない。特に、第１及び第２のプリチャージ電位再設定回路１４，１５をライトバッファとして併用する制御を持つことは、Ｉ／Ｆ回路８内のライトバッファ６を削減できるので面積削減に有効である。
なお、本実施形態と上記実施形態１又はその変形例とを組み合わせることで、より一層の効果を期待できることは言うまでもない。
本発明に係る半導体記憶装置は、特に微細化されたメモリセルを安定的に動作させかつ高速動作を実現する技術を有し、多数かつ多種類の仕様のメモリを搭載するシステムＬＳＩ等に有用である。
１ メモリセル
２ データ増幅器
３ プリチャージ電位再設定回路
４ ローカルアンプ回路
５ キーパー回路
６ ライトバッファ
６ａ ライトバック機能付ライトバッファ
７ 出力バッファ
８ Ｉ／Ｆ回路
９ ロウデコーダ
１０ 制御回路
１１ データ保持回路
１２ データ読み出し回路
１３ データ転送制御回路
１４，１５ 第１及び第２のプリチャージ電位再設定回路
２ データ増幅器
３ プリチャージ電位再設定回路
４ ローカルアンプ回路
５ キーパー回路
６ ライトバッファ
６ａ ライトバック機能付ライトバッファ
７ 出力バッファ
８ Ｉ／Ｆ回路
９ ロウデコーダ
１０ 制御回路
１１ データ保持回路
１２ データ読み出し回路
１３ データ転送制御回路
１４，１５ 第１及び第２のプリチャージ電位再設定回路
Claims (17)
- 第１及び第２の回路要素によりデータを記憶するように構成されたデータ保持回路と、当該データ保持回路と読み出し用ビット線及び書き込み用ビット線対とを繋ぐように配置されたトランジスタを含む回路とで構成されたメモリセルと、
前記読み出し用ビット線に繋がったデータ増幅器と、
前記書き込み用ビット線対に各々繋がったプルダウントランジスタとを備え、
前記データ増幅器の出力が一方の前記プルダウントランジスタのゲート電極に接続されて、他方の前記プルダウントランジスタのゲート電極に前記書き込み用ビット線対の一方が接続されていることを特徴とする半導体記憶装置。 - 請求項１記載の半導体記憶装置において、
前記データ増幅器の出力が接続されるプルダウントランジスタのトランジスタサイズは、前記書き込み用ビット線対の一方に接続されているプルダウントランジスタのトランジスタサイズより大きいことを特徴とする半導体記憶装置。 - 請求項２記載の半導体記憶装置において、
前記それぞれのプルダウントランジスタと前記書き込み用ビット線対との間に直列に接続されたＮチャネルトランジスタを更に備え、
前記Ｎチャネルトランジスタのゲート電極は書き込み用制御回路の出力信号に接続されていることを特徴とする半導体記憶装置。 - 請求項２記載の半導体記憶装置において、
前記それぞれのプルダウントランジスタのソース線が電源線以外の信号線に接続されていることを特徴とする半導体記憶装置。 - 請求項４記載の半導体記憶装置において、
前記信号線は、ロウデコーダ内に配置された制御回路からの信号線であることを特徴とする半導体記憶装置。 - 請求項３記載の半導体記憶装置において、
前記書き込み用制御回路の出力信号は、前記メモリセルで配置された読み出し用及び書き込み用ワード線と同じ方向に配置されていることを特徴とする半導体記憶装置。 - 請求項３記載の半導体記憶装置において、
前記書き込み用制御回路の出力信号は、書き込み時に非選択となった書き込み用ビット線対と同じアドレスを選択する信号のみ活性化することを特徴とする半導体記憶装置。 - 請求項３記載の半導体記憶装置において、
前記直列に接続されたＮチャネルトランジスタとプルダウントランジスタとのトランジスタサイズが同じであることを特徴とする半導体記憶装置。 - 請求項２記載の半導体記憶装置において、
前記プルダウントランジスタのトランジスタサイズは、前記書き込み用ビット線対に繋がったライトバッファのバッファサイズより小さいことを特徴とする半導体記憶装置。 - 請求項２記載の半導体記憶装置において、
前記書き込み用ビット線対に２つのＰチャネルトランジスタが、ゲート電極は前記書き込み用ビット線対の一方に、ソースは電源電圧に、ドレインは前記書き込み用ビット線対の他方にそれぞれ繋がっていることを特徴とする半導体記憶装置。 - 請求項１記載の半導体記憶装置において、
入力データを前記書き込み用ビット線対に転送するライトバッファ機能と、前記データ増幅器の出力を前記書き込み用ビット線対に転送するライトバック機能とを有するライトバッファを更に備えたことを特徴とする半導体記憶装置。 - 請求項１１記載の半導体記憶装置において、
前記プルダウントランジスタのサイズは、前記ライトバッファを構成するＮチャンネルトランジスタのサイズより小さいことを特徴とする半導体記憶装置。 - 請求項１１記載の半導体記憶装置において、
前記ライトバック機能は、前記プルダウントランジスタの一方が活性化された後に活性化されることを特徴とする半導体記憶装置。 - 請求項３記載の半導体記憶装置において、
前記プルダウントランジスタ及び前記Ｎチャネルトランジスタを含む制御回路が、前記データ増幅器と同じ領域に配置され、かつ前記領域はメモリアレイ内に１つ以上存在するメモリアレイとメモリアレイとの間の境界領域であることを特徴とする半導体記憶装置。 - 請求項１４記載の半導体記憶装置において、
前記境界領域上で前記メモリアレイとメモリアレイを接続するように配置されたＮチャネルトランスファーゲートを更に備え、
前記Ｎチャネルトランスファゲートのゲート電極が前記書き込み用制御回路からの選択信号に接続されていることを特徴とする半導体記憶装置。 - 請求項１５記載の半導体記憶装置において、
前記Ｎチャネルトランスファーゲートに繋がる出力信号は、非選択となった書き込み用ビット線対と同じアドレスでかつ選択されたメモリセルを含む前記メモリセルアレイの境界領域にある出力信号のみ活性化することを特徴とする半導体記憶装置。 - 請求項３記載の半導体記憶装置において、
前記書き込み用制御回路の出力信号は、書き込み動作をマスクされた書き込み用ビット線対を示すアドレス信号を活性化することを特徴とする半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012536153A JP5763659B2 (ja) | 2010-10-01 | 2011-07-26 | 半導体記憶装置 |
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010223964 | 2010-10-01 | ||
| JP2010223964 | 2010-10-01 | ||
| JP2011003176 | 2011-01-11 | ||
| JP2011003176 | 2011-01-11 | ||
| PCT/JP2011/004216 WO2012042723A1 (ja) | 2010-10-01 | 2011-07-26 | 半導体記憶装置 |
| JP2012536153A JP5763659B2 (ja) | 2010-10-01 | 2011-07-26 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2012042723A1 JPWO2012042723A1 (ja) | 2014-02-03 |
| JP5763659B2 true JP5763659B2 (ja) | 2015-08-12 |
Family
ID=45892221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012536153A Expired - Fee Related JP5763659B2 (ja) | 2010-10-01 | 2011-07-26 | 半導体記憶装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8755217B2 (ja) |
| JP (1) | JP5763659B2 (ja) |
| CN (1) | CN102934169B (ja) |
| WO (1) | WO2012042723A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9053817B2 (en) * | 2013-03-15 | 2015-06-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Amplifier |
| US10607692B2 (en) * | 2017-06-29 | 2020-03-31 | SK Hynix Inc. | Serializer and memory device including the same |
| US11670349B2 (en) * | 2021-03-31 | 2023-06-06 | Changxin Memory Technologies, Inc. | Memory circuit, memory precharge control method and device |
| CN117476067A (zh) * | 2023-11-01 | 2024-01-30 | 合芯科技(苏州)有限公司 | 下拉电路、存储电路、存储器、数据写入方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004071106A (ja) * | 2002-08-08 | 2004-03-04 | Renesas Technology Corp | 半導体記憶装置 |
| JP2005275382A (ja) * | 2004-02-25 | 2005-10-06 | Hitachi Displays Ltd | 表示装置 |
| JP2007004888A (ja) * | 2005-06-23 | 2007-01-11 | Toshiba Corp | 半導体記憶装置及びその制御方法 |
| WO2008032549A1 (fr) * | 2006-09-13 | 2008-03-20 | Nec Corporation | Dispositif de stockage semiconducteur |
| JP2008198242A (ja) * | 2007-02-08 | 2008-08-28 | Toshiba Corp | 半導体記憶装置 |
| JP2009163787A (ja) * | 2007-12-28 | 2009-07-23 | Toshiba Corp | 半導体記憶装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7969400B2 (en) | 2004-02-25 | 2011-06-28 | Hitachi Displays, Ltd. | Liquid crystal display device with decreased power consumption |
| US20090161410A1 (en) * | 2007-12-21 | 2009-06-25 | Texas Instruments Inc. | Seven transistor sram cell |
| US8654575B2 (en) * | 2010-07-16 | 2014-02-18 | Texas Instruments Incorporated | Disturb-free static random access memory cell |
-
2011
- 2011-07-26 CN CN201180021805.9A patent/CN102934169B/zh not_active Expired - Fee Related
- 2011-07-26 WO PCT/JP2011/004216 patent/WO2012042723A1/ja active Application Filing
- 2011-07-26 JP JP2012536153A patent/JP5763659B2/ja not_active Expired - Fee Related
-
2012
- 2012-10-19 US US13/656,320 patent/US8755217B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004071106A (ja) * | 2002-08-08 | 2004-03-04 | Renesas Technology Corp | 半導体記憶装置 |
| JP2005275382A (ja) * | 2004-02-25 | 2005-10-06 | Hitachi Displays Ltd | 表示装置 |
| JP2007004888A (ja) * | 2005-06-23 | 2007-01-11 | Toshiba Corp | 半導体記憶装置及びその制御方法 |
| WO2008032549A1 (fr) * | 2006-09-13 | 2008-03-20 | Nec Corporation | Dispositif de stockage semiconducteur |
| JP2008198242A (ja) * | 2007-02-08 | 2008-08-28 | Toshiba Corp | 半導体記憶装置 |
| JP2009163787A (ja) * | 2007-12-28 | 2009-07-23 | Toshiba Corp | 半導体記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130044551A1 (en) | 2013-02-21 |
| US8755217B2 (en) | 2014-06-17 |
| CN102934169B (zh) | 2015-09-30 |
| JPWO2012042723A1 (ja) | 2014-02-03 |
| CN102934169A (zh) | 2013-02-13 |
| WO2012042723A1 (ja) | 2012-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9214222B2 (en) | Semiconductor device having timing control for read-write memory access operations | |
| JP4285511B2 (ja) | 半導体メモリデバイス | |
| US7259986B2 (en) | Circuits and methods for providing low voltage, high performance register files | |
| EP3054452A1 (en) | Methods and apparatus for reducing power consumption in memory circuitry by controlling precharge duration | |
| US8000130B2 (en) | Semiconductor memory device with sense circuit connected to sense node coupled to bit line | |
| JP4005535B2 (ja) | 半導体記憶装置 | |
| JP2009505315A (ja) | 独立の読み書き回路を有するｓｒａｍセル | |
| JP5798120B2 (ja) | 半導体記憶装置 | |
| US7345936B2 (en) | Data storage circuit | |
| JPH10208484A (ja) | 半導体記憶装置のデータ読出回路及び半導体記憶装置 | |
| WO2015001722A1 (ja) | 半導体記憶装置 | |
| US7535753B2 (en) | Semiconductor memory device | |
| US6339541B1 (en) | Architecture for high speed memory circuit having a relatively large number of internal data lines | |
| WO2006073060A1 (ja) | 半導体記憶装置 | |
| JP5763659B2 (ja) | 半導体記憶装置 | |
| JP2009070474A (ja) | 半導体集積回路 | |
| JP4954954B2 (ja) | 半導体記憶装置 | |
| US20110305073A1 (en) | Semiconductor memory device | |
| US8437204B2 (en) | Memory array with corresponding row and column control signals | |
| US7345927B2 (en) | Semiconductor integrated circuit device | |
| TWI484499B (zh) | 靜態隨機存取記憶體 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140509 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150317 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20150414 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150420 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150602 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150611 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5763659 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |