KR20010060878A - 덮개 봉지형 반도체 칩 패키지 제조 방법 - Google Patents

덮개 봉지형 반도체 칩 패키지 제조 방법 Download PDF

Info

Publication number
KR20010060878A
KR20010060878A KR1019990063336A KR19990063336A KR20010060878A KR 20010060878 A KR20010060878 A KR 20010060878A KR 1019990063336 A KR1019990063336 A KR 1019990063336A KR 19990063336 A KR19990063336 A KR 19990063336A KR 20010060878 A KR20010060878 A KR 20010060878A
Authority
KR
South Korea
Prior art keywords
cover
semiconductor chip
lid
chip package
interface material
Prior art date
Application number
KR1019990063336A
Other languages
English (en)
Inventor
권흥규
한찬민
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990063336A priority Critical patent/KR20010060878A/ko
Publication of KR20010060878A publication Critical patent/KR20010060878A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 인쇄회로기판에 플립 칩 본딩(flip chip bonding) 기술로 반도체 칩이 실장되며 덮개에 의해 외부로부터 봉지되는 덮개 봉지형 반도체 칩 패키지 제조 방법에 관한 것으로서, 성형 가공으로 미리 "ㄷ"자 형상의 덮개를 준비하는 단계와, 상기 덮개의 내측면과 반도체 칩의 밑면이 열 인터페이스 물질로 부착되도록 함과 동시에 반도체 칩이 실장된 인쇄회로기판에 상기 덮개를 부착하는 단계를 포함하는 것을 특징으로 한다. 이에 따르면, 금속 재질의 덮개에 형성되는 캐버티의 깊이에 대한 공차를 감소시켜 열 인터페이스 물질의 형성이 보다 정확하게 이루어질 수 있다. 따라서, 냉각 효과가 상승되어 보다 안정적인 반도체 칩 패키지의 구현이 가능하다.

Description

덮개 봉지형 반도체 칩 패키지 제조 방법{Manufacturing method for Semiconductor chip package having lid}
본 발명은 반도체 칩 패키지에 관한 것으로서, 더욱 상세하게는 인쇄회로기판에 플립 칩 본딩(flip chip bonding) 기술로 반도체 칩이 실장되며 덮개에 의해 외부로부터 봉지되는 덮개 봉지형 반도체 칩 패키지 제조 방법에 관한 것이다.
플립 칩 본딩 기술로 만들어지는 제품 중에서 고주파수, 고전력 반도체 제품의 경우, 제품 자제에서 발생하는 열을 효과적으로 외부로 방출시키기 위한 패키지 냉각 기술이 중요한 기술중의 하나로 대두되고 있다. 제품의 동작 중에 발생하는 열을 효과적으로 방출시키지 못할 경우에는 제품의 특성, 그 중에서도 특히 속도 저하 및 수명 단축 등의 문제점이 발생한다.
패키지 열 특성에 중요한 영향을 미치는 요인들로는 덮개(lid)의 열전도도, 덮개와 반도체 칩 뒷면 사이의 빈 공간을 채워주는 열 인터페이스 물질의 열전도도, 내부 보이드(void), 접합계면의 접합안정성, 열 인터페이스 물질의 두께 등이 있다. 이중에서도 효과적으로 열방출 능력을 향상시킬 수 있는 방안중의 하나가 열 인터페이스 물질의 두께를 줄이는 방안이다.
도 1은 종래 기술에 따른 덮개 봉지형 반도체 칩 패키지를 나타낸 단면도이고, 도 2a, 도 2b, 도 2c는 도 1의 덮개를 나타낸 평면도와 저면도 및 측면도이다.
도 1내지 도 2c를 참조하면, 종래 기술에 따른 반도체 칩 패키지(100)는 인쇄회로기판(PCB; Printed Circuit Board; 121)에 반도체 칩들(111,112,113)이 플립칩 본딩 기술에 의해 실장되어 있으며 금속재질의 덮개(123)에 의해 봉지되는 구조로서, 가운데 위치한 반도체 칩(111)의 뒷면에 열 인터페이스 물질(Thermo Interface Material)이 형성되어 덮개(123)의 내측면에 접합되어 있다.
여기서, 덮개(123)는 일정한 두께의 금속 재질의 평평한 판형 부재를 사각형의 형태로 절단하고, 이 사각형보다 작은 크기로 일정한 깊이만큼 밀링(milling) 가공하여 캐버티(cavity)를 형성한 것이다.
이와 같은 덮개 봉지형 반도체 칩 패키지에 있어서 냉각 효과의 증대를 목적으로 열 인터페이스 물질의 두께를 줄이기 위한 하나의 중요한 공정 요소로서 작용할 수 있는 것은 덮개 깊이의 제어에 있다. 그러나, 이와 같은 경우 일정 깊이의 캐버티를 형성하기 위한 가공 방법으로 밀링(milling) 방법을 적용하기 때문에 통상 30~50㎛의 공차를 갖는다. 따라서, 열 인터페이스 물질의 깊이 제어에 어려움이 있다. 그리고, 이를 실제로 생산할 경우 원자재 수입검사 등의 어려움도 있다.
본 발명의 목적은 덮개 깊이의 열 인터페이스 물질의 깊이 제어가 보다 정확하게 이루어질 수 있도록 하는 덮개 봉지형 반도체 칩 패키지 제조 방법을 제공하는 데에 있다.
도 1은 종래 기술에 따른 덮개 봉지형 반도체 칩 패키지를 나타낸 단면도,
도 2a, 도 2b, 도 2c는 도 1의 덮개를 나타낸 평면도와 저면도 및 측면도,
도 3은 본 발명에 따른 덮개 봉지형 반도체 칩 패키지를 나타낸 단면도,
도 4a, 도 4b, 도 4c는 도 3의 덮개를 나타낸 평면도와 저면도 및 측면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10; 반도체 칩 패키지
11,12,13; 반도체 칩
15,16,17; 솔더 범프(solder bump)
19; 봉지재
21; 인쇄회로기판
23; 덮개(lid)
25; 접착제
27; 열 인터페이스 물질(Thermo Interface Material)
29; 외부접속단자
이와 같은 목적을 달성하기 위한 본 발명에 따른 덮개 봉지형 반도체 칩 패키지 제조 방법은 성형 가공으로 미리 "ㄷ"자 형상의 덮개를 준비하는 단계와, 상기 덮개의 내측면과 반도체 칩의 밑면이 열 인터페이스 물질로 부착되도록 함과 동시에 반도체 칩이 실장된 인쇄회로기판에 상기 덮개를 부착하는 단계를 포함하는 것을 특징으로 한다.
이하 첨부 도면을 참조하여 본 발명에 따른 덮개 봉지형 반도체 칩 패키지 제조 방법을 보다 상세하게 설명하고자 한다.
도 3은 본 발명에 따른 덮개 봉지형 반도체 칩 패키지를 나타낸 단면도이고, 도 4a, 도 4b, 도 4c는 도 3의 덮개를 나타낸 평면도와 저면도 및 측면도이다.
도 3 내지 도 4c를 참조하면, 먼저 금속 재질의 덮개 제작 단계에서 "ㄷ"자 형상을 갖게 성형 제작된 덮개(23)를 준비한다. "ㄷ"자 형의 덮개(23)를 원자재 제작단계부터 적용함으로써 밀링 공정이 필요치 않아 덮개 깊이의 가공 공차를 감소시킬 수 있다. 여기서, 덮개(23)의 재질은 알루미늄(Al), 구리(Cu), 텅스텐구리(CuW), 알루미늄 실리콘 카바이드(AlSiC) 등의 일반적으로 적용되는 열 전달 특성을 갖는 히트 스프레더(heat spreader)의 재질이 사용될 수 있다. 그리고, 덮개(23) 표면에 산화방지 등의 목적을 위해서 산화피막, 니켈(Ni), 금(Au), 은(Ag) 등으로 표면처리를 할 수 있다.
인쇄회로기판(21)에 복수의 반도체 칩(11,12,13)을 플립 칩 본딩 기술을 이용하여 범프(115,116,117)로 접합시켜 부착한 후에 반도체 칩(11,12,13)과 인쇄회로기판(21)의 사이 공간을 봉지재(19)로 충전한 상태에서 미리 준비된 덮개(21)를 부착한다. 이때, 가운데 위치한 반도체 칩(11)의 뒷면에 열 인터페이스 물질(27)을 개재시킨다.
이상과 같은 본 발명에 따른 덮개 봉지형 반도체 칩 패키지 제조 방법은 덮개에 형성된 캐버티가 밀링 가공이 아닌 성형 가공으로 제작되기 때문에 공차가 작다. 결국, 열 인터페이스 물질의 두께를 10㎛ 이내로 공차 관리를 할 수 있어서, 열 인터페이스 물질의 두께 제어가 정확하게 이루어질 수 있다. 따라서, 보다 얇은 두께의 열 인터페이스 물질의 형성을 가능하게 한다.
이상과 같은 본 발명에 의한 덮개 봉지형 반도체 칩 패키지 제조 방법에 따르면, 금속 재질의 덮개에 형성되는 캐버티의 깊이에 대한 공차를 감소시켜 열 인터페이스 물질의 형성이 보다 정확하게 이루어질 수 있다. 따라서, 냉각 효과가 상승되어 보다 안정적인 반도체 칩 패키지의 구현이 가능하다.

Claims (1)

  1. 성형 가공으로 미리 "ㄷ"자 형상의 덮개를 준비하는 단계와, 상기 덮개의 내측면과 반도체 칩의 밑면이 열 인터페이스 물질로 부착되도록 함과 동시에 반도체 칩이 실장된 인쇄회로기판에 상기 덮개를 부착하는 단계를 포함하는 것을 특징으로 하는 덮개봉지형 반도체 칩 패키지 제조 방법.
KR1019990063336A 1999-12-28 1999-12-28 덮개 봉지형 반도체 칩 패키지 제조 방법 KR20010060878A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990063336A KR20010060878A (ko) 1999-12-28 1999-12-28 덮개 봉지형 반도체 칩 패키지 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990063336A KR20010060878A (ko) 1999-12-28 1999-12-28 덮개 봉지형 반도체 칩 패키지 제조 방법

Publications (1)

Publication Number Publication Date
KR20010060878A true KR20010060878A (ko) 2001-07-07

Family

ID=19630680

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990063336A KR20010060878A (ko) 1999-12-28 1999-12-28 덮개 봉지형 반도체 칩 패키지 제조 방법

Country Status (1)

Country Link
KR (1) KR20010060878A (ko)

Similar Documents

Publication Publication Date Title
US8546183B2 (en) Method for fabricating heat dissipating semiconductor package
US7138706B2 (en) Semiconductor device and method for manufacturing the same
US6330158B1 (en) Semiconductor package having heat sinks and method of fabrication
US7074645B2 (en) Fabrication method of semiconductor package with heat sink
US6291274B1 (en) Resin molded semiconductor device and method for manufacturing the same
KR100396130B1 (ko) 반도체 장치
US7371617B2 (en) Method for fabricating semiconductor package with heat sink
US6621152B2 (en) Thin, small-sized power semiconductor package
US9123869B2 (en) Semiconductor device with a light emitting semiconductor die
KR100632459B1 (ko) 열방출형 반도체 패키지 및 그 제조방법
WO2019124024A1 (ja) 半導体パッケージおよびその製造方法
JPH04293259A (ja) 半導体装置およびその製造方法
JP2593702B2 (ja) 半導体装置の製造方法
JPH098186A (ja) 半導体集積回路装置およびその製造方法
JP2009071004A (ja) 半導体装置とその製造方法
TWI721898B (zh) 半導體封裝結構
JP3203228B2 (ja) 半導体装置とその製造方法
KR20010060878A (ko) 덮개 봉지형 반도체 칩 패키지 제조 방법
JP3314574B2 (ja) 半導体装置の製造方法
JP2002124627A (ja) 半導体装置及びその製造方法
JP3608542B2 (ja) 半導体装置の製造方法
CN218004831U (zh) 半导体器件
KR100290785B1 (ko) 칩 사이즈 패키지의 제조방법
JPH02181956A (ja) 半導体装置
JPS6184043A (ja) プラグインパツケ−ジ

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination