KR20010060138A - 반도체 볼 그리드 어레이 패키지 제조방법 - Google Patents
반도체 볼 그리드 어레이 패키지 제조방법 Download PDFInfo
- Publication number
- KR20010060138A KR20010060138A KR1019990068261A KR19990068261A KR20010060138A KR 20010060138 A KR20010060138 A KR 20010060138A KR 1019990068261 A KR1019990068261 A KR 1019990068261A KR 19990068261 A KR19990068261 A KR 19990068261A KR 20010060138 A KR20010060138 A KR 20010060138A
- Authority
- KR
- South Korea
- Prior art keywords
- pcb
- chip
- molding
- ball
- attached
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
본 발명은 반도체 볼 그리드 어레이 패키지 제조방법에 관한 것으로, 종래 볼 그리드 어레이 패키지의 제조 공정중 몰딩 이후 칩, 피시비 기판, 몰딩 수지 간의 열팽창 계수 차이로 인해 피시비 기판 전체가 오목 현상으로 변형이 발생함에 따라 솔더 볼의 어태치시 피시비 기판의 중앙부는 솔더 볼이 부착되지만, 피시비 기판의 가장자리는 오목 현상에 의해 솔더 볼 어태치 툴에 부착되어 있는 솔더 볼이 피시비 기판과 접촉하기가 용이하지 않으므로 인해 솔더 볼의 어태치시 미싱 볼 불량이 많이 발생하게 되며, 솔더 볼이 어태치된다고 하더라도 칩이 싱귤레이션후 개별화가 되었을 때 칩에 부착된 솔더 볼의 평탄도 또한 많은 불량 요소를 내포하게 되는 등의 많은 문제점이 있었던 바, 본 발명은 볼 그리드 어레이 패키지의 제조 공정중 몰딩시 피시비 기판의 변형이 발생되는 현상을 방지할 수 있도록 하여 솔더 볼의 어태치시 미싱 볼이 발생되는 현상을 방지할 수 있을 뿐만 아니라, 솔더 볼의 어태치가 균일하게 되므로 솔더 볼 평탄도의 공정 능력을 확보할 수 있게 된다.
Description
본 발명은 반도체 볼 그리드 어레이 패키지 제조방법에 관한 것으로서, 더욱 상세하게는 볼 그리드 어레이 패키지의 제조 공정중 몰딩시 피시비 기판의 변형이 발생되는 현상을 방지할 수 있도록 한 것이다.
일반적으로, 반도체 볼 그리드 어레이 패키지를 제조할 때에는 도 1a과 같이 피시비 기판(1)위에 칩(2)이 부착될 에리어에 접착제를 소량 도포한 후, 상기 피시비 기판(1)위에 소량 도포된 접착제 위에 칩(2)을 부착시킨 다음, 도 1b와 같이 상기 피시비 기판(1)의 회로와 칩(2)의 패드 사이를 연결하기 위해 와이어 본딩을 실시한 후, 도 1c와 같이 상기 칩(2)과 와이어(3)를 보호하기 위해 에폭시 계열의 몰딩 수지(4)를 이용해서 피시비 기판(1)의 상면에 부착된 칩(2)과 와이어(3)를 몰드 금형에 넣고 몰딩을 실시한 다음, 몰딩 수지(4)의 경화를 위해 일정 시간 베이크를 시킨다.
그 후, 도 1d와 같이 상기 피시비 기판(1)의 몰딩된 부분의 반대편에 솔더 볼(5)을 부착시키게 되는 데, 이때 솔더 볼 어태치 툴은 진공을 이용하여 솔더 볼(5)을 툴에 부착시키며, 상기 몰딩이 완료된 피시비 기판(1)은 열팽창 계수의 차이에 의한 오목 현상으로 변형(Warpage)이 발생된 상태이고, 솔더 볼 어태치 툴은 모든 솔더 볼(5)들이 일정한 높이를 가진 일직선상에 붙여져 있는 상태이므로 솔더 볼(5)을 부착시킬 때 피시비 기판(1)의 중앙부는 솔더 볼(5)이 정상적으로 부착되더라도 피시비 기판(1)의 가장자리는 변형된 만큼 갭이 발생하므로 솔더 볼(5)의 어태치가 용이하지 않다.
또한, 상기 솔더 볼(5)의 어태치가 완료되면 도 1e와 같이 블레이드 휠(B)을이용하여 피시비 기판(1)에 붙여져 있는 칩(2) 주위를 절삭하므로써 도 1f와 같이 피시비 기판(1)의 각 칩을 유니트화할 수 있게 된다.
그러나, 이와 같은 종래 볼 그리드 어레이 패키지의 제조 공정중 몰딩 이후 칩(2), 피시비 기판(1), 몰딩 수지(4)간의 열팽창 계수 차이로 인해 피시비 기판(1) 전체가 오목 현상으로 도 2a와 같이 변형(W)이 발생함에 따라 솔더 볼(5)의 어태치시 도 2b와 같이 피시비 기판(1)의 중앙부는 솔더 볼(5)이 부착되지만, 피시비 기판(1)의 가장자리(E)는 오목 현상에 의해 솔더 볼 어태치 툴에 부착되어 있는 솔더 볼(5)이 피시비 기판(1)과 접촉하기가 용이하지 않으므로 인해 솔더 볼(5)의 어태치시 미싱 볼 불량이 많이 발생하게 되며, 솔더 볼(5)이 어태치된다고 하더라도 칩(2)이 싱귤레이션후 개별화가 되었을 때 칩(2)에 부착된 솔더 볼(5)의 평탄도 또한 많은 불량 요소를 내포하게 되는 등의 많은 문제점이 있었다.
따라서, 본 발명은 상기한 제반 문제점을 해결하기 위한 것으로서, 볼 그리드 어레이 패키지의 제조 공정중 몰딩시 피시비 기판의 변형이 발생되는 현상을 방지할 수 있도록 하여 솔더 볼의 어태치시 미싱 볼이 발생되는 현상을 방지할 수 있을 뿐만 아니라, 솔더 볼의 어태치가 균일하게 되므로 솔더 볼 평탄도의 공정 능력을 확보할 수 있는 반도체 볼 그리드 어레이 패키지 제조방법을 제공하는 데 그 목적이 있다.
도 1a 내지 도 1f는 종래 볼 그리드 어레이 패키지의 제조 공정을 순차적으로 나타낸 종단면도
도 2a는 종래의 몰딩후 열팽창 차이에 의해 변형이 발생된 상태를 나타낸 종단면도
도 2b는 종래의 솔더 볼 어태치시 변형이 발생된 상태를 나타낸 종단면도
도 3a 내지 도 3k는 본 발명에 따른 볼 그리드 어레이 패키지의 제조 공정을 순차적으로 나타낸 종단면도
* 도면의 주요 부분에 대한 부호의 설명 *
1; 피시비 기판 2; 칩
3; 와이어 4; 몰딩 수지
5; 솔더 볼 6; 커버레이 필름
B; 블레이드 휠
상기한 목적을 달성하기 위해 본 발명은 피시비 기판 위에 칩을 부착시키는 단계와, 상기 피시비 기판의 회로와 칩의 패드 사이를 연결하기 위해 와이어 본딩을 실시하는 단계와, 상기 칩과 와이어를 보호하기 위해 몰딩을 실시하는 단계와, 상기 몰딩 수지의 경화를 위해 일정 시간 베이크를 시키는 단계와, 상기 몰딩 수지의 경화에 의해 피시비 기판이 오목한 상태에서 몰딩된 피시비 기판을 하프 컷팅하는 단계와, 상기 피시비 기판의 하면에 커버레이 필름을 어태치하는 단계와, 상기 피시비 기판의 하면에 상면과 동일한 몰딩을 하는 단계와, 상기 몰딩 수지를 경화시킨 후 피시비 기판 하면의 몰딩부와 커버레이 필름을 제거하는 단계와, 상기 피시비 기판 몰딩된 부분의 반대편에 솔더 볼을 부착시키는 단계와, 상기 볼 어태치가 완료시 1차 하프 컷팅한 부분을 풀 컷팅을 하여 각 칩을 유니트화하는 단계를 진행하도록 된 것을 특징으로 하는 반도체 볼 그리드 어레이 패키지 제조방법이 제공된다.
이하, 상기한 목적을 달성하기 위한 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 3a 내지 도 3k는 본 발명에 따른 볼 그리드 어레이 패키지의 제조 공정을 순차적으로 나타낸 종단면도로서, 종래의 기술과 동일한 부분에 대해서는 동일 부호를 부여하여 본 발명을 설명한다.
본 발명에 따른 반도체 볼 그리드 어레이 패키지를 제조할 때에는 도 3a과같이 피시비 기판(1)위에 칩(2)이 부착될 에리어에 접착제를 소량 도포한 후, 상기 피시비 기판(1)위에 소량 도포된 접착제 위에 칩(2)을 부착시킨 다음, 도 3b와 같이 상기 피시비 기판(1)의 회로와 칩(2)의 패드 사이를 연결하기 위해 와이어 본딩을 실시한 후, 도 3c와 같이 상기 칩(2)과 와이어(3)를 보호하기 위해 에폭시 계열의 몰딩 수지(4)를 이용해서 피시비 기판(1)의 상면에 부착된 칩(2)과 와이어(3)를 몰드 금형에 넣고 몰딩을 실시한 다음, 도 3d와 같이 몰딩 수지(4)의 경화를 위해 일정 시간 베이크를 시킨다.
이때, 상기 몰딩 수지(4)가 경화되면서 칩(2)과 피시비 기판(1)과 몰딩 수지(4)의 열팽창 계수 차이에 의한 몰딩된 부분의 외관 변형이 발생하게 되는 데, 피시비 기판(1)이 오목한 상태에서 도 3e와 같이 블레이드 휠(B)을 이용해서 몰딩된 피시비 기판(1)을 하프 컷팅한 후, 도 3f와 같이 피시비 기판(1)의 하면에 솔더 볼(5)의 어태치시 볼 랜드부의 오염 방지 및 몰딩을 하기 위한 커버레이 필름(6)을 어태치한다.
그 다음, 도 3g와 같이 상기 피시비 기판(1)의 하면에 상면과 동일한 몰딩 수지(4)를 이용하여 몰딩을 한 후, 도 3h와 같이 몰딩 수지(4)를 경화시킨 다음, 상기 커버레이 필름(6)을 제거하는 데, 이때 상기 몰딩 수지(4)를 같이 제거하며, 상기 피시비 기판(1)을 기준으로 상,하부에 동일 몰딩 수지(4)를 몰딩하므로써 1차 몰딩후 발생된 피시비 기판(1)의 변형을 방지할 수 있게 된다.
그 후, 상기 커버레이 필름(6)을 제거한 상태에서 도 3i와 같이 피시비 기판(1) 몰딩된 부분의 반대편에 솔더 볼(5)을 부착시킨 다음, 볼 어태치가 완료되면 도 3j와 같이 블레이드 휠(B)을 이용하여 1차 블레이드 휠로 하프 컷팅한 부분을 풀 컷팅을 해서 피시비 기판(1)에 부착되어 있는 칩(2) 주위를 절삭하므로써 피시비 기판(1)의 각 칩(2)을 도 3k와 같이 유니트화할 수 있게 된다.
한편, 본 발명의 다른 실시예로서 피시비 기판(1)을 몰딩할 때 한면을 먼저하고 나중에 몰딩을 하는 방법 대신에, 피시비 기판(1)의 하면에 먼전 커버레이 필름(6)을 어태치하여 동시에 피시비 기판(1)의 앞면과 뒷면에 몰딩을 하므로써 피시비 기판(1)의 변형을 방지할 수 있게 된다.
이상에서 상술한 바와 같이, 본 발명은 볼 그리드 어레이 패키지의 제조 공정중 몰딩시 피시비 기판의 변형이 발생되는 현상을 방지할 수 있으므로써 솔더 볼의 어태치시 미싱 볼이 발생되는 현상을 방지할 수 있으며, 솔더 볼의 어태치가 균일하게 되므로 솔더 볼 평탄도의 공정 능력을 확보할 수 있는 등의 많은 장점이 구비된 매우 유용한 발명이다.
Claims (2)
- 피시비 기판 위에 칩을 부착시키는 단계와, 상기 피시비 기판의 회로와 칩의 패드 사이를 연결하기 위해 와이어 본딩을 실시하는 단계와, 상기 칩과 와이어를 보호하기 위해 몰딩을 실시하는 단계와, 상기 몰딩 수지의 경화를 위해 일정 시간 베이크를 시키는 단계와, 상기 몰딩 수지의 경화에 의해 피시비 기판이 오목한 상태에서 몰딩된 피시비 기판을 하프 컷팅하는 단계와, 상기 피시비 기판의 하면에 커버레이 필름을 어태치하는 단계와, 상기 피시비 기판의 하면에 상면과 동일한 몰딩을 하는 단계와, 상기 몰딩 수지를 경화시킨 후 피시비 기판 하면의 몰딩부와 커버레이 필름을 제거하는 단계와, 상기 피시비 기판 몰딩된 부분의 반대편에 솔더 볼을 부착시키는 단계와, 상기 볼 어태치가 완료시 1차 하프 컷팅한 부분을 풀 컷팅을 하여 각 칩을 유니트화하는 단계를 진행하도록 된 것을 특징으로 하는 반도체 볼 그리드 어레이 패키지 제조방법.
- 제 1 항에 있어서, 상기 피시비 기판의 하면에 먼저 커버레이 필름을 부착하여 동시에 피시비 기판의 앞면과 뒷면에 몰딩을 하도록 된 것을 특징으로 하는 반도체 볼 그리드 어레이 패키지 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990068261A KR20010060138A (ko) | 1999-12-31 | 1999-12-31 | 반도체 볼 그리드 어레이 패키지 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990068261A KR20010060138A (ko) | 1999-12-31 | 1999-12-31 | 반도체 볼 그리드 어레이 패키지 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20010060138A true KR20010060138A (ko) | 2001-07-06 |
Family
ID=19635347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990068261A KR20010060138A (ko) | 1999-12-31 | 1999-12-31 | 반도체 볼 그리드 어레이 패키지 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20010060138A (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140045837A (ko) * | 2012-10-09 | 2014-04-17 | 삼성디스플레이 주식회사 | 플렉서블 디스플레이 장치용 어레이 기판과, 이의 제조 방법 |
CN113178394A (zh) * | 2021-04-28 | 2021-07-27 | 浙江集迈科微电子有限公司 | 减少应力的芯片贴装工艺 |
-
1999
- 1999-12-31 KR KR1019990068261A patent/KR20010060138A/ko not_active Application Discontinuation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140045837A (ko) * | 2012-10-09 | 2014-04-17 | 삼성디스플레이 주식회사 | 플렉서블 디스플레이 장치용 어레이 기판과, 이의 제조 방법 |
CN113178394A (zh) * | 2021-04-28 | 2021-07-27 | 浙江集迈科微电子有限公司 | 减少应力的芯片贴装工艺 |
CN113178394B (zh) * | 2021-04-28 | 2023-06-27 | 浙江集迈科微电子有限公司 | 减少应力的芯片贴装工艺 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0692820B1 (en) | Carrier and method of manufacturing one sided resin sealed semiconductor devices using said carrier | |
US6902955B2 (en) | Method of manufacturing a semiconductor device having a flexible wiring substrate | |
JP3339838B2 (ja) | 半導体装置およびその製造方法 | |
US7157310B2 (en) | Methods for packaging microfeature devices and microfeature devices formed by such methods | |
US7682874B2 (en) | Chip scale package (CSP) assembly apparatus and method | |
CN100413044C (zh) | 晶圆级芯片尺寸封装的填胶结构及其方法 | |
JP2001176898A (ja) | 半導体パッケージの製造方法 | |
JP3673442B2 (ja) | 半導体装置の製造方法 | |
KR20010051976A (ko) | 패키지 그룹 몰드 및 다이싱법으로 제조되는 반도체 장치 | |
KR20010060138A (ko) | 반도체 볼 그리드 어레이 패키지 제조방법 | |
US20080200037A1 (en) | Method of thinning a wafer | |
US6120301A (en) | Semiconductor device and method of manufacturing the same | |
KR20080083024A (ko) | 통기 공간을 갖는 컴플라이언트 단자 탑재부 및 그 제조방법 | |
JP3315255B2 (ja) | 半導体装置の樹脂モールド方法及びこれに用いるキャリアフレーム並びに樹脂モールド装置 | |
CN101084572A (zh) | 切割和除粘一阵列芯片封装组件 | |
JP3544655B2 (ja) | 半導体装置 | |
JP3232954B2 (ja) | 電子部品の製造方法 | |
CN109545694B (zh) | 一种破损基板的模封方法 | |
JP3001483B2 (ja) | リードフレーム、半導体装置及びその製造方法 | |
JP2001196396A (ja) | 半導体装置およびその製造方法並びに基板 | |
JP2004158871A (ja) | 半導体装置およびその製造方法 | |
JPH056919A (ja) | フリツプチツプボンデイング方法 | |
JP2003338589A (ja) | Bgaパッケージ及びその製造方法 | |
KR100308394B1 (ko) | 반도체패키지및그제조방법_ | |
KR100328835B1 (ko) | 팬아웃 타입 μ-BGA용 기판 및 팬아웃 타입 μ-BGA 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |