CN113178394A - 减少应力的芯片贴装工艺 - Google Patents

减少应力的芯片贴装工艺 Download PDF

Info

Publication number
CN113178394A
CN113178394A CN202110464976.4A CN202110464976A CN113178394A CN 113178394 A CN113178394 A CN 113178394A CN 202110464976 A CN202110464976 A CN 202110464976A CN 113178394 A CN113178394 A CN 113178394A
Authority
CN
China
Prior art keywords
chip
substrate
units
array
underfill
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110464976.4A
Other languages
English (en)
Other versions
CN113178394B (zh
Inventor
冯光建
郭西
顾毛毛
黄雷
高群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Jimaike Microelectronics Co Ltd
Original Assignee
Zhejiang Jimaike Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Jimaike Microelectronics Co Ltd filed Critical Zhejiang Jimaike Microelectronics Co Ltd
Priority to CN202110464976.4A priority Critical patent/CN113178394B/zh
Publication of CN113178394A publication Critical patent/CN113178394A/zh
Application granted granted Critical
Publication of CN113178394B publication Critical patent/CN113178394B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering

Abstract

本发明提供一种减少应力的芯片贴装工艺，包括以下步骤：步骤S1，通过表面贴装工艺将芯片贴装在基板表面，回流焊接使得芯片正面的各焊球与基板上的焊盘对应连接；所述芯片预设有阵列式小芯片单元；步骤S2，在芯片底部填充底填胶，通过芯片和基板的表面张力，吸收液态的底填胶进入芯片和基板之间的空隙，再使底填胶固化；步骤S3，从芯片背面进行分割，形成沟槽，将芯片分割成阵列式的小芯片单元；各小芯片单元通过基板上焊盘与布线实现阵列式的小芯片单元之间的互联。本发明通过将芯片设计成阵列式结构，芯片与基板焊接并分割成阵列式的小芯片单元，可以降低芯片贴装一致性难度，减少贴装成本，保持芯片总体面积基本不变。

Description

减少应力的芯片贴装工艺
技术领域
本发明涉及半导体技术领域，尤其是一种减少应力的芯片贴装工艺。
背景技术
集成电路终端越来越向大尺寸芯片方向发展，这两个领域在终端的封装和互联技术中会存在如下问题：首先大尺寸芯片在表面贴装过程中会受到基座的应力，同时在做高低温失效实验时，大尺寸芯片因为跟基座的热膨胀系数有差异，往往会导致互联焊球的断裂，如果是三维封装，那么作为芯片跟基座之间的转接板会出现断裂的问题；柔性电路因为需要匹配各种使用环境，对于可穿戴的柔性电路，上面贴装的芯片如果尺寸过大，则不能实现某些角度的折叠或弯曲，严重影响终端的使用范围。
目前业内为了达到某些应用的高集成度，需要贴装阵列式小芯片来代替本来要贴装的大芯片，这样不仅增加了芯片之间的一致性难度，增加了贴装次数和贴装成本，还增加了总体芯片的面积。
发明内容
本发明的目的在于克服现有技术中存在的不足，提供一种减少应力的芯片贴装工艺，通过将芯片设计成阵列式结构，芯片与基板焊接并分割成阵列式的小芯片单元，可以降低芯片贴装一致性难度，减少贴装成本，保持芯片总体面积基本不变。为实现以上技术目的，本发明采用的技术方案是：
本发明的第一实施例提出一种减少应力的芯片贴装工艺，包括以下步骤：
步骤S1，通过表面贴装工艺将芯片贴装在基板表面，回流焊接使得芯片正面的各焊球与基板上的焊盘对应连接；所述芯片预设有阵列式小芯片单元；
步骤S2，在芯片底部填充底填胶，通过芯片和基板的表面张力，吸收液态的底填胶进入芯片和基板之间的空隙，再使底填胶固化；
步骤S3，从芯片背面进行分割，形成沟槽，将芯片分割成阵列式的小芯片单元；各小芯片单元通过基板上焊盘与布线实现阵列式的小芯片单元之间的互联。
进一步地，步骤S3中，通过光刻和干法刻蚀、或刀片切割或激光切割方式将芯片分割成阵列式的小芯片单元。
本发明的第二实施例提出一种减少应力的芯片贴装工艺，包括以下步骤：
步骤S1，通过表面贴装工艺将芯片贴装在基板表面，回流焊接使得芯片正面的各焊球与基板上的焊盘对应连接；所述芯片预设有阵列式小芯片单元；
步骤S2，从芯片背面进行分割，形成沟槽，将芯片分割成阵列式的小芯片单元；各小芯片单元通过基板上焊盘与布线实现阵列式的小芯片单元之间的互联；
步骤S3，在芯片底部填充底填胶，在芯片的沟槽上方施加吸力，通过芯片和基板的表面张力，吸收液态的底填胶进入芯片和基板之间的空隙，再使底填胶固化。
进一步地，步骤S2中，通过光刻和干法刻蚀、或刀片切割或激光切割方式将芯片分割成阵列式的小芯片单元。
本发明的第三实施例提出一种减少应力的芯片贴装工艺，包括以下步骤：
步骤S1，在芯片的正面制作沟槽，所述沟槽并不贯透芯片的材质；所述芯片预设有阵列式小芯片单元；
步骤S2，通过表面贴装工艺将芯片贴装在基板表面，回流焊接使得芯片正面的各焊球与基板上的焊盘对应连接；
步骤S3，对芯片背面进行研磨或干法刻蚀，使得预先制作的沟槽贯透芯片剩余厚度的材质，从而将芯片分割成阵列式的小芯片单元；各小芯片单元通过基板上焊盘与布线实现阵列式的小芯片单元之间的互联；
步骤S4，在芯片底部填充底填胶，在芯片的沟槽上方施加吸力，通过芯片和基板的表面张力，吸收液态的底填胶进入芯片和基板之间的空隙，再使底填胶固化。
进一步地，步骤S1中，通过干法刻蚀或刀片切割或激光切割的方式制作沟槽102。
本发明的第四实施例提出一种减少应力的芯片贴装工艺，包括以下步骤：
步骤S1，在芯片的正面制作沟槽，所述沟槽并不贯透芯片的材质；所述芯片预设有阵列式小芯片单元；
步骤S2，通过表面贴装工艺将芯片贴装在基板表面，回流焊接使得芯片正面的各焊球与基板上的焊盘对应连接；
步骤S3，在芯片底部填充底填胶，然后通过芯片和基板的表面张力，吸收液态的底填胶进入芯片和基板之间的空隙，再使底填胶固化；
步骤S4，对芯片背面进行研磨或干法刻蚀，使得预先制作的沟槽贯透芯片剩余厚度的材质，从而将芯片分割成阵列式的小芯片单元；各小芯片单元通过基板上焊盘与布线实现阵列式的小芯片单元之间的互联。
进一步地，步骤S1中，通过干法刻蚀或刀片切割或激光切割的方式制作沟槽。
本发明的优点在于：通过将芯片设计成阵列式结构，每个小芯片单元原有的线路可通过焊球引出，在芯片贴装的时候通过互联焊球与基板上的焊盘连接实现阵列式的小芯片单元之间的互联；使得小芯片单元的阵列代替原来的芯片，减少大尺寸芯片在表面贴装过程中受到基座的应力，解决终端可靠性难题，并符合柔性电路终端的使用条件。
附图说明
图1a为本发明实施例一中的芯片与基板回流焊接示意图。
图1b为本发明实施例一中的芯片底部填充底填胶示意图。
图1c为本发明实施例一中的芯片背面制作沟槽形状之一示意图。
图1d为本发明实施例一中的芯片背面制作沟槽形状之二示意图。
图1e为本发明实施例一中的芯片背面制作沟槽形状之三示意图。
图1f为本发明实施例一中的芯片背面制作沟槽形状之四示意图。
图2a和图2b为本发明实施例二中的芯片贴装于基板并在芯片背面制作沟槽后的示意图。
图2c和图2d为本发明实施例二中的在芯片的沟槽上方施加吸力示意图。
图2e和图2f为本发明实施例二中的芯片底部填充底填胶示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
此外，在不同的实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关联性。
本发明的各实施方式中提到的有关于步骤的标号，仅仅是为了描述的方便，而没有实质上先后顺序的联系。各具体实施方式中的不同步骤，可以进行不同先后顺序的组合，实现本发明的发明目的。
实施例一，在本实施例中一种减少应力的芯片贴装工艺，包括以下步骤：
步骤S1，通过表面贴装工艺将芯片1贴装在基板2表面，回流焊接使得芯片1正面的各焊球101与基板2上的焊盘201对应连接；所述芯片1预设有阵列式小芯片单元；
具体地，如图1a所示，基板2表面分布有焊盘201与布线，芯片1正面已制备有互联用的焊球101，通过回流焊使得芯片1与基板2焊接；基板2材质为PCB板，也可以为陶瓷基板，塑料基板等；
步骤S2，在芯片1底部填充底填胶3，通过芯片1和基板2的表面张力，吸收液态的底填胶3进入芯片1和基板2之间的空隙，再使底填胶3固化；
具体地，如图1b所示，图1b显示了在芯片1底部填充底填胶3的过程；
步骤S3，从芯片1背面进行分割，形成沟槽102，将芯片1分割成阵列式的小芯片单元103；各小芯片单元103通过基板2上焊盘与布线实现阵列式的小芯片单元之间的互联；
具体地，可以通过光刻和干法刻蚀将芯片1分割成阵列式的小芯片单元103；所形成的的沟槽102可以如图1c、图1d、图1e或图1f所示；
或者，通过刀片切割或激光切割的方式将芯片1分割成阵列式的小芯片单元103；所形成的的沟槽102可以如图1c或图1d所示；
实施例二，在本实施例中一种减少应力的芯片贴装工艺，包括以下步骤：
步骤S1，通过表面贴装工艺将芯片1贴装在基板2表面，回流焊接使得芯片1正面的各焊球101与基板2上的焊盘201对应连接；所述芯片1预设有阵列式小芯片单元；
具体地，如图1a所示，与实施例一中的步骤S1相同；
步骤S2，从芯片1背面进行分割，形成沟槽102，将芯片1分割成阵列式的小芯片单元103；各小芯片单元103通过基板2上焊盘与布线实现阵列式的小芯片单元之间的互联；
具体地，可以通过光刻和干法刻蚀将芯片1分割成阵列式的小芯片单元103；或者，通过刀片切割或激光切割的方式将芯片1分割成阵列式的小芯片单元103；所形成的的沟槽102可以如图2a或图2b所示；
步骤S3，在芯片1底部填充底填胶3，在芯片1的沟槽102上方施加吸力，通过芯片1和基板2的表面张力，吸收液态的底填胶3进入芯片1和基板2之间的空隙，再使底填胶3固化；
具体地，图2c和图2d显示了在芯片1的沟槽102上方施加吸力的过程；图2e和图2f显示了在吸力作用下，液态的底填胶3进入芯片1和基板2之间的空隙的过程；
实施例三，在本实施例中一种减少应力的芯片贴装工艺，包括以下步骤：
步骤S1，在芯片1的正面制作沟槽102，所述沟槽102并不贯透芯片1的材质；所述芯片1预设有阵列式小芯片单元；
具体可通过干法刻蚀或刀片切割或激光切割的方式制作沟槽102；
步骤S2，通过表面贴装工艺将芯片1贴装在基板2表面，回流焊接使得芯片1正面的各焊球101与基板2上的焊盘201对应连接；
基板2材质为PCB板，也可以为陶瓷基板，塑料基板等；
步骤S3，对芯片1背面进行研磨或干法刻蚀，使得预先制作的沟槽102贯透芯片1剩余厚度的材质，从而将芯片1分割成阵列式的小芯片单元103；各小芯片单元103通过基板2上焊盘与布线实现阵列式的小芯片单元之间的互联；
芯片1分割后的结构可参考图2a；
步骤S4，在芯片1底部填充底填胶3，在芯片1的沟槽102上方施加吸力，通过芯片1和基板2的表面张力，吸收液态的底填胶3进入芯片1和基板2之间的空隙，再使底填胶3固化；
芯片1进行底填工艺的过程可参考图2e；
实施例四，在本实施例中一种减少应力的芯片贴装工艺，包括以下步骤：
步骤S1，在芯片1的正面制作沟槽102，所述沟槽102并不贯透芯片1的材质；所述芯片1预设有阵列式小芯片单元；
具体可通过干法刻蚀或刀片切割或激光切割的方式制作沟槽102；
步骤S2，通过表面贴装工艺将芯片1贴装在基板2表面，回流焊接使得芯片1正面的各焊球101与基板2上的焊盘201对应连接；
基板2材质为PCB板，也可以为陶瓷基板，塑料基板等；
步骤S3，在芯片1底部填充底填胶3，然后通过芯片1和基板2的表面张力，吸收液态的底填胶3进入芯片1和基板2之间的空隙，再使底填胶3固化；
步骤S4，对芯片1背面进行研磨或干法刻蚀，使得预先制作的沟槽102贯透芯片1剩余厚度的材质，从而将芯片1分割成阵列式的小芯片单元103；各小芯片单元103通过基板2上焊盘与布线实现阵列式的小芯片单元之间的互联。
最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (8)

1.一种减少应力的芯片贴装工艺，其特征在于，包括以下步骤：
步骤S1，通过表面贴装工艺将芯片(1)贴装在基板(2)表面，回流焊接使得芯片(1)正面的各焊球(101)与基板(2)上的焊盘(201)对应连接；所述芯片(1)预设有阵列式小芯片单元；
步骤S2，在芯片(1)底部填充底填胶(3)，通过芯片(1)和基板(2)的表面张力，吸收液态的底填胶(3)进入芯片(1)和基板(2)之间的空隙，再使底填胶(3)固化；
步骤S3，从芯片(1)背面进行分割，形成沟槽(102)，将芯片(1)分割成阵列式的小芯片单元(103)；各小芯片单元(103)通过基板(2)上焊盘与布线实现阵列式的小芯片单元之间的互联。
2.如权利要求1所述的减少应力的芯片贴装工艺，其特征在于，
步骤S3中，通过光刻和干法刻蚀、或刀片切割或激光切割方式将芯片(1)分割成阵列式的小芯片单元(103)。
3.一种减少应力的芯片贴装工艺，其特征在于，包括以下步骤：
步骤S1，通过表面贴装工艺将芯片(1)贴装在基板(2)表面，回流焊接使得芯片(1)正面的各焊球(101)与基板(2)上的焊盘(201)对应连接；所述芯片(1)预设有阵列式小芯片单元；
步骤S2，从芯片(1)背面进行分割，形成沟槽(102)，将芯片(1)分割成阵列式的小芯片单元(103)；各小芯片单元(103)通过基板(2)上焊盘与布线实现阵列式的小芯片单元之间的互联；
步骤S3，在芯片(1)底部填充底填胶(3)，在芯片(1)的沟槽(102)上方施加吸力，通过芯片(1)和基板(2)的表面张力，吸收液态的底填胶(3)进入芯片(1)和基板(2)之间的空隙，再使底填胶(3)固化。
4.如权利要求3所述的减少应力的芯片贴装工艺，其特征在于，
步骤S2中，通过光刻和干法刻蚀、或刀片切割或激光切割方式将芯片(1)分割成阵列式的小芯片单元(103)。
5.一种减少应力的芯片贴装工艺，其特征在于，包括以下步骤：
步骤S1，在芯片(1)的正面制作沟槽(102)，所述沟槽(102)并不贯透芯片(1)的材质；所述芯片(1)预设有阵列式小芯片单元；
步骤S2，通过表面贴装工艺将芯片(1)贴装在基板(2)表面，回流焊接使得芯片(1)正面的各焊球(101)与基板(2)上的焊盘(201)对应连接；
步骤S3，对芯片(1)背面进行研磨或干法刻蚀，使得预先制作的沟槽(102)贯透芯片(1)剩余厚度的材质，从而将芯片(1)分割成阵列式的小芯片单元(103)；各小芯片单元(103)通过基板(2)上焊盘与布线实现阵列式的小芯片单元之间的互联；
步骤S4，在芯片(1)底部填充底填胶(3)，在芯片(1)的沟槽102上方施加吸力，通过芯片(1)和基板(2)的表面张力，吸收液态的底填胶(3)进入芯片(1)和基板(2)之间的空隙，再使底填胶(3)固化。
6.如权利要求5所述的减少应力的芯片贴装工艺，其特征在于，
步骤S1中，通过干法刻蚀或刀片切割或激光切割的方式制作沟槽(102)。
7.一种减少应力的芯片贴装工艺，其特征在于，包括以下步骤：
步骤S1，在芯片(1)的正面制作沟槽(102)，所述沟槽(102)并不贯透芯片(1)的材质；所述芯片(1)预设有阵列式小芯片单元；
步骤S2，通过表面贴装工艺将芯片(1)贴装在基板(2)表面，回流焊接使得芯片(1)正面的各焊球(101)0与基板(2)上的焊盘(201)对应连接；
步骤S3，在芯片(1)底部填充底填胶(3)，然后通过芯片(1)和基板(2)的表面张力，吸收液态的底填胶(3)进入芯片(1)和基板(2)之间的空隙，再使底填胶(3)固化；
步骤S4，对芯片(1)背面进行研磨或干法刻蚀，使得预先制作的沟槽(102)贯透芯片(1)剩余厚度的材质，从而将芯片(1)分割成阵列式的小芯片单元(103)；各小芯片单元(103)通过基板(2)上焊盘与布线实现阵列式的小芯片单元之间的互联。
8.如权利要求7所述的减少应力的芯片贴装工艺，其特征在于，
步骤S1中，通过干法刻蚀或刀片切割或激光切割的方式制作沟槽(102)。
CN202110464976.4A 2021-04-28 2021-04-28 减少应力的芯片贴装工艺 Active CN113178394B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110464976.4A CN113178394B (zh) 2021-04-28 2021-04-28 减少应力的芯片贴装工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110464976.4A CN113178394B (zh) 2021-04-28 2021-04-28 减少应力的芯片贴装工艺

Publications (2)

Publication Number Publication Date
CN113178394A true CN113178394A (zh) 2021-07-27
CN113178394B CN113178394B (zh) 2023-06-27

Family

ID=76927009

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110464976.4A Active CN113178394B (zh) 2021-04-28 2021-04-28 减少应力的芯片贴装工艺

Country Status (1)

Country Link
CN (1) CN113178394B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010060138A (ko) * 1999-12-31 2001-07-06 박종섭 반도체 볼 그리드 어레이 패키지 제조방법
US6423573B1 (en) * 1998-08-25 2002-07-23 Commissariat A L'energie Atomique Integrated electronic circuit comprising at least an electronic power component
US20060065976A1 (en) * 2004-09-24 2006-03-30 Min-Chih Hsuan Method for manufacturing wafer level chip scale package structure
CN101465301A (zh) * 2007-12-21 2009-06-24 万国半导体股份有限公司 晶片水平的芯片级封装
US7776649B1 (en) * 2009-05-01 2010-08-17 Powertech Technology Inc. Method for fabricating wafer level chip scale packages
CN106997852A (zh) * 2016-01-25 2017-08-01 万国半导体股份有限公司 用于带有厚背面金属化的模压芯片级封装的晶圆工艺
CN107039344A (zh) * 2016-02-04 2017-08-11 松下知识产权经营株式会社 元件芯片的制造方法、电子部件安装构造体及其制造方法
CN108682670A (zh) * 2018-06-20 2018-10-19 山西高科华兴电子科技有限公司 一种显示屏用表面贴装发光二极管模组及其制作方法
CN112038305A (zh) * 2020-10-12 2020-12-04 长电集成电路(绍兴)有限公司 一种多芯片超薄扇出型封装结构及其封装方法
CN112701071A (zh) * 2021-03-23 2021-04-23 浙江集迈科微电子有限公司 多芯片贴装结构及其制备方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6423573B1 (en) * 1998-08-25 2002-07-23 Commissariat A L'energie Atomique Integrated electronic circuit comprising at least an electronic power component
KR20010060138A (ko) * 1999-12-31 2001-07-06 박종섭 반도체 볼 그리드 어레이 패키지 제조방법
US20060065976A1 (en) * 2004-09-24 2006-03-30 Min-Chih Hsuan Method for manufacturing wafer level chip scale package structure
CN101465301A (zh) * 2007-12-21 2009-06-24 万国半导体股份有限公司 晶片水平的芯片级封装
US7776649B1 (en) * 2009-05-01 2010-08-17 Powertech Technology Inc. Method for fabricating wafer level chip scale packages
CN106997852A (zh) * 2016-01-25 2017-08-01 万国半导体股份有限公司 用于带有厚背面金属化的模压芯片级封装的晶圆工艺
CN107039344A (zh) * 2016-02-04 2017-08-11 松下知识产权经营株式会社 元件芯片的制造方法、电子部件安装构造体及其制造方法
CN108682670A (zh) * 2018-06-20 2018-10-19 山西高科华兴电子科技有限公司 一种显示屏用表面贴装发光二极管模组及其制作方法
CN112038305A (zh) * 2020-10-12 2020-12-04 长电集成电路(绍兴)有限公司 一种多芯片超薄扇出型封装结构及其封装方法
CN112701071A (zh) * 2021-03-23 2021-04-23 浙江集迈科微电子有限公司 多芯片贴装结构及其制备方法

Also Published As

Publication number Publication date
CN113178394B (zh) 2023-06-27

Similar Documents

Publication Publication Date Title
US9406645B1 (en) Wafer level package and fabrication method
US6265775B1 (en) Flip chip technique for chip assembly
KR100856609B1 (ko) 반도체장치 및 그 제조방법
KR101486182B1 (ko) 상호접속 구조부에서 상부측 접속들만을 갖는 광자 빌딩 블록들 패키징
KR100868419B1 (ko) 반도체장치 및 그 제조방법
EP0179577B1 (en) Method for making a semiconductor device having conductor pins
EP1734800B1 (en) Technique for manufacturing an overmolded electronic assembly
US6638638B2 (en) Hollow solder structure having improved reliability and method of manufacturing same
US6706563B2 (en) Heat spreader interconnect methodology for thermally enhanced PBGA packages
US6294731B1 (en) Apparatus for multichip packaging
US20080157327A1 (en) Package on package structure for semiconductor devices and method of the same
CN104520987A (zh) 具有引线键合互连且基板少的堆叠封装
JP2014512695A (ja) 成形された低ｃｔｅ誘電体を有するインターポーザ
CN103378017A (zh) 高密度3d封装
KR20050053751A (ko) 다중-칩 패키지들을 위한 컴포넌트, 방법 및 어셈블리
JPH0754845B2 (ja) 段状電子装置パッケージ
KR20020003305A (ko) 반도체 장치 및 그 제조 방법
JPH08255965A (ja) マイクロチップモジュール組立体
US9326372B2 (en) Semiconductor device manufacturing method and semiconductor mounting substrate
EP1041616A1 (en) Stress relaxation electronic part, stress relaxation wiring board, and stress relaxation electronic part mounted body
US20070130554A1 (en) Integrated Circuit With Dual Electrical Attachment Pad Configuration
WO2011021364A1 (ja) 半導体装置およびその製造方法
CN113178394B (zh) 减少应力的芯片贴装工艺
JP2001284520A (ja) 半導体チップ搭載用の配線基板、配線基板の製造方法、中継接続用の配線基板、半導体装置および半導体装置間接続構造
EP1035580A2 (en) Method and structure for integrated circuit package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant