KR20010054004A - 반도체 패키지 운송용 트레이의 트레이월 구조 - Google Patents

Abstract

본 발명은 BGA 반도체 패키지 팩킹용 트레이에 관한 것으로써, 상기 트레이의 하부면 구조를 개선하여 다수로 적층되는 각 트레이의 운송 과정중 주로 유발되는 트레이월과 회로기판과의 스크레치(scratch)에 의해 각 BGA형 반도체 패키지의 회로패턴이 손상되는 칩 아웃(chip out) 현상을 미연에 방지할 수 있도록 한 것이다.

또한, 본 발명은 트레이의 포켓 내부에 수납되어 있는 각종 BGA형 반도체 패키지의 저면 정밀검사를 위한 탈거 및 수납이 원활히 이루어질 수 있도록 한 것이다.

이를 위해 본 발명은 각각의 반도체 패키지(20)가 수납될 수 있도록 다수의 포켓(11b)을 가짐과 함께 상기 포켓의 각 모서리 근접부위로는 상기 포켓 내부로의 원활한 패키지 수납을 안내하도록 트레이월(11c)이 각각 형성된 상부면(11)과, 상기 상부면의 각 트레이월에 대응된 각 포켓의 모서리에 여타 트레이의 상부면 포켓 내에 수납된 각 반도체 패키지의 주변부와 접촉된 상태로 이의 상,하 유동을 지지하는 제1단차부(121a) 및 둘레측으로의 유동을 지지하는 제2단차부(121b)로 구성된 트레이월(121)이 각각 형성된 하부면(120)을 가지는 반도체 패키지 운송용 트레이(100)에 있어서, 상기 트레이의 하부면에 형성된 제2단차부(121b)는 데드버그(dead bug) 상태에서 그 상부측으로 갈수록 점차 그 단면이 협소해지도록 형성하여서 됨을 특징으로 하는 반도체 패키지 운송용 트레이의 트레이월 구조가 제공된다.

Description

반도체 패키지 운송용 트레이의 트레이월 구조{structure for tray-wall of tray in shipping of semiconductor package}

본 발명은 BGA형 반도체 패키지의 팩킹용 트레이(tray)에 관한 것으로써, 보다 상세하게는 각 BGA형 반도체 패키지의 정확한 안착을 위해 지지하는 데드버그(dead bug) 상태에서의 트레이 저면 트레이월(tray wall) 형상에 관한 것이다.

일반적으로 트레이(tray)는 패키지 제조 공중 중 최종 검사 완료된 양품의 패키지들을 팩킹(packing)하는 과정에서 주로 사용되는 것으로써 반도체 패키지의 운송 과정중 발생 가능한 외부의 물리적 충격, 혹은 정전기로부터의 손상을 미연에 방지하면서 보관 또는 이송의 편리성을 추구할 수 있도록 구성되어 있다.

이와 같은 트레이는 주로 BGA형 반도체 패키지와 같은 표면 실장형 패키지용으로 주로 적용되고 있으며, 이에 따라 상기 BGA형 반도체 패키지의 형상적인 특징을 감안한 형태로 이루어짐과 함께 다수의 적층이 가능하도록 형성되어 있다.

이하, 상기와 같은 트레이의 일반적인 형상을 도시한 도 1 내지 도 4를 참조하여 보다 구체적으로 설명하면 다음과 같다.

우선, 트레이(10)는 다수의 적층이 가능하도록 이루어짐과 함께 적층된 상태로써 상호간의 유동이 방지될 수 있어야 함을 고려할 때 그 상부면(라이브버그(live bug) 상태에서의 상면 혹은 데드버그(dead bug) 상태에서의 하면)(11) 및 하부면(라이브버그 상태에서의 하면 혹은 데드버그 상태에서의 상면)(12)은 상호 대응되는 형상을 이루면서 상호간의 결합이 가능하도록 형성된다.

이 때, 상기 트레이의 상부면(11)에는 그 둘레부분의 내측 부위를 따라 사이드지지부(11a)가 형성되어 있고, 상기 트레이의 하부면(12)에는 그 둘레부분의 외측 부위를 따라 사이드지지부(12a)가 형성되어 있음에 따라 각 트레이간의 적층이 이루어질 경우 각 사이드지지부(11a)(12a)가 엇갈린 상태로 결합되어 상호간의 간섭이 방지됨과 함께 그 유동을 방지할 수 있게 된다.

또한, 상기 트레이의 상부면에는 각 유니트(unit) 상태의 BGA형 반도체 패키지(20)를 구성하는 회로기판(substrate)(21)이 수납될 수 있도록 각 BGA형 반도체 패키지의 크기(넓이)에 비례하는 다수의 포켓(pocket)(11b)이 형성되어 있고, 상기 트레이의 하부면에도 이에 대응하는 포켓(12b)이 형성되어 있다.

이 때, 상기 트레이의 상부면(11)인 각 포켓(11b)의 각 모서리 근접부 및 트레이의 하부면(12)에 형성된 각 포켓(11b)(12b)의 각 모서리에는 트레이월(tray wall)(11c)(12c)이 상호 대응된 상태로써 각각 돌출 형성되어 있다.

즉, 각 트레이(10)간의 적층이 이루어질 경우 각 포켓(11b)(12b)의 둘레에 형성된 각 트레이월(11c)(12c)은 상호간의 간섭이 방지된 상태로써 각각의 트레이 면상에 밀착됨과 함께 각 포켓(11b)(12b) 내부에 수납되는 각 반도체 패키지(20)의외부 탈거를 방지하게 된다.

한편, 전술한 바와 같은 각 트레이월(11c)(12c)의 형상은 트레이(10)의 상부면(11) 및 하부면(12)에 따라 서로 다르게 형성되어 있다.

즉, 도시한 도 2와 같이 트레이(10)의 상부면(11)에 형성된 각 포켓(11b) 내부로는 각 BGA형 반도체 패키지(20)의 몰딩부위(22)가 그 상측을 향하도록 회로기판(21)이 수납됨에 따라 상기 트레이의 상부면에 형성되는 각 트레이월(11c)은 그 상부 모서리측을 사면(斜面)으로 가공한 모따기를 함으로써 BGA형 반도체 패키지(20)의 적재시 상기 BGA형 반도체 패키지의 각 측면이 상기 트레이월의 사면을 따라 슬라이딩하여 포켓(11b) 내부로 원활히 수납될 수 있도록 하였다.

반면, 도시한 도 4와 같이 트레이(10)의 하부면(12)에 형성된 트레이월(12c)은 단순히 여타 트레이의 상부면 포켓 내부에 수납되어 있는 각 BGA형 반도체 패키지(20)의 지지 및 상기 패키지의 몰딩부위가 수납될 수 있도록만 형성하면 된다.

즉, 하부면(12)에 형성되는 각 트레이월(12c)은 그 각 포켓(12b)의 모서리측에 여타 트레이의 상부면 포켓 내에 수납된 각 반도체 패키지(20)의 주변부와 접촉된 상태로 이의 상,하 유동을 지지하는 제1단차부(12d) 및 둘레측으로의 유동을 지지하는 제2단차부(12e)로 다단을 이룸과 함께 각 단의 측면은 거의 수직(혹은, 극히 완만한 경사)상태를 이루도록 형성하여 이의 작용을 더욱 안정적으로 이루어지게 하였다.

따라서, 제조 완료된 각 BGA형 반도체 패키지(20)의 팩킹을 수행할 때에는 우선, 트레이(10)의 상부면에 형성된 각 포켓(11b) 내부로 양품의 각 패키지(20)를각각 수납하고, 이와 같이 패키지의 수납이 완료된 각 트레이(10)를 서로 적층한다.

이 때, 상기 각 트레이간의 적층은 각 패키지의 수납이 완료된 어느 하나의 트레이를 기준으로 하여 그 상부면(11)에 여타 트레이의 하부면(12)을 적층함으로써 각 트레이의 상부면 및 하부면에 각각 형성된 각 사이드지지부(11a)(12a)가 상호 대응되는 상태로 결합을 이루게 된다.

이와 같은 과정을 반복적으로 수행함으로써 사용자는 그 필요한 개수(일반적으로 대략 40개를 한 묶음으로 함)만큼 적층한 후 그 최상단에는 커버 트레이(cover tray)(도시는 생략함)를 씌우고 밴딩(banding)하여 한 단위의 인너 팩킹(inner packing)으로 만들어 사용하게 된다.

그러나, 전술한 바와 같은 트레이의 종래 구조로는 후술하는 바와 같은 많은 문제점을 유발하게 되었다.

첫째, 일반적으로 종래 트레이(10)의 상부면(11)에 형성된 트레이월(11c)의 모서리는 사면으로 형성함으로써 그 선적등을 위한 자재의 검사시 각 포켓에 수납된 단위 BGA형 반도체 패키지(20)를 탈거 혹은 재 수납에 따른 각 패키지 둘레부위의 손상을 미연에 방지할 수 있도록 하였다.

하지만, 그 하부면(12)에 형성된 트레이월(12c)에는 전술한 바와 같은 상황을 고려하지 않고 단순히 BGA형 반도체 패키지(20)를 구성하는 회로기판(21)의 유동만을 방지할 수 있도록 단차진 상태로만 형성되어 있음에 따라 상기 회로기판의 둘레측 끝단에 형성되어 있는 각종 회로패턴(21a)의 손상을 유발하게 되는 문제점이 있었다.

이는, 현재 추세가 BGA형 반도체 패키지(20)의 평면도 측정에 따른 리드 정밀검사를 위해 선적(船籍) 혹은 하역(荷役) 작업시 잦은 탈거 및 재 수납이 이루어짐을 감안할 때 상기와 같은 문제점은 더욱 심화될 수 밖에 없었다.

둘째, 일반적으로 트레이(10)는 보통 수십개가 적층되어 한 묶음을 이루게 됨을 고려할 때, 전술한 바와 같은 다수의 트레이 적층에 따른 각 트레이의 선적(船籍) 혹은 하역(荷役) 등과 같은 운송 과정시 적층된 인너 트레이(inner tray)에는 순간적인 충격이 가해지게 된다.

이와 같은 충격은 적층된 각 트레이 사이를 순간적으로 떨어뜨리게 되는 현상을 유발하게 되고, 이로 인해 도시한 도 5와 같이 각 트레이(10)의 하부면(12)에 형성되는 트레이월(12c)의 제2단차부(12e) 모서리 부위가 여타 트레이의 상부면 각 포켓내에 수납되어 있는 BGA형 반도체 패키지 회로기판의 각 모서리 상면(S)에 순간적으로 접촉함과 동시에 원 위치로 복귀하는 과정에서 상기 회로기판의 각 모서리를 긁는 스크레치(scratch) 현상을 유발하게 된다.

하지만, 종래에는 이와 같은 문제점 해결을 위한 특별한 구조가 고려되지 않음에 따라 전술한 바와 같은 긁힘으로 인해 각 트레이의 하부면에 형성된 트레이월의 각 모서리 부분은 타 트레이의 상부면 포켓 내에 수납되어 있는 반도체 패키지의 각 모서리 부분을 손상시키게 되는 칩 아웃트(chip out) 현상을 유발시키게 된다.

결국, 전술한 바와 같은 각 문제점들로 인해 비록, 양품의 패키지를 제조하였다고는 하나 이를 구매하게 되는 소비자는 제품에 대한 불만족을 느끼게 되는 신뢰성 저하를 유발시키게 되었다.

본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로서, BGA형 반도체 패키지의 팩킹용 트레이의 하부면 구조를 개선하여 다수로 적층되는 각 트레이의 운송 과정중 주로 유발되는 트레이월과 회로기판과의 스크레치(scratch)에 의해 각 BGA형 반도체 패키지의 회로패턴이 손상되는 칩 아웃(chip out) 현상을 미연에 방지할 수 있도록 하는데 그 목적이 있다.

또한, 본 발명은 트레이의 포켓 내부에 수납되어 있는 각종 BGA형 반도체 패키지의 저면 정밀검사를 위한 탈거 및 수납이 원활히 이루어질 수 있도록 하는데 그 목적이 있다.

도 1 은 일반적인 트레이의 라이브버그 상태를 나타낸 사시도

도 2 는 도 1의 Ⅰ-Ⅰ선 확대 단면도

도 3 은 일반적인 트레이의 데드버그 상태를 나타낸 사시도

도 4 은 도 3의 Ⅱ-Ⅱ선 확대 단면도

도 5 는 종래 BGA형 반도체 패키지가 수납된 각 트레이의 적층 상태 및 그 상태로써의 이송도중 발생되는 충격에 의해 패키지의 회로기판 표면을 긁는 현상을 개략적으로 나타낸 요부 단면도

도 6 은 종래 적층된 각 트레이의 운송도중 BGA형 반도체 패키지의 회로기판 각 모서리가 손상된 상태를 나타낸 BGA형 반도체 패키지의 요부 상태도

도 7 은 본 발명에 따른 트레이의 데드버그 상태를 나타낸 사시도

도 8 은 도 7의 Ⅲ-Ⅲ선 확대 단면도

도 9 는 본 발명에 따른 BGA형 반도체 패키지가 수납된 각 트레이의 적층 상태 및 그 상태로써의 이송도중 발생되는 충격이 발생하였을 경우 상기 패키지의 회로기판 표면 긁힘이 방지되는 현상을 개략적으로 나타낸 요부 단면도

도면의 주요부분에 대한 부호의 설명

100. 트레이 120. 하부면

121. 트레이월 121a. 제1단차부

121b. 제2단차부 121c. 제2단차부 모서리

122. 포켓

상기한 목적을 달성하기 위한 본 발명의 형태에 따르면 각각의 반도체 패키지가 수납될 수 있도록 다수의 포켓을 가짐과 함께 상기 포켓의 각 모서리 근접부위로는 상기 포켓 내부로의 원활한 패키지 수납을 안내하도록 트레이월이 각각 형성된 상부면과, 상기 상부면의 각 트레이월에 대응된 각 포켓의 모서리에 여타 트레이의 상부면 포켓 내에 수납된 각 반도체 패키지의 주변부와 접촉된 상태로 이의 상,하 유동을 지지하는 제1단차부 및 둘레측으로의 유동을 지지하는 제2단차부로 구성된 트레이월이 각각 형성된 하부면을 가지는 반도체 패키지 운송용 트레이에 있어서, 상기 트레이의 하부면에 형성된 제2단차부의 각 모서리는 데드버그(deadbug) 상태에서 그 상부측으로 갈수록 점차 그 단면이 협소해지도록 형성하여서 됨을 특징으로 하는 반도체 패키지 운송용 트레이의 트레이월 구조가 제공된다.

이하, 본 발명에 따른 일 실시예를 도시한 도 7 및 도 8을 참조로 하여 설명하면 후술하는 바와 같다.

도시한 도 7 은 본 발명에 따른 트레이의 데드버그 상태를 나타낸 사시도이고, 도 8 은 도 7의 Ⅲ-Ⅲ선 확대 단면도로서, 본 발명은 트레이(100)의 하부면(120)에 형성된 각 트레이월(121)의 각 단차부(121a)(121b) 중 제2단차부(121b)의 각 모서리(121c)를 데드버그(dead bug) 상태에서 그 상부측으로 갈수록 점차 그 단면이 협소해지도록 형성하여서 된 것이다.

이 때, 상기 제2단차부의 각 모서리는 데드버그 상태에서 그 상부측으로 갈수록 내향 경사지도록 사면(斜面)으로 형성하여 그 단면이 협소해지도록 하거나 혹은, 그 상부측으로 갈수록 내향 절곡되도록 곡률면으로 형성하여 그 단면이 협소해지도록 하게 된다.

이와 같은 각 형태중 어느 형태를 이룬다 하더라도 본 발명에 따른 작용은 충분히 이룰 수 있음에 따라 굳이 이에 대한 한정은 하지 않는다.

하지만, 상기 각 예를 병합한 즉, 제2단차(121b)의 모서리(121c)를 사면으로 형성함과 함께 이로 인해 재 형성되는 또다른 모서리부분은 곡률면으로 형성함으로써 각각의 특징이 동시에 적용될 수 있도록 함이 더욱 바람직하다.

한편, 상기 사면으로 형성되는 하부면(120) 트레이월(121)의 모서리(121c) 경사각도(θ)는 대략 30∼60° 정도로 형성한다.

이는, 상기 모서리의 경사각도(θ)가 30°보다 작을 경우 BGA형 반도체 패키지(20)의 회로기판(21) 모서리 부위 칩 아웃현상은 적정 오차범위 내를 이룰 수 있으나 포켓(122)내에 수납된 각 패키지의 검사를 위한 탈거 및 재 수납시 그 원활한 안내가 이루어지지 않게 되고, 상기 모서리의 경사각도(θ)가 60°보다 클 경우에는 BGA형 반도체 패키지(20)의 회로기판(21) 모서리 부위 칩 아웃현상은 개선되지 못하여 적정 오차범위를 벗어나게 되는 문제점을 다시 유발할 수 있기 때문이다.

따라서, 바람직한 경사각도는 대략 48°정도를 유지함이 가장 큰 효과를 얻을 수 있으나 굳이 이에는 한정하지 않는다.

결국, 전술한 바와 같은 본 발명에 따른 트레이(100) 하부면(120)의 트레이월(121) 형상에 의해 팩킹된 상태로써 운송되는 각 BGA형 반도체 패키지(20)는 도시한 도 9와 같이 그 운송도중 충격이 발생된다 하더라도 상기 패키지의 회로기판 표면 긁힘은 미약하게 발생하여 그 허용범위 내에 유지될 수 있게 됨과 함께 각 회로패턴이 손상되는 칩 아웃 현상은 방지될 수 있게 된다.

이상에서 설명한 바와 같이 본 발명은 BGA형 반도체 패키지의 팩킹용 트레이의 하부면에 형성된 트레이월의 각 모서리를 사면으로 형성하여 다수로 적층되는 각 트레이의 운송 과정중 상기 트레이월의 각 모서리와 회로기판의 각 모서리부위간의 접촉으로 인해 유발되는 회로기판의 회로패턴 손상을 미연에 방지할 수 있게 된 효과가 있다.

또한, 트레이의 포켓 내부에 수납되어 있는 각종 BGA형 반도체 패키지의 운송을 위한 정밀검사시 각 트레이월에 형성된 사면으로 인하여 그 탈거 및 수납이 원활히 이루어질 수 있게 된 효과 역시 있다.

Claims (3)

1. 각각의 반도체 패키지가 수납될 수 있도록 다수의 포켓을 가짐과 함께 상기 포켓의 각 모서리 근접부위로는 상기 포켓 내부로의 원활한 패키지 수납을 안내하도록 트레이월이 각각 형성된 상부면과, 상기 상부면의 각 트레이월에 대응된 각 포켓의 모서리에 여타 트레이의 상부면 포켓 내에 수납된 각 반도체 패키지의 주변부와 접촉된 상태로 이의 상,하 유동을 지지하는 제1단차부 및 둘레측으로의 유동을 지지하는 제2단차부로 구성된 트레이월이 각각 형성된 하부면을 가지는 반도체 패키지 운송용 트레이에 있어서,

   상기 트레이의 하부면에 형성된 제2단차부의 각 모서리는 데드버그(dead bug) 상태에서 그 상부측으로 갈수록 점차 그 단면이 협소해지도록 형성하여서 됨을 특징으로 하는 반도체 패키지 운송용 트레이의 트레이월 구조.
2. 제 1 항에 있어서,

   제2단차부의 모서리는 데드버그 상태에서 그 상부측으로 갈수록 내향 경사지도록 사면으로 형성하여 그 단면이 협소해지도록 함을 특징으로 하는 반도체 패키지 운송용 트레이의 트레이월 구조.
3. 제 1 항에 있어서,

   제2단차부의 모서리는 데드버그 상태에서 그 상부측으로 갈수록 내향 절곡되록 곡률면으로 형성하여 그 단면이 협소해지도록 함을 특징으로 하는 반도체 패키지 운송용 트레이의 트레이월 구조.