KR20010052078A - 복합재료 및 그 용도 - Google Patents

복합재료 및 그 용도 Download PDF

Info

Publication number
KR20010052078A
KR20010052078A KR1020007003086A KR20007003086A KR20010052078A KR 20010052078 A KR20010052078 A KR 20010052078A KR 1020007003086 A KR1020007003086 A KR 1020007003086A KR 20007003086 A KR20007003086 A KR 20007003086A KR 20010052078 A KR20010052078 A KR 20010052078A
Authority
KR
South Korea
Prior art keywords
heat sink
semiconductor device
metal
thermal expansion
composite material
Prior art date
Application number
KR1020007003086A
Other languages
English (en)
Other versions
KR100352993B1 (ko
Inventor
곤도야스오
가네다준야
아오노야스히사
아베데루요시
이나가키마사히사
사이토류이치
고이케요시히코
아라카와히데오
Original Assignee
가나이 쓰도무
가부시끼가이샤 히다치 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰도무, 가부시끼가이샤 히다치 세이사꾸쇼 filed Critical 가나이 쓰도무
Publication of KR20010052078A publication Critical patent/KR20010052078A/ko
Application granted granted Critical
Publication of KR100352993B1 publication Critical patent/KR100352993B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F1/00—Metallic powder; Treatment of metallic powder, e.g. to facilitate working or to improve properties
    • B22F1/06—Metallic powder characterised by the shape of the particles
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C29/00—Alloys based on carbides, oxides, nitrides, borides, or silicides, e.g. cermets, or other metal compounds, e.g. oxynitrides, sulfides
    • C22C29/12—Alloys based on carbides, oxides, nitrides, borides, or silicides, e.g. cermets, or other metal compounds, e.g. oxynitrides, sulfides based on oxides
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C32/00—Non-ferrous alloys containing at least 5% by weight but less than 50% by weight of oxides, carbides, borides, nitrides, silicides or other metal compounds, e.g. oxynitrides, sulfides, whether added as such or formed in situ
    • C22C32/001—Non-ferrous alloys containing at least 5% by weight but less than 50% by weight of oxides, carbides, borides, nitrides, silicides or other metal compounds, e.g. oxynitrides, sulfides, whether added as such or formed in situ with only oxides
    • C22C32/0015—Non-ferrous alloys containing at least 5% by weight but less than 50% by weight of oxides, carbides, borides, nitrides, silicides or other metal compounds, e.g. oxynitrides, sulfides, whether added as such or formed in situ with only oxides with only single oxides as main non-metallic constituents
    • C22C32/0021—Matrix based on noble metals, Cu or alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

본 발명의 목적은 고열전도율과 저열팽창계수로 높은 소성가공성을 가지는 복합재료 및 그것을 사용한 반도체장치 등의 각종 용도를 제공하는 것이다.
이를 위하여 본 발명은 금속과 상기 금속보다도 열팽창계수가 작은 무기화합물입자를 가지는 복합재료에 있어서, 상기 화합물입자는 단면의 면적율이 상기 입자 전체의 95이상이 서로 이어진 복잡형상의 덩어리로 되어 분산되어 있는 것을 특징으로 한다.
산화구리를 20∼80체적함유하고, 나머지부가 구리로 이루어지며 실온으로부터 300℃에 있어서의 열팽창계수가 5 ×1O-6∼ 14 ×1O-6/℃에서 열전도율이 30∼325W/m·K의 것이 얻어져 반도체장치의 방열판 및 정전흡착장치의 유전체판 등에 적용된다.

Description

복합재료 및 그 용도{COMPOSITE MATERIAL AND APPLICATION THEREOF}
전자디바이스에 의한 전력이나 에너지의 변환, 제어에 관련된 기술, 특히 온, 오프모드로 사용되는 전력용 전자디바이스와 그 응용기술로서의 전력변환시스템이 파워일렉트로닉스이다.
전력변환을 위하여 각종 온, 오프기능을 가지는 전력용 반도체소자가 사용되고 있다. 이 반도체소자로서는 pn 접합체를 내장하고, 일 방향만의 도전성을 가지는 정류다이오드을 비롯하여 각종 pn 접합의 조합구조에 의하여 사이리스터, 바이폴라 트랜지스터, MOSFET 등이 실용화되고, 또한 절연게이트형 바이폴라 트랜지스터(IGBT)나 게이트신호에 의하여 턴오프기능을 아울러 가지는 게이트턴오프사이리스터(GTO)도 개발되어 있다.
이들 전력용 반도체소자는 통전에 의하여 발열하여 그 고용량화, 고속화에 따라 발열량도 증대하는 경향에 있다. 발열에 기인하는 반도체소자의 특성열화, 단수명화를 방지하기 위해서는, 방열부를 설치하여 반도체소자 및 그 근방에서의 온도상승을 억제할 필요가 있다. 구리는 열전도율이 393W/m·K로 크고, 또한 저가격이기 때문에 방열부재로서 일반적으로 사용되고 있다. 그러나 전력용 반도체소자를 구비하는 반도체장치의 방열부재는 열팽창율이 4.2 ×1O-6/℃의 Si와 접합되기 때문에, 열팽창율이 이것에 가까운 방열부재가 요망된다. 구리는 열팽창율이 17 ×1O-6/℃로 크기 때문에 반도체소자와의 땜납접합성은 바람직하지 않으며, Mo나 W 라는 열팽창율이 Si와 가까운 재료를 방열부재로서 사용하거나, 반도체소자와 방열부재 사이에 설치하거나 하고 있다.
한편, 전자회로를 1개의 반도체칩상에 집적시킨 집적회로(IC)는, 그 기능에 따른 메모리, 로직, 마이크로프로세서 등으로 분류된다. 여기서는 전력용 반도체소자에 대하여 전자용 반도체소자라 한다. 이들 반도체소자는 해마다 집적도나 연산속도가 증가하고, 그에 따른 발열량도 증대하고 있다. 그런데 일반적으로 전자용 반도체소자는 외기로부터 차단하여 고장이나 열화를 방지할 목적으로 패키지내에 수납되어 있다. 이 대부분은 반도체소자가 세라믹에 다이본딩되어 밀봉되어 있는 세라믹패키지 및 수지로 밀봉되어 있는 플라스틱패키지이다. 또 고신뢰성, 고속화에 대응하기 위하여 복수개의 반도체장치를 1개의 기판상에 탑재한 멀티칩모듈 (MCM)도 제조되고 있다.
플라스틱패키지는 리드프레임과 반도체소자의 단자가 본딩와이어에 의하여 접속되고, 이것을 수지로 밀봉하는 구조로 되어 있다. 최근은 반도체소자의 발열량의 증대에 따라 리드프레임에 열방산성을 가지게 한 패키지나 열방산을 위한 방열판을 탑재하는 패키지도 출현하고 있다. 열방산를 위해서는 열전도율이 큰 구리계의 리드프레임이나 방열판이 많이 사용되고 있으나, Si와의 열팽창차에 의한 단점이 염려되고 있다.
한편, 세라믹패키지는 배선이 프린트된 세라믹기판상에 반도체소자가 탑재되어 금속이나 세라믹캡으로 밀봉하는 구조를 가진다. 또한 세라믹기판에는 Cu-Mo나 Cu-W의 복합재료 또는 코바르합금 등이 접합되어 방열판으로서 사용되고 있으나, 각각의 재료에 있어서 저열팽창화 또는 고열전도화와 함께 가공성의 향상, 저비용이 요망되고 있다.
MCM은 Si, 금속, 또는 세라믹기판상에 형성된 박막배선에 복수개의 반도체소자를 베어칩으로 탑재하고, 이것을 세라믹패키지에 넣어, 리드로 밀봉하는 구조를 가진다. 방열성이 요구되는 경우에는 패키지에 방열판이나 방열핀을 설치한다. 금속제의 기판재료로서, 구리나 알루미늄이 사용되어 있으며, 이들은 열전도도가 높다는 장점을 가지나, 열팽창계수가 커 반도체소자와의 정합성이 나쁘다. 이 때문에 고신뢰성 MCM의 기판에는 Si나 질화알루미늄(AlN)이 사용되고 있다. 또 방열판은 세라믹패키지와 접합되기 때문에, 열팽창율의 점에서 패키지재료와 정합성이 좋으며, 열전도율이 큰 재료가 요망되고 있다.
이상과 같이 반도체소자를 탑재한 반도체장치는 어느것이나 그 동작에 있어서 열을 발생하여 축열되면 반도체소자의 기능을 손상할 염려가 있다. 이 때문에 발생하는 열을 외부로 방산하기 위한 열전도성이 뛰어난 방열판이 필요하게 된다. 방열판은 직접 또는 절연층을 거쳐 반도체소자와 접합되기 때문에, 열전도성뿐만 아니라, 열팽창의 점에서도 반도체소자와의 정합성이 요망된다.
현재 사용하고 있는 반도체소자는 주로 Si 및 GaAs 이다. 이들의 열팽창계수는 각각 2.6 ×1O-6∼ 3.6 ×1O-6/℃, 5.7 ×1O-6∼ 6.9 ×1O-6/℃ 이다. 이들에 가까운 열팽창계수를 가지는 방열판재료로는 종래부터 AlN, SiC, Mo, W, Cu-W 등이 알려져 있으나, 이들은 단일재료이기 때문에 열전달계수와 열전도율을 임의로 컨트롤하는 것은 곤란함과 동시에, 가공성이 부족하고 고비용이라는 문제가 있다. 일본국 특개평8-78578호 공보에는 Cu-Mo소결합금, 특개평9-181220호 공보에는 Cu-W-Ni소결합금, 특개평9-209058호 공보에는 Cu-SiC소결합금, 특개평9-157773호 공보에는 Al-SiC가 제안되어 있다. 이들의 종래 공지의 복합재는 양성분의 비율을 바꿈으로써 열전달계수 및 열전도율을 광범위하게 컨트롤할 수 있으나, 소성가공성이 낮아 박판의 제조가 곤란하며, 게다가 제조공정이 많아지는 것이다.
본 발명의 목적은 저열팽창·고열전도성이고, 또한 소성가공성이 뛰어난 복합재료 및 그것을 사용한 반도체장치와, 그 방열판 및 정전흡착장치와, 그 유전체판을 제공하는 것을 목적으로 한다.
본 발명은 저열팽창성과 고열전도성을 가지는 복합재료 및 그 제조방법과 그것을 사용한 반도체장치 등의 각종 용도에 관한 것이다.
도 1은 본 발명의 실시예 1에 관한 시료 No.4(Cu-55체적Cu2O)소결체의 마이크로조직을 나타내는 광학현미경사진,
도 2는 본 발명의 실시예 2에 관한 Cu-55체적Cu2O 소결체의 마이크로조직을 나타내는 광학현미경사진,
도 3은 본 발명의 실시예 3에 관한 Cu-40체적Cu2O 소결체의 마이크로조직을 나타내는 광학현미경사진,
도 4는 본 발명의 실시예 4에 관한 Cu-55체적Cu2O의 단조재의 단신장방향에 평행한 면의 마이크로조직을 나타내는 광학현미경사진,
도 5는 본 발명의 실시예 5에 관한 시료 No.14(Cu-32.2체적CuO)소결체의 마이크로조직을 나타내는 광학현미경사진,
도 6은 열팽창계수와 열전도율의 관계를 나타내는 선도,
도 7은 본 발명의 실시예 6에 관한 IGBT 모듈의 평면도,
도 8은 본 발명의 실시예 6에 관한 IGBT 모듈의 단면도,
도 9는 본 발명의 실시예 6에 관한 IGBT 모듈의 제조공정의 모식도,
도 10은 본 발명의 실시예 6에 관한 IGBT 모듈의 각 공정에서의 베이스휨량을 나타내는 선도,
도 11은 본 발명의 실시예 6에 관한 IGBT 모듈을 설치한 전력변환장치의 평면도 및 그 단면도,
도 12는 본 발명의 실시예 6에 관한 IGBT 모듈을 설치한 전력변환장치의 모듈의 설치전의 휨량량,
도 13은 설치후에 있어서의 휨량을 나타내는 선도,
도 14는 본 발명의 실시예 7에 관한 방열판내장형 플라스틱패키지의 단면도,
도 15는 본 발명의 실시예 7에 관한 방열판노출형 플라스틱패키지의 단면도,
도 16은 본 발명의 실시예 8에 관한 세라믹패키지의 단면도,
도 17은 본 발명의 실시예 8에 관한 방열핀부착 세라믹패키지의 단면도,
도 18은 본 발명의 실시예 9에 관한 반도체장치의 단면도,
도 19는 본 발명의 실시예 9에 관한 반도체장치의 단면도,
도 20은 본 발명의 실시예 10에 관한 MCM의 단면도,
도 21은 본 발명에 관한 정전흡착장치의 단면도이다.
본 발명은 금속과 상기 금속보다도 열팽창계수가 작은 무기화합물입자를 가지는 복합재료에 있어서, 상기 화합물입자는 단면의 면적율로 상기 입자 전체의 95이상이 서로 이어진 복잡형상의 덩어리로 되어 분산되어 있는 것을 특징으로 한다.
본 발명은 금속과 상기 금속보다도 열팽창계수가 작은 무기화합물입자를 가지는 복합재료에 있어서, 상기 화합물입자는 단독으로 존재하는 입자의 수가 단면에서 1OO㎛ 사방내에 1OO개 이하이며, 나머지 상기 화합물입자는 서로 이어진 복잡형상의 덩어리로 되어 분산되어 있는 것을 특징으로 한다.
본 발명은 금속과 상기 금속보다도 열팽창계수가 작은 무기화합물입자를 가지는 복합재료에 있어서, 상기 화합물입자는 비커스경도가 300 이하인 것을 특징으로 한다.
본 발명은 금속과 상기 금속보다도 열팽창계수가 작은 무기화합물입자를 가지는 복합재료에 있어서, 20℃에서의 열전도율 1W/m·K 당 20∼l50℃에서의 평균열팽창계수의 증가율이 0.025∼0.035ppm/℃인 것을 특징으로 한다.
본 발명은 금속과 상기 금속보다도 열팽창계수가 작은 무기화합물입자를 가지는 복합재료에 있어서, 상기 화합물입자는 서로 이어져 덩어리로 되어 분산되어 있고, 상기 덩어리는 소성가공에 의하여 신장되는 방향으로 연장되어 있는 것을 특징으로 한다.
본 발명은 구리와 산화구리 입자를 가지는 복합재료에 있어서, 상기 산화구리 입자는 단면의 면적율로 상기 입자의 전체의 95이상이 서로 이어진 복잡형상의 덩어리로 되어 분산되어 있는 것을 특징으로 한다.
본 발명은 상기한 복합재료로 이루어지는 것을 특징으로 하는 반도체장치용 방열판에 있다. 또 그 표면에 Ni 도금층을 가지는 것을 특징으로 하는 반도체장치용 방열판에 있다.
본 발명은 방열판상에 탑재한 복수개의 절연기판과, 상기 절연기판의 각각에 탑재된 복수개의 반도체소자를 구비하며, 상기 절연기판은 상하면에 도체층이 설치되고, 상기 도체층을 거쳐 상기 방열판에 직접 접합되어 있는 것을 특징으로 한다.
본 발명은 방열판상에 탑재한 절연기판 및 상기 절연기판상에 탑재된 반도체소자를 가지는 반도체장치에 있어서, 상기 방열판은 상기한 방열판으로 이루어지는 것을 특징으로 한다.
본 발명은 방열판상에 탑재한 반도체소자와, 상기 방열판에 접속된 리드프레임과, 상기 리드프레임과 반도체소자를 전기적으로 접속하는 금속와이어를 구비하며, 상기 반도체소자를 수지로 밀봉한 반도체장치에 있어서, 상기 방열판은 상기한 방열판으로 이루어지는 것을 특징으로 한다.
본 발명은 방열판상에 탑재된 반도체소자와, 상기 방열판에 접속된 리드프레임과, 상기 리드프레임과 반도체소자를 전기적으로 접속하는 금속와이어를 구비하며, 상기 반도체소자를 수지로 밀봉함과 동시에, 상기 방열판의 적어도 상기 소자의 접합면에 대하여 반대면측이 개방되어 있는 반도체장치에 있어서, 상기 방열판은 상기한 방열판으로 이루어지는 것을 특징으로 한다.
본 발명은 방열판상에 탑재한 반도체소자와, 외부배선접속용 핀을 가지며, 중앙부에 상기 소자에 수납하는 개방공간을 가지는 세라믹다층배선기판과, 상기 소자와 기판의 단자를 전기적으로 접속하는 금속와이어를 구비하고, 상기 소자를 상기 공간에 설치하도록 상기 방열판과 상기 기판을 접합함과 동시에, 상기 기판을 리드에 의하여 접합하여 상기 소자를 대기로부터 차단하는 반도체장치에 있어서, 상기 방열판은 상기한 방열판으로 이루어지는 것을 특징으로 한다.
본 발명은 방열판상에 탑재된 반도체소자와, 외부배선접속용 단자를 가지며, 중앙부에 상기 소자를 수납하는 오목부를 가지는 세라믹다층배선기판과, 상기 소자와 기판의 단자를 전기적으로 접속하는 금속와이어를 구비하고, 상기 소자를 상기 오목부에 설치하도록 상기 방열판과 상기 기판의 오목부를 접합함과 동시에, 상기 기판을 리드에 의하여 접합하여 상기 소자를 대기로부터 차단하는 반도체장치에 있어서, 상기 방열판은 상기한 방열판으로 이루어지는 것을 특징으로 한다.
본 발명은 방열판상에 열전도성수지에 의하여 접합된 반도체소자와, 세라믹절연기판에 접합된 리드프레임과, 상기 소자와 리드프레임을 전기적으로 접속하는 TAB를 구비하며, 상기 방열판과 절연기판을 접합하여 상기 소자를 대기로부터 차단함과 동시에, 상기 소자와 절연기판사이에 열전도성 수지탄성체를 개재시킨 반도체장치에 있어서, 상기 방열판은 상기한 방열판으로 이루어지는 것을 특징으로 한다.
본 발명은 제 1 방열판상에 금속에 의하여 접합된 반도체소자와, 접지판이 접합된 제 2 방열판의 상기 접지판상에 상기 제 1 방열판을 탑재하고, 상기 소자의 단자에 전기적으로 접속한 TAB를 구비하며, 상기 소자를 수지로 밀봉한 반도체장치에 있어서, 상기 방열판은 상기한 방열판으로 이루어지는 것을 특징으로 한다.
본 발명은 상기한 복합재료로 이루어지는 것을 특징으로 하는 정전흡착장치용 유전체판에 있다.
본 발명은 전극층에 전압을 인가함으로써 상기 전극층상에 접합된 유전체판과 물체사이에 정전흡인력을 생기게 하여 상기 유전체판의 표면에 상기 물체를 고정하는 정전흡착장치에 있어서, 상기 유전체판은 상기한 유전체판으로 이루어지는것을 특징으로 한다.
즉, 본 발명에 관한 복합재료는 금속으로서 전기도전성이 높은 Au, Ag, Cu, A1이 사용되며, 특히 Cu는 고융점에서 고강도를 가지는 점에서 가장 우수하다. 또 무기화합물로서 상기와 같이 베이스금속에 대하여 극단적으로 경도가 다른 종래의 SiC, A12O3등의 화합물이 아니라 비교적 유연한 입자로 소결후에 안정적이며 20∼150℃범위에서의 평균열팽창계수가 바람직하게는 5.O ×1O-6/℃이하, 더욱 바람직하게는 3.5 ×1O-6/℃이하에서 비커스경도가 300이하인 것이 바람직하다. 이와 같이 무기화합물입자로서 유연한 것을 사용함으로써 소결후의 열간, 냉간에 의한 높은 소성가공성를 얻을 수 있고, 특히 이들의 압연이 가능하게 되기 때문에 제조시간이 단축됨과 동시에, 비교적 박판을 얻을 수 있다. 그리고 그 복합재료는 무기입자를 분산시키고 있기 때문에 높은 강도를 얻을 수 있다. 무기화합물입자로서 산화구리, 산화주석, 산화연, 산화니켈 등을 생각할 수 있다. 그러나 특히 열팽창계수가 가장 작고 유연한 산화구리가 바람직하다.
또한 본 발명의 복합재료는 SiC, A12O3등의 비커스경도가 1000 이상인 단단한 평균입자지름 3㎛ 이하의 미세한 세라믹입자를 5체적이하 함유시켜 더욱 강화시키는 것이 바람직하다.
본 발명에 있어서의 방열판, 유전체판은 소결후 또는 그 후의 압연 등에 의한 가공후에 프레스에 의한 소성가공에 의하여 최종형상으로 형성할 수 있다.
특히 본 발명에 관한 복합재료로서는 제 1 산화구리(Cu2O)를 2O∼8O체적함유하는 구리(Cu)합금으로 이루어지고, 상기 Cu2O상 및 Cu상이 각각 분산된 조직을 가지며, 실온으로부터 300℃에서의 열팽창계수가 5 ×l0-6∼14 ×1O-6/℃ 및 열전도율이 30∼325 W/m ·K 인 것이 바람직하다.
또 이 구리-산화구리 복합재료는 제 1 산화구리(Cu2O)를 2O∼8O체적함유하고, 나머지부가 구리(Cu)이고, 상기 Cu2O상 및 Cu상이 배향한 조직을 가지며, 실온으로부터 3OO℃에서의 열팽창계수가 5 ×1O-6∼ 14 ×10-6/℃이며, 또 열전도율이 30∼325 W/m·K이고, 또 배향방향의 열전도율이 배향방향으로 직각인 방향의 2배이상으로 하는 것이 바람직하다.
본 발명에 관한 복합재료의 제조방법은 상기한 무기화합물입자의 일례로서 제 1 산화구리(Cu2O), 금속의 일례로서 구리(Cu)가루를 가지는 혼합분말을 프레스성형하는 공정과, 800℃∼1050℃에서 소결하는 공정과, 냉간 또는 열간에서 소성가공하는 공정을 포함하는 것을 특징으로 한다.
또 본 발명에 관한 구리복합재료로서의 제조방법은, 제 2 산화구리(CuO)를 10.8∼48.8체적포함하고, 나머지부가 구리(Cu)로 불가피적 불순물로 이루어지는 혼합분말을 프레스성형하는 공정과, 800℃∼1050℃에서 성형고화와 동시에 CuO를 Cu와 반응시켜 Cu2O로 변태시키는 소결공정과, 냉간 또는 열간프레스에 의한 소성가공하는 공정과, 그 후의 어닐링공정을 포함하는 것이 바람직하다.
본 발명에 관한 구리복합재료는 17.6 ×1O-6/℃의 열팽창계수와 391W/m·K의높은 열전도율을 가지는 Cu와 12W/m·K의 열전도율과 2.7 ×1O-6/℃의 저열팽창율을 가지는 Cu2O를 복합화시킨 재료이며, 반도체장치의 방열판에 적용되는 소결체조성으로서, Cu-2O∼8O체적Cu2O의 조성범위에서 선택되고, 실온으로부터 300℃에 있어서의 열팽창계수가 5 ×1O-6∼l4 ×1O-6/℃이며, 또 열전도율이 30∼325 W/m·K를 가질 수 있다. Cu2O함유량은 20이상에서 방열판에 요망되는 열팽창계수가 얻어지고, 80체적이하에서 충분한 열전도성이나 구조체로서의 강도가 얻어지기 때문이다.
본 발명에 있어서 복합재료는 기본적으로 분말야금법에 의하여 얻어지나, 구리복합재료에 있어서는 Cu 분말과 Cu2O 분말 또는 CuO 분말을 원료분말로 하여 소정비율로 혼합하여 금형으로 냉간프레스한 후, 소결하여 제작한다. 그리고 필요에 따라 냉간 또는 열간에서 소성가공이 실시된다.
원료분말의 혼합은 V 믹서, 포트밀 또는 기계합금 등에 의하여 행하여지나, 원료분말의 입자지름은 프레스성형성이나 소결후의 Cu2O 의 분산성에 영향을 미치게 하기 때문에, Cu 분말은 1OO㎛ 이하, Cu2O 및 CuO 분말의 입자지름은 1O㎛이하, 특히 1∼2㎛이 바람직하다.
다음에 혼합분말은 금형을 사용하여 4O0∼1OOOkg/cm2의 압력으로 냉간프레스성형되나, Cu2O 함유량의 증가에 따라 압력을 높이는 것이 바람직하다.
혼합분말의 예비성형체는 아르곤가스분위기중에서 상압소결, HIP 또는 핫프레스에 의한 가압소결되나, 800℃∼1050℃에서 3시간 정도가 바람직하고, Cu2O 함유량의 증가에 따라 온도가 높혀진다. 소결온도는 베이스금속에 따라 다르나, 특히 Cu 에서는 800℃이하에서는 밀도가 높은 소결체가 얻어지지 않으며, 1050℃이상에서는 Cu와 Cu2O 의 공정반응에 의하여 부분용해할 위험성이 있기 때문에 바람직하지 않고, 900℃∼l000℃가 적합하다.
본 발명의 구리복합재료는 구성하는 Cu 및 Cu2O 의 경도가 낮고, 연성이 풍부하기 때문에 압연, 단조 등의 냉간 또는 열간가공이 가능하며, 소결후에 필요에 따라 실시된다. 가공을 부여함으로써 재료에 열전도의 이방성이 발현되나, 강도향상이나 일정방향으로의 전열이 필요한 용도에 대하여 유효하다.
본 발명에 있어서는 원료분말에 CuO를 사용하고 Cu 분말과 혼합·프레스성형한 후에 소결과정에서 Cu를 내부산화시켜, 최종적으로 Cu상과 Cu2O상이 분산된 조직을 가지는 소결체로 할 수 있다. 즉, CuO는 Cu와 공존하는 경우, 고온에 있어서는 식 (1)에 의하여 Cu2O로 변태하는 쪽이 열적으로 안정한 것을 이용하고 있다.
2Cu + CuO + Cu + Cu2O
식 (1)이 평형에 도달하기 위해서는 소정의 시간이 필요하나, 예를 들어 소결온도가 900℃의 경우에는 3시간 정도로 충분하다.
소결체의 Cu2O의 입자지름은 밀도, 강도 또는 소성가공성에 영향을 주기 때문에 미세한 것이 바람직하다. 그러나 입자지름은 분말의 혼합방법에 강하게 영향을 미치므로 혼합에너지가 큰 쪽이 분말끼리의 응집이 적어 소결후에 미세한 Cu2O 상이 얻어진다.
본 발명에 있어서 혼합에너지가 작은 V 믹서에서는 Cu2O 상은 Cu2O 상의 50체적이하가 입자지름 50∼200㎛이고, 나머지부가 50㎛ 이하로서 강철볼을 넣은 포트밀에서는 50㎛이하, 그리고 가장 혼합에너지가 큰 기계합금에서는 l0㎛ 이하로 규정된다. 입자지름이 200㎛ 이상에서는 기공율이 크게 증가하여 소성가공이 곤란하게 되고, 그 양이 Cu2O 상의 5O체적이상이 되면 열전도율의 감소와 특성의 불균일의 증가를 초래하여 반도체장치의 방열판에 적합하지 않게 된다. 더욱 바람직한 조직은 5O㎛이하의 Cu2O 상이 Cu 상과 균일하게 분산된 조직이다. Cu2O 의 입자지름은 매우 불규칙한 형상이나, 소결전의 입자가 이어져 있기 때문에 보다 고배율로 봄으로써 소결전의 입자지름을 볼 수 있다. Cu2O 상은 1O㎛ 이하가 바람직하다.
(실시예 1)
원료분말로서 75㎛이하의 전해 Cu 분말과 순도3N, 입자지름1∼2㎛의 Cu2O분말을 사용하였다. Cu 분말과 Cu2O 분말을 표 2에 나타내는 비율로 140Og 조합한 후, 스틸볼을 넣은 건식의 포트밀속에서 10시간 이상 혼합하였다. 혼합분말을 지름 l50mm의 금형에 주입하고 Cu2O 함유량에 따라 4OO∼1OOOkg/cm2의 압력으로 냉간프레스하여 지름 150mm ×높이 l7∼19mm의 예비성형체를 얻었다. 그후, 예비성형체를 아르곤가스분위기중에서 소결시켜 화학분석, 조직관찰, 열팽창계수, 열전도율및 비커스경도의 측정에 제공하였다. 또한 소결온도는 Cu2O 함유량에 따라 9 OO℃∼1OOO℃의 사이에서 변화시켜 각 온도에서 3시간 유지하였다. 열팽창계수는 실온으로부터 300℃의 온도범위에서 TMA(Thermal Mechanical Analysis)장치를 사용하여 행하고, 열전도율은 레이저플래시법에 의하여 측정하였다. 그 결과를 표 1에 병기하였다. 또 얻어진 시료 No.4 소결성형체의 마이크로조직을 도 1에 나타낸다.
소결체조성은 화학분석의 결과, 배합조성과 일치하고 있었다. 또 열팽창계수 및 열전도율은 표 1에서 분명한 바와 같이, Cu와 Cu2O 의 조성비를 조정함으로써 광범위에 걸쳐 변화하고 있어 방열판에 요망되는 열적특성으로 컨트롤할 수 있음을 알 수 있었다.
No. 조성(체적) 열팽창계수 (×10-6/℃) 열전도율 (W/m·K)
Cu Cu2O
1 20 80 5.5 41
2 30 70 7.0 63
3 40 60 8.4 93
4 45 55 9.3 116
5 50 50 10.1 138
6 60 40 10.8 183
7 70 30 12.9 229
8 80 20 13.8 280
한편, 마이크로조직은 도 1(3OO배)에서 분명한 바와 같이, Cu2O는 혼합공정에 있어서 응집, 소결공정에 있어서 비대성장하나, 입자지름은 5O㎛이하이고, Cu 상과 Cu2O 상이 균일하게 분산된 치밀한 조직으로 되어 있다. 또한 사진에 있어서의 흰 부분이 Cu상, 검은 부분이 Cu2O 상이다.
도면에 나타내는 바와 같이 Cu2O 입자는 단면의 면적율로 그 전체의 99이상이 이어진 불규칙한 형상의 덩어리로 되어 분산되어 있음이 분명하다.
경도측정의 결과, Cu 상은 Hv75∼80, Cu2O 가 Hv2l0∼230의 경도이었다. 또 기계가공성을 선반 및 드릴가공으로 평가한 결과, 가공성은 매우 양호하며, 형상부여가 용이함을 알 수 있었다.
(실시예 2)
분말의 혼합을 V 믹서로 행한 이외는 실시예 1과 동일한 조건으로 Cu-55 체적Cu2O 소결체를 작성하여 실시예 1과 같이 조직관찰, 열팽창계수 및 열전도율의 측정을 행하였다.
도 2에 Cu-55체적Cu2O 소결체의 마이크로조직(3O0배)를 나타낸다. 사진에서 분명한 바와 같이, 사이즈가 크게 다른 Cu2O가 혼재된 조직으로 되어 있다. 사이즈가 큰 Cu2O 입자는 V 믹서에 의한 혼합중에 Cu2O 입자끼리가 응집하여 생성한 것이다. 열팽창계수 및 열전도율의 값은 Cu 및 Cu2O 가 각각 균일하게 분산된 동일조성의 소결체와 분명한 차가 인정되지 않았으나, 측정장소에 의한 불균일이 약간커지는 경향이 인정되었다. 도면에 나타내는 바와 같이 도 1과 같이 Cu2O 입자의 대부분은 불규칙한 형상으로 도 1보다도 더욱 큰 덩어리로 되어 분산되어 있음을 알 수 있다.
(실시예 3)
원료분말로서 74㎛ 이하의 전해 Cu 분말과 순도 3N, 입자지름 1∼2㎛의 CuO 분말을 사용하여 Cu 분말과 CuO 분말을 Cu-22.4 체적CuO의 조성비로 300g 조합한 후, 지름 8mm의 강철볼을 넣은 지름 120mm의 유성볼밀용기중에서 25시간 기계합금하였다.
그후 혼합분말을 지름 8Omm의 금형에 주입하여 lOOOkg/cm2의 압력으로 냉간프레스하여 예비성형체를 얻었다. 그후, 예비성형체를 아르곤가스분위기중에서 800℃ ×2시간의 소결을 행하여 실시예 1와 마찬가지로 조직관찰, 열팽창계수 및 열전도율의 측정, 산화물 X선회절을 하게 하였다.
도 3에 마이크로조직(1000배)을 나타낸다. 사진에서 분명한 바와 같이, 실시예 1 또는 2와 비교하여 Cu2O 는 미세하고, 입자지름 1O㎛ 이하의 Cu2O 가 균일분산되어 있다. 조직의 미세화는 강도의 향상이나 냉간압연성의 개선에 적합하다. 도면에 나타내는 바와 같이 도 1과 마찬가지로 Cu2O 입자는 95이상이 불규칙한 형상으로 덩어리를 형성하고 있어 100㎛ 사방내에 20개 전후 볼형상의 입자로서 존재하고 있음을 알 수 있었다.
소결체에 관하여 X선 회절에 의하여 산화물의 확인을 행한 결과, 검출된 회절피크는 Cu2O 뿐이며, 소결중에 CuO가 Cu2O 로 완전히 변태한 것을 확인하였다. 또 화학분석의 결과, 소결체조성은 설정대로 Cu-4O 체적Cu2O 였다.
한편, 열팽창계수 및 열전도율은 후기하는 실시예 5의 동일조성의 것과 동등의 값이었다.
(실시예 4)
실시예 1과 같은 원료분말를 사용하여 Cu 분말과 Cu2O 분말을 Cu-55체적Cu2O 의 조성비로 55Og 조합한 후, V 믹서중에서 혼합하였다. 혼합분말을 지름 8Omm의 금형에 주입하여 60Okg/cm2의 압력으로 냉간프레스하여 지름 80mm ×22mm의 예비성형체를 얻었다. 그후, 예비성형체를 아르곤가스분위기중에서 975℃ ×3시간의 소결을 행하였다. 이어서 얻어진 소결체를 800℃로 가열하여 200톤프레스로 단련비 1.8까지 단조한 후, 500℃에서 연화어닐링하여 실시예 1과 마찬가지로 조직관찰, 열전달계수 및 열전도율의 측정을 행하였다.
단조재는 측면에 다소의 귀균열이 관찰되었으나, 그 이외의 부분은 건전하여 본 발명의 구리복합재료는 소성가공성이 뛰어남을 판명하였다.
도 4는 단조재의 단신장방향에 평행한 면의 마이크로조직(300배)를 나타낸다. Cu 상 및 Cu2O 상은 변형하여 단신장방향으로 배향하고 있으나, 균열 등의 결함은 인정되지 않는다. 도면에 나타내는 바와 같이 Cu2O 입자는 95이상이 이어진 덩어리로 되어, 소성가공에 의하여 신장된 방향으로 연장되어 있음을 알 수 있다.
표 2는 레이저플래시법에 의한 열전도율의 측정결과를 나타내나, 단조하지 않은 소결 그대로의 상태에서는 열전도율의 이방성은 인정되지 않는다. 그러나 단조함으로써 이방성이 생겨 Cu 상 및 Cu2O 상의 배향방향(단신장방향)에 대하여 평행한 L 방향의 열전도율은 그것에 직각인 C 방향(단조방향)의 2배이상의 값을 나타내고 있다. 또 실온으로부터 300℃까지의 열팽창계수를 측정한 결과, 이방성은 대부분 인정되지 않고, 실시예 1의 동일조성의 것과 동등하였다.
열전도율(W/m·K)
L 방향 C 방향
소 결 111 106
소결 - 단조 152 67
(실시예 5)
원료분말로서 74㎛ 이하의 전해 Cu 분말과 순도 3N, 입자지름 l∼2㎛의 CuO 분말을 사용하였다. Cu 분말과 CuO 분말을 표 3에 나타내는 비율로 1400g 조합한 후, 강철볼을 넣은 건식의 포트밀속에서 10시간 이상 혼합하였다. 혼합분말을 지름 150mm의 금형에 주입하여 CuO 함유량에 따라 4OO∼1OOOkg/cm2의 압력으로 냉간프레스하여 예비성형체를 얻었다. 예비성형체를 아르곤가스분위기중에서 소결시킨 후, 산화물 X선회절, 조직관찰, 열팽창계수 및 열전도율의 측정을 행하였다. 또한 소결온도는 CuO 함유량에 따라 900℃∼1000℃의 사이에서 변화시켜 각 온도에서 3시간 유지하였다. 열팽창계수는 실온으로부터 300℃의 온도범위에서 TMA(Thermal Mechanical Analysis)장치를 사용하여 행하고, 열전도율은 레이저플래시법에 의하여 측정하였다. 그 결과를 표 3에 병기하였다.
No. 배합성분(체적) 소결체조성(체적) 열팽창계수 (×10-6/℃) 열전도율 (W/m·K)
Cu CuO Cu Cu2O
11 51.2 48.8 20 80 5.6 55
12 58.1 41.9 30 70 7.0 80
13 64.9 35.1 40 60 8.5 105
14 67.8 32.2 45 55 9.1 129
15 71.4 28.6 50 50 9.7 149
16 77.6 22.4 60 40 10.6 185
17 83.5 16.5 70 30 12.7 228
18 89.2 10.8 80 20 13.5 282
소결체에 관하여 X선 회절에 의하여 산화물의 확인을 행한 결과, 검출된 구리산화물의 회절피크는 Cu2O 뿐이며, 소결중에 CuO로부터 Cu2O로의 변태가 완전히 이루어진 것을 확인하였다.
도 5에 얻어진 시료 No.14의 마이크로조직(300배)을 나타내나, 실시예 1의 동일조성의 것과 마찬가지의 조직을 나타내고 있으며, Cu2O 상은 Cu와 CuO의 산화반응에 의하여 생성된 Cu2O 와 CuO 를 분해하여 생성한 Cu2O 로 이루어져 있다. Cu2O 입자는 실시예 1과 동일하다.
한편, 열팽창계수는 표 3에서 분명한 바와 같이, Cu2O 분말을 원료분말로 한 실시예 1과 비교하여 현저한 차는 보이지 않으나, 열전도율은 CuO 를 원료분말로 한 쪽이, CuO 배합량 즉, Cu2O 함유량이 5O 체적이상에서 높아지는 경향이 보인다. 이는 소결체의 밀도가 CuO를 원료분말로 하는 쪽이 높은 데 기인하고 있다.
도 6은 표 1 및 표 3에 나타낸 열전도율(x)과 열팽창계수(y)의 관계를 나타내는 선도이다. 본 실시예의 이들의 관계는 y = 0.031x + 4.65에 의하여 구해지는 값이상이며, y = 0.03lx + 5.95 로 구해지는 값이하가 된다. 따라서 경사는 20℃의 열전도율 1W/m·K 당 20∼250℃에서의 평균열팽창계수로서 0.025∼0.035 ppm/℃로 하는 것이 바람직하다.
(실시예 6)
본 발명의 구리복합재료를 파워반도체소자중, IGBT(Insulated Gate Bipolar Transistor ; (이하 IGBT라 함) 모듈방열판(베이스판)에 적용한 실시예를 설명한다.
도 7은 IGBT 소자 24개의 경우의 모듈내부의 평면도, 도 8은 IGBT 1개의 경우의 모듈의 단면도를 나타낸다. IGBT 소자(101) 4개와, 다이오드소자(102) 2개는 구리필름(202, 203)을 도시 생략한 은납재로 AlN 판(204)에 접합한 AlN 기판 (103)에 땜납(201)에 의하여 접속된다. AlN 기판(103)상에는 에미터배선(104)과 콜렉터배선(105), 게이트배선(106)의 영역이 형성되어 있으며, IGBT소자(101)와 다이오드소자(102)는 콜렉터배선(105)영역에 납땜된다. 각 소자로부터는 금속와이어 (107)에 의하여 에미터배선(104)에 접속된다. 또 게이트배선(106)영역상에는 저항소자(108)가 배치되고, 반도체소자인 IGBT소자(101)의 게이트패드로부터 금속와이어(107)에 의하여 저항소자(108)에 접속된다. 반도체소자를 탑재한 6개의 AlN 기판(103)이 땜납(205)에 의해 실시예 1∼5에 기재된 본 발명에 관한 전표면에 Ni 도금된 Cu-Cu2O 복합재로 이루어지는 방열판(109)에 접속된다. 각 절연기판 사이는 단자(206)와 수지성의 케이스(207)가 일체로 된 케이스블록(208)의 단자(206)와 AlN 기판(103)을 땜납(209)으로 배선한다. 또 케이스(207)와 방열판(109)은 실리콘고무계 접착제(210)에 의하여 접속된다. 케이스블록(208)으로부터의 단자는 주단자가 각 AlN 기판(103)상에서 에미터단자접속위치(110), 에미터센스단자접속위치 (111), 콜렉터접속단자위치(112)가 각각 2개소, 게이트단자접속위치(113)가 1개소에서 접속된다. 다음에 수지주입구를 가진 케이스뚜껑(211)으로부터 단자 전면이 피복되도록 실리콘겔(212)을 주입하고, 그후 열경화형 에폭시수지(213)를 전면에 주입하여 모듈을 완성시킨다. 방열판(109)은 Al제 지지판에 볼트로 8개의 볼트구멍(114)을 통하여 지지된다. 볼트구멍(114)은 기계가공에 의하여 뚫린다. 또한 케이스(207)는 접착제(210)에 의하여 결합되고 다른 8개의 볼트에 의하여 볼트구멍 (115)을 통하여 결합된다.
표 4에 일반적으로 사용되는 베이스재와, 본 발명의 Cu-Cu2O 합금재로 Cu-3O 체적Cu2O 의 열팽창계수와 열전도율을 나타낸다. Cu-Cu2O 베이스재료를 사용한 반도체소자는 일반적으로 사용되는 Cu 베이스의 모듈과 비교하여 열팽창계수가 작고, AlN 기판(103)과 베이스(109)를 접속하는 땜납(209)의 신뢰성을 향상시킬 수 있다. 한편, 가혹한 사용환경하에서 땜납(106)의 신뢰성을 향상시키기 위하여 사용되는 Mo나 Al-SiC 베이스는 Cu-Cu2O 베이스를 사용한 반도체소자와 비교하여 열팽창계수는 작으나, 열전도율도 작고, 모듈의 열저항이 커지는 문제가 생긴다. 본 실시예의 Cu-Cu2O 베이스를 탑재한 모듈에서는 신뢰성(열피로 시험수명)은 Cu 베이스와 비교하여 5배이상, 열저항은 같은 베이스두께의 모듈로, Mo 베이스와 비교하여 0.8배 이하로 할 수 있다.
재 료 열팽창계수 (ppm/℃) 열전도율 (W/m·K) 비 고
Cu-30체적Cu2O 13.5 230 본 발명
Cu 17 390 종래구조
Mo 5 140
Al - SiC 8 160
이들 효과에 의하여 모듈의 구조나, 다른 부재의 선택의 폭을 넓히는 것이 가능하게 된다. 예를 들어 도 7의 실시예에서는 Cu-Cu2O 합금베이스재는 Mo 베이스재와 비교하여 열전도율이 큰, 바꿔 말하면 열확산성이 향상하기 때문에, 동작시의 반도체소자 단부와 중앙부의 온도차를 작게 억제하는 효과가 있고 반도체소자를 종래 모듈과 비교하여 대략 1.2 배로 크게 하고 있다. 이에 따라 종래 소자에서는 같은 전류량을 확보하기 위하여 IGBT로 30개사용하였던 구조를 24개로 설계가 가능하게 되어 모듈사이즈를 소형화할 수 있었다. 또한 AlN보다 열전도율이 약 20작은 알루미나기판을 절연기판으로 사용하는 것이 가능하게 된다. 알루미나는 AlN에 비하여 저항강도가 강하고, 기판사이즈를 크게 할 수 있다. 또 알루미나판은 열팽창계수가 AlN 판과 비교하여 크고, 베이스재료와의 열팽창차를 작게 할 수 있기 때문에 모듈자신의 휨량도 작게할 수 있다. 알루미나기판의 사용에 의하여 기판의 허용사이즈를 크게 할 수 있기 때문에, 1매당 탑재할 수 있는 반도체소자수를 많게 할 수 있다. 즉 각 절연판마다 필수인 절연확보용 면적이나 기판간 면적을 줄일 수 있어 모듈사이즈를 작게 하는 것이 가능하다.
도 9는 본 실시예의 모듈제조과정의 모식도를 나타낸다. (a)Cu-Cu2O 베이스 (109)는 표면이 Ni 도금되어 대략 평탄한 상태로 입하된다. (b)는 반도체소자 (101)를 땜납(102)에 의하여 접합한 AlN 기판(103)을 땜납(205)에 의하여 접합한다. 이때 베이스(109)의 열팽창계수가 반도체소자와 AlN 기판의 복합체보다 크기때문에 땜납의 냉각과정에서 모듈 이면이 오목형상으로 휜다. (c)케이스블록(208)을 열경화형의 접착제로 조립하는 공정에서 땜납접합 완료의 복합체(301)에 비하여 케이스의 열팽창계수가 크기 때문에 접착제의 냉각과정에서 모듈이면이 대략 평탄하게 된다. (d)모듈 내부에 실리콘겔(212), 열경화형 에폭시수지(213)를 충전하면, 수지의 열팽창계수가 크기 때문에 모듈이면이 볼록한 형상으로 휜다.
도 10에 각 공정에서의 이면휨량의 실측결과를 나타낸다. 변형량이 플러스는 이면이 오목, 마이너스는 이면이 볼록하게 되는 것이다. 본 발명의 Cu-Cu2O 베이스를 사용하면, 휨량은 종래의 Mo 베이스를 사용한 모듈과 비교하면, 약 1/3로 억제할 수 있다. 또 Cu 베이스의 결과는 도시 생략하였으나, AlN 기판과의 팽창계수차가 크고 (b)의 공정에서 이면이 오목한 방향으로 휨량이 크고, 모듈완성후에도 이면이 오목하여 1OO㎛ 이상의 휘어짐이 발생한다. 본 발명의 Cu-Cu2O 베이스에서는 모듈의 휨량을 작게 할 수 있기 때문에 모듈의 대형화가 가능하게 된다. 또 조립공정에서의 휨량과 마찬가지로, 모듈 실제구동시의 온도변화에 의한 휘어짐의 변화량도 작기 때문에, 모듈과 냉각핀 사이에 도포하는 그리스의 유실을 억제할 수 있다.
도 11에 본 발명의 모듈을 적용한 전력변환장치의 일 실시예를 나타낸다. 파워반도체장치(50l)는 Al제 히트싱크(511)상에 방열성 그리스(510)를 끼워 조임볼트(512)에 의하여 설치되고, 2 레벨인버터를 구성한 예를 나타낸다. 일반적으로 모듈(501)은 중간점(B 점)을 1개의 중간점 배선(503)으로 배선할 수 있도록 좌우를 반전시켜 설치한다. 콜렉터측 배선(502)과 에미터측 배선(504)은 각각 U, V, W 상을 배선하여 전원전압(509)을 공급한다. 신호선은 각 IGBT 모듈 (501∼ ), 게이트배선(505), 에미터보조배선(506), 콜렉터보조배선(507)에 의하여 구성한다. 508은 부하이다.
도 12에 모듈의 휨량 및 도 13에 모듈을 설치한 경우의 조임전후의 모듈이면의 휨량(그리스두께)을 나타내며, (a)가 본 발명, (b)가 종래법의 것이다. 종래 알려져 있는 Al-SiC 베이스의 모듈의 경우, 이면의 볼록량이 약 100㎛이나, 모듈을 그리스를 도포하여 조이면, 조임시에 그리스에 밀려 변형되고, 반대로 모듈의 이면이 오목한 상태로 변형하여 중앙부에서의 그리스두께가 두꺼워져 접촉저항이 커진다. 이에 대하여 본 발명의 Cu-Cu2O 베이스의 경우, 초기의 이면의 휨량이 약 50㎛이나, 베이스재의 강성이 크기 때문에, 그리스를 도포하여 조인 후의 모듈중앙부의 그리스두께를 약 50㎛로 억제하여 종래의 Al-SiC 베이스와 비교하여 반감시킬 수 있었다. 또한 모듈내에서의 그리스두께의 불균일도 작게 할 수 있다. 설치시의 그리스에 밀려 변형되는 문제는 Cu-Cu2O 합금보다도 강성이 작은 Cu 베이스모듈의 설치시에도 당연 발생하는 문제가 되어, 본 발명의 Cu-Cu2O 합금으로 대책할 수 있다.
도면에 나타내는 바와 같이, 본 발명의 Cu-Cu2O 합금베이스는 종래의 고신뢰성 모듈로 적용되었던 Mo 또는 Al-SiC 등의 베이스재와 비교하여 열저항, 접촉열저항을 작게 할 수 있는 것을 설명하였다. 그것에 의하여 도 11에 나타내는 바와 같이 모듈을 세밀한 상태로 설치할 수 있었다. 또한 냉각핀의 냉각효율을 내릴 수 있기 때문에 전력변환장치의 설치면적, 체적을 작게 할 수 있다. 또 그리스두께를 얇게 할 수 있기 때문에, 냉각핀의 평탄도의 허용 범위를 크게 설정할 수 있기 때문에 대형핀으로의 전력변환장치의 조립도 가능하게 된다. 또 강제공냉 등의 보조냉각기능을 없앨 수도 있어 이 점에서도 소형화, 저소음화를 도모할 수 있다.
(실시예 7)
실시예1∼5에 기재된 본 발명의 구리복합재료를 방열판으로 하여 도 14 및 도 15에 나타내는 IC를 탑재한 플라스틱패키지에 적용하였다. 도 14는 방열판내장형이며, 도 15는 방열판노출형이다.
방열판은 몰드수지의 열팽창계수를 고려하여 실온으로부터 300℃에 있어서의 열팽창계수가 9 ×1O-6∼ 14 ×1O-6/℃의 범위가 되도록, Cu-2O∼55체적Cu2O의 범위내에서 조성을 바꾸어 제작하여 기계가공 및 Ni 도금처리를 실시하여 시험하였다.
도 14에서 패키지구조를 설명한다. 리드프레임(31)은 절연성 폴리이미드테이프(32)를 거쳐 본 발명의 구리복합재료로 이루어지는 Ni 도금된 방열판(33)과 접착되어 있다. IC(34)는 방열판(33)과 땜납으로 접합되어 있다. 또 Au 와이어(35)로 IC 상의 A1 전극과 리드프레임이 접속되어 있다. 이들은 리드프레임의 일부를 제외하고, 에폭시수지, 실리카제 필러 및 경화제를 주성분으로 하는 몰드수지(36)로 밀봉되어 있다. 도 15에 나타낸 방열판 노출형의 패키지는 방열판(33)이 몰드수지의 외부로 노출되어 있는 점이 도 14와 다르다.
상기한 바와 같이 하여 설치된 패키지에 관하여 휘어짐이나 방열판과 몰드수지의 접합부분에서의 균열의 유무를 관찰하였다. 그 결과 몰드수지와 방열판의 열팽창차가 O.5 ×1O-6/℃이하이면 문제가 없으며, 조성적으로는 Cu-2O∼35체적Cu2O 가 열전도율도 200W/m·K로 높아 적합하였다.
(실시예 8)
도 16 및 도 17은 실시예1∼5에 기재된 본 발명의 구리복합재료를 방열판으로서 사용하고, IC를 탑재한 세라믹패키지의 단면도를 나타낸다. 먼저, 도 16에 관하여 설명한다. IC(41)는 폴리이미드계 수지로 Ni 도금된 방열판(42)에 접합되어 있다. 또한 방열판(42)과 Al2O3제의 패키지(43)는 땜납에 의하여 접합되어 있다. 패키지에는 Cu에 의한 배선이 이루어지고 또한 배선기판과의 접속용으로 핀(44)이 설치되어 있다. IC 상의 A1전극과 패키지의 배선은 A1와이어(45)로 접속되어 있다. 이들을 밀봉하기 위하여 코바르제의 용접링(46)을 패키지에 은납으로 접합하고, 또한 용접링과 코바르제의 리드(47)를 롤러전극을 사용하여 용접하였다. 도 17은 도 16의 세라믹패키지에 방열핀(48)을 접속한 패키지이다.
(실시예 9)
도 18 및 도 19는 TAB(Tape Automated Bonding)기술을 적용하고, 또 실시예 1∼5에 기재된 본 발명의 구리복합재료를 방열판에 사용한 패키지에 관하여 설명한다.
먼저, 도 18의 패키지에 관하여 설명한다. IC(51)는 열전도성수지(52)를 거쳐 Ni 도금된 본 발명에 관한 방열판(53)을 접합하고 있다. IC의 단자에는 Au 범프(54)가 형성되어 TAB(55)와 접속되어 있고, 다시 TAB는 박막배선(56)을 경유하여 리드프레임(57)과 접속되어 있다. IC는 실리콘고무(58)를 끼워 A12O3제의 세라믹기판(59), 프레임(60) 및 밀봉유리(61)로 밀봉되어 있다.
도 19는 수지로 밀봉한 패키지이다. IC(65)는 Au-Si합금(66)에 의하여 Ni 도금된 본 발명에 관한 방열판(67)과 접합되어 있고, 또한 열전도성수지(68)에 의하여 구리접지판(69) 및 Ni 도금된 본 발명에 관한 방열판(70)과 접속되어 있다. 한편 IC의 단자는 Au 범프(71)로 TAB(72)와 접속되어 수지(73)로 밀봉되어 있다. 여기서 리드프레임(57) 및 방열판의 일부는 밀봉수지의 외부로 노출되어 있다. 또 TAB는 에폭시계 Ag 페이스트(74)로 구리접지판에 고정되어 있다.
(실시예 10)
도 20은 실시예 1∼5에 기재된 본 발명의 구리복합재료를 방열판에 적용한 MCM의 실시예를 나타낸다. 방열판(83)은 소결체 또는 그것을 압연한 후에 소정의 형상으로 프레스가공한 것이다.
IC(81)는 Au 와이어(82)를 사용하여 Ni 도금된 본 발명에 관한 방열판(83)의 위에 형성된 박막배선(84)에 접속되고, 다시 Au 와이어로 AlN제의 패키지(85)상에 형성되어 있는 배선에 접속되어 외부단자(86)로서 인출되어 있다. IC 부는 42 합금제의 리드(87)와 패키지의 W 메탈라이즈층 사이에 Au-Sn제의 프리폼(88)을 끼워 접합하여 밀봉되어 있다.
(실시예 11)
도 21은 본 발명의 복합재료를 유전체판에 사용한 정전흡착장치의 단면도이다.
본 정전흡착장치는 도 21에 나타내는 바와 같이, 진공처리실(95) 내부의 감압분위기중에서 도체 또는 반도체로 이루어지는 가공물(90)에 가공을 실시하는 스퍼터링장치의 유지기구로서 사용가능하다. 본 정전흡착장치의 전극(94)에 직류전원장치(91)로부터의 전압(500V 정도)을 인가하면, 유전체판(92)과 가공물(90) 사이에 정전흡인력이 발생하기 때문에, 유전체판(92)의 표면에 가공물(90)을 흡착시킬 수 있다. 본 실시예에 사용한 유전체판은 실시예 1∼5에 기재된 복합재료를 사용하였다.
또한 실제의 스퍼터링에 있어서는 본 정전흡착장치에 가공물(90)을 장착한 후, 가스배기구(97)에 연결된 배기펌프를 구동함으로써, 진공처리실(95)의 내부압력이 1 ×1O-3Pa 정도가 될 때까지 진공배기한다. 그후 가스도입구(96)에 설치된 밸브를 개방함으로써 진공처리실(95)의 내부에 반응가스(아르곤가스 등)을 10SCCM 정도 도입한다. 이때의 진공처리실(95)의 내부압력은 2 ×1O-2Pa 정도이다.
그후, 본 정전흡착장치의 전극(94)의 고주파전원(13)으로부터 약 4kW의 고주파전력(13.56MHz)을 공급함으로써, 본 정전흡착장치의 전극(94)과 다른 전극(도시생략)사이에 플라즈마를 생성시킨다.
이 경우의 고주파인가전압의 VDC및 Vpp는 2kV 및 4kV이다. 또한 본 정전흡착장치의 전극(94)과 고주파전원(93) 사이에 삽입되어 있는 매칭박스(98)는 고주파 전력이 플라즈마에 효율적으로 공급되도록 진공처리실(95)측과 임피던스정합을 취하기 위한 것이다.
이 스퍼터링장치를 실제로 사용한 결과, 가공중에 가공물(90)의 온도는 450℃정도에 까지 도달하였으나, 본 정전흡착장치의 유전체판(92)에는 이물발생의 발생원인이 되는 균열 등의 발생은 인정되지 않았다. 이것은 본 정전흡착장치의 사용이 가공의 신뢰성의 향상에 유용함을 의미한다.
또한 스퍼터링장치외에 감압분위기에서 도체 또는 반도체(예를 들어, 실리콘 기판)로 이루어지는 가공물에 가공을 실시하는 가공장치(소위 감압중 가공장치), 예를 들어 화학적 기상증착장치, 물리적 증착장치, 밀링장치, 에칭장치, 이온주입장치 등의 유지기구로서 본 정전흡착장치를 사용하여도 가공의 신뢰성의 향상이라는 동일한 효과가 달성됨은 물론이다.
본 실시예에 의하면 정전흡착장치의 유전체판의 절연파괴강도를 저하시키는 일 없이, 그 내열성을 향상시킬 수 있다. 따라서 본 발명에 관한 정전흡착장치를 감압중 가공장치의 유지기구로서 이용하면 유전체판의 균열 등에 기인하는 이물의 발생율을 저감시킬 수 있다.
본 발명의 복합재료는 저열팽창으로 고열전도성을 가짐과 동시에 높은 소성가공성을 가지기 때문에 제조공정이 단축되어 대량생산이 가능해지는 현저한 효과를 가진다.
또 본 발명의 복합재료는 특히 고열전도성을 가지는 Cu상과 저열팽창성의 Cu2O상으로 이루어지는 혼합조직을 가지기 때문에, 양쪽의 특성을 겸하여 구비하고 있다. 또 본 발명의 복합재료는 특히 Cu 및 Cu2O에 있어서는 양자의 함유량을 조정함으로써 저열팽창계수로 고열전도율을 얻을 수 있다. 본 발명의 용도로서 반도체장치에 탑재되는 방열판이나 정전흡착장치의 유전체판으로서 넓은 범위에 걸쳐 적용이 가능하다.

Claims (18)

  1. 금속과 상기 금속보다도 열팽창계수가 작은 무기화합물입자를 가지는 복합재료에 있어서,
    상기 화합물입자는 단면의 면적율이 상기 입자의 전체의 95이상이 서로 이어진 복잡형상의 덩어리로 되어 분산되어 있는 것을 특징으로 하는 복합재료.
  2. 금속과 상기 금속보다도 열팽창계수가 작은 무기화합물입자를 가지는 복합재료에 있어서,
    상기 화합물입자는 단독으로 존재하는 입자의 수가 단면으로 lOO㎛ 사방내에 1OO개 이하이며, 나머지의 상기 화합물입자는 서로 이어진 복잡형상의 덩어리로 되어 분산되어 있는 것을 특징으로 하는 복합재료.
  3. 금속과 상기 금속보다도 열팽창계수가 작은 무기화합물입자를 가지는 복합재료에 있어서,
    상기 화합물입자는 비커스경도가 300 이하인 것을 특징으로 하는 복합재료.
  4. 금속과 상기 금속보다도 열팽창계수가 작은 무기화합물입자를 가지는 복합재료에 있어서,
    20℃에서의 열전도율 1w/m·K 당 20∼150℃에서의 평균열팽창계수의 증가율이 0.025∼0.035 ppm/℃인 것을 특징으로 하는 복합재료.
  5. 금속과 상기 금속보다도 열팽창계수가 작은 무기화합물입자를 가지는 복합재료에 있어서,
    상기 화합물입자는 서로 이어져 덩어리로 되어 분산되어 있고, 상기 덩어리는 소성가공에 의하여 신장된 방향으로 연장되어 있는 것을 특징으로 하는 복합재료.
  6. 구리와 산화구리입자를 가지는 복합재료에 있어서,
    상기 산화구리입자는 단면의 면적율로 상기 입자의 전체의 95이상이 서로 이어진 복잡형상의 덩어리로 되어 분산되어 있는 것을 특징으로 하는 복합재료.
  7. 제 1항 내지 제 6항중 어느 한 항기재의 복합재료로 이루어지는 것을 특징으로 하는 반도체장치용 방열판.
  8. 제 7항에 있어서,
    표면에 Ni 도금층을 가지는 것을 특징으로 하는 반도체장치용 방열판.
  9. 방열판상에 탑재한 복수개의 절연기판과, 상기 절연기판의 각각에 탑재된 복수개의 반도체소자를 구비하고,
    상기 절연기판은 상하면에 도체층이 설치되고, 상기 도체층을 거쳐 상기 방열판에 직접접합되어 있는 것을 특징으로 하는 반도체장치.
  10. 방열판상에 탑재된 절연기판 및 상기 절연기판상에 탑재된 반도체소자를 가지는 반도체장치에 있어서,
    상기 방열판은 제 7항 또는 제 8항기재의 방열판으로 이루어지는 것을 특징으로 하는 반도체장치.
  11. 방열판상에 탑재된 반도체소자와, 상기 방열판에 접속된 리드프레임과, 상기 리드프레임과 반도체소자를 전기적으로 접속하는 금속와이어를 구비하고,
    상기 반도체소자를 수지밀봉한 반도체장치에 있어서, 상기 방열판은 제 7항 또는 제 8항기재의 방열판으로 이루어지는 것을 특징으로 하는 반도체장치.
  12. 방열판상에 탑재된 반도체소자와, 상기 방열판에 접속된 리드프레임과, 상기 리드프레임과 반도체소자를 전기적으로 접속하는 금속와이어를 구비하고, 상기 반도체소자를 수지밀봉함과 동시에, 상기 방열판의 적어도 상기 소자의 접합면에 대하여 반대면측이 개방되어 있는 반도체장치에 있어서,
    상기 방열판은 제 7항 또는 제 8항에 기재된 방열판으로 이루어지는 것을 특징으로 하는 반도체장치.
  13. 방열판상에 탑재된 반도체소자와, 외부배선접속용 핀을 가지고, 중앙부에 상기 소자를 수납하는 개방공간을 가지는 세라믹다층배선기판과, 상기 소자와 기판의 단자를 전기적으로 접속하는 금속와이어를 구비하고, 상기 소자를 상기 공간에 설치하도록 상기 방열판과 상기 기판을 접합함과 동시에, 상기 기판을 리드로 접합하여 상기 소자를 대기로부터 차단하는 반도체장치에 있어서,
    상기 방열판은 제 7항 또는 제 8항에 기재된 방열판으로 이루어지는 것을 특징으로 하는 반도체장치.
  14. 방열판상에 탑재된 반도체소자와, 외부배선접속용 단자를 가지고,
    중앙부에 상기 소자를 수납하는 오목부를 가지는 세라믹다층배선기판과,
    상기 소자와 기판의 단자를 전기적으로 접속하는 금속와이어를 구비하며,
    상기 소자를 상기 오목부에 설치하도록 상기 방열판과 상기 기판의 오목부를 접합함과 동시에 상기 기판을 리드로 접합하여 상기 소자를 대기로부터 차단하는 반도체장치에 있어서,
    상기 방열판은 제 7항 또는 제 8항에 기재된 방열판으로 이루어지는 것을 특징으로 하는 반도체장치.
  15. 방열판상에 열전도성수지에 의하여 접합된 반도체소자와, 세라믹절연기판에 접합된 리드프레임과, 상기 소자와 리드프레임을 전기적으로 접속하는 TAB를 구비하며, 상기 방열판과 절연기판를 접합하여 상기 소자를 대기로부터 차단함과 동시에 상기 소자와 절연기판 사이에 열전도성수지탄성체를 개재시킨 반도체장치에 있어서,
    상기 방열판은 제 7항 또는 제 8항에 기재된 방열판으로 이루어지는 것을 특징으로 하는 반도체장치.
  16. 제 1 방열판상에 금속에 의하여 접합된 반도체소자와, 접지판이 접합된 제 2 방열판의 상기 접지판상에 상기 제 1 방열판을 탑재하고,
    상기 소자의 단자에 전기적으로 접속한 TAB를 구비하여 상기 소자를 수지밀봉한 반도체장치에 있어서,
    상기 방열판은 제 7항 또는 제 8항에 기재된 방열판으로 이루어지는 것을 특징으로 하는 반도체장치.
  17. 제 1항 내지 제 6항중 어느 한 항기재의 복합재료로 이루어지는 것을 특징으로 하는 정전흡착장치용 유전체판.
  18. 전극층에 전압을 인가함으로써 상기 전극층상에 접합된 유전체판과 물체사이에 정전흡인력을 생기게 하여 상기 유전체판의 표면에 상기 물체를 고정하는 정전흡착장치에 있어서,
    상기 유전체판은 제 19항 기재의 유전체판으로 이루어지는 것을 특징으로 하는 정전흡착장치.
KR1020007003086A 1998-12-07 1998-12-07 복합재료 및 그 용도 KR100352993B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1998/005527 WO2000034539A1 (fr) 1998-12-07 1998-12-07 Materiau composite et son utilisation

Related Child Applications (2)

Application Number Title Priority Date Filing Date
KR1020027004355A Division KR20020035631A (ko) 1998-12-07 1998-12-07 복합재료 및 그 용도
KR1020027004354A Division KR20020035630A (ko) 1998-12-07 1998-12-07 복합재료 및 그 용도

Publications (2)

Publication Number Publication Date
KR20010052078A true KR20010052078A (ko) 2001-06-25
KR100352993B1 KR100352993B1 (ko) 2002-09-18

Family

ID=14209560

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020027004355A KR20020035631A (ko) 1998-12-07 1998-12-07 복합재료 및 그 용도
KR1020027004354A KR20020035630A (ko) 1998-12-07 1998-12-07 복합재료 및 그 용도
KR1020007003086A KR100352993B1 (ko) 1998-12-07 1998-12-07 복합재료 및 그 용도

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020027004355A KR20020035631A (ko) 1998-12-07 1998-12-07 복합재료 및 그 용도
KR1020027004354A KR20020035630A (ko) 1998-12-07 1998-12-07 복합재료 및 그 용도

Country Status (8)

Country Link
US (1) US6909185B1 (ko)
EP (1) EP1167559B1 (ko)
JP (1) JP3690278B2 (ko)
KR (3) KR20020035631A (ko)
CN (1) CN1093565C (ko)
DE (1) DE69833788D1 (ko)
RU (1) RU2216602C2 (ko)
WO (1) WO2000034539A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3690171B2 (ja) 1999-03-16 2005-08-31 株式会社日立製作所 複合材料とその製造方法及び用途
JP3865557B2 (ja) * 2000-01-28 2007-01-10 株式会社ルネサステクノロジ 半導体装置
JP3906767B2 (ja) * 2002-09-03 2007-04-18 株式会社日立製作所 自動車用電子制御装置
EP1443546A3 (en) * 2003-01-28 2009-05-06 Hitachi Ltd. Working method of metal material and semiconductor apparatus fabricated by the method
JP2005223165A (ja) 2004-02-06 2005-08-18 Sanyo Electric Co Ltd 窒化物系発光素子
FR2877491B1 (fr) * 2004-10-29 2007-01-19 Soitec Silicon On Insulator Structure composite a forte dissipation thermique
US7528006B2 (en) * 2005-06-30 2009-05-05 Intel Corporation Integrated circuit die containing particle-filled through-silicon metal vias with reduced thermal expansion
AT503270B1 (de) * 2006-03-09 2008-03-15 Arc Seibersdorf Res Gmbh Verbundwerkstoff und verfahren zu seiner herstellung
TWI449137B (zh) * 2006-03-23 2014-08-11 Ceramtec Ag 構件或電路用的攜帶體
WO2009128849A1 (en) 2008-04-18 2009-10-22 The Regents Of The University Of California Integrated seal for high-temperature electrochemical device
JP2012122132A (ja) * 2010-11-18 2012-06-28 Mitsubishi Materials Corp 焼結体形成用の粘土状組成物、焼結体形成用の粘土状組成物用粉末、焼結体形成用の粘土状組成物の製造方法、銅焼結体及び銅焼結体の製造方法
US20130199831A1 (en) * 2012-02-06 2013-08-08 Christopher Morris Electromagnetic field assisted self-assembly with formation of electrical contacts
JP6050075B2 (ja) * 2012-09-26 2016-12-21 株式会社オプトニクス精密 半導体デバイスの製造方法および半導体デバイス
KR101432640B1 (ko) * 2014-04-10 2014-08-21 천재영 Cu/Ag 합금을 이용한 LED조명등 방열구조체 및 이의 제조방법
CN104976597A (zh) * 2014-04-10 2015-10-14 株式会社唻迪克世 利用机械合金化方法的led照明灯散热结构体及其制造方法
DE112016005219B4 (de) 2015-11-12 2021-08-26 Mitsubishi Electric Corporation Leistungsmodul
CN106711261B (zh) * 2015-11-16 2018-05-29 上海空间电源研究所 一种空间用可伐/银金属层状复合材料及其制备方法
CN106711262B (zh) * 2015-11-16 2018-07-03 上海空间电源研究所 一种空间用钼/钛/银金属层状复合材料及其制备方法
CN105945288A (zh) * 2016-04-28 2016-09-21 昌利锻造有限公司 一种粉末冶金胀断连杆
CN110106466B (zh) * 2019-04-28 2021-12-31 北京工业大学 一种超薄散热薄膜及其制备方法和应用
CN115287491B (zh) * 2022-08-11 2023-08-18 江西博钦纳米材料有限公司 一种AlN和Al2O3混杂增强铜基复合材料及其制备方法
US11802330B1 (en) * 2022-08-22 2023-10-31 The Royal Institution for the Advancement of Learning/McGill Concordia University Gas turbine engine component with copper oxide coating

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3766634A (en) 1972-04-20 1973-10-23 Gen Electric Method of direct bonding metals to non-metallic substrates
DE2310784B2 (de) * 1973-03-03 1975-03-13 Fa. Dr. Eugen Duerrwaechter Doduco, 7530 Pforzheim Verfahren zur Herstellung eines duktilen Silber-Metalloxid-Halbzeugs
JPS5486276A (en) * 1977-12-21 1979-07-09 Hitachi Ltd Resin mold type semiconductor device
US4385310A (en) * 1978-03-22 1983-05-24 General Electric Company Structured copper strain buffer
US4270266A (en) * 1978-09-14 1981-06-02 General Motors Corporation Method of making a dielectric containing material for RF suppression
US4290080A (en) * 1979-09-20 1981-09-15 General Electric Company Method of making a strain buffer for a semiconductor device
JPS57109205A (en) * 1980-12-26 1982-07-07 Tanaka Precious Metal Ind Sealing electric contact material and method of manufacturing same
JPS57181344A (en) * 1981-05-02 1982-11-08 Tanaka Kikinzoku Kogyo Kk Electrical contact material for sealing
JPS58137285A (ja) * 1982-02-10 1983-08-15 株式会社日立製作所 金属板付セラミック基板の製造法
JPS6412404A (en) 1987-07-06 1989-01-17 Hitachi Ltd Conductor material
JPS6464245A (en) * 1987-09-03 1989-03-10 Nec Corp Semiconductor device
JPH07105460B2 (ja) * 1987-10-20 1995-11-13 株式会社日立製作所 半導体装置
JP2788510B2 (ja) 1989-10-27 1998-08-20 第一工業製薬株式会社 銅ペースト組成物
JPH03271339A (ja) * 1990-03-22 1991-12-03 Honda Motor Co Ltd セラミックス・銅複合体およびその製造方法
GB2243160B (en) * 1990-02-13 1994-08-10 Honda Motor Co Ltd A method of producing a moulded article
JPH03286558A (ja) * 1990-04-02 1991-12-17 Hitachi Ltd 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
JPH0441601A (ja) * 1990-06-06 1992-02-12 Mitsubishi Heavy Ind Ltd 複合粉末製造法
US5045972A (en) * 1990-08-27 1991-09-03 The Standard Oil Company High thermal conductivity metal matrix composite
US5158912A (en) * 1991-04-09 1992-10-27 Digital Equipment Corporation Integral heatsink semiconductor package
US5292478A (en) * 1991-06-24 1994-03-08 Ametek, Specialty Metal Products Division Copper-molybdenum composite strip
JP3267671B2 (ja) * 1992-04-16 2002-03-18 株式会社メガチップス 半導体装置
JPH06334068A (ja) * 1993-05-24 1994-12-02 Toyota Autom Loom Works Ltd ヒートスプレッダを内蔵した半導体パッケージ
JPH0741359A (ja) 1993-07-30 1995-02-10 Asahi Glass Co Ltd 静電チャック用セラミックス及びその製造用組成物
JPH0790413A (ja) 1993-09-22 1995-04-04 Sumitomo Special Metals Co Ltd 複合材料
US5432675A (en) * 1993-11-15 1995-07-11 Fujitsu Limited Multi-chip module having thermal contacts
US5490627A (en) * 1994-06-30 1996-02-13 Hughes Aircraft Company Direct bonding of copper composites to ceramics
JPH0878578A (ja) 1994-09-08 1996-03-22 Sanyo Special Steel Co Ltd 放熱基板用材料及びその製造方法
JP2655124B2 (ja) * 1995-03-06 1997-09-17 日本電気株式会社 不揮発性半導体記憶装置およびその製造方法
JPH0995745A (ja) 1995-10-03 1997-04-08 Hitachi Metals Ltd 低熱膨張・高熱伝導性銅複合材料及びその製造方法
JP3426827B2 (ja) 1995-12-25 2003-07-14 京セラ株式会社 半導体装置
JPH09209058A (ja) * 1996-01-30 1997-08-12 Kyocera Corp 高熱伝導性複合材料とその製造方法
JPH10154780A (ja) 1996-09-26 1998-06-09 Toshiba Corp 放熱部品とその製造方法、およびそれを用いた半導体装置
JP3438496B2 (ja) * 1996-12-04 2003-08-18 ソニー株式会社 ウエハステージとその製造方法およびドライエッチング装置
JPH1129379A (ja) * 1997-02-14 1999-02-02 Ngk Insulators Ltd 半導体ヒートシンク用複合材料及びその製造方法
JP3618032B2 (ja) 1997-02-17 2005-02-09 京セラ株式会社 静電チャック

Also Published As

Publication number Publication date
EP1167559A4 (en) 2003-02-05
US6909185B1 (en) 2005-06-21
JP3690278B2 (ja) 2005-08-31
DE69833788D1 (de) 2006-05-04
WO2000034539A1 (fr) 2000-06-15
KR100352993B1 (ko) 2002-09-18
RU2216602C2 (ru) 2003-11-20
KR20020035631A (ko) 2002-05-11
EP1167559A1 (en) 2002-01-02
CN1275170A (zh) 2000-11-29
EP1167559B1 (en) 2006-03-08
KR20020035630A (ko) 2002-05-11
CN1093565C (zh) 2002-10-30

Similar Documents

Publication Publication Date Title
KR100352993B1 (ko) 복합재료 및 그 용도
EP1036849B1 (en) Metal matrix composite material, process for its production and use
US6833617B2 (en) Composite material including copper and cuprous oxide and application thereof
US8415207B2 (en) Module including a sintered joint bonding a semiconductor chip to a copper surface
EP3276657B1 (en) Cooler, power semiconductor module arrangement having a cooler, and method for producing the same
WO2001078109A2 (en) High rigidity, multi-layered, semiconductor package and method of making the same
JP5954374B2 (ja) 絶縁基板、その製造方法、半導体モジュールおよび半導体装置
JP3938113B2 (ja) 複合材料及びその用途
JP5630375B2 (ja) 絶縁基板、その製造方法、半導体モジュールおよび半導体装置
JP2004003023A (ja) 複合材料とその製造方法及び用途
JPS63173348A (ja) 半導体装置
JP2000313905A (ja) 複合材料及び各種用途
JP3736251B2 (ja) 複合材料とその製造方法
JP2000313904A (ja) 複合材料とその製造方法及び半導体装置
JP3552623B2 (ja) 複合材料及びそれを用いた半導体装置用放熱板
US20230335459A1 (en) Thermal mismatch reduction in semiconductor device modules
CN1402342A (zh) 复合材料及其应用
JP2004003024A (ja) 複合材料及びそれを用いた半導体装置用放熱板と半導体装置
Bayer et al. Future Packaging Technologies in Power Electronic Modules
Zheng Processing and Properties of Die-attachment on Copper Surface by Low-temperature Sintering of Nanosilver Paste

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee