KR20010052044A - 반도체 디바이스 검사장치 및 반도체 디바이스 검사방법 - Google Patents

반도체 디바이스 검사장치 및 반도체 디바이스 검사방법 Download PDF

Info

Publication number
KR20010052044A
KR20010052044A KR1020000071964A KR20000071964A KR20010052044A KR 20010052044 A KR20010052044 A KR 20010052044A KR 1020000071964 A KR1020000071964 A KR 1020000071964A KR 20000071964 A KR20000071964 A KR 20000071964A KR 20010052044 A KR20010052044 A KR 20010052044A
Authority
KR
South Korea
Prior art keywords
current
electron beam
measurement
sample
semiconductor device
Prior art date
Application number
KR1020000071964A
Other languages
English (en)
Other versions
KR100390323B1 (ko
Inventor
야마다게이조
쯔지데도루
이따가끼요스께
우시끼다께오
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR20010052044A publication Critical patent/KR20010052044A/ko
Application granted granted Critical
Publication of KR100390323B1 publication Critical patent/KR100390323B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/308Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/311Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Length-Measuring Devices Using Wave Or Particle Radiation (AREA)
  • Measuring Leads Or Probes (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

샘플 상의 복수의 측정 위치는 동일한 단면 형태를 가지는 전자빔으로 순차적으로 조사되며, 개별 측정 위치가 전자빔으로 조사될 때 상기 샘플에서 생성된 전류가 측정되며, 상기 측정된 전류 또는 상기 측정된 전류로부터 유도된 물리적 양을 2차원 평면 상에 측정 위치의 함수로서 표시한다.

Description

반도체 디바이스 검사장치 및 반도체 디바이스 검사방법{SEMICONDUCTOR DEVICE TESTER AND SEMICONDUCTOR DEVICE TEST METHOD}
본 발명은 전자빔을 사용하여 반도체 디바이스의 검사에 관한 것이다. 특히, 본 발명은 컨택트홀 검사에 사용하는 데 적합하다.
최근, 반도체 디바이스에서 반도체 디바이스의 크기는 더욱 감소되며, 상기 반도체 디바이스의 층수가 더욱 더 증가하여 반도체 디바이스의 성능을 향상시킨다. 그러므로, 에칭에 의하여 형성될 구조의 크기는 약 0.1 마이크론이며, 따라서 미세한 컨택트홀 또는 비어-홀을 안정하게 형성하는 것은 특히 어렵다. 컨택트홀 또는 비어-홀은 절연층 상에 형성된 배선을 절연층 아래의 배선과 전기적으로 도통시키기 위하여 절연층에 형성된 홀이다.
이러한 홀의 크기가 반도체 디바이스의 크기의 감소에 비례하여 감소되고, 반도체의 동작 클록 주파수가 증가하므로, 컨택트홀이 단지 전기적 접속을 제공하는 것은 충분하지 않다. 즉, 컨택트홀을 통한 전기 신호의 전달 속도가 문제가 된다. 예컨대, 컨택트홀의 저항값이 크게는 10 KΩ이며, 인접 배선 간의 커패시턴스값은 약 0.01 pF 이상이므로, 컨택트홀의 시간 상수는 반도체 디바이스를 동작시키는 클록의 상승하는 속도에 영향을 주는 데 충분히 커진다. 시간 상수가 변한다면, 논리 회로의 동작 속도는 변한다. 그러므로, 판단이 착수될 때 까지 대기하는 것이 필수적이다. 대기 시간이 길면, 논리 회로를 구성하는 소자의 동작 속도가 향상되어도, 계산 속도는 향상될 수 없다는 문제점이 있다.
전체 반도체 디바이스의 동작 속도를 향상시키기 위하여, 컨택트홀에 의하여 유발되는 클록 신호의 상승하는 에지의 지연량을 일정값 이하로 유지시킴으로써 가능한 작은 값으로 대기시간을 감소시키는 것이 필수적이다. 이러한 대기 시간의 감소를 구현하기 위하여, 컨택트홀의 직경이 요망하는 바가 되도록 컨택트홀의 형성을 위한 에칭 공정을 관리하는 것이 필수적이다. 또한, 컨택트홀의 직경이 너무 크면, 인접 소자와 접할 수 있어서 불필요한 전기 접속이 생성될 수 있다. 이것을 "누설 (leakage)" 이라고 칭하며, 반도체 디바이스의 결함 중 하나이다. 그러므로, 컨택트홀이 수용가능한지를 판단하기 위하여, 컨택트홀의 직경이 기준값에 관하여 특정 범위 내에 있는 지의 여부를 판단하는 것이 필요하다.
이러한 판단을 실행하기 위하여, 컨택트홀의 바닥 직경은 샘플을 파괴하여 측정되는 것이 일반적이었다. 이러한 파괴 측정의 종래의 제 1 방법으로, 단면 SEM (Scanning Electron Microscope) 측정이 있다. 이러한 방법에서, 웨이퍼는 유리 커터 또는 FIB (Focused Ion Beam) 등을 사용하여 절단되어, 단면이 컨택트홀의 중심을 통하여 지나가는 선을 따라 정확하게 취해진다. 이후, 웨이퍼는 절단면이 샘플 테이블과 평행이도록 샘플 테이블에 위치되며, 상기 웨이퍼의 절단면은 SEM에 의하여 관찰되어 컨택트홀의 저부의 가장 긴 거리를 화상 상에서 측정한다. 컨택트홀의 형태가 항상 완벽한 원형이 아니므로, 몇몇 방향에서 거리를 측정하여 평균 거리를 컨택트홀의 저부의 직경으로 판단하는 것이 일반적이다. 저부의 정확한 절대 직경을 측정하기 위하여, 표준 거리 및 샘플의 거리를 동시에 관찰함으로써 화상 상의 표준 거리 및 컨택트홀의 저부의 표시된 거리를 비교하는 것이 일반적이다.
종래 기술의 제 2 방법에서, 컨택트홀이 형성된 샘플의 표면 상에 형성된 산화막이 에칭 또는 CMP 등에 의하여 제거된다. 산화막이 제거되는 샘플의 표면 상에, 컨택트홀이 에칭되어 컨택트홀의 저부의 형태를 반영할 때 생성되는 마크가 남는다. 샘플은 에칭 마크가 샘플 테이블에 평행이도록 위치되며, 에칭 마크는 SEM 에 의하여 관찰되어 에칭 마크의 거리를 측정한다. 제 2 방법은, 측정 정밀이 샘플의 절단 정밀에 의존하지 않으므로, 제 1 방법과 비교하여 측정 정밀이 높다는 것을 특징으로 한다.
그러나, 이들 종래 방법은 이미 언급한 바와 같은 파괴 방법이며, 제품을 직접 측정하는 것이 불가능하다는 문제점이 있다. 또한, SEM 측정은 수작업으로 실행되므로, 측정 시간이 많이 소요되고 다수의 샘플을 고속으로 처리하는 것이 불가능하다는 또다른 문제점이 있다. 그러므로, 각 웨이퍼에 대한 측정점의 수가 상당히 작으며, 측정 신용성이 저하된다는 또다른 문제점이 있다.
상기 문제점들을 해결하기 위한 수단으로서, 본 발명의 양수인에 의하여 출원된 JP 10-281746A 에 컨택트홀을 통과하여 기판에 도달한 전자빔에 의하여 생성된 전류를 검출시, 컨택트홀의 저부의 위치가 검출되는 기술이 개시되어 있다. JP 4-62857A 에는 샘플이 전자빔이 아니라 이온빔으로 조사되어 이온빔의 조사에 의하여 생성된 기판 전류를 측정함으로써 제 2 전자상을 관찰하는 기술이 개시되어 있다. 2000년 6월 23일에 공개된 JP 2000-174077A 에는, 복수의 컨택트홀을 단시간에 검사하여 반도체 웨이퍼를 복수의 영역으로 구분하며, 각 영역에 정상 컨택트홀의 비율이 검사되는 기술이 개시된다. 또한, JP 2000-174077A 에는 각 영역에 대응적으로 측정된 비율을 표시하기 위한 기술이 개시되어 있다.
본 발명의 목적은, 반도체 디바이스를 전자빔으로 조사시킴으로써 생성된 기판 전류를 검출하기 위한 기술을 향상시킴으로써 반도체 디바이스를 파괴시키지 않고 고속으로 반도체 디바이스를 검사할 수 있는 반도체 검사장치 및 반도체 검사방법을 제공한다.
도 1은 전자빔 노광 장치를 사용하는 본 발명의 제 1 실시예를 도시하는 블록도이며,
도 2는 전자빔 노광 장치를 자세히 도시하며,
도 3은 보상 전류 및 결함 컨택트홀 간의 관계를 도시하며,
도 4는 전자빔으로 조사될 영역의 구성예를 도시하며,
도 5는 전자빔으로 조사될 영역의 또다른 구성예를 도시하며,
도 6은 전자빔으로 조사될 영역의 또다른 구성예를 도시하며,
도 7은 컨택트홀 직경을 측정하기 위한 면분포 측정 영역을 도시하며,
도 8a는 웨이퍼 표면 내의 분포 측정의 예로서 웨이퍼 상의 측정점을 도시하며, 도 8b는 각 측정점에서 전류를 도시하는 그래프이며,
도 9a는 스테퍼 샷 (stepper shot) 내의 분포 측정의 예로서 웨이퍼 상의 측정점을 도시하며, 도 9b는 각 측정점에서 전류를 도시하는 그래프이며,
도 10a는 칩 내의 분포 측정의 예로서 웨이퍼 상의 측정점을 도시하며, 도 10b는 각 측정점에서 전류를 도시하는 그래프이며,
도 11은 웨이퍼 지도 상에서 결점으로 판단되는 측정점 위치를 표시한 예이며,
도 12는 결점 모드 표시의 예를 도시하며,
도 13은 결점 모드 표시의 또다른 예를 도시하며,
도 14는 결점 모드 표시의 또다른 예를 도시하며,
도 15는 컨택트홀 직경의 등고선 표시의 예를 도시하며,
도 16은 각 직경 범위에 할당된 서로 다른 색을 사용하여 컨택트홀 직경의 색 표시의 예를 도시하며,
도 17은 전자빔 조사시 기판에 흐르는 전류량 또는 공간 주파수 분석후 컨택트홀의 직경을 표시하기 위한 포맷의 예를 도시하며,
도 18은 모든 웨이퍼에서 측정된 컨택트홀 직경의 비를 나타내는 주파수 그래프의 예를 도시하며,
도 19는 모든 샷에서 측정된 컨택트홀 직경의 비를 나타내는 주파수 그래프의 예를 도시하며,
도 20은 임의 영역에서 측정된 컨택트홀의 비를 나타내는 주파수 그래프의 예를 도시하며,
도 21은 대표적인 통계값을 표로 나타낸 예를 도시하며,
도 22는 대표적인 통계값을 표로 나타낸 또다른 예를 도시하며,
도 23은 대표적인 통계값을 표로 나타낸 또다른 예를 도시하며,
도 24는 포토 레지스트의 검사 플로 챠트의 예를 도시하며,
도 25는 메모리 셀의 포토 레지스트 검사를 실행하는 경우의 전자빔의 조사 위치의 예를 도시하며,
도 26은 논리 장치의 포토 레지스트 검사를 실행하는 경우의 전자빔의 조사 위치의 예를 도시하며,
도 27은 검사 결과의 전류 등고선 표시의 예를 도시하며,
도 28은 검사 결과의 전류 등고선 표시의 또다른 예를 도시하며,
도 29는 복수의 측정 위치를 일괄하여 측정하는 검사 플로 챠트를 도시하며,
도 30은 일괄 모드 (lump mode) 및 개별 측정 위치를 측정하는 개별 모드 간의 측정 모드를 스위칭하면서 측정하는 검사 플로 챠트이며,
도 31은 일괄 모드의 측정 영역 및 전류 간의 관계의 예를 도시하며,
도 32는 면분포가 측정되는 경우에서 측정 위치를 선택하기 위한 선택 플로 챠트를 도시하며,
도 33a는 아이콘 표시의 예로서 에칭 변화의 평가를 위한 아이콘을 도시하며, 도 33b는 아이콘 표시의 또다른 예로서 노출 변화의 평가를 위한 아이콘을 도시하며,
도 34는 본 발명의 이용예의 검출 플로 챠트이며,
도 35는 에칭 조건의 선택예를 도시하며,
도 36은 본 발명의 이용예의 검사 플로 챠트이며,
도 37은 경보 발생 조건의 일예를 도시한 것이다.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 노광 장치 2 : 제어 장치
3 : 기억 장치 4 : 데이터 처리 장치
5 : 표시 장치 6 : 프린터
11 : 전자총 12 : 콘덴서 렌즈
13 : 개구 플레이트 14 : 샘플
15 : 스테이지 16 : 전극
17 : 전류계 18 : 이동 거리 측정 장치
본 발명은 낮은 에너지 전자빔의 조사에 의하여 샘플에 생성된 전류량을 기초로 하는 구조를 포함하는 반도체 디바이스의 특성을 특정하는 원리를 이용하여, 샘플의 임의 영역의 특성이 측정 대상에 따라 측정 모드를 설정함으로써 샘플을 파괴시키지 않고 고속으로 측정되는 것을 특징으로 한다.
즉, 본 발명의 제 1 태양에 따라, 동일한 단면형을 가지는 전자빔으로 샘플 상의 복수의 측정 위치를 순차적으로 조사시키는 수단과, 개별 측정 위치가 전자빔으로 조사될 때 샘플에 생성된 전류를 측정하는 수단과, 2차원 평면 상에 단순한 수치가 아니라 측정 위치 및 측정 영역의 함수로서 측정된 전류 또는 측정된 전류로부터 유도된 물리적 양을 표시하는 표시수단을 구비하는 것을 특징으로 하는 반도체 디바이스 검사장치가 제공된다. 측정 수단은 바람직하게는 샘플의 개별 측정 위치가 전자빔으로 조사될 때 생성되는 전류의 총량을 측정한다.
본 발명은 다양한 반도체 디바이스의 검사시, 특히 다양한 반도체 디바이스의 컨택트홀의 검사시 이용될 수 있다. 후자의 경우에서, 조사 수단은 바람직하게는 단일 컨택트홀 또는 소정 간격, 바람직하게는 소정 기간을 가지는 간격으로 웨이퍼를 가로지르는 임의의 축을 따라 배열된 복수의 컨택트홀을 가지는 반도체 웨이퍼의 위치를 전자빔으로 조사한다.
스테퍼 노광 장치가 상기 조사수단으로서 사용될 수 있다. 이러한 경우에서, 하나의 스테퍼 노광에서 노출된 범위인 샷 영역에서 소정 간격으로 분리된 웨이퍼의 위치를 전자빔으로 조사하는 것이 바람직하다. 보다 바람직하게는, 하나의 반도체 디바이스의 영역을 결정하는 스크라이브 영역을 통하여 통과하는 임의의 축을 따라 소정 간격으로 배열된 위치는 전자빔으로 조사된다.
표시 수단은 바람직하게는 모든 반도체 디바이스에서 결정된 품질 결정 알고리즘에 따라 측정 위치 각각의 전류량을 평가하고, 웨이퍼 형태를 모사하는 2차원 평면 상에 정상 또는 결함 위치에 대응하는 특정 기호를 표시하는 수단을 포함한다. 또한, 모든 반도체 디바이스에서 결정된 결함 모드에 따라 결함 모드에 대응하는 특정 기호를 표시하는 수단을 포함할 수 있다.
또한, 표시 수단은 모든 반도체 디바이스에서 결정된 품질 알고리즘에 따라 각 측정 위치에서의 전류량을 평가하고, 웨이퍼 형태를 모사하는 2차원 평면 상의 측정 위치에 대응하는 컨택트홀의 직경의 값 또는 실질적인 값을 표시하는 수단을 포함할 수 있다. 이러한 경우에서, 컨택트홀 직경의 범위를 나타내는 기호를 표시하고, 컨택트홀 직경의 값의 범위를 표시하는 색을 표시하거나, 상기 측정된 전류량의 공간 주파수를 계산함으로써 2차원 평면 상의 공간 주파수에 대응하는 측정된 전류의 크기를 표시하는 것이 가능할 수 있다. 또는, 모든 웨이퍼에서의 컨택트홀 직경의 비율을 컨택트홀 직경의 함수로서 표시하고, 스테퍼 노광의 모든 샷에서의 컨택트홀 직경의 비율을 컨택트홀의 함수로서 표시하거나, 모든 웨이퍼의 컨택트홀의 최대 직경, 최소 직경, 평균 직경, 표준 편차 및/또는 표준 직경으로부터의 편차와 같은 통계치를 표시하는 것이 가능할 수 있다.
본 발명은 홀이 기판 상에 형성된 포토 레지스트를 마스크로 사용함으로써 형성되는 전기적으로 도전인 기판의 검사장치에서 이용될 수 있다. 이러한 경우에서, 본 발명은 바람직하게는, 노광시 사용되는 마스크의 레이아웃 정보로부터 설계시 동일한 크기를 가지는 컨택트홀을 추출하며, 포토 레지스트의 노광시 동시에 노광되는 범위 내의 모든 칩에서 검사될 컨택트홀을 할당하는 수단을 포함한다.
본 발명은 깊이가 서로 다른 컨택트홀을 가지는 소자 검사장치에서 이용될 수 있다. 이러한 경우에서, 본 발명은 바람직하게는, 이들 컨택트홀의 설계 데이터를 기초로 하여 모든 깊이에서 컨택트홀을 분류하며, 각 그룹의 컨택트홀이 전자빔으로 조사되도록 조사 수단을 제어하는 수단을 포함한다. 이러한 경우에서, 표시 수단은 바람직하게는, 각 컨택트홀의 깊이에 대응하는 설계 시트와, 소자의 표면을 나타내는 2차 전자상을 동시에 표시하는 수단을 구비한다.
복수의 개별 측정 위치를 하나 단위가 아니라 일괄하여 측정할 수 있다. 즉, 본 발명은 샘플 상의 복수의 측정 위치를 복수의 영역으로 분류시키며, 모든 영역이 전자빔으로 조사되도록 조사 수단을 제어하는 수단을 포함할 수 있으며, 표시 수단은 모든 영역에서 측정된 전류량을 영역에 포함된 복수의 측정 위치에서 획득된 평균 전류량으로 표시하는 평균값 표시 수단을 포함할 수 있다.
또한, 조사 수단은 복수의 측정 위치를 복수의 영역에 분류하여, 영역 마다 전자 빔을 조사하는 제 1 모드와, 개별 측정 위치에 전자빔으로 조사하는 제 2 모드 사이에서 동작 모드를 스위칭할 수 있으며, 상기 조사 수단을 제 1 모드로 설정하고, 상기 측정 수단에 의하여 측정된 전류량을 그 크기에 따라 분류하고, 소정 기준에 따라 몇몇 영역을 선택하고, 상기 선택 영역을 위하여 조사 수단을 제 2 모드로 설정하고, 그 측정을 반복하는 제어 수단을 포함할 수 있다.
본 발명은, 검사될 아이템에 적합한 측정 위치 패턴을 기억하는 기억 수단과, 동작자에 의하여 선택된 검사 아이템에 대응하는 기억 수단으로부터 측정 위치 패턴 중 하나를 판독하여 , 측정 위치를 측정될 대상의 크기에 적합한 측정 패턴을 연장함으로써 검사가 실제적으로 수행되는 좌표로 변환시키는 수단과, 상기 변환 수단에 의하여 획득된 실제 좌표를 기초하여 할당된 시퀀스에서 할당된 측정 위치가 전자빔으로 조사되도록 조사 수단을 제어하는 수단을 구비할 수 있다.
본 발명은 반도체 디바이스의 대량 생산을 위한 공정 조건을 결정하는 데 이용될 수 있다. 대량 생산을 구현하기 위하여, 상호 서로 다른 공정 조건으로 형성되며 검사 대상이 서로 다른 밀도로 형성되는 복수의 영역을 포함하는 복수의 검사 샘플이 샘플로서 사용되며, 반도체 디바이스 검사장치는 바람직하게는, 복수의 영역이 공정 조건 사이에 전자빔으로 조사될 때, 측정 수단에 의하여 측정되는 전류량을 비교하는 수단, 검사 샘플을 위하여 사용되는 공정 조건을 사용하여 비교 수단으로부터의 비교 결과를 파라미터로서 기억하는 기억 수단, 및 기억 수단에 기억된 복수의 검사 샘플에 관련된 비교 결과로부터 최적 공정 조건을 선택하는 수단을 구비한다.
후자의 경우에서, 복수의 영역은, 검사될 대상이 고밀도로 형성되는 제 1 영역 및 검사될 대상이 개별적으로 형성되는 제 2 영역을 포함할 수 있다. 검사될 대상이 컨택트홀인 경우에서, 비교 수단은 바람직하게는, 제 2 영역 내의 하나의 개별 컨택트홀에 흐르는 전류량과 제 1 영역 내의 하나의 컨택트홀에 흐르는 전류량을 비교하는 수단을 포함한다. 또는, 비교 수단은 제 2 영역 내의 하나의 개별 컨택트홀에 흐르는 전류량과, 제 1 영역 내의 복수의 컨택트홀에 흐르는 전류를 컨택트홀수로 표준화시킴으로써 획득된 제 1 영역내의 컨택트홀에 흐르는 전류량과 비교하는 수단을 포함할 수 있다.
유사한 검사장치가 배선 패턴용으로 실행될 수 있다. 또한, 복수의 영역은, 검사될 대상이 비교적 고밀도로 형성되는 제 1 영역, 검사될 대상이 비교적 저밀도로 형성되는 제 2 영역 및 개별 대상이 형성되는 제 3 영역을 포함할 수 있다.
본 발명은 대량 생산에서 공정 검사에 이용될 수 있다. 이러한 경우에서, 본 발명의 반도체 디바이스 검사장치는 바람직하게는, 검사될 대상이 서로 다른 밀도인 샘플의 복수의 영역을 지정하는 수단, 복수의 영역이 각각 전자빔으로 조사될 때 측정 수단에 의하여 측정된 전류를 비교하는 수단, 및 비교 수단으로부터의 비교 결과가 소정의 조건을 만족하지 않을 때, 샘플에 대하여 실행되는 제조 단계를 비정상으로 경보하는 수단을 포함한다.
본 발명은 반도체 디바이스에 전용인 디바이스가 아니라, 전자빔으로 특정 영역을 조사할 수 있는 전자빔 노광 장치와 같은 디바이스 또는 범용 정보 프로세서를 사용하는 데이터 프로세싱에 의하여 실행될 수 있다.
즉, 본 발명의 제 2 태양에 따라, 전자빔이 동일한 단면적을 가지도록 순차적으로 샘플 상의 복수의 측정 위치를 전자빔으로 조사하여, 각 측정 위치 및 측정전류를 기억함으로써 샘플에 흐르는 전류를 측정하는 제 1 단계 및 상기 전류 및 상기 측정 위치를 판독하여 2차원 평면 상의 전류 또는 상기 전류로부터 유도된 물리적 양을 측정 위치의 함수로 표시하는 제 2 단계를 구비하는 것을 특징으로 하는 반도체 디바이스 검사 방법이 제공된다.
도 1은 전자빔 노광 장치 (1) 를 사용하는 본 발명의 실시예를 도시하는 블록도이다. 노광을 제어하고 데이터를 소집하는 제어 장치 (2) 는 전자빔 노광 장치 (1) 에 접속된다. 기억 장치 (3) 는 데이터 처리 장치 (4) 가 항상 또는 요구시 접속되는 제어 장치 (2) 에 접속된다. 표시 장치 (5) 및 프린터 (6) 는 데이터 처리 장치 (4) 에 접속된다.
기본 노광 기능 외에, 전자빔 노광 장치 (1) 는 샘플 상의 복수의 측정 위치를 동일한 단면 형태를 가지는 전자빔으로 순차적으로 조사할 수 있다. 제어 장치 (2) 는 전자빔 노광 장치 (1) 의 동작을 제어하며, 디바이스 검사시 각 측정 위치가 전자빔으로 조사되어 기억 장치 (3) 의 측정 위치 및 각 측정 위치에서 측정된 전류량을 기억하는 샘플에 생성된 전류를 측정한다. 데이터 처리 유닛 (4) 은 제어 장치 (2) 를 통하여 기억 장치 (2) 로부터 전류 및 측정 위치를 판독하여, 전류 또는 상기 전류로부터 유도된 물리적 양을 측정 위치의 함수로서 2차원적으로 표시한다. 데이터 처리 유닛 (4) 은 요구시, 프린터 (6) 로 상기 함수를 출력한다.
측정된 데이터는 기억 장치 (3) 에 그대로 기억될 수 있다. 그러나, 기억 장치 (3) 는 측정된 데이터의 적분/부가 동작 또는 평균화 동작과 같은 산술 동작을 실행한 후, 측정된 데이터를 기억할 수 있다. 제어 장치 (2) 및 데이터 처리 장치 (4) 에 의하여 실행될 동작은 단일 디바이스에 의하여 실행될 수 있다. 또한, 전자빔 노광 장치 (1) 에 대하여 독립적으로 제공된 기억 장치 (3) 대신, 전자빔 노광 장치 (1) 가 배열되는 제조 라인의 각 데이터를 집합적으로 기억하는 메모리가 사용될 수 있다.
도 2는 전자빔 노광 장치 (1) 의 구성을 개략적으로 도시한 것이다. 전자빔 노광 장치 (1) 는 전자빔을 조사하기 위한 전자총 (11), 전자총 (11) 으로부터 조사된 전자빔을 평행 빔으로 콜리메이팅 (collimating) 하는 콘덴서 렌즈 (12), 평행 빔을 가는 전자빔으로 콜리메이팅하는 개구 플레이트 (13), 샘플 (14)을 지지하는 스테이지 (15), 샘플로부터 전류를 유도하는 전극 (16), 전극 (16) 에 의하여 유도된 전류를 측정하는 전류계 (17) 및 샘플 (14) 및 상기 샘플을 조사하는 전자빔 간의 위치 관계를 획득하는 이동 거리 측정 장치 (18) 을 포함한다. 전류계 (17) 가 내부에 바이어스 전원을 가질 때, 샘플 (14) 을 바이어스 전원으로부터 바이어스 전압에 의하여 바이어스시키는 것이 가능하다.
전자총 (11) 으로부터 조사되며 일정 전류를 가지는 전자빔은 콘덴서 렌즈 (12) 에 의하여 평행 빔으로 한번에 제조되며, 이후 개구 플레이트 (13) 에 형성된 개구부에 의하여 요구되는 형태 또는 크기를 가지며 샘플을 조사하는 데 사용되는 전자빔의 크기를 결정하는 평행 전자빔으로 콜리메이팅된다. 개구 플레이트 (13) 의 개구부를 통하여 통과하는 전자빔은 샘플 (14) 을 수직으로 조사한다. 전자빔으로 조사된 샘플 (14) 의 표면에서, 2차 전자가 샘플 (14) 의 표면 조건에 대응하여 생성된다. 검사될 샘플 (14) 이 전기적으로 도전이므로, 전기장은 샘플 (14) 내에 위치할 수 없다. 그러므로, 전류는, 샘플 (14) 의 전위 기울기가 영 또는 샘플로 직접 흐르는 전자에 대응하도록 샘플로부터 방출된 2차 전자에 대하여 보상하기 위하여 샘플 (14) 에 흐른다. 전류는 샘플 (14) 과 접하는 전극 (16) 에 의하여 측정된다. 가속 전압 및 샘플 (14) 을 조사하는 전자빔의 전류는 각각 수백 볼트 내지 수 킬로볼트의 범위에 있으며, 약 10-12암페어 내지 약 10-9암페어 내의 범위이다. 이동 거리 측정 장치 (18) 은 옹스트롱 유닛에서 샘플의 이동 거리를 정밀하게 측정할 수 있는, 레이저 간섭 같은 것을 사용하는 정밀 측정 디바이스로 구성된다. 측정된 위치 및 전류는 웨이퍼의 확인기와 함께 기억 장치 (3) 에 기억된다.
측정 위치로의 전자빔의 이동은 샘플 (14) 을 이동시켜 전자빔으로 스캐닝하거나 전자빔으로 스캐닝하는 동안 샘플을 이동시킴으로써 달성될 수 있다. 샘플 (14) 의 이동은 스테이지 (15) 를 이동시킴으로써 달성될 수 있거나 스테이지 (15) 로부터 독립적으로 달성될 수 있다.
개구 플레이트 (13) 가 본 실시예에서 항상 필수적인 것이 아니어도, 개구 플레이트 (13) 가 사용될 때, 임의의 조사 영역의 형태를 만들 수 있다.
도 3은 특정 지정 반도체 디바이스에서 측정된 전류량 및 조건을 형성하는 컨택트홀 간의 관계를 도시한 표이다. 표에서 "정상 제품 (normal product)" 은 절연 재료가 아닌 재료의 저부 및 특정 소정의 최소 직경 내지 특정 소정 최대 직경의 범위 내의 저부 직경을 가지는 컨택트홀에 의하여 정의된다. 도 3에 도시된 바와 같이, 어떠한 전류도 흐르지 않는 웨이퍼의 영역은 전혀 결함없는 제품에 대응하며, 약간의 전류가 흐르는 영역은 개구부를 부분적으로 포함할 수 있는 부분에서 결함있는 제품에 대응하며, 전류의 소정량이 흐르는 영역은 정상 제품에 대응하며, 소정의 전류 보다 큰 전류가 흐르는 영역은 컨택트홀이 상당히 크므로, 결함있는 제품에 대응한다. 그러므로, 검사중인 샘플이 도 3에 도시된 정상 제품의 범위 내의 전류량을 나타내는 지의 여부를 결정함으로써 검사중인 샘플의 품질을 결정할 수 있다.
도 4 내지 도 6은 샘플을 조사하는 전자빔의 형태의 예를 도시한 것이다.
기본적으로, 전자빔은 샘플을 조사하여 컨택트홀이 도 4에 도시된 바와 같이, 전자빔의 단면적에 완전히 포함되도록 한다. 이러한 경우에서, 컨택트홀을 한번에 완전히 덮을 만큼 충분히 큰 단면적을 가지는 두꺼운 전자빔을 사용하거나, 가는 전자빔의 시간 평균으로서 측정 영역을 덮도록 가는 전자빔을 사용할 수 있다.
도 5는 복수의 컨택트홀이 동시에 측정되는 경우를 도시한다. 에칭 반응의 분포는 먼지와 같은 국부적 물질을 제외하고 거시적으로 변하는 것이 일반적이다. 그러므로, 컨택트홀의 직경이 하나씩 측정되거나, 복수의 컨택트홀의 평균 직경이 측정되는 지의 여부에 상관없이 중요한 측정 결과를 획득할 수 있다. 따라서, 동시에 10개 내지 100개의 컨택트홀 또는 이상을 측정함으로써 분포를 측정할 수 있다. 하나의 측정 영역 내에 포함된 컨택트홀은 기억 장치와 같은 라인에 배열될 수 있거나 임의적으로 배열될 수 있다. 그러나, 에칭 분포를 측정하기 위하여, 영역은 동일한 패턴을 가져야 하거나 수에서 동일한 컨택트홀을 포함해야 한다.
조사하는 전자빔의 단면 형태는 전자빔의 형태를 결정하는 개구 플레이트의 개구부를 측정될 대상의 형태에 대응하는 것으로 변화시킴으로써 획득될 수 있다. 예컨대, 도 6에 도시된 바와 같이, 복수의 서로 분리된 컨택트홀을 측정할 수 있다. 특히, 논리 장치에서, 컨택트홀의 저부에서 확산 물질이 서로 다르며, 상기 저부의 재료가 서로 다르며, 상기 저부의 전기 접속이 컨택트홀이 동일한 층에 있어도 기판을 통하여 그라운드되는 저부와 또는 저부 없이 서로 다른 경우가 존재할 것이다. 이들 경우들 중 어느 경우에서도, 동일한 전류가 정상 상태에서 흐르는 컨택트홀은 군집화되며, 상기 군집화된 컨택트홀을 포함하는 영역은 두꺼운 전자빔으로 동시에 조사되거나 가는 전자빔으로 시간적으로 스캔된다.
도 7은 에칭 분포가 검사될 때, 측정 위치를 선택하는 예를 도시한 것이다. 에칭 공정을 현상하기 위하여, 전체 웨이퍼의 에칭 분포, 스태퍼와 같은 노광 장치의 특성의 영향을 알기 위해 필수적인 샷 레벨 분포, 칩 내의 에칭 분포 또는 임의 영역 내의 에칭 분포를 아는 것은 필수적이다.
도 8a는 웨이퍼 표면의 에칭 분포의 측정예로서 웨이퍼 상의 측정 위치를 도시한 것이며, 도 8b는 각 측정 위치에서 측정된 전류의 그래프이다. 에칭은 샘플 표면 내의 동축 원 상에 실행되는 것이 일반적이다. 한편, 반도체 집적 회로 장치의 경우에서, 동일한 기능을 가지는 복수의 반도체 집적 회로는 일정 간격으로 웨이퍼 상에 배열되는 것이 일반적이다. 이러한 경우에서, 측정 위치는 도 8a에 도시된 샘플의 중심을 관통하여 지나가는 X-X' 선을 따라 배열된다. 동일한 성질을 가지는 컨택트홀은 각 측정 위치에 형성되어야 하므로, 바람직하게는 측정 위치로서 서로 다른 칩에 동일한 상관 좌표를 가지는 컨택트홀 패턴을 선택한다. 도 8b에 도시된 그래프는, 동일한 패턴을 가지는 각 칩의 중심을 원래 위치로서 가지는 동일한 상관 좌표를 가지며 동일한 간격으로 웨이퍼에 배열된 특정 영역이 측정될 때, 각 측정 위치에서 획득된 전류를 도시함으로써 획득된다.
특정 전자빔 조사하에 관찰되는 전류는 컨택트홀의 저부 영역에 비례한다. 그러므로, 대전류가 큰 저부 영역을 가지는 컨택트홀을 포함하는 영역에서 흐르며, 미소 전류가 작은 저부 영역을 가지는 컨택트홀 또는 저부 영역을 가지지 않은 불완전한 컨택트홀을 포함하는 영역에서 흐른다. 도 8b의 그래프는 샘플의 우측 절반부에 많은 결함있는 홀과, 좌측 절반부에 정상 홀을 가지는 샘플에 대하여 실행된 검사 결과를 도시한다. 도 8b로부터 명백하듯이, 샘플의 우측에서 측정된 전류는 미소하며 내부에 많은 결함있는 홀이 존재한다는 것을 나타내고, 샘플의 좌측에서 측정된 전류는 크며 샘플의 좌측에 정상 홀이 존재한다는 것을 나타내는 일정값을 도시하는 경향이 있다.
컨택트홀은 X-X' 선을 따라 배열되지 않는 경우가 존재할 수 있다. 이러한 경우에서, 전자빔이 컨택트홀의 저부를 따라 통과하면서 이동하도록 측정 위치를 배열할 수도 있다.
도 9a는 웨이퍼 상의 각 샷 내에 배열된 측정 위치를 스테퍼 샷 내의 분포 측정예로서 도시하며, 도 9b는 각 측정 위치에서 획득된 전류를 도시함으로써 획득된 그래프이다. 소형 칩의 경우, 스테퍼의 하나의 샷은 수백개의 칩을 포함하는 영역이며, 각각 1cm 가 넘는 4개의 면을 가지는 시스템 LSI 와 같은 대형 칩의 경우, 하나의 샷은 하나의 LSI를 포함할 수 있다. 도 9a 및 도 9b에 도시된 예에서, 4개의 칩은 하나의 샷을 구성한다. 노광 장치인 스테퍼는 특정 위치 편차 또는 전달 화상의 뒤틀림을 가진다. 이러한 편차 또는 뒤틀림은 하나의 샷 내에 에칭 분포를 반영한다. 그러므로, 하나의 샷의 에칭 분포를 선택함으로써 에칭 분포가 스테퍼에 기인한 것인지의 여부를 결정하는 것이 가능하다. 즉, 분포 상관이 모든 샷에서 획득되고 샷 간의 상관이 존재할 때, 뒤틀림 또는 편차가 샷에 의하여 유발된 것이라고 추정할 수 있다. 1회 샷의 경우에서, 동일한 구조를 가지는 하나의 칩에서의 영역은 측정 위치로서 선택된다. 반도체 디바이스에서는 항상 반복되는 부분이 존재하므로, 이러한 영역들이 바람직하게는 사용된다. 이러한 반복 부분이 존재하지 않는다면, 동일한 직경을 가지도록 고안된 하나의 컨택트홀은 검사될 대상으로서 선택된다.
도 9b의 그래프는 측정 위치의 함수로서 X-X' 선을 따라 배열된 영역에서 획득된 전류를 도시한다. 다른 Y 좌표에서 측정 위치의 전류를 측정함으로써 그리고 상기 전류를 3차원 지도로서 표시함으로써, 처음에는 샷 내의 평면 분포로서 이해하는 것이 가능하다.
도 10a는 칩내의 칩내 분포 측정의 예로서 웨이퍼 상의 각 샷 내에 배열된 측정 위치를 도시하며, 도 10b는 각 측정 위치에서 획득된 전류를 도시하는 그래프이다. 다수의 반복 구조를 가지는 DRAM 과 같은 반도체 디바이스에서, 컨택트홀은 유사하게 칩내의 어느 부분에서도 존재할 수 있다. 그러므로, 거의 임의의 위치에서 분포를 측정할 수 있다. 측정 위치는 도 10a에 도시된 바와 같이, 일정 간격으로 설정된다. 컨택트홀이 논리 장치로서 임의로 존재하는 경우에서, 컨택트홀의 위치 간격은 항상 일정하지 않다. 이러한 경우에서, 전자빔 조사 위치는 컨택트홀의 위치로 설정되도록 제어된다.
도 11은 웨이퍼 지도 상에 표시된 이 때 획득된 전류량으로부터 결함으로 판단되는 측정 위치의 위치를 도시한다. 이 경우에서, 다수의 측정 위치는 도 8a 및 도 8b를 참조하여 설명된 각 칩의 하나의 측정 위치의 경우와 비교하여 채용된다.
측정 위치는 다른 방식으로 선택될 수 있으며, 대상에 따라 측정 위치를 임의로 선택할 수 있다. 또한, 표시 장치 상의 모든 측정 위치를 표시하는 것이 아니라, 정품 또는 불량품만을 표시할 수 있다. 표시 방법의 예가 다음에 설명될 것이다.
도 12는 결함 모드 표시, 즉 결함 모드만을 선택적으로 표시하기 위한 표시 포맷을 도시한 것이다. 결함 모드는, 예컨대 어떤 홀도 형성되지 않은 경우에 대한 비개구 모드, 특정 물질이 개구부의 저부 상에 남아 있는 경우에 대한 모드, 홀이 저부까지 에칭되어도, 저부의 직경이 부족한 경우에 대한 모드, 홀의 저부 직경이 허용 범위내에 있는 경우에 대한 모드, 및 홀의 저부 직경이 상당히 큰 경우에 대한 모드를 포함한다. 이들 모드는 일정 알고리즘에 따라 서로 구별되어 표시된다. 이들 모드에 대한 기준값이 제품 마다 다르므로, 기준값은 각 제품에 대하여 결정되며, 컨택트홀의 품질은 이에 따라 분류되어 표시된다. 분류 방법은 전류량 또는 레이아웃 정보 및 다른 디바이스 특성 간의 상관을 기초로 할 수 있다. 결함 모드를 나타내는 기호 및 결함 내용을 명확히 하기 위하여, 대응 테이블 (121) 을 함께 표시하는 것이 바람직하다.
도 13은 결함 모드 표시의 다른 예를 도시한 것이다. 이 예에서, 측정된 컨택트홀 중에서 개구된 저부를 가지는 컨택트홀의 직경이 직접 표시된다.
도 14는 결함 모드의 또다른 예를 도시한 것이다. 이 예에서, 기호가 직경의 각 범위에 대하여 사용되어 컨택트홀의 직경이 측정되는 각 위치에 표시된다. 이러한 표시는 측정 위치수가 클 때 효과적일 수 있다. 이 경우에서, 직경 범위 및 기호 간의 대응을 도시하는 대응 테이블 (141) 이 동시에 표시된다.
도 15는 홀 직경이 등고선으로 표시되는 예를 도시한다. 본 발명에 따른 검사의 원래 목적은 에칭 디바이스의 가공 분포를 알기 위한 것이므로, 컨택트홀의 직경이 등고선으로 표시된다. 이러한 표시에서, 가공 분포를 기하학적으로 관찰할 수 있으며, 따라서 결함 원인의 추적이 용이하다. 서로 다른 색을 사용한 등고선 간의 영역을 표시함으로써, 결함 원인의 축적이 보다 쉬워진다.
도 16은 컨택트홀의 직경이 각 컨택트홀 범위에 따라 서로 다른 색을 사용하여 표시되는 예를 도시한다. 착색은 측정 위치에 대하여 실행될 수 있다. 도 15에 도시된 등고선의 값을 도시하기 위하여, 색 또는 회색 스케일이 사용될 수 있다. 착색에 의한 분류의 경우에서, 직경을 나타내는 색 및 직경 간의 대응을 나타내는 대응 테이블 (161) 이 동시에 표시된다.
도 17은 전자빔 조사시에 기판에 흐르는 전류량과 홀 직경 또는 홀 직경의 공간 주파수의 표시 포맷의 예를 도시한다. 이 표시는 측정 위치가 클 때, 결함 분포의 경향을 아는 데 유용하다. 특히, 에칭의 결함 분포는 에칭 디바이스에 생성된 플라즈마의 비대칭성으로 인하여 유발되는 것으로 고려되므로, 이 공간 분포를 주파수로서 검사함으로써 특징을 추출할 수 있다. 특히, 플라즈마 분포는 플라즈마 에너지가 변할 때 변하므로, 플라즈마 에너지는 플라즈마 분포의 변화를 추적할 때 효과적이다.
도 18은 모든 웨이퍼에서 측정되는 홀 직경의 비를 도시하는 주파수 그래프의 예를 도시한다. 이 주파수 그래프에서, 정상 범위 내의 직경을 가지는 홀의 비 또는 비정상 홀의 비를 볼 수 있다.
도 19는 모든 샷에서 측정된 홀 직경의 비를 도시하는 주파수 그래프의 예를 도시한다. 이 주파수 그래프에서, 정상 범위 내의 직경을 가지는 홀의 비 또는 비정상 홀의 비를 볼 수 있다.
도 20은 모든 칩에서 임의로 선택된 영역에서 측정된 홀 직경의 비를 도시하는 주파수 그래프의 예를 도시한다. 이 주파수 그래프에서, 정상 범위 내의 직경을 가지는 홀의 비 또는 비정상 홀의 비를 볼 수 있다.
도 21, 도 22 및 도 23은 대표적인 통계값이 테이블로서 표시된 예를 도시한 것이다. 이들 값에서, 최대값, 최소값, 평균값 및 3σ가 통계값으로 도시된다. 그러나, 예컨대 최소 제곱법에 의하여 획득된 표준 웨이퍼에 의하여 도시된 평면 분포로부터의 편차값 및/또는 특정 인덱스로부터의 편차값과 같은 다른 값을 표시할 수 있다.
기억된 데이터를 통계 처리한 후 표시하기 위하여, 컨택트홀을 가지는 다수의 웨이퍼는 단일 디바이스에 의하여 측정되어 결과적인 데이터가 기억된다. 다음은 이러한 경우에서의 통계 프로세싱이다.
1. 정품의 비는 모든 대응 위치에서 획득되며, 등고선이 표시된다.
2. 수십개의 웨이퍼를 각각이 포함하는 웨이퍼 그룹은 반도체 제조 라인에 투입되어 웨이퍼 그룹 중 하나는 통상적으로 연속적으로 처리된다. 하나의 웨이퍼 그룹의 최초 및 최종 처리되는 웨이퍼의 전류의 변화율은 등고선 표시되거나, 처리 단계의 데이터가 기억 장치 내에 사용가능할 때 컨택트홀 정보의 조건은 처리 단계에 사용되는 모든 디바이스에서 통계적으로 처리된다.
또한, 통계 처리의 결과로부터 웨이퍼 검사를 선택적으로 실행할 수 있다. 예컨대, 결함 제품의 생성 분포가 높은 위치만을, 또는 정상 제품의 생성 분포가 높은 위치만을 자세히 선택적으로 실행할 수 있다.
디바이스의 구조에 따라, 서로 다른 깊이를 가지는 컨택트홀이 존재하는 경우가 있다. 예컨대, 웨이퍼 상에 하부 절연층 및 상부 절연층이 형성된 구조에서, 상부 절연층이 형성되기 전에 하부 절연층의 일부 상에 질화막과 같은 에칭 스토퍼를 형성하고, 상기 에칭 스토퍼를 사용하여 상부 절연층만의 에칭 및 하부 절연층 까지 형성된 에칭 스토퍼를 가지지 않은 부분을 위한 에칭을 동시에 실행함으로써 서로 다른 깊이를 가지는 컨택트홀을 형성할 수 있다. 이러한 경우에서, 서로 다른 깊이를 가지는 컨택트홀이 동시에 측정된다면, 깊은 컨택트홀을 위한 에칭 판단이 얕은 컨택트홀로부터의 신호 간섭으로 인하여 불가능하게 되는 가능성이 존재한다. 이러한 경우에서, 서로 다른 깊이를 가지는 컨택트홀은 설계 데이터의 깊이를 기초로 하는 복수의 그룹으로 분류되며, 전류는 모든 그룹이 전자빔으로 조사함으로써 측정되는 것이 바람직하다. 측정 결과가 2차원 평면 상에 표시될 때, 각 깊이에 대응하는 설계 고안 및 표면을 나타내는 2차 전자상이 동시에 표시되어 측정 위치가 확인될 수 있다.
상기의 설명에서, 본 발명은 컨택트홀 또는 비어홀의 검사용으로 이용된다. 본 발명은 다른 판별 검사에서 또는 유사한 구조를 가지는 관통홀, 노광 및 현상후 레지스트의 개구부 및 배선 및/또는 그루브의 개구부와 같은 형태 측정에서 이용될 수 있다. 본 발명이 적용되는 포토 레지스트의 예가 설명될 것이다.
포토 레지스트에 형성된 개구부의 크기가 광선의 파장보다 작은 약 0.1 마이크론이고 광선을 사용하여 검사될 수 없으므로, 전자 현미경으로 이러한 개구부를 검사하는 것이 일반적이었다. 그러나, 2차 전자를 사용하는 전자 현미경 검사에서, 레지스트 개구부의 표면부 만이 관찰될 수 있으며, 홀이 레지스트를 완전히 관통하는 지의 여부를 결정할 수 없다. 또한, 레지스트 개구부는 하나의 샷 내의 노광광의 양분포에 기인하여 변할 가능성이 있다. 그러나, 상기 개구부를 검사하는 것은 불가능하다.
그러나, 본 발명에 따라, 하부층이 전기적으로 도전일 재료라고 가정하여, 컨택트홀의 검사와 유사한 방식으로 포토 레지스트를 검사하는 것이 가능하다. 즉, 포토 레지스트의 개구부가 전자빔으로 조사되어 생성되고 기판에 흐르는 전류를 측정하고, 상기 전류를 표준 전류와 비교함으로써 개구부가 포토 레지스트를 완전히 관통하는 지의 여부를 알 수 있다. 기판을 통하여 흐르는 전류량은 개구부의 크기에 비례하므로, 샷의 외주부 및 중심부를 전자빔으로 순차적으로 조사함으로써 기판에 생성된 전류를 측정함으로써 노광광의 변화에 의하여 유발된 개구부 크기의 분포를 측정할 수 있다. 전기적으로 도전인 재료로 형성된 하부층은 포토 레지스트가 직접 접하는 층이 도전성 재료인 경우에 한정되는 것이 아니다. 하부층은, 전자빔이 통과하는 데 충분히 가는 절연층이 포토 레지스트 및 하부 도전층 사이에 존재하는 경우와, 레지스트 마스크 형성후의 에칭에 의한 홀이 형성되어 전기적 도전층이 노출되는 경우를 포함할 수 있다.
도 24는 포토 레지스트 검사의 플로챠트의 예를 도시한 것이다. 복수의 칩이 하나의 노출 영역에 할당되는 것이 일반적이다. 또한, 검사될 홀은 어레이에 항상 배열되는 것은 아니다. 그러므로, 동일한 크기를 가지도록 고안된 홀은 노출 단계에 사용되는 마스크의 레이아웃 정보를 기초하여 추출된다. 이후, 하나의 노광에 노출된 범위의 외부 외주부에서의 추출된 홀 중의 홀이 할당되어, 상기 할당된 홀은 전자빔으로 조사된다. 할당된 홀의 위치에서 생성된 전류는 홀 위치의 함수로서 기억된다. 이후, 이 과정은 샷의 외부 외주부로부터 중심부로 내부로 홀 영역이 순차적으로 변하는 동안 반복된다. 이후, 측정된 전류는 기록된 전류 및 위치 간의 기하학적 관계를 유지하면서 등고선 표시된다. 등고선 표시 대신, 분포 또는 측정된 전류의 최소값에 대한 최대값의 비의 범위를 통계적으로 처리함으로써 노광 상태를 표시할 수 있다. 홀의 측정 시퀀스는 도 24에 도시된 것에 한정되지 않는다.
도 25 내지 도 26은 포토 레지스트가 검사될 때, 전자빔 조사 위치의 예를 도시한 것이며, 도 25는 홀 위치가 어레이에 배열된 메모리 셀의 예를 도시하며, 도 26은 홀 위치가 어레이에 배열되지 않은 논리 장치의 예를 도시한다. 이들 예에서, 4개의 칩은 하나의 노출 영역에 포함되며, 각 칩은 복수의 관통홀을 포함한다. 포토 레지스트 검사는 이러한 노출 영역에 대하여 실행된다.
도 27 및 도 28은 측정된 전류의 등고선 표시의 예를 도시하며, 도 27은 정품의 경우를 도시하며, 도 28은 불량품의 경우를 도시한다. 균일한 노광이 실행될 때, 샷내의 전류는 실질적으로 균일하다. 그러므로, 등고선수는 작다. 한편, 노광 분포시 포토 레지스트에 형성된 홀의 크기는 변할 수 있다. 그러므로, 측정된 전류가 분포되어 등고선 수가 증가된다. 또한, 중심에서 편차가 있을 수 있다.
특히, 등고선이 동심원일 때, 중심에서 이러한 편차가 존재하는 경우, 노광 장치의 렌즈 시스템의 틸트와 같은 몇몇 이상이 존재한다는 것을 알 수 있다. 한편, 등고선의 형태가 뒤틀려서 측면 스트라이프가 될 때, 노출시 기판의 틸트의 이상이 있을 수 있다. 또한, 전류 분포의 범위 또는 최대 및 최소 전류값의 임계값을 예비적으로 설정하고 측정된 전류를 이 값과 비교함으로써 적절하게 실행되는 지의 여부를 판단할 수 있다.
도 29는 복수의 측정 위치를 일괄하여 측정하는 검사 플로챠트를 도시한다. 개별 측정 위치에서의 홀은 설명된 실시예에서 하나씩 측정되어도, 복수의 측정 위치의 홀의 전류를 일괄하여 측정하여 평균 전류값을 획득할 수 있다. 즉, 도 2에서, 도 2에 도시된 개구 플레이트 (13) 의 개구부의 크기가 사용되어 샘플 (14) 상의 복수의 측정 위치는 복수의 영역으로 구분된다. 도 1에 도시된 측정 장치의 제어 장치 (2) 는 전자빔 노광 장치 (1) 를 제어하여, 각 영역이 전자빔 (13) 으로 조사되어 내부의 측정 위치에서의 전류가 일괄하여 측정된다. 데이터 처리 장치 (4) 는 각 영역에 대하여 일괄하여 측정된 전류를 처리하여 영역의 평균 전류값을 획득하여, 평균 전류가 표시 장치 (5) 상에 표시된다.
도 30은 개별 측정 위치에서 전류를 측정하기 위하여 일괄 모드 및 개별 모드 간의 검사 모드를 스위칭하는 동안 전류가 측정되는 검사의 플로챠트를 도시하며, 도 31은 일괄 모드에서 측정 위치 및 전류의 예를 도시한다.
도 29에 도시된 일괄 모드의 검사에서, 측정은 각 모든 대형 영역에 대하여 실행된다. 그러므로, 특정 영역에 이상이 있을 때, 이상이 발생하는 영역에서 측정 위치 (컨택트홀, 관통홀, 레지스트홀 배선 및/또는 그루브) 를 결정할 수 없다. 또한, 이들 영역의 회로 패턴의 밀도가 균일하지 않을 때, 이 비균일성은 측정 결과에 반영된다. 이러한 경우에서, 일반적으로 표시 장치 (5) 의 표시를 기초로 하여 개별 측정 위치를 수작업으로 검사하는 것이 필수적이다. 본 발명에 따라, 이러한 검사는 자동으로 행해질 수 있다. 도 30은 이러한 검사를 자동으로 실행하기 위한 플로챠트를 도시한다.
도 30에 도시된 검사 플로챠트는 도 1 및 도 2를 참조하여 설명될 것이다. 전자빔 노광 장치 (1) 의 동작 모드는 제어 장치 (2) 의 제어하에, 샘플 (14) 상의 복수의 측정 위치가 복수의 영역에 할당되며, 각 영역의 측정 위치가 전자빔 (3) 으로 일괄적으로 조사되는 일괄 모드 및 측정 위치가 전자빔 (3) 으로 순차적으로 조사되는 개별 모드 간에 스위칭될 수 있다. 제어 장치 (2) 는 전자빔 노광 장치 (1) 의 측정 모드를 일괄 모드로 설정한다. 데이터 처리 장치 (4) 는 표시 장치 (5) 상에 측정 결과를 표시한다. 이와 동시에, 데이터 처리 장치 (4) 는 상기 결과의 크기를 기초로 하여 측정된 값을 분류하여, 소정의 기준에 따라 몇몇 영역을 선택하여 상기 선택된 영역을 제어 장치 (2) 로 통보한다. 제어 장치 (2) 는 전자빔 노광 장치 (1) 의 동작 모드를 개별 모드로 설정하여, 상기 선택된 영역에 대한 측정을 반복한다. 따라서, 획득된 측정값은 데이터 처리 장치 (4) 에 의하여 처리되어 표시 장치 (5) 상에 표시된다. 본 실시예에 따라서, 모든 측정 위치가 개별 모드에 의하여 측정되는 경우와 비교하여, 검사 시간을 실질적으로 감소시킬 수 있다.
도 31에 도시된 예에서, 웨이퍼 상의 모든 사각 영역은 일괄 모드에서 측정되며, 측정된 전류 (도 31에서 표준화된) 의 양은 크기 순으로 소트된다. 측정된 전류의 최대 전류를 가지는 큰 전류 영역, 측정된 전류의 중간 값을 가지는 중간 전류 영역 및 측정된 전류의 최소 전류를 가지는 미소 전류 영역이 선택되어 개별 모드에서 측정된다. 개별 모드에서 측정되어야 하는 대형, 중간 및 미소 전류 영역은 검사 아이템에 대하여 적합한 다른 기준을 사용함으로써 선택될 수 있다. 예컨대, 소정값보다 작은 측정 전류를 가지는 영역, 소정값 보다 큰 측정 전류를 가지는 영역 및 중간 영역이 사용될 수 있다.
도 32는 평면 분포가 측정될 때, 측정 위치를 선택하기 위한 플로챠트를 도시하며, 도 33은 선택을 위한 아이콘 표시의 예를 도시한다.
웨이퍼의 평면에서의 분포가 검사되어야 하는 경우에서, 웨이퍼의 전체 표면을 검사할 필요는 없다. 도 7 내지 도 10을 참조하여 설명되는 바와 같이, 측정 아이템에 대응하는 통상적인 측정 위치만을 측정하는 것은 충분하다. 전자빔 노광 장치 및/또는 전자 현미경은 전자빔으로 조사될 위치를 미리 설정하고 시퀀스를 조사하기 위한 스케쥴링 기능이 제공되는 것이 일반적이다. 이러한 기능이 사용되어도, 입력은 텐 키 (ten key) 에 의하여 좌표를 개별적으로 지정함으로써 실행되어, 검사 대상 마다 위치 및 순서를 설정하는 것은 상당한 작업을 요한다.
본 발명에 따라, 내용이 시각적으로 인식될 수 있는 검사 아이템 및 아이콘에 대하여 적합한 측정 위치의 패턴은 도 1에 도시된 바와 같이, 기억 장치 (3) 에 등록되며, 아이콘은 표시 장치 (5) 상에 검사 아이템 선택 표시로서 표시된다. 동작자는 표시 장치 (5) 상에 대응하는 아이콘 표시를 선택함으로써 검사 조건을 설정할 수 있다. 제어 장치 (2) 는 기억 장치 (3) 로부터 동작자에 의하여 선택된 아이콘에 대응하는 측정 위치 패턴을 판독하여, 측정될 대상의 크기에 대응하는 측정 위치 패턴을 연장시킴으로써, 검사가 실제적으로 실행되는 좌표로 측정 위치 패턴을 변환시킨다. 따라서, 획득된 실제 좌표를 기초하여, 제어 장치 (2) 는 전자빔 노광 장치 (1) 를 제어하여 할당된 측정 위치가 할당된 시퀀스에서 전자빔으로 조사된다.
도 33a는 에칭 변화의 평가를 위한 아이콘의 예를 도시하며, 도 33b는 노광 변화의 평가를 위한 아이콘의 예를 도시한다. 다른 측정 위치가 사용될 수 있다. 예컨대, 측정 위치 패턴으로서는, 이들 외에 웨이퍼상에 분포하여 형성된 특정 회로 패턴을 측정하는 것이거나, 에칭 편차 평가, 노광 편차 평가 등의 검사에 대하여, 양산시 인라인으로 검사하는 경우에는 측정위치가 희박해지고 결함이 없던 측정 위치는 상세히 검사될 수 있는 것이 고려된다.
도 34는 양산에 대한 처리 조건을 결정하기 위한 검출 플로챠트인, 본 발명의 이용예를 도시한다.
에칭과 같은 처리 다양성 평가는 상술한 바와 같이 샘플을 전자빔으로 조사함으로써 생성된 전류를 측정하여 실행된다. 이것은 양산을 위한 처리 조건을 결정하는 데 사용될 수 있다. 이러한 경우에서, 홀 및/또는 배선이 분리되어 형성되는 경우에서의 처리 조건은 홀 및/또는 배선이 밀도있게 응집되는 경우에서의 처리 조건과 다르다는 것이 주목되어야 한다. 에칭의 경우, 예컨대, 밀도있게 응집된 홀은 고립적으로 형성된 홀과 비교하여 쉽게 에칭되는 것을 알수 있다.최적 조건하에, 고립 홀 및 밀도있게 응집된 홀은 균일하게 응집된다.
에칭 조건이 도 34에 도시된 검출 플로챠트에 의하여 결정되는 경우의 예가 도 1 및 도 2에 도시된 장치를 참조하여 설명될 것이다. 서로 다른 에칭 조건하여 형성되고, 각각에 특정 영역에서 고립 홀이 형성되고 다른 영역에서 밀도있게 응집된 홀이 형성된 복수의 샘플 (14) 이 제공된다. 제어 장치 (2) 는 전자빔 노광 장치 (1) 를 제어하여 고립 홀의 영역 및 밀도있게 응집된 홀의 영역을 전자빔으로 조사시킴으로써 전류를 측정한다. 데이터 처리 장치 (4) 는 측정된 전류를 비교하며, 에칭 조건을 사용한 비교 결과를 파라미터로 기억한다. 비교 결과로부터, 비교 결과가 기준값보다 낮을 때, 에칭 조건 중 하나가 최적 에칭 조건으로서 선택된다.
도 35는 에칭 조건의 선택의 예를 도시한다. 고립 홀에 대하여 측정된 전류 및 밀도있게 응집된 홀에 대하여 측정된 전류 간의 차이가 기준값 보다 작은 경우에 에칭 조건 중 중심 조건이 선택된다.
밀도있게 응집된 홀에 대한 전류의 측정은 홀 중 하나를 위하여 행해질 수 있다. 또는 복수의 밀도있게 응집된 홀에 대한 측정된 전류의 평균값이 사용될 수 있거나, 복수의 밀도있게 응집된 홀에 흐르는 전류를 홀의 수로 표준화시킴으로써 홀당 전류를 획득할 수 있다. 따라서, 획득된 하나의 홀의 전류는 하나의 고립 홀을 통하여 흐르는 전류와 비교된다. 배선 패턴에 대한 처리 조건은 유사하게 결정될 수 있다. 홀 또는 배선 패턴이 비교적 고밀도로 형성되는 제 1 영역, 홀 또는 배선 패턴이 비교적 저밀도로 형성되는 제 2 영역 및 홀 또는 배선이 고립적으로 형성되는 제 3 영역에 대한 검사를 실행할 수 있다.
도 36은 에칭 조건이 양산시 공정 이상을 검출하기 위한 검출 플로챠트에 의하여 판단되는 경우의 다른 예를 도시한다. 양산시 공정 이상의 검출의 예는 도1 및 도 2에 도시된 장치를 참조하여 설명될 것이다. 이 검사를 실행하기 위하여, 제어 장치 (2) 는 샘플 (14) 의 밀도있게 형성된 홀의 위치 및 고립 홀의 위치를 CAD 데이터를 사용하여 미리 지정하며, 전자빔으로 조사될 때 각 홀에 생성된 전류가 측정된다. 데이터 처리 장치 (4) 는 측정된 전류를 비교하며, 비교 결과가 소정의 조건을 만족시키지 않을 때, 샘플에 대하여 실행된 에칭 단계가 이상이 있다는 것을 판단하여 표시 장치 (5) 에 이상을 경보한다.
도 37은 경보 발생 조건의 예를 도시한다. 고립 홀에 대하여 측정된 전류 및 밀도있게 응집된 홀에 대하여 측정된 전류 간의 차가 기준값을 초과할 때, 이상이 발생된다는 것을 판단할 수 있다.
이 검사에서, 밀도있게 응집된 홀에 대한 전류를 또한 측정할 수 있다. 또는, 복수의 밀도있게 응집된 홀에 대하여 측정된 전류의 평균값이 사용될 수 있거나, 복수의 밀도있게 응집된 홀을 통하여 흐르는 전류를 홀의 수로 표준화시킴으로써 홀당 전류를 획득할 수 있다. 따라서, 획득된 하나의 홀의 전류는 하나의 고립 홀을 통하여 흐르는 전류와 비교된다. 배선 패턴용 처리 조건은 유사하게 결정될 수 있다. 홀 또는 배선 패턴이 비교적 고밀도로 형성되는 제 1 영역, 홀 또는 배선 패턴이 비교적 저밀도로 형성되는 제 2 영역 및 홀 또는 배선이 고립적으로 형성되는 제 3 영역에 대한 검사를 실행할 수 있다. 고립 홀 또는 응집 홀에 대하여 측정된 전류가 기준값 보다 작을 때, 부가의 에칭 단계가 첨가될 수 있다.
상기에 설명된 바와 같이, 본 발명의 디바이스 검사장치 및 검사방법에 따라, 샘플은 비파괴적으로 검사될 수 있으며, 검사 결과는 측정 위치에 대응하여 지도로서 표시될 수 있다. 특히, 본 발명이 컨택트홀의 검사에 적용될 때, 컨택트홀의 저부 직경은 비파괴적으로 획득될 수 있으며, 측정 위치의 위치 좌표에 대응하는 웨이퍼 지도 상에 이들을 표시할 수 있다. 이것은 샘플이 절단되어 단면이 관찰되는 저부 직경의 종래 기술의 측정과 비교하여 유리하다. 등고선이 획득되므로, 등고선의 패턴으로부터 플라즈마 분포를 시각적으로 확인할 수 있으며, 따라서 비정상의 원인을 지정할 수 있다. 또한, 본 발명은 컨택트홀 또는 비어홀의 검사에서 뿐만 아니라, 다른 판별 검사 또는 유사한 구조를 가지는 관통홀, 노광 및 현상후의 레지스트의 개구부 및 배선 및/또는 그루브와 같은 형태 측정에서 이용될 수 있다. 유사하게, 에칭 공정 또는 와싱 공정 후의 홀의 저부의 구성 및/또는 상태를 검사할 수 있다.
본 발명이 비파괴 검사를 실행하므로, 홀의 저부의 정보는 SEM 으로 샘플의 단면을 관찰하지 않고 획득될 수 있다. 그러므로, 모니터 웨이퍼를 사용하지 않고 제품을 직접 측정할 수 있으며, 따라서 검사 공정 비용을 감소시킨다.
또한, 제조 방식에서 컨택트홀의 저부의 영역 또는 직경이 변환에 의하여 아날로그 방식으로 고속으로 측정된 전류로부터 측정될 수 있으므로, 이 경우에서의 처리를 향상시킬 수 있다. 예컨대, 에칭 조건이 결정될 때, 컨택트홀의 개구부의 형태 및 저부의 형태 모두를 제어하는 것이 필수적이다. 그러나, 본 발명에 따라, 전체 웨이퍼의 컨택트홀의 직경 분포를 즉시 측정할 수 있다. 또한, 종래 기술에서 컨택트홀이 절연막을 완전히 통과하지 않을 때만 컨택트홀의 품질을 결정할 수 있다. 그러나, 본 발명에서, 컨택트홀이 절연막을 관통하는 지의 여부를 모니터하여 관통홀의 저부의 직경을 모니터할 수 있다. 그러므로, 개구부가 폐쇄되기 전의 컨택트홀의 개구부의 직경의 변화를 감지할 수 있다. 결과적으로, 본 발명에 따라, 컨택트홀의 개구부 결함이 발생하기 전에 충분히 컨택트홀의 이상을 알수 있으며, 이로써 반도체 디바이스의 결함이 실제적으로 발생하기 전에 처리 가공의 유지 동작을 실행할 수 있다. 이상 검출이 발생될 때 에칭 장치를 자동으로 간섭하는 신호를 생성할 수 있으므로, 간섭 신호를 사용함으로써 에칭 장치의 유지 정보를 자동으로 소집할 수 있다.
홀의 개별 정보가 아니라 분포의 통계값 또는 표준값으로부터의 편차를 사용함으로써 컨택트홀의 품질을 결정할 수 있다. 그러므로, 본 발명에 따라, 종래 기술에서 불가능한 웨이퍼 인라인을 선택할 수 있으며, 이로써 제조 장치로의 웨이퍼 공급량을 최적화시킨다.
측정된 전류는 전류가 지도에 표시될 수 없다면, 어떠한 변환도 사용하지 않고 지도에서 표시될 수 있다.

Claims (31)

  1. 샘플 상의 복수의 측정 위치에 동일한 단면 형태를 가지는 전자빔으로 순차적으로 조사하기 위한 수단;
    개별 측정 위치가 전자빔으로 조사될 때 상기 샘플에 생성된 전류를 측정하기 위한 수단; 및
    2차원 평면 상에 상기 측정된 전류 또는 상기 측정된 전류로부터 유도된 물리적 양을 측정 위치의 함수로 표시하기 위한 표시 수단을 구비하는 것을 특징으로 하는 반도체 디바이스 검사장치.
  2. 제 1 항에 있어서, 상기 측정 수단은, 바람직하게는 상기 샘플의 상기 개별 측정 위치가 전자빔으로 조사될 때 생성된 총 전류량을 측정하는 것을 특징으로 하는 반도체 디바이스 검사장치.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 샘플은 하나 또는 복수의 콘택트홀 또는 레지스트의 개구부가 형성된 반도체 웨이퍼이며, 상기 조사 수단은 바람직하게는 소정의 간격으로 상기 웨이퍼를 가로지르는 임의의 축을 따라 배열되며, 상기 반도체 웨이퍼의 위치를 전자빔으로 조사하는 것을 특징으로 하는 반도체 디바이스 검사장치.
  4. 제 3 항에 있어서, 상기 소정의 간격은 일정 기간을 가지는 간격인 것을 특징으로 하는 반도체 디바이스 검사장치.
  5. 제 3 항에 있어서, 상기 조사 수단은 하나의 스테퍼 노광에 노출된 샷 영역에서 소정의 간격을 가지는 위치를 전자빔으로 조사하는 것을 특징으로 하는 반도체 디바이스 검사장치.
  6. 제 3 항에 있어서, 상기 조사 수단은 하나의 반도체 디바이스의 영역을 결정하는 스크라이브 영역을 통하여 통과하는 임의의 축을 따라 소정의 간격을 가지는 위치를 전자빔으로 조사하는 것을 특징으로 하는 반도체 디바이스 검사장치.
  7. 제 3 항에 있어서, 상기 표시 수단은 모든 반도체 디바이스에서 결정된 품질 판단 알고리즘에 따라 각 측정 위치에서 전류의 양을 평가하고, 정상 또는 결함 위치에 대응하는 웨이퍼 형태를 모사하는 2차원 평면 상에 지정 기호를 표시하기 위한 수단을 포함하는 것을 특징으로 하는 반도체 디바이스 검사장치.
  8. 제 7 항에 있어서, 상기 표시 수단은 모든 반도체 디바이스에서 결정된 결함 모드에 따라 결함 모드에 대응하는 지정 기호를 표시하기 위한 수단을 포함하는 것을 특징으로 하는 반도체 디바이스 검사장치.
  9. 제 3 항에 있어서, 상기 표시 수단은 모든 반도체 디바이스에서 결정된 품질 판단 알고리즘에 따라 각 측정 위치에서 전류량을 평가하고, 상기 측정 위치에 대응하는 웨이퍼 형태를 모사하는 2차원 평면 상의 컨택트홀의 직경의 값 또는 실질적인 값을 표시하기 위한 수단을 포함하는 것을 특징으로 하는 반도체 디바이스 검사장치.
  10. 제 9 항에 있어서, 상기 표시 수단은 컨택트홀 직경의 범위를 나타내는 기호를 표시하기 위한 수단을 포함하는 것을 특징으로 하는 반도체 디바이스 검사장치.
  11. 제 10 항에 있어서, 상기 표시 수단은 컨택트홀 직경의 범위를 등고선으로 표시하기 위한 수단을 포함하는 것을 특징으로 하는 반도체 디바이스 검사장치.
  12. 제 10 항에 있어서, 상기 표시 수단은 컨택트홀 직경의 값의 범위를 나타내는 색을 표시하기 위한 수단을 포함하는 것을 특징으로 하는 반도체 디바이스 검사장치.
  13. 제 9 항에 있어서, 상기 표시 수단은 측정된 전류의 공간 주파수를 계산하고 2차원 평면 상의 공간 주파수에 대응하는 측정된 전류의 크기를 표시하기 위한 수단을 포함하는 것을 특징으로 하는 반도체 디바이스 검사장치.
  14. 제 9 항에 있어서, 상기 표시 수단은 모든 웨이퍼에서 컨택트홀 직경의 비를 컨택트홀 직경의 함수로서 표시하기 위한 수단을 포함하는 것을 특징으로 하는 반도체 디바이스 검사장치.
  15. 제 9 항에 있어서, 상기 조사 수단은 스테퍼 노광 장치의 전자빔 조사 수단으로 구성되며, 상기 표시 수단은 상기 스테퍼 노광의 모든 샷의 컨택트홀 직경의 비를 컨택트홀 직경의 함수로서 표시하기 위한 수단을 포함하는 것을 특징으로 하는 반도체 디바이스 검사장치.
  16. 제 9 항에 있어서, 상기 표시 수단은 웨이퍼 상의 모든 칩의 컨택트홀 직경의 비를 컨택트홀의 함수로서 표시하기 위한 수단을 포함하는 것을 특징으로 하는 반도체 디바이스 검사장치.
  17. 제 9 항에 있어서, 상기 표시 수단은 모든 웨이퍼의 컨택트홀의 최대 직경, 최소 직경, 평균 직경, 표준 편차 및/또는 표준 직경으로부터의 편차를 표시하기 위한 수단을 포함하는 것을 특징으로 하는 반도체 디바이스 검사장치.
  18. 제 1 항에 있어서, 상기 샘플은 표면에 형성된 포토 레지스트를 구비하며 홀이 형성된 전기적으로 도전성 기판이며, 포토 레지스트의 노광시 동시에 노광된 범위의 각 칩에 대하여, 그 노광시에 사용된 마스크 레이아웃 정보에서 설계상 동일한 크기의 홀을 추출하여 검사 대상 홀을 지정하는 수단을 더 구비하는 것을 특징으로 하는 반도체 디바이스 검사장치.
  19. 제 1 항에 있어서, 상기 샘플은 서로 다른 깊이를 가지는 홀을 가지는 소자이며, 각 그룹의 상기 홀이 전자빔으로 조사되도록 설계 데이터를 기초로 하여 서로 다른 깊이의 홀을 분류하여, 상기 조사 수단을 제어하는 수단을 더 구비하는 것을 특징으로 하는 반도체 디바이스 검사장치.
  20. 제 19 항에 있어서, 상기 표시 수단은 상기 각 홀의 깊이에 대응하는 설계 시트 및 상기 소자의 표면을 나타내는 2차 전자상을 동시에 표시하는 수단을 포함하는 것을 특징으로 하는 반도체 디바이스 검사장치.
  21. 제 1 항에 있어서, 상기 샘플 상의 복수의 측정 위치가 복수의 영역으로 분류되어, 상기 모든 영역이 전자빔으로 조사되도록 상기 조사 수단을 제어하는 수단을 더 구비하며, 상기 표시 수단은 모든 영역에서 측정된 전류량을 상기 영역에 포함된 복수의 측정 위치에 획득된 평균 전류량으로서 표시하기 위한 평균값 표시 수단을 포함하는 것을 특징으로 하는 반도체 디바이스 검사장치.
  22. 제 1 항에 있어서, 상기 조사 수단은 복수의 측정 위치를 복수의 영역으로 분류하여, 영역 마다 전자 빔을 조사하는 제 1 모드와, 개별 측정 위치에 전자빔으로 조사하는 제 2 모드 사이에서 동작 모드를 스위칭할 수 있으며, 상기 조사 수단을 제 1 모드로 설정하고, 상기 측정 수단에 의하여 측정된 전류량을 그 크기에 따라 분류하고, 소정 기준에 따라 몇몇 영역을 선택하고, 상기 선택 영역을 위하여 조사 수단을 제 2 모드로 설정하고, 그 측정을 반복하는 제어 수단을 더 구비하는 것을 특징으로 하는 반도체 디바이스 검사장치.
  23. 제 1 항에 있어서, 검사될 아이템에 적합한 측정 위치 패턴을 기억하는 기억 수단, 동작자에 의하여 선택된 검사 아이템에 대응하는 상기 기억 수단으로부터 측정 위치 패턴 중 하나를 판독하여, 상기 측정 위치를 측정될 대상의 크기에 적합한 상기 측정 패턴을 연장함으로써 검사가 실제적으로 수행되는 좌표로 변환시키는 수단, 및 상기 변환 수단에 의하여 획득된 상기 실제 좌표를 기초하여 할당된 시퀀스에서 상기 할당된 측정 위치가 전자빔으로 조사되도록 상기 조사 수단을 제어하는 수단을 더 구비하는 것을 특징으로 하는 반도체 디바이스 검사장치.
  24. 제 1 항에 있어서, 상기 샘플은 상호 서로 다른 공정 조건으로 형성되며 검사 대상이 서로 다른 밀도로 형성되는 복수의 영역을 포함하는 복수의 검사 샘플이며, 복수의 영역이 공정 조건 사이에서 전자빔으로 조사될 때, 상기 측정 수단에 의하여 측정되는 전류량을 비교하는 수단, 상기 검사 샘플을 위하여 사용되는 공정 조건을 사용하여 상기 비교 수단으로부터의 비교 결과를 파라미터로서 기억하는 기억 수단, 및 상기 기억 수단에 기억된 복수의 검사 샘플에 관련된 비교 결과로부터 최적 공정 조건을 선택하는 수단을 더 구비하는 것을 특징으로 하는 반도체 디바이스 검사장치.
  25. 제 24 항에 있어서, 상기 복수의 영역은 검사될 대상이 고밀도로 형성되는 제 1 영역 및 검사될 대상이 고립적으로 형성되는 제 2 영역을 포함하는 것을 특징으로 하는 반도체 디바이스 검사장치.
  26. 제 25 항에 있어서, 상기 검사될 대상은 홀이며, 상기 비교 수단은 상기 제 1 영역의 하나의 홀에 흐르는 전류량을 상기 제 2 영역의 하나의 고립 홀에 흐르는 전류량과 비교하기 위한 수단을 포함하는 것을 특징으로 하는 반도체 디바이스 검사장치.
  27. 제 25 항에 있어서, 상기 검사될 대상은 홀이며, 상기 비교 수단은 상기 제 1 영역의 하나의 홀에 흐르는 전류량을 하나의 고립 홀에 흐르는 전류량과 비교하기 위한 수단을 포함하는 것을 특징으로 하는 반도체 디바이스 검사장치.
  28. 제 25 항에 있어서, 상기 검사될 대상은 배선 패턴인 것을 특징으로 하는 반도체 디바이스 검사장치.
  29. 제 24 항에 있어서, 상기 복수의 영역은 검사될 대상이 비교적 고밀도로 형성되는 제 1 영역, 검사될 대상이 비교적 저밀도로 형성되는 제 2 영역 및 고립 대상이 형성되는 제 3 영역을 포함하는 것을 특징으로 하는 반도체 디바이스 검사장치.
  30. 제 1 항에 있어서, 검사될 대상이 서로 다른 밀도인 샘플의 복수의 영역을 지정하는 수단, 복수의 영역이 각각 전자빔으로 조사될 때 상기 측정 수단에 의하여 측정된 전류를 비교하는 수단, 및 상기 비교 수단으로부터의 비교 결과가 소정의 조건을 만족시키지 않을 때, 샘플에 대하여 실행되는 제조 단계를 비정상으로 경보하는 수단을 더 구비하는 것을 특징으로 하는 반도체 디바이스 검사장치.
  31. 샘플 상의 복수의 측정 위치에 동일 형상으로 되도록 순차적으로 전자빔을 조사하여, 상기 샘플에 흐르는 전류를 측정하고 각 측정 위치와 그 측정 위치에서 측정된 전류를 기억하는 제 1 단계 및
    상기 제 1 단계에서 기억된 전류 및 측정 위치를 판독하여 전류 또는 그 전류로부터 유도되는 물리량을 측정 위치의 함수로서 2차 평면에 표시하는 제 2 단계를 구비하는 것을 특징으로 하는 반도체 디바이스 검사방법.
KR10-2000-0071964A 1999-11-30 2000-11-30 반도체 디바이스 검사장치 및 반도체 디바이스 검사방법 KR100390323B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP34069699 1999-11-30
JP99-340696 1999-11-30
JP2000191818 2000-06-26
JP2000-191818 2000-06-26
JP2000-332754 2000-10-31
JP2000332754A JP3877952B2 (ja) 1999-11-30 2000-10-31 デバイス検査装置および検査方法

Publications (2)

Publication Number Publication Date
KR20010052044A true KR20010052044A (ko) 2001-06-25
KR100390323B1 KR100390323B1 (ko) 2003-07-07

Family

ID=27340977

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0071964A KR100390323B1 (ko) 1999-11-30 2000-11-30 반도체 디바이스 검사장치 및 반도체 디바이스 검사방법

Country Status (5)

Country Link
US (1) US6559662B1 (ko)
JP (1) JP3877952B2 (ko)
KR (1) KR100390323B1 (ko)
CN (1) CN1305225A (ko)
TW (1) TW558735B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1438732A1 (en) * 2001-10-01 2004-07-21 KLA-Tencor Technologies Corporation Methods and apparatus for defect localization
KR100709579B1 (ko) * 2004-06-07 2007-04-20 주식회사 하이닉스반도체 반도체 소자의 콘택 오픈 테스트 방법
CN112752979A (zh) * 2018-10-12 2021-05-04 爱德万测试株式会社 解析装置、解析方法及解析程序

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3749107B2 (ja) * 1999-11-05 2006-02-22 ファブソリューション株式会社 半導体デバイス検査装置
JP2001156136A (ja) * 1999-11-30 2001-06-08 Jeol Ltd 荷電粒子ビームを用いたホールの検査方法
JP3874996B2 (ja) * 2000-05-30 2007-01-31 ファブソリューション株式会社 デバイス検査方法および装置
US20020085761A1 (en) * 2000-12-30 2002-07-04 Gary Cao Enhanced uniqueness for pattern recognition
KR100389135B1 (ko) * 2001-02-20 2003-06-25 삼성전자주식회사 웨이퍼 디펙트 소스의 성분별 불량칩수 표시 방법
JP3913555B2 (ja) * 2002-01-17 2007-05-09 ファブソリューション株式会社 膜厚測定方法および膜厚測定装置
US7038224B2 (en) * 2002-07-30 2006-05-02 Applied Materials, Israel, Ltd. Contact opening metrology
US7473911B2 (en) * 2002-07-30 2009-01-06 Applied Materials, Israel, Ltd. Specimen current mapper
TW569373B (en) * 2002-12-31 2004-01-01 Powerchip Semiconductor Corp Method for analyzing defect inspection parameters
WO2005017997A1 (en) * 2003-08-01 2005-02-24 Applied Materials Israel, Ltd. Charged particle beam inspection
JP4695857B2 (ja) * 2004-08-25 2011-06-08 株式会社日立ハイテクノロジーズ 半導体検査方法および半導体検査装置
JP4139421B2 (ja) * 2004-08-30 2008-08-27 スパンション エルエルシー 露光システム及び半導体装置の製造方法
TWI401580B (zh) * 2004-11-30 2013-07-11 尼康股份有限公司 A component processing system, an information display method, and a recorded recording medium, an exposure apparatus, a measurement and inspection apparatus
DE102005003001B4 (de) * 2005-01-21 2009-10-08 Qimonda Ag Verfahren zur Korrektur des optischen Proximity-Effektes
US7914949B2 (en) * 2005-02-24 2011-03-29 International Business Machines Corporation Method for testing a photomask
US7872675B2 (en) * 2005-06-02 2011-01-18 The Invention Science Fund I, Llc Saved-image management
WO2007007372A1 (ja) * 2005-07-07 2007-01-18 Topcon Corporation 半導体測定装置、半導体測定方法および半導体デバイス製造方法
JP2007088043A (ja) * 2005-09-20 2007-04-05 Fujitsu Ltd 冷却装置
JP5101845B2 (ja) * 2006-08-21 2012-12-19 エスアイアイ・ナノテクノロジー株式会社 集束イオンビーム装置ならびにそれを用いた試料断面作製方法および薄片試料作製方法
JP2012098113A (ja) * 2010-11-01 2012-05-24 Renesas Electronics Corp 半導体装置の製造方法
US9304160B1 (en) 2012-05-08 2016-04-05 Kla-Tencor Corporation Defect inspection apparatus, system, and method
JP6166910B2 (ja) * 2013-02-26 2017-07-19 株式会社ニューフレアテクノロジー カソードの動作温度調整方法、及び描画装置
US8912489B2 (en) * 2013-03-04 2014-12-16 Globalfoundries Inc. Defect removal process
CN104851817B (zh) * 2014-02-13 2017-12-22 旺宏电子股份有限公司 电子束检测优化方法
TW201533456A (zh) * 2014-02-19 2015-09-01 Signality System Engineering Co Ltd 晶圓測試數據分析方法
US10276455B2 (en) * 2016-07-29 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for measurement of semiconductor device fabrication tool implement
US10018458B2 (en) * 2016-09-12 2018-07-10 The Boeing Company Validating parts using a number of contiguous coupons produced from part excess
CN112313769A (zh) * 2018-06-12 2021-02-02 Asml荷兰有限公司 基于电子束感应电流的晶片检查
US11410830B1 (en) 2019-03-23 2022-08-09 Kla Corporation Defect inspection and review using transmissive current image of charged particle beam system
CN111710617B (zh) * 2020-06-30 2023-08-22 度亘激光技术(苏州)有限公司 半导体结构的检测方法及半导体结构
JP2022138014A (ja) * 2021-03-09 2022-09-22 キオクシア株式会社 半導体装置の製造方法、半導体製造システム、及び半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4417203A (en) * 1981-05-26 1983-11-22 International Business Machines Corporation System for contactless electrical property testing of multi-layer ceramics
EP0196804B1 (en) * 1985-03-11 1991-01-23 Nippon Telegraph And Telephone Corporation Method and apparatus for testing integrated electronic device
JP2953751B2 (ja) 1990-06-25 1999-09-27 松下電子工業株式会社 半導体装置の検査方法
US5877498A (en) * 1992-09-28 1999-03-02 Hitachi, Ltd. Method and apparatus for X-ray analyses
JPH07140209A (ja) * 1993-09-20 1995-06-02 Fujitsu Ltd 回路配線基板の検査装置およびその検査方法
JP2861849B2 (ja) * 1994-08-31 1999-02-24 日本電気株式会社 半導体集積回路チップ上の配線試験方法及びその装置
JP2985826B2 (ja) 1997-04-09 1999-12-06 日本電気株式会社 位置検出装置および方法
US6005400A (en) * 1997-08-22 1999-12-21 Lockheed Martin Energy Research Corporation High resolution three-dimensional doping profiler
JP3011173B2 (ja) * 1998-01-27 2000-02-21 日本電気株式会社 半導体装置のホール開口検査方法とそのための装置
JP3109493B2 (ja) * 1998-10-14 2000-11-13 日本電気株式会社 試料電流分光式表面測定法及び測定装置
JP3175765B2 (ja) 1998-12-08 2001-06-11 日本電気株式会社 半導体ウエハーの検査方法
US6232787B1 (en) * 1999-01-08 2001-05-15 Schlumberger Technologies, Inc. Microstructure defect detection

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1438732A1 (en) * 2001-10-01 2004-07-21 KLA-Tencor Technologies Corporation Methods and apparatus for defect localization
EP1438732A4 (en) * 2001-10-01 2007-06-20 Kla Tencor Tech Corp METHOD AND DEVICES FOR DEFECT LOCALIZATION
KR100709579B1 (ko) * 2004-06-07 2007-04-20 주식회사 하이닉스반도체 반도체 소자의 콘택 오픈 테스트 방법
US7405091B2 (en) 2004-06-07 2008-07-29 Hynix Semiconductor Inc. Method for testing contact open in semicoductor device
CN112752979A (zh) * 2018-10-12 2021-05-04 爱德万测试株式会社 解析装置、解析方法及解析程序

Also Published As

Publication number Publication date
TW558735B (en) 2003-10-21
KR100390323B1 (ko) 2003-07-07
JP3877952B2 (ja) 2007-02-07
CN1305225A (zh) 2001-07-25
US6559662B1 (en) 2003-05-06
JP2002083850A (ja) 2002-03-22

Similar Documents

Publication Publication Date Title
KR100390323B1 (ko) 반도체 디바이스 검사장치 및 반도체 디바이스 검사방법
KR100388690B1 (ko) 반도체장치 테스터
US6445199B1 (en) Methods and apparatus for generating spatially resolved voltage contrast maps of semiconductor test structures
US6576923B2 (en) Inspectable buried test structures and methods for inspecting the same
US6921672B2 (en) Test structures and methods for inspection of semiconductor integrated circuits
US6633174B1 (en) Stepper type test structures and methods for inspection of semiconductor integrated circuits
US6433561B1 (en) Methods and apparatus for optimizing semiconductor inspection tools
US6867606B2 (en) Multiple directional scans of test structures on semiconductor integrated circuits
US6771806B1 (en) Multi-pixel methods and apparatus for analysis of defect information from test structures on semiconductor devices
US6636064B1 (en) Dual probe test structures for semiconductor integrated circuits
US7656170B2 (en) Multiple directional scans of test structures on semiconductor integrated circuits
US6509197B1 (en) Inspectable buried test structures and methods for inspecting the same
US6524873B1 (en) Continuous movement scans of test structures on semiconductor integrated circuits
US8462352B2 (en) Surface inspection tool and surface inspection method
JP5108193B2 (ja) 改良された試験構造の検査方法
US7179661B1 (en) Chemical mechanical polishing test structures and methods for inspecting the same
JP4767650B2 (ja) 半導体デバイス検査装置
US6787770B2 (en) Method of inspecting holes using charged-particle beam
WO2006120722A1 (ja) 半導体デバイスの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120611

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee