KR20010050568A - 스위칭 전원 회로 - Google Patents

Abstract

본 발명에 따라 복합 공진형 컨버터를 위한 역률 개선 회로를 갖는 스위칭 전원 회로가 제공되고, 여기서 스위칭 펄스는 절연 컨버터 변압기 둘레로 감겨진 3차 권선으로부터 직렬 공진 커패시터를 통해 피드백된다. 그리고 정류된 전류는 피드백 출력에 따라 고속 회복 다이오드에 의해 턴 온 및 오프되고, 따라서 역률 개선이 달성된다. 이러한 구성에서, 평활화 커패시터는 직렬 공진 커패시터를 포함하는 직렬 공진 회로의 공진으로 인해 고속 회복 다이오드의 오프-기간 동안에조차 공진 전류에 의해 하전된다. 이러한 회로 구성은 무-로드 상태로 DC 입력 전압의 상승을 억제함으로써 1차측 평활화 커패시터에 상대적으로 보다 큰 내전압을 선택할 필요성을 제거한다.

Description

스위칭 전원 회로{Switching power circuit}

본 발명은 역률(power factor) 개선 회로를 장착한 스위칭 전원 회로에 관한 것이다.

오늘날까지 본 출원인은 1차측에 공진(resonance)형 컨버터를 각각 갖는 여러 가지 전원 회로 및 공진형 컨버터를 위해 역률 개선을 달성하기 위한 역률 개선 회로를 각각 갖는 다른 여러 가지 전원 회로를 제안해 왔다.

도 6은 본 출원인이 이전에 출원한 발명에 기초한 구성의 전형적인 스위칭 전원 회로를 나타내는 회로도이다. 이러한 전원 회로는 자기-여기된 전압 공진형 스위칭 컨버터를 위한 역률 개선을 얻기 위한 역률 개선 회로를 장착하고 있다.

이 도면에 나타낸 스위칭 전원 회로에는, 교류 전원(AC)에 관하여 통상 모드 잡음을 제거하기 위해 잡음 필터를 구성하는 교차형 커패시터(CL) 및 공통 모드 초크 코일(CMC)이 제공된다.

교류 전원(AC)은 4개의 다이오드로 구성된 브리지 정류기 회로(Di)에 의해 정류된 전파(full-wave)이고, 정류된 출력은 역률 개선 회로(20)를 통해 평활화 커패시터(Ci)를 하전시키기 위해 공급된다. 역률 개선 회로(20)의 회로 구성 및 그 동작에 대해서는 이후 기재될 것이다.

도면에서, 전압 공진형 스위칭 컨버터는 예를 들어 고전압 내성 바이폴러 트랜지스터로 구성된 스위칭 소자(Q1)를 갖는다. 즉, 이러한 스위칭 컨버터는 싱글 엔드형이다.

스위칭 소자(Q1)의 베이스는 시작 레지스터(RS)를 통해 평활화 커패시터(Ci)의 포지티브 측면에 접속됨으로써, 시작점에서 베이스 전류는 정류기 평활화 라인으로부터 얻어진다. 스위칭 소자(Q1)의 베이스는 스위칭 구동 회로(2)에도 접속된다.

스위칭 구동 회로(2)는 자기-여기에 의해 스위칭 소자(Q1)를 구동하기 위한 자기-여기된 발진 구동기, 및 자기-여기된 발진 구동기에서 발진 주파수(즉, 스위칭 주파수)를 변화시킴으로써 전압을 안정화시키기 위한 스위칭 주파수 제어기로 구성된다.

그러한 스위칭 구동 회로(2)의 특정한 구성에 있어서, 본 출원인이 이미 제안한 여러 가지 전원 회로에 나타낸 바와 같이, 자기-여기된 발진 구동기는 예를 들면 구동 코일 및 공진 커패시터로 구성된 공진 회로 및 구동 코일에 교류 전압을 전송하기 위한 검출 코일로 구성된다. 본 명세서에 설명하지는 않았지만, 검출 코일은 실제로 예를 들면 1차 권선(N1)에 직렬로 접속된다. 즉, 스위칭 소자(Q1)는 자기-여기된 발진 구동기에서 공진 회로의 공진 출력에 의해 스위칭을 통해 구동되고, 그의 공진 주파수는 스위칭 주파수로서 사용된다.

스위칭 주파수 제어기는 공진 주파수를 변화시키기 위해 채택된 구성을 갖는다. 이러한 목적상, 제어 변압기(PRT)가 예를 들면 구동 코일의 인덕턴스를 변화시키기 위해 제공된다. 이러한 제어 변압기(PRT)에서, 구동 코일 및 검출 코일은 예를 들면 상호 결합된 변압기이고, 제어 코일은 그의 권선 방향이 구동 코일 및 검출 코일의 그것과 일치하지 않는 방식으로 감겨진다. 제어 회로(1)로부터 출력된 DC 제어 전류는 제어 코일에 공급된다.

제어 회로(1)에서, 2차측 DC 출력 전압(Eb)에 대응하는 레벨의 제어 전류는 제어 코일에 공급된다. 제어 변압기(PRT)에서, 구동 코일의 인덕턴스는 제어 코일에 흐르는 제어 전류의 레벨에 따라 변화한다. 이와 같이 구동 코일의 인덕턴스가 변화함에 따라, 자기-여기된 발진 구동기의 공진 주파수, 즉, 스위칭 주파수 역시 제어 하에 변화한다.

그러한 스위칭 주파수 제어에 의해 실행된 일정한 전압 제어 작용에 대한 상세한 설명이 이후 주어질 것이다.

스위칭 소자(Q1)의 콜렉터는 절연 컨버터 변압기(PIT)의 1차 권선(N1)을 통해 평활화 커패시터(Ci)의 포지티브 말단에 접속되고, 그의 이미터는 접지된다.

이러한 경우에, 클램프 다이오드(DD)는 스위칭 소자(Q1)의 컬렉터와 이미터 사이에 접속됨으로써, 댐퍼 전류가 스위칭 소자(Q1)의 오프-타임에 흐르는 경로를 형성한다.

제 1 공진 커패시터(Cr)는 하기 역률 개선 회로(2) 내의 2차 공진 커패시터(Cr1)와 조합하여, 원칙적으로 절연 컨버터 변압기(PIT)의 1차 권선(N1)의 누설 인덕턴스에 따라 병렬 공진 회로를 구성한다. 이러한 병렬 공진 회로의 작용으로 인해, 스위칭 소자(Q1)의 스위칭 동작은 전압 공진 모드로 수행된다. 그라고 스위칭 소자(Q1)의 컬렉터와 이미터 간의 엔드 전압은 스위칭 소자의 오프-기간 동안 사인 곡선 펄스 파형으로 얻어진다.

절연 컨버터 변압기(PIT)는 스위칭 소자(Q1)의 스위칭 출력을 2차측에 전송한다.

도 12 에 나타낸 바와 같이, 절연 컨버터 변압기(PIT)는 E-형상 코어(CR1 및 CR2)가 예를 들면 이들의 자성 레그들이 상호 반대인 방식으로 상호 조합된 페라이트로 구성된 EE-형상 코어를 갖고, 그의 1차 권선(N1) 및 2차 권선(N2)은 EE-형상 코어의 중심 자성 레그에 관하여 스플리트 보빈(B)을 사용함으로써 각각 스플리트 상태로 감겨진다. 그리고 갭(G)은 도면에 나타낸 바와 같이 중심 자성 레그에 대해 형성됨으로써, 요구되는 커플링 계수에 의해 느슨한 커플링이 얻어진다.

갭(G)은 그의 2개의 외부 자성 레그보다 더 짧아질 E-형상의 코어(CR1 및 CR2) 각각의 중심 자성 레그를 성형함으로써 형성될 수 있다. 커플링 계수(k)는 예를 들면 느슨한 커플링을 얻는 데 적합한 k≒0.55로서 설정되고, 따라서 그에 대응하는 포화 상태를 피하게 된다.

절연 컨버터 변압기(PIT)의 1차 권선(N1)의 한쪽 단부는 스위칭 소자(Q1)의 컬렉터에 접속되는 한편, 그의 다른쪽 단부는 평활화 커패시터(Ci)의 포지티브 측면(정류된 평활화 전압(Ei))에 접속된다.

절연 컨버터 변압기(PIT)의 2차측 상에는, 1차 권선(N1)에 의해 유도된 교류 전압이 2차 권선(N2)에서 발생된다. 이러한 경우에, 2차측 병렬 공진 커패시터(C2)는 2차 권선(N2)에 접속되고, 병렬 공진 회로는 2차 권선(N2)의 누설 인덕턴스(L2) 및 2차측 병렬 공진 커패시터(C2)의 커패시턴스에 의해 형성된다. 2차 권선(N2)에서 이와 같이 생성된 교류 전압은 병렬 공진 회로에서 공진 전압으로 변화된다. 즉, 전압 공진 동작은 2차측 상에서 수행된다.

보다 상세하게는, 이러한 전원 회로는 그의 1차측 상에 전압 공진 모드로 스위칭 동작을 실행할 병렬 공진 회로를 갖고, 또한 그의 2차측 상에 정류기 회로에서 전압 공진 동작을 수행하기 위해 다른 병렬 공진 회로를 갖는다. 본 명세서에서, 상기한 바와 같이 그의 1차 및 2차측 상의 공진 회로를 장착한 구성의 스위칭 컨버터는 "복합 공진형 스위칭 컨버터"라 칭할 것이다.

기재된 바와 같이 형성된 2차측 병렬 공진 회로에 있어서, 2차 권선(N2)에 대해 중심 탭이 제공되고, 또한 정류기 다이오드(D0) 및 평활화 커패시터(C0)로 구성된 반파 정류기 회로가 제공된다. 이러한 반파 정류기 회로는 2차측 병렬 공진 회로로부터 공급된 입력 공진 전압을 수신하고 그로부터 DC 출력 전압(Eo)을 전달한다.

절연 컨버터 변압기(PIT)에서, 1차 권선(N1)의 인덕턴스(L1) 및 2차 권선(N2)의 인덕턴스(L2)에 관한 상호 인덕턴스(M)는 정류기 다이오드(D0)의 접속에 대한 1차 권선(N1) 및 2차 권선(N2)의 극성 관계(권선 방향)에 의존하여 +M 또는 -M으로 된다.

예를 들면, 접속이 도 13A의 상태인 경우, 상호 인덕턴스는 +M(전진 모드)으로 된다. 한편, 접속이 도 13B의 상태인 경우, 상호 인덕턴스는 -M(플라이백 모드)으로 된다.

상기한 바를 도 6에 나타낸 전원 회로의 2차측 동작에 적용하면, 2차 권선(N2)에서 얻어진 교류 전압이 예를 들면 포지티브일 때, 정류기 다이오드(D0)에서 흐르는 정류된 회로에 의한 동작은 +M(전진) 모드로 수행되는 것으로 추정된다. 즉, 도 6의 전원 회로에 있어서, 상호 인덕턴스는 2차 권선에서 얻어진 교류 전압이 포지티브/네거티브로 변화될 때마다 +M(전진) 모드로 작용한다.

이러한 구성에서, 전원는 2차측 병렬 공진 회로의 작용에 의해 증가된 로드에 공급됨으로써, 로드에 공급된 전원는 그에 상응하게 증가되어 결과적으로 최대 로드 전원의 증가율을 증진시킨다.

도 12를 참조하여 이미 설명한 바와 같이, 로드 조건에 대한 그러한 일치는 포화 상태가 절연 컨버터 변압기(PIT)에서 형성된 갭(G)과 함께 필요한 커플링 계수에 의해 얻어진 느슨한 커플링 때문에 용이하게 도달되지 않는 경우의 개선된 상황으로 인해 현실화될 수 있다. 예를 들면, 절연 컨버터 변압기(PIT)에 갭(G)이 존재하지 않는 경우에, 동작은 절연 컨버터 변압기(PIT)가 플라이백 동안 포화 상태로 놓임에 따라 큰 확률로 예외적이고, 그로 인해 정류의 적절한 실행이 상당히 곤란해진다.

스위칭 주파수가 일정한 전압 제어를 위해 변화되는 경우의 도 6의 회로에서, 스위칭 주파수 변화는 그의 오프-타임을 고정된 상태로 유지하면서 스위칭 소자(Q1)의 온-타임을 변화시키기 위해 제어 하에 실행된다. 즉, 이러한 전원 회로에서, 일정한 전압 제어는 제어 하에 스위칭 주파수를 변화시키도록 수행됨으로써 스위칭 출력에 관하여 공진 임피던스를 제어하고, 동시에 스위칭 기간에 스위칭 소자의 유도각 제어(PWM 제어) 역시 수행된다. 그러한 복합 제어 동작은 단일 세트의 제어 회로에서 실현된다.

그러한 스위칭 주파수 제어를 실행하는 데 있어서, 2차측 출력 전압이 예를 들면 로드의 감소 경향으로 인해 증가될 때, 2차측 출력은 스위칭 주파수를 증가시킴으로써 제어 하에 억제된다.

역률은 역률 개선 회로(20)에 의해 개선된다.

도면에 나타낸 바와 같이, 역률 개선 회로(20)는 초크 코일(Ls) 및 평활화 커패시터(Ci)의 포지티브 말단과 브리지 정류기 회로(Di)의 포지티브 출력단 사이에 삽입된 고속 회복 다이오드(D2)의 직렬 접속 회로이다. 고속 회복 다이오드(D2)의 양극은 초크 코일(Ls)에 접속되는 한편, 그의 음극은 평활화 커패시터(Ci)의 포지티브 말단에 접속된다. 초크 코일(Ls)은 이후 기재되는 바와 같이 피드백되는 스위칭 출력단의 로드로서 작용한다.

그리고 필터 커패시터(CN)는 초크 코일(Ls) 및 고속 회복 다이오드(D2)의 직렬 접속에 대해 병렬로 접속된다. 이러한 회로에서, 초크 코일(Ls) 및 필터 커패시터(CN)는 AC 라인으로 임의의 스위칭 고주파수 잡음의 유입을 방지하는 정상 모드 LC 저역 필터를 구성한다.

제1 병렬 공진 커패시터(Cr)와 제2 병렬 공진 커패시터(Cr1)의 상기 직렬 접속에서 접점(전압 분할점)은 초크 코일(Ls)과 고속 회복 다이오드(D2)의 접점에 접속된다.

여기서 각각의 수치들은 제1 병렬 공진 커패시터 Cr=8200pF, 제2 병렬 공진 커패시터 Cr1=0.027μF, 초크 코일 Ls=75μH, 필터 커패시터 CN=1μF인 것으로 가정된다.

그와 같이 접속된 회로 구성의 역률 개선 회로(20)에서, 스위칭 소자(Q1)의 스위칭 동작 동안 오프-타임에서 얻어진 공진 펄스 전압(Vcp)은 제1 병렬 공진 커패시터(Cr)와 제2 병렬 공진 커패시터(Cr1)의 직렬 접속에 의해 분할되고, 이어서 분할된 전압은 초크 코일(Ls)과 고속 회복 다이오드(D2)의 접점으로 피드백되는 방식으로 임프레스된다.

공진 펄스 전압(Vcp)이 예를 들면 600Vp일 때, 3:1의 전압 분할을 통해 얻어진 약 50Vp의 전압이 초크 코일(Ls)과 고속 회복 다이오드(D2)의 접점으로 피드백된다.

교류 입력 전압(VAC)이 그의 포지티브 또는 네거티브 피크 근처에 도달할 때의 타이밍에서, 고속 회복 다이오드(D2)가 턴 온된다. 이 시점에서, 가파른 상승 파형을 갖는 펄스 전류가 초크 코일(Ls) 및 고속 회복 다이오드(D2)를 통해 이를 하전시키기 위해 브리지 정류기 회로(Di)의 출력 말단으로부터 평활화 커패시터(Ci)로 흐르게 된다.

한편, 교류 입력 전압(VAC)이 그의 포지티브 또는 네거티브 피크 근처에 도달할 때 이외의 임의의 기간에, 고속 회복 다이오드(D2)는 기재된 바와 같이 전압(V2)으로서 피드백된 공진 펄스 전압에 따라 그의 스위칭 동작을 반복한다. 고속 회복 다이오드(D2)가 스위칭 동작 동안 턴 오프될 때의 타이밍에서, 병렬 공진 전류는 제2 병렬 공진 커패시터(Cr1), 초크 코일(Ls) 및 필터 커패시터(CN)로 구성된 회로에 흐른다. 한편, 고속 회복 다이오드(D2)가 턴 온될 때의 타이밍에서, 고속 주파수 하전 전류는 교류 입력 전압(VAC)으로부터 초크 코일(Ls)을 통해 평활화 커패시터(Ci)로 흐른다.

이러한 방식으로, 정류 전류 경로로 피드백된 1차측 전압 공진 펄스를 이용함으로써, 정류 전류 경로로 흐르게될 전류는 교류 작용을 얻도록 고주파수 전류로 전환되고, 따라서 교류 입력 전류(IAC)의 유도각을 확대함으로써 결과적으로 역률을 개선시킨다.

도 7은 로드 변동으로부터 유도된 역률의 변화 및 DC 입력 전압(정류된 평활화 전압(Ei))의 변화를 포함하여, 도 6의 구성을 갖는 전원 회로의 특성을 그래프로 나타낸다. 이 도면은 도 6의 역률 개선 회로(20)를 장착한 회로의 특성(실선)과 도 6의 역률 개선 회로(20)를 장착하지 않은 다른 회로의 특성 간의 비교를 나타낸다.

이 그래프에 따르면, 0W 내지 200W의 로드 전원(Po)의 범위에서, 역률(PF)은 역률 개선 회로가 없는 다른 회로 구성에서 보다 도 6의 역률 개선 회로(20)를 갖는 회로 구성에서 보다 개선되는 것이 명확하다. 도 6의 회로도에서 특히, 로드 전원(Po)가 50W일 때 역률이 그의 피크 값을 유도하는 특성이 얻어진다.

또한 정류된 평활화 전압(Ei)의 레벨은 로드 전원(Po)의 감소에 따라 점점 더 높아지는 경향이 있다.

도 8은 교류 입력 전압(VAC) 및 DC 입력 전압(정류된 평활화 전압(Ei))의 변동에 상대적인 역률의 변화 특성을 그래프로 나타낸다. 이 도면은 또한 도 6의 역률 개선 회로(20)를 장착한 회로의 특성(실선)과 도 6의 역률 개선 회로(20)를 장착하지 않은 다른 회로의 특성 간의 비교를 나타낸다.

도면에 나타낸 바와 같이, 80V 내지 140V의 범위에서 교류 입력 전압(VAC)의 상승에 따라 어떠한 역률 개선도 수행되지 않는 경우의 회로 구성에서 역률이 저하되는 특성이 얻어지는 한편, 역률(PF)이 교류 입력 전압(VAC)의 상승에 따라 증가되는 경우에, 역률(PF)은 도 6의 회로에서 증진될 수 있다.

정류된 평활화 전압(Ei)은 교류 입력 전압(VAC)의 상승에 따라 증가되는 특성이 추가로 얻어진다.

도 9는 본 출원인이 이미 제안한 발명에 기초하여 구성된 스위칭 전원 회로의 다른 예를 나타낸다. 이러한 전원 회로에서 역시, 역률 개선 회로는 자기-여기된 전압 공진형 스위칭 컨버터를 위한 역률 개선을 달성하도록 포함된다. 이 도면에서, 도 6에서와 동일한 임의의 부품들은 동일한 참조 번호로 나타내고, 그의 반복되는 설명은 생략한다.

도면에 나타낸 전원 회로는 역률 개선 회로(21)를 장착하고 있다. 도 6의 상기 역률 개선 회로(20)와 비교하자면, 이 역률 개선 회로(21)는 그의 고속 회복 다이오드(D2)와 초크 코일(Ls)이 역으로 접속된다는 점에서 상이하다. 즉, 고속 회복 다이오드(D2)의 양극은 브리지 정류기 회로(Di)의 포지티브 출력 말단에 접속되고, 그의 음극은 초크 코일(Ls)의 한쪽 단부에 접속된다. 한편, 초크 코일(Ls)의 다른쪽 단부는 평활화 커패시터(Ci)의 포지티브 말단에 접속된다. 그리고, 제1 병렬 공진 커패시터(Cr)와 제2 병렬 공진 커패시터(Cr1)에 의해 전압 분할을 통해 얻어진 공진 펄스 전압(Vcp)은 고속 회복 다이오드(D2)와 초크 코일(Ls)의 접점으로 임프레스된다.

그러한 회로 구성에서도, 교류 입력 전압(VAC)이 그의 포지티브 또는 네거티브 피크에 도달할 때의 타이밍에서 고속 회복 다이오드(D2)가 턴 온되고, 가파른 상승 파형을 갖는 펄스 전류가 고속 회복 다이오드(2) 및 초크 코일(Ls)을 통해 이를 하전시키기 위해 브리지 정류기 회로(Di)의 출력 말단으로부터 평활화 커패시터(Ci)로 흐르게 된다.

이러한 경우에, 교류 입력 전압(VAC)의 절대 값이 특정 레벨로 저하될 때 고속 회복 다이오드(D2)가 일시적으로 턴 오프되고, 전압 공진은 이 시점에서 제2 병렬 공진 커패시터(Cr1)와 초크 코일(Ls)로 구성된 병렬 공진 회로에 의해 유도된다. 그러한 전압 공진으로 인해, 사인파 펄스 전압이 고속 회복 다이오드(D2)의 음극 전위(V2)(분할된 공진 펄스 전압)에 중첩된다. 순차로, 고속 회복 다이오드(D2)는 고속 회복 다이오드(D2)의 음극 전위(V2)와 양극 전위(V1) 간의 전위차에 응답하여 그의 스위칭 동작을 반복한다. 그리고 하전 전류는 그러한 스위칭 동작에서 고속 회복 다이오드(D2)의 온-타임 동안 필터 커패시터(CN)로부터 평활화 커패시터(Ci)로 흐르게 된다. 이러한 성능은 교류 입력 전류(IAC)의 유도각을 확장시킴으로써 역률을 개선시킨다.

도 10은 로드 변동으로부터 유도된 역률의 변화 및 DC 입력 전압(정류된 평활화 전압(Ei))의 변화를 포함하여, 도 9의 구성을 갖는 전원 회로의 특성을 그래프로 나타낸다. 그리고 도 11은 교류 입력 전압 및 DC 입력 전압(정류된 평활화 전압(Ei))의 변동에 상대적인 역률의 변화 특성을 그래프로 나타낸다. 이후 주어지는 설명에 비추어, 이들 도면은 제2 병렬 공진 커패시터(Cr1)의 상수가 0.033μF로 설정되는 한가지 경우 및 그 상수가 0.043μF로 설정되는 다른 경우의 특성을 나타낸다.

먼저, 도 10에 나타낸 바와 같이, 역률(PF)은 로드 전원(Po)가 실질적으로 50W 내지 200W의 실제 범위 내일 때 0.70 이상으로 유지될 수 있다. 정류된 평활화 전압(Ei)에 관하여, 얻어진 결과는 전압(Ei)이 로드 전원(Po)의 감소에 따라 증가되는 경향이 있음을 나타낸다.

도 11에 나타낸 특성에 따라, 80V 내지 140V 범위의 교류 입력 전압(VAC)의 변동에 관하여 역률(PF)이 0.7 이상으로 유지될 수 있고, 정류된 평활화 전압(Ei)은 교류 입력 전압(VAC)의 상승에 따라 증가되는 것으로 보인다.

따라서, 역률(PF)은 도 6 또는 9에 나타낸 바와 같이 그러한 역률 개선 회로(20 또는 21)를 제공함으로써 증진될 수 있지만, DC 입력 전압(정류된 평활화 전압(Ei))에 중첩된 리플 성분은 스위칭 출력이 정류 전류 경로로 피드백되는 경우의 역률 개선 회로(20 또는 21)의 회로 구성으로 인해 증가된다.

예를 들면 도 6의 회로에서, 역률 개선 회로(20)가 없는 구성에서 정류된 평활화 전압(Ei)에 중첩된 9.2V의 리플 성분(ΔEi)은 역률 개선 회로(20)를 장착한 구성에서 35.3V로 증가한다. 무-로드 상태에서 특히, 리플 성분(ΔEi)은 26V 등으로 증가한다.

동일한 결과가 도 9에 나타낸 구성의 전원 회로에서 역시 얻어질 수 있다.

예를 들면 도 9의 구성에서, 각각의 수치들이 선택적으로 제1 병렬 공진 커패시터 Cr=8200pF, 제2 병렬 공진 커패시터 Cr1=0.027μF 및 초크 코일 Ls=75μH인 것으로 가정하면, 25W 내지 200W 범위의 로드 전원(Po)에 따라 역률(pF)은 0.73 이상으로 유지될 수 있지만, 리플 성분(ΔEi)은 31.8V로 증가한다.

도 9의 회로에서, 전압 공진 펄스의 피드백량을 제어하기(감소시키기) 위해 제1 병렬 공진 커패시터(Cr)와 제2 병렬 공진 커패시터(Cr1)의 전압 분할비를 변화시키도록 제2 병렬 공진 커패시터(Cr1)의 값이 0.033μF 또는 0.043μF로 설정되는 경우, 리플 성분(ΔEi)은 Cr1=0.033μF인 경우에 25.3V로 감소되거나 또는 Cr1=0.043μF인 경우에 9.1V로 추가로 감소된다.

따라서, 전압 공진 펄스의 피드백 량을 감소시킴으로써 리플 성분(ΔEi)을 억제할 수 있다. 그러나, 전압 공진 펄스의 피드백 량이 감소되는 경우, 역률(pF) 은 저하된다. 예를 들면, 그러한 특정은 도 10 및 11에서 마찬가지로 보여지며, 여기서 보다 큰 역률은 Cr1=0.033μF인 경우보다는 Cr1=0.043μF인 경우에 얻어진다. 따라서, 예를 들면 도 9의 회로에서, Cr1=0.043μF 등의 한계에 따라 리플 성분(ΔEi)을 억제하고 실질적으로 만족스러운 역률(pF)을 얻도록 제어가 이루어진다. 도 6의 회로에 대해서 역시 동일하게 언급될 수 있다.

도 6 및 9의 회로에서, DC 입력 전압(정류된 평활화 전압(Ei))의 레벨은 도 7 및 도 10에 각각 나타낸 바와 같이 로드 전원(Po)의 감소에 따라 증가하고, 그의 증가율은 리플 성분(ΔEi)이 특히 무-로드 상태로 접근함에 따라 증가하기 때문에 커진다. 이는 임의의 로드 변동에 관련하여 전압 변동률이 증가를 의미한다.

따라서, AC 100V 시스템에서, DC 입력 전압을 발생시키기 위해 필요한 평활화 커패시터(Ci)의 내전압은 역률 개선이 필요 없는 경우에 200V이지만, 역률 개선을 실행하기 위한 구성에서 250V로 될 필요가 있다. 더욱이, AC 200V 시스템에서, 내전압은 역률 개선이 필요 없는 경우에 400V이지만, 역률 개선을 실행하기 위한 구성에서 500V로 될 필요가 있다.

결과적으로, 평활화 커패시터(Ci)가 치수적으로 보다 커지게 되어 결과적으로 회로의 크기를 축소하고 생산 단가를 삭감하는 데 실패하게 되는 문제점이 존재한다.

평활화 커패시터(Ci)는 예를 들면 전해질 커패시터로 구성되고, 여기에 사용된 전해질 커패시터의 선택된 내전압이 그의 커패시턴스가 변화 없이 방치되는 동안 더 큰 값을 갖는 경우, 그의 등가의 내부 저항은 자기-발생열의 양을 결과적으로 증가시키기 위해 증가한다. 따라서, 그의 경년(經年) 변화로 인한 전해질 커패시터의 악화 정도는 그에 대응하는 신뢰도를 결과적으로 저하시키도록 점점 더 커진다.

도 1은 본 발명의 실시예로서 스위칭 전원 회로의 전형적인 구성을 나타내는 회로도.

도 2는 도 1의 스위칭 전원 회로의 동작을 나타내는 파형도.

도 3은 도 1의 스위칭 전원 회로에서 로드 전원의 변화에 대한 역률과 DC 입력 전압 레벨 간의 관계를 나타내는 특성도.

도 4는 도 1의 스위칭 전원 회로에서 교류 입력 전압의 변화에 대한 역률과 DC 입력 전압 레벨 간의 관계를 나타내는 특성도.

도 5는 본 발명의 다른 실시예로서 스위칭 전원 회로의 다른 전형적인 구성을 나타내는 회로도.

도 6은 선행 기술에 따른 스위칭 전원 회로의 공지된 구성을 나타내는 회로도.

도 7은 도 6의 스위칭 전원 회로의 로드 전원의 변화에 대한 역률과 DC 입력 전압 레벨간의 관계를 나타내는 특성도.

도 8은 도 6의 스위칭 전원 회로에서 교류 입력 전압의 변화에 대한 역률과 DC 입력 전압 레벨 간의 관계를 나타내는 특성도.

도 9는 선행 기술에 따른 스위칭 전원 회로의 공지된 구성을 나타내는 회로도.

도 10은 도 9의 스위칭 전원 회로에서 로드 전원의 변화에 대한 역률과 DC 입력 전압 레벨 간의 관계를 나타내는 특성도.

도 11은 도 9의 스위칭 전원 회로에서 교류 입력 전압의 변화에 대한 역률과 DC 입력 전압 레벨 간의 관계를 나타내는 특성도.

도 12는 실시예의 전원 회로에 사용된 절연 컨버터 변압기의 구성을 나타내는 단면도.

도 13a 및 도 13b는 공동 인덕턴스가 각각 +M 모드 및 -M 모드일 때 수행된 동작을 나타내는 설명도.

* 도면의 주요 부분에 대한 부호의 설명

1: 제어 회로

2: 스위칭 구동 회로

10, 11, 20, 21: 역률 개선 회로

VAC: 교류 입력 전압

IAC: 교류 입력 전류

Ci: 평활화 커패시터

CN: 필터 커패시터

D2: 고속 회복 다이오드

Di, DiF: 브리지 정류기 회로

Ls, Ls1, Ls2: 초크 코일

본 발명은 상기 문제점들에 비추어 수행되었다.

본 발명의 일 국면에 따라, 입력 상용 AC 전원 밖으로 정류된 평활화 전압을 발생시키고 이를 DC 입력 전압으로서 출력하는 정류 및 평활화 수단과, 느슨한 커플링을 위해 필요한 커플링 계수를 얻기 위한 갭을 가지며, 1차측 출력을 2차측에 전송하도록 작용하는 절연 컨버터 변압기와, 상기 DC 입력 전압을 스위칭 소자로 온/오프 제어하여 얻어진 스위칭 출력을 상기 절연 컨버터 변압기의 1차 권선에 출력하는 스위칭 수단과, 상기 절연 컨버터 변압기의 1차 권선을 갖는 누설 인덕턴스 성분과 병렬 공진 커패시터의 커패시턴스로 적어도 구성되며, 상기 스위칭 수단을 전압 공진 모드에서 동작시키는 1차측 병렬 공진 회로를 포함하는 스위칭 전원 회로가 제공된다.

상기 스위칭 전원 회로는 1차 권선에서 얻어진 스위칭 출력을 정류 전류 경로로 피드백함으로써 역률을 개선시키는 역률 개선 수단을 또한 포함한다.

상기 스위칭 전원 회로는, 상기 2차 측에 형성되고, 상기 절연 컨버터 변압기의 2차 권선의 누설 인덕턴스 성분 및 2차측 공진 커패시터의 커패시턴스로 구성되는 2차측 공진 회로와, 상기 2차측 공진 회로를 포함하여 형성되며, 상기 절연 컨버터 변압기의 2차 권선으로부터 얻어진 입력 교류 전압을 정류하여 2차측 DC 출력 전압을 발생하는 DC 출력 전압 발생 수단, 및 상기 2차측 DC 출력 전압의 레벨에 따라 2차측 DC 출력 전압에 대한 정전압 제어를 행하는 정전압 제어 수단을 더 포함한다.

상기 역률 개선 수단은, 상기 1차 권선을 감는 방식으로 상기 절연 컨버터 변환기에 대해 감은 3차 권선과, 상기 1차 권선으로부터 3차 권선으로 전송된 스위칭 출력을 자신의 커패시턴스를 통해, 정류 전류 경로로 피드백시키기 위해 삽입된 공진 커패시턴스와, 상기 전류 경로로 피드백된 스위칭 출력에 따라 스위칭 동작을 수행하도록 상기 정류 전류 경로로 삽입된 스위칭 소자, 및 상기 정류 전류 경로에 삽입된 인덕터로 적어도 구성된다.

상기 구성에 따라, 복합 공진형 컨버터라 칭하는 전원 회로에 포함된 역률 개선 회로는 절연 컨버터 변압기의 1차 권선에서 얻어진 스위칭 출력을 3차 권선으로 전송하고, 이어서 3차 권선으로부터 스위칭 출력을 공진 커패시터를 통해 정류 전류 경로로 피드백한다. 이러한 구성에서, 3차 권선을 통해 전송된 스위칭 출력은 역률 개선 수단에서 인덕터 및 공진 커패시터로 구성된 공진 회로가 그의 공진 동작을 수행하는 동안의 기간을 생성하도록 작용한다.

본 발명의 상기 및 다른 특징들 및 장점들은 수반된 예시적인 도면들을 참조하여 제공될 다음 설명으로부터 명백해질 것이다.

도 1은 본 발명의 바람직한 실시예로서 전원 회로의 전형적인 구성을 나타내는 회로도이다.

이 도면에 나타낸 전원 회로는 도 12의 구성을 갖는 절연 컨버터 변압기(PIT)를 역시 장착함으로써 복합 공진형 컨버터를 구성한다. 이 도면에서, 도 6 및 도 9에 나타낸 것과 동일한 임의의 부품들은 동일한 참조 번호 또는 기호로 나타내고 그의 반복되는 설명은 생략한다.

이 도면에 나타낸 전원 회로에서, 3차 권선(N3)은 절연 컨버터 변압기(PIT)의 1차측 상에 감겨진다. 이 경우, 3차 권선(N3)은 1차 권선의 시작 측면을 감도록 형성된다. 3차 권선(N3)의 단부(1차 권선의 시작)는 다음에 기재될 역률 개선 회로(10)의 직렬 공진 커패시터(CA)에 접속된다.

이 도면에 나타낸 역률 개선 회로(10)는 다음 회로 구성을 갖는다.

초크 코일(Ls) 및 고속 회복 다이오드(D2)는 서로 직렬로 접속됨으로써 직렬 접속 회로를 형성한다. 이 회로는 브리지 정류기 회로(Di)의 포지티브 출력단과 평활화 커패시터(Ci)의 포지티브 말단 간에 삽입된다. 이러한 경우에, 고속 회복 다이오드(D2)의 양극은 초크 코일(Ls)을 통해 브리지 정류기 회로(Di)의 포지티브 말단에 접속되고, 그의 음극은 평활화 커패시터(Ci)의 포지티브 말단에 접속된다.

필터 커패시터(CN)는 초크 코일(Ls) 및 고속 회복 다이오드(D2)의 직렬 접속에 대해 병렬로 접속된다.

이러한 경우에, 직렬 공진 커패시터(CA)가 역시 제공된다. 이러한 직렬 공진 커패시터(CA)는 초크 코일(Ls)과 고속 회복 다이오드(D2)의 접점과 3차 권선의 말단(1차 권선의 시작) 간에 삽입된다. 직렬 공진 회로는 직렬 공진 커패시터(CA)의 커패시턴스 및 초크 코일(Ls) 및 3차 권선의 각각의 인덕턴스로 적어도 구성된다.

도 1의 구성에서, 각각의 수치들은 1차 권선 N1=45T, 3차 권선 N3=4T, 직렬 공진 커패시터 CA=0.027μF, 및 초크 코일 Ls=13μH로서 선택적으로 설정되는 것으로 가정된다.

이러한 경우에 병렬 공진 커패시터(Cr)는 스위칭 소자(Q1)의 컬렉터와 이미터 간에 병렬로 접속되고, 그의 커패시턴스는 절연 컨버터 변압기(PIT)의 1차 권선(N1)의 누설 인덕턴스와 조합하여 스위칭 동작을 전압 공진형으로 변화시키는 병렬 공진 회로를 구성한다.

이러한 구성에 따라, 스위칭 소자(Q1)에 의해 그의 스위칭 동작에서 오프-타임 동안 발생된 공진 펄스 전압(Vcp)은 1차 권선(N1)을 통해 3차 권선(N3)으로 전송된다. 그리고, 이와 같이 3차 권선(N3)으로 전송된 교류 공진 펄스 전압(Vcp)은 직렬 공진 커패시터(CA)를 통해 초크 코일(Ls) 및 고속 회복 다이오드(D2)의 접점으로 피드백된다.

도 2는 전원 공급 기간에 따라, 도 1의 구성을 갖는 전원 회로에서 주요 부분의 동작을 나타내는 파형도이다. 이 도면에 나타낸 동작은 교류 입력 전압(VAC)=100V 및 최대 로드 전원=200W의 조건하에 수행된다.

도 2A에 나타낸 바와 같이, 여기서 사용된 상용 전원는 50Hz의 주파수를 갖고, 교류 입력 전압(VAC)은 그의 반 기간이 10ms인 사인파를 갖는 것으로 가정된다. 정류된 전류가 도 2B에 나타낸 바와 같이 교류 입력 전류(IAC)로부터 출력될 때, 고속 회복 다이오드(D2)는 그와 같이 정류된 전류를 턴 온 및 오프시키는 방식으로 그의 스위칭 동작을 실행한다.

이 실시예에서, 고속 회복 다이오드(D2)는 교류 입력 전압(VAC)이 교류 입력 전류(IAC)의 흐름을 유발하도록 높은 동안 5ms의 기간 내에 그의 스위칭 작용을 실행한다. 그러나, 교류 입력 전압(VAC)이 교류 입력 전류(IAC)의 흐름을 유발하지 않도록 낮은 동안 다른 기간 내에, 고속 회복 다이오드(D2)는 그의 스위칭 작용을 실행하지 않는다. 따라서, 고속 회복 다이오드(D2)에 흐르는 스위칭 전류(ID)는 도 2D에 나타낸 바와 같이 된다. 교류 입력 전압(VAC)이 높은 기간 내에, 평활화 커패시터(Ci)로 흐르는 하전 전류는 필터 커패시터(CN)→초크 코일(Ls)→고속 회복 다이오드(D2)의 경로를 통해 흐르게 된다. 결과적으로, 도 2B에 나타낸 교류 입력 전류(IAC)에 상대적인 유도각은 실질적으로 확대됨으로써 역률의 개선을 달성한다.

이러한 동작에 따라, 고속 회복 다이오드(D2)의 음극 전위(V2)는 도 2E의 엔벨로프를 갖는 교류 전압으로 변화된다.

고속 회복 다이오드(D2)의 동작에 관하여, 고속 회복 다이오드(D2)의 오프-기간 동안 직렬 공진 커패시터(CA), 초크 코일(Ls), 필터 커패시터(CN) 및 3차 권선(N3)(인덕턴스(L3))으로 구성된 직렬 공진 회로에서 공진 동작이 수행됨으로써, 직렬 공진 커패시터(CA)로 흐르는 교류(Ic)는 초크 코일(Ls)→필터 커패시터(CN)→3차 권선(N3)의 경로를 통해 흐르는 공진 전류로 된다.

다른 한편, 고속 회복 다이오드(D2)의 온-기간 동안, 직렬 공진 회로의 공진 동작이 수행되지 않음으로써, 교류(Ic)는 고속 회복 다이오드(D2)로부터 3차 권선(N3)으로 흐른다.

상기 동작에 따라, 직렬 공진 커패시터(CA)로 흐르는 교류(Ic) 및 초크 코일(Ls)로 흐르는 전류(IL)는 각각 도 2E 및 도 2F에 나타낸 바와 같다. 고속 회복 다이오드(D2)의 양극 전위(V1)는 도 2C의 파형에서 얻어진다.

상기 동작으로 인해, 임의의 로드 변동까지 정류된 평활화 전압(Ei)의 전압 변동 특성은 이후 기재하는 바와 같이 본 실시예에서 개선된다.

도 3 및 도 4는 도 1의 상기 전원 회로에 관하여 얻어진 실험 결과를 그래프로 나타낸다.

이들 도면에 나타낸 그러한 실험 결과를 얻는 데 있어서, 작동 조건은 로드 전원 로드 전원(Po)=200 내지 0W 및 교류 입력 전압(VAC)=85V 내지 144V를 포함한다.

도 3 및 도 4에서 역시, 도 1의 역률 개선 회로(10)를 장착한 회로 구성(역률 개선됨)과 도 1의 역률 개선 회로(10)를 장착하지 않은 기본 회로 구성(역률 개선되지 않음)의 비교로서 두 특성을 나타낸다.

먼저, 도 3은 교류 입력 전압(VAC)이 100V로 일정하게 유지되는 경우의 특정 조건 하에 로드와 역률 간의 관계를 나타낸다.

역률 개선 회로를 장착한 회로에서는, 이 도면에 나타낸 바와 같이, 역률(pF)은 50W 내지 200W의 로드 전원 범위 내에서 0.7 이상으로 유지되고, 따라서 역률 개선 회로가 없는 다른 회로에 비해 폭넓은 개선이 얻어지는 것으로 보인다. 여기서 얻어진 특성은 역률(pF)이 로드 전원(Po)에 따라 상승하게 한다.

정류된 평활화 전압(Ei)에 대해서와 마찬가지로, 무-로드 상태에서 임의의 로드 전원 변동에 의해 유발될 수 있는 그의 가파른 상승은 선행 기술에 비해 억제된다. 역률 개선 회로를 장착한 회로에서, 평활화된 전압(Ei)은 로드 전원 값과 무관하게, 역률 개선 회로를 장착하지 않은 회로에서보다 5V 정도 끊임없이 더 높아진다. 그러나, 그러한 레벨 상승은 경미한 것으로 생각되고, 보다 높은 내전압을 위해 평활화 커패시터(Ci)를 선택할 필요가 없다. 보다 상세하게는, 내전압에 관하여, 역률 개선 회로를 갖는 회로에서 역률 개선 회로를 갖지 않는 회로에 사용된 것과 동일한 평활화 커패시터(Ci)를 사용할 수 있다.

역률 개선 회로를 장착한 회로에서, 그의 전원 전환 효율은 상기한 바와 같이 정류된 평활화 전압(Ei)의 레벨이 5V 정도 더 높아지기 때문에 증진될 수 있다. 로드 전원가 최대일 때, 전원 전환 효율은 대략 0.3% 만큼 증진되는 것이 확인된다.

도 4는 로드 전원(Po)가 200W로 일정하게 유지되는 경우 특정 조건 하에 교류 입력 전압의 변동에 대한 역률과 정류된 평활화 전압(Ei) 간의 관계를 나타낸다.

이 도면에 따라서 역시, 역률 개선 회로를 장착한 회로에서, 역률(PF)은 85V 내지 144V의 교류 입력 전압(VAC)의 범위 내에서 0.8 이상으로 유지되고, 따라서 역률 개선 회로를 갖지 않는 다른 회로에 비해 폭넓은 개선이 얻어지는 것으로 나타났다.

이 도면에서 역시, 역률 개선 회로를 갖는 회로에서 정류된 평활화 전압(Ei)은 교류 입력 전압(VAC)의 임의의 변동과 무관하게, 역률 개선 회로를 장착하지 않은 회로에서보다 5V 정도 끊임없이 더 높은 것으로 나타났다.

도 5는 본 발명의 다른 바람직한 실시예로서 전원 회로의 전형적인 구성을 나타내는 회로도이다. 이 도면에서, 도 1에 대응하는 임의의 부품들은 동일한 참조 번호 및 기호로 나타내며, 그의 반복되는 설명은 생략한다.

이 도면에 나타낸 역률 개선 회로(11)는 상용 교류 전원(AC)의 전파 정류를 수행하는 브리지 정류기 회로(DiF)를 포함한다. 브리지 정류기 회로(DiF)를 구성하는 4개의 다이오드(D3, D4, D5 및 D6)는 고속 회복형이다. 이들 다이오드(D3, D4, D5 및 D6)는 역률의 개선을 위한 스위칭 소자로서 작용한다.

역률 개선 회로에 브리지 정류기 회로(DiF)를 제공함에 따라, 초크 코일(Ls1)은 상용 교류 전원(AC)의 포지티브 라인에 직렬로 삽입되고, 초크 코일(Ls2)은 그의 네거티브 라인에 직렬로 삽입된다. 이들 초크 코일(Ls1 및 Ls2)의 인덕턴스 값은 도 1의 상기 역률 개선 회로(10)에서 초크 코일(Ls)의 인덕턴스 값에 관련하여 다음 조건을 만족시키도록 선택된다.

Ls1 = Ls2 = Ls/2

역률 개선 회로(11)에서, 교차형 커패시터(CL)는 예를 들면 도 1에 이미 나타낸 필터 커패시터(CN)로서 작용한다.

2개의 직렬 공진 커패시터(CA1 및 CA2)가 제공된다. 하나의 직렬 공진 커패시터(CA1)는 3차 권선(N3)의 시점과 브리지 정류기 회로(DiF)의 포지티브 입력 말단 사이에 삽입된다(D3과 D5의 접점). 한편, 나머지 직렬 공진 커패시터(CA2)는 3차 권선(N3)의 시점과 브리지 정류기 회로(DiF)의 네거티브 입력 말단 사이에 삽입된다(D4와 D6의 접점).

이러한 구성에서, 스위칭 소자(Q1)의 스위칭 동작에서 오프-타임 동안 발생된 공진 펄스 전압(Vcp)은 1차 권선(N1)으로부터 3차 권선(N3)으로 전송된다. 그리고, 이와 같이 전송된 공진 펄스 전압(Vcp)은 직렬 공진 커패시터(CA1 및 CA2) 각각을 통해 브리지 정류기 회로(DiF)를 포함하는 정류 전류 경로의 포지티브 라인 및 네거티브 라인으로 피드백된다. 브리지 정류기 회로(DiF)를 구성하는 다이오드(D3, D4, D5 및 D6)는 이와 같이 피드백된 스위칭에 의해 스위치된다. 이러한 스위칭 동작으로 인해, 교류 입력 전류(IAC)의 유도각은 확대되어 결과적으로 역률을 개선시킨다.

이러한 회로로 얻을 수 있는 특성은 상기 실시예를 나타내는 도 3 및 도 4에 나타낸 것과 동일하다. 따라서, 이 경우에 역시, 전해질 커패시터로 구성된 평활화 커패시터(Ci)에 관하여 보다 큰 내전압 가능 출력을 선택할 필요가 없다.

도 5의 회로 구성을 도 1의 그것과 비교하면, 고속 회복 다이오드(D2) 및 필터 커패시터(CN)가 도 5의 회로에서 삭제된 것을 알 수 있다. 더욱이, 필요한 부품의 수는 고속 회복 다이오드(D3, D4, D5 및 D6)로 구성된 브리지 정류기 회로(DiF)를 모듈화함으로써 삭감될 수 있다.

이러한 경우에, 고속 회복 다이오드(D2)의 생략으로 인해, 고속 회복 다이오드(D2)로부터 유도된 전원 손실은 제거될 수 있고 결과적으로 도 1에 나타낸 회로에 비해 0.8% 정도 전원 전환 효율을 증진시킬 수 있다. 입력된 전원 역시 그에 상응하여 1.8W 정도 감소될 수 있다.

이 도면에 나타낸 전원 회로의 2차측 상에서, 2차 권선(N2)의 한쪽 단부가 2차측 접지에 접속되는 한편, 그의 나머지 단부는 직렬 공진 커패시터(Cs)의 직렬 접속을 통해 정류기 다이오드(D01)의 양극과 정류기 다이오드(D02)의 음극의 접점에 접속된다. 정류기 다이오드(D01)의 음극은 평활화 커패시터(C01)의 포지티브 말단에 접속되고, 정류기 다이오드(D02)의 양극은 2차측 접지에 접속된다. 평활화 커패시터(C01)의 네거티브 말단은 2차측 접지에 접속된다.

그러한 접속 상태에서, "직렬 공진 커패시터(Cs), 정류기 다이오드(D01, D02) 및 평활화 커패시터(C01)"의 조합으로 구성된 전압 승산 전파 정류기 회로가 결과적으로 제공된다. 이러한 회로에서, 자신의 직렬 공진 커패시터(Cs)의 커패시턴스 및 2차 권선(N2)의 누설 인덕턴스는 정류기 다이오드(D01 및 D02)의 온/오프 작용에 따라 직렬 공진 회로를 형성한다.

즉, 본 실시예에서 전원 회로는 전압 공진 모드로 스위칭 동작을 수행하도록 그의 1차측 상에 병렬 공진 회로 및 전압 승산 전파 정류를 수행하도록 그의 2차측 상에 직렬 공진 회로를 포함하는 복합 공진형 스위칭 컨버터 구성을 채택한다.

전압 승산 전파 정류는 "직렬 공진 커패시터(Cs), 정류기 다이오드(D01, D02) 및 평활화 커패시터(C01)"의 조합에 의해 다음과 같이 수행된다.

스위칭 출력이 1차측 상에서 스위칭 동작으로 인해 1차 권선(N1)에서 얻어질 때, 스위칭 출력은 2차 권선(N2)에서 유도된다.

정류기 다이오드(D02)가 턴 온되면서 정류기 다이오드(D01)가 턴 오프되는 기간에, 1차 권선(N1) 및 2차 권선(N2)의 극성(상호 인덕턴스 M)이 -M으로 되는 마이너스 극성 모드로 정류가 실행됨으로써, 2차 권선(N2)의 누설 인덕턴스 및 직렬 공진 커패시터(Cs)에 의한 직렬 공진으로 인해 정류기 다이오드(D02)에 의해 정류된 전류에 의해 직렬 공진 커패시터(Cs)를 하전시키는 동작이 수행된다.

그리고, 정류기 다이오드(D01)가 턴 온되면서 정류기 다이오드(D02)가 턴 오프되는 동안의 다른 기간 내에, 1차 권선(N1) 및 2차 권선(N2)의 극성(상호 인덕턴스 M)이 +M으로 되는 플러스 극성 모드로 정류가 실행됨으로써, 직렬 공진 커패시터(Cs)의 전위가 2차 권선(N2)에서 유도된 전압에 부가되는 경우의 직렬 공진 상태로 평활화 커패시터(C01)를 하전시키는 동작이 수행된다.

상기한 바와 같이, 정류는 플러스 극성 모드(+M; 전진 동작) 및 마이너스 극성 모드(-M; 플라이백 동작)를 이용함으로써 실행되고, 따라서 평활화 커패시터(C01)에서 2차 권선(N2)에서 유도된 전압을 배가시키기 위해 실질적으로 대응하는 DC 출력 전압(E01)을 얻는다.

따라서, 도 5에 나타낸 회로의 2차측 상에서, 상호 인덕턴스가 +M 및 -M 각각으로 되는 동작 모드를 이용함으로써 전압 승산 전파 정류가 수행되고, 그에 따라 2차측 DC 출력 전압을 생성한다. 1차 전류 공진 및 2차 전류 공진 모두로부터 유도된 전자기 에너지는 로드 측면에 동시에 공급됨으로써, 로드에 공급된 전원는 그에 대응하여 추가로 증가되고, 따라서 최대 로드 전원의 폭넓은 증가를 달성한다.

2차측 DC 출력 전압은 전압 승산 전파 정류기 회로에 의해 생성되기 때문에, 이 실시예에서 2차 권선(N2)의 필요한 회전수는 전압 승산 전파 정류기 회로에서 생성된 2차측 DC 출력 전압과 동일한 레벨을 얻는 선행 기술의 회전수의 절반으로 감소될 수 있다. 회전수의 이러한 감소는 절연 컨버터 변압기(PIT)에 관하여 보다 적은 치수의 실현, 적은 중량 및 보다 낮은 생산 단가라는 약간의 장점을 가져온다.

복합 공진형 스위칭 컨버터에 대해서와 마찬가지로, 본 출원인은 2차측 병렬 공진 회로에 전파 정류기 회로를 장착한 구성 및 2차측 직렬 공진 회로를 사용하는 전압-4곱 정류기 회로를 장착한 다른 구성을 이미 제안하였다. 이들 구성은 본 실시예의 변형으로서 확립될 수도 있는 것으로 이해된다. 보다 상세하게는, 이 실시예는 2차측 공진 회로 및 정류기 회로 단독의 구성으로 특히 제한되지 않는다.

상기 각각의 실시예에서, 1차측 전압 공진형 컨버터는 자기-여기된 구성을 채택하지만, 본 발명은 개별적으로 여기된 구성에 마찬가지로 적용될 수 있다.

후자의 경우에, 예를 들면 자기-여기된 발진 구동기가 IC(집적 회로) 발진 구동기로 대체될 수 있고, 전압 공진형 컨버터의 스위칭 소자는 이러한 발진 구동기에 의해 구동될 수 있다.

이러한 경우에, 일정한 전압 제어는 2차측 출력 전압 레벨에 따라 발진 구동기에 의해 발생된 구동 신호의 파형을 변화시키면서 수행된다. 그러한 전압 제어 하에, 구동 신호 파형은 스위칭 소자 상수의 오프-타임을 유지하고 2차측 출력 전압 레벨의 상승에 따라 그의 온-타임을 단축시키도록 변화된다.

그와 같이 개별적으로 여기된 구성이 채택될 때, 직교 제어 제어기(PRT)가 제거된다.

또한, 개별적으로 여기된 구성이 상기한 바와 같이 채택될 때, 2개의 바이폴러 트랜지스터(BJT)가 달링턴 접속되는 경우의 달링턴 회로로 하나의 바이폴러 트랜지스터(BJT)를 구성하는 스위칭 소자(Q1)를 대체할 수 있다. 또한, 하나의 바이폴러 트랜지스터(BJT)의 스위칭 소자(Q1)를 MOS-FET(MOS 전계 효과 트랜지스터; 금속 산화물 반도체), IGBT(절연된-게이트 바이폴러 트랜지스터) 또는 SIT(정전기 유도 다이리스터)로 대체할 수 있다. 스위칭 소자로서 달링턴 회로 또는 상기 디바이스중 임의의 것을 사용함으로써, 증진된 효율이 얻어질 수 있다.

본 발명에 따라, 상기한 바와 같이, 역률 개선 회로를 갖는 스위칭 전원 회로가 그의 1차측 상에 전압 공진 회로를 장착하고 그의 2차측 상에 공진 회로를 역시 장착한 복합 공진형 컨버터에 제공되고, 여기서, 절연 컨버터 변압기는 1차 권선의 출력이 전송되는 3차 권선을 갖는다. 그리고, 3차 권선의 출력이 정류 전류 경로로 피드백되는 루트에 공진 커패시터가 제공된다.

따라서, 스위칭 소자의 스위칭 동작에 의해 얻어진 전압 공진 펄스는 3차 권선으로부터 공진 커패시터를 통해 정류 전류 경로로 피드백된다. 스위칭 소자는 정류 전류 경로정류 전류 경로칭 출력에 따라 정류된 전류를 턴 온 및 오프시키도록 그의 스위칭 동작을 수행하고, 따라서 역률을 개선시킨다.

본 발명에서, 공진 회로는 역률 개선 회로에서 공진 커패시터와 인덕터의 조합에 의해 형성되고, 스위칭 회로의 오프-시간 동안, 공진 회로의 흐름을 유발하기 위해 공진 회로의 공진이 실행된다.

그러한 동작으로 인해, 약간의-로드 또는 무-로드 상태에서 DC 입력 전압(정류된 평활화 전압)의 상승을 결과적으로 억제할 수 있게 됨으로써, DC 입력 전압을 얻기 위한 평활화 커패시터는 그의 내전압에 관하여 역률 개선을 위해 구성되지 않은 공지된 회로에 통상적으로 사용된 평활화 커패시터와 등가일 수 있다. 즉, 평활화 커패시터에 필요한 내전압은 역률 개선 회로를 제공함에 따라 증가될 필요가 없다.

따라서, 평활화 커패시터는 치수 증가로부터 자유로울 수 있고, 결과적으로 회로 크기의 증가를 방지한다. 생산 단가도 마찬가지로 증가되지 않는다. 더욱이, 평활화 커패시터의 내전압의 상승을 초래하는 경년 변화(악화)를 최소화시킬 수 있게 되고, 따라서 이러한 관점에서 전원 회로의 신뢰도를 증진시킬 수 있다.

본 발명에서, 역률 개선을 위해 필요한 부품의 수는 역률 개선 회로에서 스위칭 소자로서 상용 교류 전원를 정류시키기 위해 정류기 회로에 포함된 다이오드를 이용함으로써 삭감될 수 있고, 따라서, 생산 단가의 증가를 억제하고 회로의 치수 확장을 피하는 것과 관련하여 보다 큰 효과를 달성할 수 있다. 더욱이, 정류기 회로에 다이오드 이외에 임의의 추가의 스위칭 소자를 제공할 필요가 없기 때문에, 전원 전환 효율은 그에 대응하여 증진될 수 있다.

Claims (2)

1. 입력 상용 AC 전원 밖으로 정류된 평활화 전압을 발생시키고 이를 DC 입력 전압으로서 출력하는 정류 및 평활화 수단과,

   느슨한 커플링을 위해 필요한 커플링 계수를 얻기 위한 갭을 가지며, 1차측 출력을 2차측에 전송하도록 작용하는 절연 컨버터 변압기와,

   상기 DC 입력 전압을 스위칭 소자로 온/오프 제어하여 얻어진 스위칭 출력을 상기 절연 컨버터 변압기의 1차 권선에 출력하는 스위칭 수단과,

   상기 절연 컨버터 변압기의 1차 권선을 갖는 누설 인덕턴스 성분과 병렬 공진 커패시터의 커패시턴스로 적어도 구성되며, 상기 스위칭 수단을 전압 공진 모드에서 동작시키는 1차측 병렬 공진 회로와,

   역률을 개선시키는 역률 개선 수단과,

   상기 2차 측에 형성되고, 상기 절연 컨버터 변압기의 2차 권선의 누설 인덕턴스 성분 및 2차측 공진 커패시터의 커패시턴스로 구성되는 2차측 공진 회로와,

   상기 2차측 공진 회로를 포함하여 형성되며, 상기 절연 컨버터 변압기의 2차 권선으로부터 얻어진 입력 교류 전압을 정류하여 2차측 DC 출력 전압을 발생하는 DC 출력 전압 발생 수단, 및

   상기 2차측 DC 출력 전압의 레벨에 따라 2차측 DC 출력 전압에 대한 정전압 제어를 행하는 정전압 제어 수단을 포함하며,

   상기 역률 개선 수단은,

   상기 1차 권선을 감는 방식으로 상기 절연 컨버터 변환기에 대해 감은 3차 권선과,

   상기 1차 권선으로부터 3차 권선으로 전송된 스위칭 출력을 자신의 커패시턴스를 통해, 정류 전류 경로로 피드백시키기 위해 삽입된 공진 커패시턴스와,

   상기 전류 경로로 피드백된 스위칭 출력에 따라 스위칭 동작을 수행하도록 상기 정류 전류 경로로 삽입된 스위칭 소자, 및

   상기 정류 전류 경로에 삽입된 인덕터로 적어도 구성되는 스위칭 전원 회로.
2. 제1항에 있어서, 상기 역률 개선 수단에 제공된 스위칭 소자는 상기 정류 및 평활화 수단에서 상용 AC 전원를 정류시키는 정류기 회로를 구성하는 다이오드 소자인 스위칭 전원 회로.