KR20010046072A - 트랜지스터 형성방법 - Google Patents

트랜지스터 형성방법 Download PDF

Info

Publication number
KR20010046072A
KR20010046072A KR1019990049669A KR19990049669A KR20010046072A KR 20010046072 A KR20010046072 A KR 20010046072A KR 1019990049669 A KR1019990049669 A KR 1019990049669A KR 19990049669 A KR19990049669 A KR 19990049669A KR 20010046072 A KR20010046072 A KR 20010046072A
Authority
KR
South Korea
Prior art keywords
layer
bsg
gate oxide
semiconductor substrate
drain region
Prior art date
Application number
KR1019990049669A
Other languages
English (en)
Other versions
KR100336771B1 (ko
Inventor
최준호
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990049669A priority Critical patent/KR100336771B1/ko
Publication of KR20010046072A publication Critical patent/KR20010046072A/ko
Application granted granted Critical
Publication of KR100336771B1 publication Critical patent/KR100336771B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 트랜지스터 형성방법에 관한 것으로, 종래 트랜지스터 형성방법은 순수한 산화막을 게이트산화막으로 사용하므로 BSG와 상기 산화막의 계면을 통해 BSG의 붕소이온이 침투하여 소자의 신뢰성을 저하하며, 상기 게이트산화막을 질화막으로 대치한 경우에는 붕소이온의 확산은 억제되지만 디램으로 사용하는 경우에는 리프레시 특성이 열화되는문제점이 있었다. 따라서 본 발명은 반도체기판 상부에 차례로 게이트산화막, 폴리실리콘을 증착하고, 이를 게이트가 형성될 영역에 맞도록 패터닝하는 공정과; 상기 구조물에 질소를 경사주입하여 상기 게이트산화막이 드러난 측면 부분에 질화산화막을 형성하는 공정과; 상기 형성한 구조물 상부 전면에 차례로 BSG, 질화막을 형성하고, 상기 질화막을 식각하여 질화막측벽을 형성는 공정과; 상기 질화막측벽을 마스크로 BSG를 식각한 후 상기 형성한 구조물을 마스크로 반도체기판 상에 고농도 불순물을 주입하여 피형 고농도 소스/드레인영역을 형성하는 공정과; 상기 형성한 구조물을 열처리하여 상기 고농도 소스/드레인영역을 확장하며 상기 BSG 내부의 붕소이온을 반도체기판 상에 침투시켜 저농도 소스/드레인영역을 형성하는 공정으로 이루어지는 트랜지스터 형성방법을 통해 게이트산화막의 일부에만 질화산화막을 형성하므로 이를 디램소자로 사용 시 리프레시특성이 열화되는 것을 방지하고, 게이트산화막과 BSG의 계면에 질화산화막을 형성하여 붕소이온이 침투하지 못하도록 함으로써 소자의 신뢰성을 높일 수 있는 효과가 있다.

Description

트랜지스터 형성방법{TRANSISTOR FORMING METHOD}
본 발명은 트랜지스터 형성방법에 관한 것으로, 특히 BSG(Borosilicate Glass)를 이용한 피모스 트랜지스터 형성 시 붕소가 게이트산화막으로 침투하지 못하도록 함으로써 소자의 신뢰성을 개선하기에 적당하도록 한 트랜지스터 형성방법에 관한 것이다.
피모스 트랜지스터를 형성함에 있어서, 저농도 이온주입을 통해 저농도 소스/드레인영역을 형성하던 것을 피형(P-type) 불순물인 붕소를 포함하는 BSG(Borosilicate Glass)를 이용하여 이를 도포한 후 열처리하여 그 내부의 붕소이온을 확산하는 방식으로 저농도 소스/드레인 영역을 형성하도록 한 트랜지스터 형성방법이 1998년 12월 인텔사에 의해 발표되었다.
종래 트랜지스터 형성방법을 도 1a 내지 도 1d의 수순단면도를 참고로 하여 설명하면 다음과 같다.
반도체기판(1) 상부에 차례로 게이트산화막(2), 폴리실리콘(3)을 증착하고, 이를 게이트가 형성될 영역에 맞도록 패터닝하는 공정과; 상기 형성한 구조물 상부 전면에 차례로 BSG(4), 질화막을 형성하고, 상기 질화막을 식각하여 질화막측벽(5)을 형성는 공정과; 상기 질화막측벽(5)을 마스크로 BSG(4)를 식각한 후 상기 형성한 구조물을 마스크로 반도체기판(1) 상에 고농도 불순물을 주입하여 피형 고농도 소스/드레인영역(6)을 형성하는 공정과; 상기 형성한 구조물을 열처리하여 상기 고농도 소스/드레인영역(6)을 확장하며 상기 BSG(4) 내부의 붕소이온을 반도체기판(1)상에 침투시켜 저농도 소스/드레인영역(7)을 형성하는 공정으로 이루어진다.
먼저, 도 1a에 도시한 바와 같이 반도체기판(1) 상부에 차례로 게이트산화막(2), 도핑된 폴리실리콘(3)을 증착하고, 이를 게이트가 형성될 영역에 맞도록 패터닝한다.
그 다음, 도 1b에 도시한 바와 같이 상기 형성한 구조물 상부 전면에 차례로 BSG(4), 질화막을 형성하고, 상기 질화막을 전면식각하여 질화막측벽(5)을 형성한다.
이때, 상기 BSG(4)는 피형 불순물인 붕소를 포함하고 있는 얇은 막을 지칭한다.
그 다음, 도 1c에 도시한 바와 같이 상기 질화막측벽(5)을 마스크로 BSG(4)를 식각한 후 상기 형성한 구조물을 마스크로 반도체기판(1) 상에 고농도 불순물을 주입하여 피형 고농도 소스/드레인영역(6)을 형성한다.
그 다음, 도 1d에 도시한 바와 같이 상기 형성한 구조물을 열처리하여 상기 고농도 소스/드레인영역(6)을 확장하며, 상기 BSG(4) 내부의 붕소이온을 반도체기판(1)상에 침투시켜 매우 얕은 저농도 소스/드레인영역(7)을 형성한다.
그러나, 상기한 바와같은 종래 트랜지스터 형성방법은 순수한 산화막을 게이트산화막으로 사용하므로 BSG와 상기 산화막의 계면을 통해 BSG의 붕소이온이 침투하여 소자의 신뢰성을 저하하며, 상기 게이트산화막을 질화막으로 대치한 경우에는 붕소이온의 확산은 억제되지만 디램으로 사용하는 경우에는 리프레시 특성이 열화되는문제점이 있었다.
본 발명은 상기한 바와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 붕소이온이 게이트산화막으로 침투하지 못하도록 함과 아울러 디램을 형성할 경우 리프레시 특성을 유지할 수 있도록 하여 소자의 신뢰성을 향상시킬 수 있는 트랜지스터 형성방법을 제공하는데 있다.
도 1은 종래 트랜지스터 형성방법을 보인 수순단면도.
도 2는 본 발명의 일 실시예를 보인 수순단면도.
*** 도면의 주요부분에 대한 부호의 설명 ***
21 : 반도체기판 22 : 게이트산화막
23 : 폴리실리콘 24 : 질화산화막
25 : BSG 26 : 질화막측벽
27 : 고농도 소스/드레인영역 28 : 저농도 소스/드레인영역
상기한 바와같은 본 발명의 목적을 달성하기 위한 트랜지스터 형성방법은 반도체기판 상부에 차례로 게이트산화막, 폴리실리콘을 증착하고, 이를 게이트가 형성될 영역에 맞도록 패터닝하는 공정과; 상기 구조물에 질소를 경사주입하여 상기 게이트산화막이 드러난 측면 부분에 질화산화막을 형성하는 공정과; 상기 형성한 구조물 상부 전면에 차례로 BSG, 질화막을 형성하고, 상기 질화막을 식각하여 질화막측벽을 형성는 공정과; 상기 질화막측벽을 마스크로 BSG를 식각한 후 상기 형성한 구조물을 마스크로 반도체기판 상에 고농도 불순물을 주입하여 피형 고농도 소스/드레인영역을 형성하는 공정과; 상기 형성한 구조물을 열처리하여 상기 고농도 소스/드레인영역을 확장하며 상기 BSG 내부의 붕소이온을 반도체기판 상에 침투시켜 저농도 소스/드레인영역을 형성하는 공정으로 이루어지는 것을 특징으로 한다.
상기한 바와같은 본 발명에 의한 트랜지스터 형성방법을 첨부한 도 2a 내지 도 2e의 수순단면도를 일 실시예로 하여 상세히 설명하면 다음과 같다.
먼저, 도 2a에 도시한 바와 같이 반도체기판(21) 상부에 차례로 게이트산화막(22), 폴리실리콘(23)을 증착하고, 이를 게이트가 형성될 영역에 맞도록 패터닝한다.
그 다음, 도 2b에 도시한 바와 같이 상기 구조물에 질소를 경사주입하여 상기 게이트산화막(22)이 드러난 측면 부분에 질화산화막(24)을 형성한다.
상기 질화산화막(24)을 형성함으로써 후속 열처리공정에서 BSG(25)의 붕소이온이 순수한 산화막인 상기 게이트산화막(22)에 침투하는 것을 방지 할수 있으며 상기 게이트산화막(22)의 드러난 측면 일부만이 질화되므로 질화막에 의한 기생커패시턴스가 증가하지 않으므로 소자의 특성이 열화되지 않게된다.
그 다음, 도 2c에 도시한 바와 같이 상기 형성한 구조물 상부 전면에 차례로 BSG(25), 질화막을 형성하고, 상기 질화막을 전면식각하여 질화막측벽(26)을 형성한다.
그 다음, 도 2d에 도시한 바와 같이 상기 형성한 질화막측벽(26)을 마스크로 BSG(25)를 식각한 후 상기 구조물을 마스크로 상기 반도체기판(21) 상에 고농도 불순물을 주입하여 피형 고농도 소스/드레인영역(27)을 형성한다.
그 다음, 도 2e에 도시한 바와 같이 상기 형성한 구조물을 열처리하여 상기 고농도 소스/드레인영역(27)을 확장하며 상기 BSG(25) 내부의 붕소이온을 반도체기판(21) 상에 침투시켜 저농도 소스/드레인영역(28)을 형성한다.
상기와 같은 공정으로 매우 얕은 저농도 소스/드레인영역(28)을 형성 할 수 있다.
상기한 바와 같이 본 발명 트랜지스터 형성방법은 게이트산화막의 일부에만 질화산화막을 형성하므로 이를 디램소자로 사용 시 리프레시특성이 열화되는 것을 방지하고, 게이트산화막과 BSG의 계면에 질화산화막을 형성하여 붕소이온이 침투하지 못하도록 함으로써 소자의 신뢰성을 높일 수 있는 효과가 있다.

Claims (1)

  1. 반도체기판 상부에 차례로 게이트산화막, 폴리실리콘을 증착하고, 이를 게이트가 형성될 영역에 맞도록 패터닝하는 공정과; 상기 구조물에 질소를 경사주입하여 상기 게이트산화막이 드러난 측면 부분에 질화산화막을 형성하는 공정과; 상기 형성한 구조물 상부 전면에 차례로 BSG, 질화막을 형성하고, 상기 질화막을 식각하여 질화막측벽을 형성는 공정과; 상기 질화막측벽을 마스크로 BSG를 식각한 후 상기 형성한 구조물을 마스크로 반도체기판 상에 고농도 불순물을 주입하여 피형 고농도 소스/드레인영역을 형성하는 공정과; 상기 형성한 구조물을 열처리하여 상기 고농도 소스/드레인영역을 확장하며 상기 BSG 내부의 붕소이온을 반도체기판 상에 침투시켜 저농도 소스/드레인영역을 형성하는 공정으로 이루어지는 것을 특징으로 하는 트랜지스터 형성방법.
KR1019990049669A 1999-11-10 1999-11-10 트랜지스터 형성방법 KR100336771B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990049669A KR100336771B1 (ko) 1999-11-10 1999-11-10 트랜지스터 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990049669A KR100336771B1 (ko) 1999-11-10 1999-11-10 트랜지스터 형성방법

Publications (2)

Publication Number Publication Date
KR20010046072A true KR20010046072A (ko) 2001-06-05
KR100336771B1 KR100336771B1 (ko) 2002-05-16

Family

ID=19619369

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990049669A KR100336771B1 (ko) 1999-11-10 1999-11-10 트랜지스터 형성방법

Country Status (1)

Country Link
KR (1) KR100336771B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030052834A (ko) * 2001-12-21 2003-06-27 동부전자 주식회사 반도체 소자 제조 방법
KR100433490B1 (ko) * 2002-06-25 2004-05-31 동부전자 주식회사 반도체 소자의 제조방법
KR101037688B1 (ko) * 2003-11-21 2011-05-30 매그나칩 반도체 유한회사 반도체소자의 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1079506A (ja) * 1996-02-07 1998-03-24 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR100239422B1 (ko) * 1997-10-28 2000-01-15 김영환 반도체 소자 및 제조 방법
US5972762A (en) * 1998-01-05 1999-10-26 Texas Instruments--Acer Incorporated Method of forming mosfets with recessed self-aligned silicide gradual S/D junction

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030052834A (ko) * 2001-12-21 2003-06-27 동부전자 주식회사 반도체 소자 제조 방법
KR100433490B1 (ko) * 2002-06-25 2004-05-31 동부전자 주식회사 반도체 소자의 제조방법
KR101037688B1 (ko) * 2003-11-21 2011-05-30 매그나칩 반도체 유한회사 반도체소자의 제조방법

Also Published As

Publication number Publication date
KR100336771B1 (ko) 2002-05-16

Similar Documents

Publication Publication Date Title
JPH10209440A (ja) 半導体デバイス製造方法及びこの方法によるｐｍｏｓトランジスタ
US5729056A (en) Low cycle time CMOS process
KR20020043182A (ko) 반도체 장치 및 그 제조방법
KR100336771B1 (ko) 트랜지스터 형성방법
US6087213A (en) Semiconductor memory device and manufacturing method thereof
US7186647B2 (en) Method for fabricating semiconductor device having landing plug contact structure
US6001681A (en) Method to reduce the depth of a buried contact trench by using a thin split polysilicon thickness
KR940005736B1 (ko) 반도체 장치의 소자 제조방법
KR100411304B1 (ko) 동기식 디램 소자의 제조방법
KR100266690B1 (ko) 반도체소자의 듀얼게이트 제조방법
KR20030000822A (ko) 반도체소자의 제조방법
KR100280535B1 (ko) 모스 트랜지스터 제조방법
KR950002200B1 (ko) Mosfet 구조 및 제조방법
US5753552A (en) Method for fabricating a storage electrode without polysilicon bridge and undercut
US6403440B1 (en) Method for fabricating a stacked capacitor in a semiconductor configuration, and stacked capacitor fabricated by this method
KR100479825B1 (ko) 반도체소자의 형성방법
KR100190383B1 (ko) 콘택홀 식각시 필드 산화막의_식각손상을 방지하기 위한 반도체 소자 제조방법
KR100307540B1 (ko) 반도체소자의 제조방법
KR940010544B1 (ko) 트랜지스터 제조방법
JPH0644559B2 (ja) 半導体集積回路の製造方法
KR100541368B1 (ko) 플라즈마를 이용한 이중 게이트산화막 형성방법
KR20070098342A (ko) 반도체 소자 리세스 게이트 형성 방법
KR19990004932A (ko) 반도체 장치 제조 방법
JP2002270799A (ja) 半導体装置の製造方法
KR19990055140A (ko) 채널 도펀트의 외확산 방지를 위한 모스펫 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100423

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee