KR20010039343A - 외부공급전원의 변화에 대하여 안정적인 고전압생성장치를 위한 고전압신호 레벨감지장치 - Google Patents

외부공급전원의 변화에 대하여 안정적인 고전압생성장치를 위한 고전압신호 레벨감지장치 Download PDF

Info

Publication number
KR20010039343A
KR20010039343A KR1019990047703A KR19990047703A KR20010039343A KR 20010039343 A KR20010039343 A KR 20010039343A KR 1019990047703 A KR1019990047703 A KR 1019990047703A KR 19990047703 A KR19990047703 A KR 19990047703A KR 20010039343 A KR20010039343 A KR 20010039343A
Authority
KR
South Korea
Prior art keywords
high voltage
signal
external power
detection signal
level
Prior art date
Application number
KR1019990047703A
Other languages
English (en)
Other versions
KR100312976B1 (ko
Inventor
김정환
Original Assignee
박종섭
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 현대전자산업 주식회사 filed Critical 박종섭
Priority to KR1019990047703A priority Critical patent/KR100312976B1/ko
Priority to US09/698,939 priority patent/US6580312B1/en
Publication of KR20010039343A publication Critical patent/KR20010039343A/ko
Application granted granted Critical
Publication of KR100312976B1 publication Critical patent/KR100312976B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 높은 전원전압에서의 고전압신호의 과도한 레벨 상승을 막아 디바이스(device)의 신뢰성을 향상시키고, 낮은 전원전압에서 고전압신호의 레벨을 원하는 레벨까지 상승시켜 동작특성을 향상시키기 위한 것으로서, 이를 위한 본 발명은 고전압신호의 레벨을 측정하는 반도체집적회로의 고전압신호레벨감지장치에 있어서, 고전압신호를 입력으로 받아 상기 고전압신호가 원하는 레벨 이상으로 높아지면 인에이블되는 고전압감지신호를 생성하는 고전압레벨감지부; 외부공급전원을 입력으로 받아 상기 외부공급전원의 레벨에 따라 인에이블 또는 디스에이블 되는 외부전원감지신호를 생성하는 외부전원레벨감지부; 및 상기 외부전원감지신호에 응답하여 상기 고전압감지신호에 의해 상기 고전압신호의 펌핑을 인에이블 또는 디스에이블시키는 고전압인에이블신호를 선택적으로 지연하여 생성하는 타임히스테리시스지연부를 구비하여 이루어진다.

Description

외부공급전원의 변화에 대하여 안정적인 고전압생성장치를 위한 고전압신호레벨감지장치{High voltage level detector for stable high voltage generation device to the change of external supply voltage}
본 발명은 반도체집적회로에 관한 것으로서, 특히 외부공급전원의 변화에 대하여 일정한 전원 레벨의 고전압신호 생성을 제어하기 위한 반도체집적회로의 고전압신호레벨감지장치에 관한 것이다.
일반적으로, 반도체 소자에서 NMOS트랜지스터를 이용하여 고전위를 전달하는 경우에 발생하는 트랜지스터의 문턱전위(threshold voltage) 손실을 보상하기 위하여, 소자의 내부에 고전압(Vpp) 생성 장치를 구비하여 사용한다.
외부 공급전압(Vcc)보다 높은 고전압(Vpp)은 트랜지스터의 쓰레시홀드 (threshold) 전압 손실을 보충할 수 있어 워드라인(wordline) 드라이버회로와, 비트라인 아이솔레이션(isolation)회로와, 데이터 출력 버퍼회로 등 DRAM 회로에 널리 이용되고 있다.
도1은 종래의 고전압생성장치의 블럭 다이아그램으로서, 고전압생성장치는 고전압신호(Vpp)를 입력받아 상기 고전압신호의 레벨을 감지하여 고전압신호 생성을 위한 고전압인에이블신호(ppen)를 생성하는 고전압감지부(110)와, 상기 고전압인에이블신호(ppen)에 응답하여 오실레이션신호(osc)를 생성하는 오실레이터(130)와, 상기 오실레이션신호에 응답하여 상기 고전압신호를 생성하기 위한 제1 내지 제4제어신호(P1, P2, G1, G2)를 생성하는 제어부(150)와, 상기 제1 내지 제4제어신호(P1, P2, G1, G2)에 응답하여 외부 공급전원(Vext)을 증폭하여 상기 고전압신호(Vpp)를 생성하는 고전압펌프(170)로 이루어진다.
상기 고전압감지부(110)는 상기 고전압신호의 전압 레벨을 감지하여 특정 레벨 이상이 되면 액티브되는 고전압감지신호(ppdet)를 생성하는 레벨감지부(111)와 상기 감지출력신호를 소정시간 지연하여 상기 고전압인에이블신호를 생성하는 타임히스테리시스(time hysteresis)지연부(113)로 이루어진다.
도3은 종래의 레벨감지부(111)의 상세 회로도로서, 고전압감지부(111)는 게이트로 공급전원(Vdd)을 입력받아 소스-드레인 경로를 통해 제1노드(N31)에 상기 고전압신호(Vpp)를 전달하는 PMOS트랜지스터 PM31과, 게이트로 상기 제1노드신호를 입력받아 소스-드레인 경로를 통해 상기 제1노드에 접지전원(Vss)를 전달하는 NMOS트랜지스터 NM31과, 게이트로 상기 접지전원(Vss)를 입력받아 소스-드레인 경로를 통해 제2노드(N32)에 상기 공급전원(Vdd)를 전달하는 PMOS트랜지스터 PM32와, 게이트로 상기 제1노드신호를 입력받아 소스-드레인 경로를 통해 상기 접지전원을 상기 제2노드로 전달하는 NMOS트랜지스터 NM32와, 상기 제2노드(N32)의 신호를 반전 및 버퍼링하여 상기 고전압감지신호(ppdet)를 생성하는 인버터 INV31, INV32, 및 INV33을 포함하여 이루어진다.
도4는 종래의 타임히스테리시스지연부(113)의 상세 회로도로서, 타임히스테리시스지연부(113)는 상기 고전압감지신호(ppdet)를 지연하는 지연부(410)와, 상기 고전압감지신호와 상기 지연부(410)의 출력신호를 입력받아 부정논리곱하는 NAND게이트 ND41과, 상기 NAND게이트 ND41의 출력신호를 반전하여 상기 고전압인에이블신호(ppen)를 생성하는 인버터 INV41로 이루어진다. 상기 지연부(410)는 상기 고전압감지신호를 지연하는 짝수개의 인버터 INV42, INV43, INV44, 및 INV45로 이루어진다.
도5 내지 도7은 통상적인 상기 오실레이터(130), 상기 제어부(150), 및 상기 고전압펌프(170)의 상세 회로도로서 그 구성에 대하여 간단히 살펴본다.
도5는 통상적인 오실레이터(130)의 상세 회로도로서, 오실레이터(130)는 상기 고전압인에이블신호(ppen) 및 제2궤환노드(N52)신호를 입력받아 제1궤환노드신호(N51)를 생성하는 NOR게이트 NOR51과, 상기 제1궤환노드(N51)신호를 상기 NOR게이트 NOR51의 입력으로 궤환하여 상기 제2궤환노드(N52) 신호를 생성하는 궤환부(510)와, 상기 제1궤환노드신호를 반전 및 버퍼링하여 상기 오실레이션신호(osc)를 생성하는 인버터 INV51, INV52, 및 INV53을 포함하여 이루어진다.
도6은 통상적인 제어부(150)의 상세 회로도로서, 제어부(150)는 상기 오실레이션신호를 입력받아 외부공급전원(Vext)레벨로 바꾸어주는 레벨쉬프터(610)와, 상기 외부공급전원(Vext)레벨로 동작하는 오실레이션신호에 응답하여 제1 및 3제어신호 P1, G1의 위상이 서로 180°의 위상 차를 갖고 P1, G1에 대해 각각 180°의 위상차를 가진 제2 및 제4제어신호 P2, G2를 생성하는 제어신호생성부(620)로 이루어진다.
도7은 통상적인 고전압펌프(170)의 상세 회로도로서, 고전압펌프(170)는 상기 제1제어신호 P1과 상기 제3제어신호 G1이, 상기 제2제어신호 P2와 상기 제4제어신호 G2가 각각 서로 쌍을 이루며 전하의 차지(charge)와 디스차지(discharge)를 반복하면서 상기 외부공급전원(Vext)를 증폭하여 상기 고전압신호(Vpp)를 생성하는 증폭기의 형태로 구성된다.
도2의 타이밍 다이아그램을 참조하여 상기와 같은 구성을 갖는 종래의 고전압 생성장치에 대하여 살펴본다.
고전압생성장치의 동작원리에 대하여 도2를 참조하여 살펴보면, 상기 고전압신호(Vpp)는 상기 고전압펌프(170)에서 상기 외부공급전원(Vext)을 상기 제1 내지 제4제어신호 P1, P2, G1, G2에 응답하여 증폭동작을 통해 지속적으로 증폭을 하는 과정에서 상기 고전압신호의 전압레벨을 감지하는 상기 레벨감지부(111)에서 상기 고전압신호가 고전압 감지 레벨(Vpp detection level)에 도달하면 상기 레벨감지부(111)의 상기 PMOS트랜지스터 PM31과 상기 NMOS트랜지스터 NM32가 턴-온되어 상기 고전압감지신호(ppdet)가 "하이"로 인에이블된다.
상기 고전압감지신호(ppdet)가 "하이"로 인에이블되나 상기 지연부(410)의 지연시간 만큼 지연된 후에 상기 고전압인에이블신호(ppen)가 "하이"로 디스에이블되어 상기 오실레이션신호를 "로우"로 디스에이블시킨다.
상기 오실레이션신호가 디스에이블되면 상기 고전압펌프(170)의 동작이 중단되어 상기 고전압신호의 전압 레벨이 조금씩 떨어지는데, 상기 고전압신호가 상기 고전압감지레벨 이하로 떨어지면, 이제는 상기 고전압인에이블신호가 액티브되어 다시 상기 고전압펌프(170)에서 상기 고전압신호를 다시 증폭시킨다.
그러나, 상기와 같이 고전압신호를 생성하는 경우에는 외부 전원 전위에 관계없이 일정한 시간동안 상기 고전압신호의 증폭동작이 수행되어 외부 전원 전위가 낮은 경우에 필요로 하는 구동 능력을 확보하기 위한 시간만큼 외부 전원 전위가 높은 경우에 펌핑(pumping)을 하는 경우에는 상기 고전압신호가 너무 높아져서 오동작을 발생시키고 게이트 산화물(gate oxide)가 파괴되는 신뢰성의 문제를 발생시킨다.
한편, 외부 전원 전위가 높은 경우를 기준으로 하여 지연 시간을 정하는 경우, 공급전원이 낮은 경우에 구동능력이 너무 작아져서 오동작을 일으키는 문제가 발생한다.
본 발명은 전술한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, 고전압신호레벨을 외부공급전원에 따라 선택적으로 구동하여 내부 회로의 신뢰성 및 동작 특성을 향상시킨 반도체집적회로의 고전압신호레벨감지장치를 제공하는 데 그 목적이 있다.
도1은 종래의 고전압생성장치의 블럭 다이아그램.
도2는 종래의 고전압생성장치의 동작 타이밍 다이아그램.
도3은 종래의 레벨감지부의 상세 회로도.
도4는 종래의 타임히스테리시스지연부의 상세 회로도
도5는 통상적인 오실레이터의 상세 회로도.
도6은 통상적인 제어부의 상세 회로도.
도7은 통상적인 고전압펌프의 상세 회로도.
도8은 본 발명의 일실시예에 따른 고전압레벨감지장치의 블럭 다이아그램.
도9a는 본 발명의 일실시예에 따른 고전압레벨감지부의 상세 회로도.
도9b는 본 발명의 일실시예에 따른 외부공급전압레벨감지부의 상세 회로도.
도10은 본 발명의 일실시예에 따른 타임히스테리시스지연부의 상세 회로도.
도11a는 본 발명의 일실시예에 따른 선택지연부의 상세 회로도.
도11b는 본 발명의 다른실시예에 따른 선택지연부의 상세 회로도.
* 도면의 주요 부분에 대한 부호의 설명
810 : 고전압레벨감지부 820 : 타임히스테리시스지연부
830 : 외부전원레벨감지부
ppdet : 고전압감지신호 extdet : 외부전원감지신호
ppen : 고전압인에이블신호
상기 목적을 달성하기 위한 본 발명은 고전압신호의 레벨을 측정하는 반도체집적회로의 고전압신호레벨감지장치에 있어서, 고전압신호를 입력으로 받아 상기 고전압신호가 원하는 레벨 이상으로 높아지면 인에이블되는 고전압감지신호를 생성하는 고전압레벨감지부; 외부공급전원을 입력으로 받아 상기 외부공급전원의 레벨에 따라 인에이블 또는 디스에이블 되는 외부전원감지신호를 생성하는 외부전원레벨감지부; 및 상기 외부전원감지신호에 응답하여 상기 고전압감지신호에 의해 상기 고전압신호의 펌핑을 인에이블 또는 디스에이블시키는 고전압인에이블신호를 선택적으로 지연하여 생성하는 타임히스테리시스지연부를 구비하여 이루어진다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도8은 본 발명의 일실시예에 따른 고전압레벨감지장치의 블럭 다이아그램이다.
도8을 참조하면, 고전압레벨감지장치는 고전압신호(Vpp)를 입력으로 받아 상기 고전압신호가 특정 레벨 이상으로 높아지면 인에이블되는 고전압감지신호 (ppdet)를 생성하는 고전압레벨감지부(810)와, 외부공급전원(Vext)를 입력으로 받아 상기 외부공급전원의 레벨에 따라 인에이블 또는 디스에이블 되는 외부전원감지신호(extdet)를 생성하는 외부전원레벨감지부(830)와, 상기 외부전원감지신호 (extdet)에 응답하여 상기 고전압감지신호(ppdet)에 의해 상기 고전압신호의 펌핑(pumping)을 인에이블 또는 디스에이블시키는 고전압인에이블신호(ppen)를 선택적으로 지연하여 생성하는 타임히스테리시스지연부(820)로 이루어진다.
도9a는 본 발명의 일실시예에 따른 고전압레벨감지부(810)의 상세 회로도이다.
도9a를 참조하면, 고전압레벨감지부(810)는 게이트로 공급전원(Vdd)을 입력받아 소스-드레인 경로를 통해 제1감지노드(N91)에 상기 고전압신호(Vpp)를 전달하는 PMOS트랜지스터 PM91과, 게이트로 상기 제1감지노드신호를 입력받아 소스-드레인 경로를 통해 상기 제1감지노드에 접지전원(Vss)을 전달하는 NMOS트랜지스터 NM91과, 게이트로 상기 접지전원(Vss)을 입력받아 소스-드레인 경로를 통해 제2감지노드(N92)에 상기 공급전원(Vdd)를 전달하는 PMOS트랜지스터 PM92와, 게이트로 상기 제1감지노드신호를 입력받아 소스-드레인 경로를 통해 상기 접지전원을 상기 제2감지노드로 전달하는 NMOS트랜지스터 NM92와, 상기 제2감지노드의 신호를 반전 및 버퍼링하여 상기 고전압감지신호(ppdet)를 생성하는 인버터 INV91, INV92, 및 INV93을 포함하여 이루어진다.
도9b는 본 발명의 일실시예에 따른 외부공급전압레벨감지부(830)의 상세 회로도이다.
도9b를 참조하면, 외부공급전압레벨감지부(830)는 게이트로 상기 공급전원(Vdd)을 입력받아 소스-드레인 경로를 통해 제3감지노드(N93)에 상기 외부공급전원신호(Vext)를 전달하는 PMOS트랜지스터 PM95와, 게이트로 상기 제3감지노드신호를 입력받아 소스-드레인 경로를 통해 상기 제3감지노드에 접지전원(Vss)을 전달하는 NMOS트랜지스터 NM95과, 게이트로 상기 접지전원(Vss)를 입력받아 소스-드레인 경로를 통해 제4감지노드(N94)에 상기 공급전원(Vdd)를 전달하는 PMOS트랜지스터 PM96과, 게이트로 상기 제4감지노드신호를 입력받아 소스-드레인 경로를 통해 상기 접지전원을 상기 제4감지노드로 전달하는 NMOS트랜지스터 NM96과, 상기 제감지4노드의 신호를 버퍼링하여 상기 외부전압감지신호(ppdet)를 생성하는 인버터 INV95 및 INV96을 포함하여 이루어진다.
도10은 본 발명의 일실시예에 따른 타임히스테리시스지연부(820)의 상세 회로도이다.
도10을 참조하면, 타임히스테리시스지연부(820)는 상기 외부전압감지신호 (extdet)에 응답하여 상기 고전압감지신호(ppdet)를 선택적으로 지연한 지연출력신호(td_out)을 생성하는 선택지연부(822)와, 상기 고전압감지신호와 상기 지연출력신호를 입력받아 부정논리곱하는 NAND게이트 ND10과, 상기 NAND게이트 ND10의 출력신호를 반전하여 상기 고전압인에이블신호(ppen)를 생성하는 인버터 INV10로 이루어진다.
도11a는 본 발명의 일실시예에 따른 선택지연부(822)의 상세 회로도이다.
도11a를 참조하면, 선택지연부(822)는 상기 고전압감지신호(ppdet)를 입력으로하여 각각 다른 지연시간을 갖는 제1지연부(1110) 및 제2지연부(1130)와, 상기 외부전원감지신호(extdet)에 응답하여 상기 제1지연부(1110) 또는 상기 제2지연부(1130)의 출력신호를 선택하여 상기 지연출력신호(td_out)를 생성하는 선택부(1150)로 이루어진다.
상기 제1지연부(1110)는 상기 제2지연부(1130)에 비해 상대적으로 긴 지연시간을 갖기 위해 더 많은 인버터 쌍으로 이루어지고, 상기 선택부(1150)는 상기 외부전원감지신호(extdet)를 반전하여 반전된 외부전원감지신호를 생성하는 인버터 INV11과, 게이트로 상기 외부전원감지신호(extdet)를 입력받아 소스-드레인 경로를 통해 상기 제1지연부(1110)의 출력신호를 상기 지연출력신호로 전달하는 PMOS트랜지스터 PM11과, 게이트로 상기 반전된 외부전원감지신호(extdet)를 입력받아 소스-드레인 경로를 통해 상기 제1지연부(1110)의 출력신호를 상기 지연출력신호로 전달하는 NMOS트랜지스터 NM11과, 게이트로 상기 반전된 외부전원감지신호(extdet)를 입력받아 소스-드레인 경로를 통해 상기 제2지연부(1130)의 출력신호를 상기 지연출력신호로 전달하는 PMOS트랜지스터 PM12와, 게이트로 상기 외부전원감지신호를 입력받아 소스-드레인 경로를 통해 상기 제2지연부(1130)의 출력신호를 상기 지연출력신호로 전달하는 NMOS트랜지스터 NM12로 이루어진다.
상기와 같은 구성을 갖는 본 발명의 일실시예에 따른 동작에 대하여 살펴본다.
고전압레벨감지장치는 고전압발생장치에서 고전압신호의 레벨을 감지하여 상기 고전압신호가 원하는 전압레벨을 항상 유지하기 위하여 일정치를 넘어서는 경우에는 고전압신호 펌핑(pumping)동작을 중지하고, 상기 고전압신호가 원하는 레벨보다 낮아지는 경우에는 다시 펌핑을 해주기 위하여 상기 고전압신호의 레벨을 측정하는 장치이다.
구체적으로 각각의 블럭의 동작에 대해서 살펴보면, 상기 고전압레벨감지부 (810)는 최초 동작시에 상기 고전압신호(Vpp)가 차츰 증가하면서 상기 공급전원(Vdd)보다 커지면 상기 PMOS트랜지스터 PM91이 턴-온되는데, 이는 다시 상기 NMOS트랜지스터 NM91을 턴-온시켜서 상기 NMOS트랜지스터 NM92를 미세하게 턴-온시킨다. 하지만 상기 PMOS트랜지스터 PM92가 턴온되어 있어 상기 제2감지노드 (N92)의 신호는 "하이"를 유지한다.
한편, 상기 고전압신호의 레벨이 계속 증가하여 미리 지정해 놓은 전압레벨이상으로 되면 상기 PMOS트랜지스터 PM91의 구동력이 점차 증가하여 상기 제1감지노드(N91)이 "하이"로 되어, 상기 NMOS트랜지스터 NM92 또한 턴-온되어 제2감지노드(N92)의 신호가 "로우" 레벨로 천이된다.
상기 외부전원레벨감지부(830)는 상기 고전압신호 대신에 상기 외부공급전원 (Vext)를 입력으로 하는 것을 제외하곤 상기 고전압레벨감지부(810)와 유사하게 구성 및 동작한다. 상기 외부공급전원이 트랜지스터의 사이즈를 조정하여 미리 설정해 놓은 레벨에 따라 높은 전압이 인가되면 상기 외부전원감지신호(extdet)가 "하이"로, 낮은 전압이 인가되면 상기 외부전원감지신호가 "로우"로 상기 타임히스테리시스지연부(820)로 인가된다.
상기 타임히스테리시스지연부(820)에서는 상기 고전압감지신호(ppdet)가 "하이"로 인가되어 고전압신호의 펌핑동작을 디스에이블시키고자 하는 경우에 상기 외부전원감지신호(extdet)에 응답하여 상기 고전압신호가 지연되어 디스에이블되는 상기 지연시간을 선택적으로 수행하는 상기 선택지연부(822)에 대해서 상세히 살펴본다.
상기 선택지연부(822)는 상기 외부공급전원(Vext)이 높아 지연시간이 작은 상기 제2지연부(1130)와 상기 외부공급전원(Vext)가 상대적으로 낮아 지연시간을 길게 해주어 상기 고전압신호가 더 높게 올라가도록 한 상기 제1지연부(1110)에 의해 그 동작이 구분되는데, 상기 제1지연부(1110)와 상기 제2지연부(1130)를 선택하는 블럭이 바로 선택부(1150)이다.
상기 선택부(1150)는 상기 외부공급전원(Vext)이 높은 전압으로 인가되면 상기 외부전원감지신호(extdet)가 "하이"로 상기 선택부(1150)로 인가되어, 상기 제2지연부(1130)의 출력단에 연결된 상기 PMOS트랜지스터 PM11과 상기 NMOS트랜지스터 NM12을 턴-온시켜 적은 지연시간을 갖고 상기 고전압인에이블신호(ppen)가 디스에이블되게 한다.
한편, 상기 외부공급전원이 낮은 전압으로 인가되면 상기 외부전원감지신호가 "로우"로 상기 선택부(1150)로 인가되어, 상기 제1지연부(1110)의 출력단에 연결된 상기 PMOS트랜지스터 PM11과 상기 NMOS트랜지스터 NM11을 턴-온시켜 상대적으로 긴 지연시간을 갖고 상기 고전압인에이블신호가 디스에이블 되도록 한다.
결국, 외부공급전원이 높은 경우에는 지연시간을 적게하여 상기 고전압신호가 너무 높게 올라가는 것을 방지하고, 외부공급전원이 낮은 경우에는 지연시간을 길게 해 주어 상기 고전압신호를 원하는 전압레벨까지 높여주기 위한 것이다.
도11b는 본 발명의 다른실시예에 따른 선택지연부(822)의 상세 회로도이다.
도11b를 참조하면, 선택부(822)는 상기 고전압감지신호(ppdet)를 입력으로하여 각각 다른 지연시간을 갖는 제1지연부(1110) 및 제2지연부(1130)와, 상기 외부전원감지신호(extdet)에 응답하여 상기 제1지연부(1110) 또는 상기 제2지연부(1130)의 출력신호를 선택하여 상기 지연출력신호(td_out)를 생성하는 선택부(1170)로 이루어진다.
상기 선택부(1170)는 상기 외부전원감지신호(extdet)를 반전하여 반전된 외부전원감지신호를 생성하는 인버터 INV12와, 상기 제1지연부(1110)의 출력신호와 상기 반전된 외부전원감지신호를 부정논리곱하는 NAND게이트 ND11과, 상기 제2지연부(1130)의 출력신호와 상기 외부전원감지신호를 부정논리곱하는 NAND게이트 ND12와, 상기 NAND게이트 ND11과 상기 NAND게이트 ND12의 출력신호를 입력받아 상기 지연출력신호를 생성하는 NAND게이트 ND13으로 이루어진다.
상기와 같은 구성을 갖는 본 발명의 다른실시예에 따른 선택지연부(1170)의 동작을 살펴보면, 상기 제1지연부(1110)와 상기 제2지연부(1130)의 구성 및 상기 고전압감지신호(ppdet)와 상기 외부전원감지신호(extdet)와 같은 제어신호의 신호 논리는 동일하다. 다만, 상기 선택부(1170)가 패스게이트가 아닌 NAND게이트로 구성되어 상기 외부전원감지신호가 "로우"로 인가되는 경우에는 상기 제1지연부(1110)를 통해 상기 고전압감지신호가 지연되어 상기 고전압인에이블신호(ppen)를 디스에이블시키며, 상기 외부전원감지신호가 "하이"로 인가되는 경우에는 상기 제2지연부(1130)를 통해 상기 고전압감지신호가 지연되어 상기 고전압인에이블신호를 디스에이블시킨다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기와 같이 이루어지는 본 발명은, 높은 전원전압에서의 고전압신호의 과도한 레벨 상승을 막아 디바이스(device)의 신뢰성을 향상시키고, 낮은 전원전압에서 고전압신호의 레벨을 원하는 레벨까지 상승시켜 동작특성을 향상시킨다.

Claims (7)

  1. 고전압신호의 레벨을 측정하는 반도체집적회로의 고전압신호레벨감지장치에 있어서,
    고전압신호를 입력으로 받아 상기 고전압신호가 원하는 레벨 이상으로 높아지면 인에이블되는 고전압감지신호를 생성하는 고전압레벨감지부;
    외부공급전원을 입력으로 받아 상기 외부공급전원의 레벨에 따라 인에이블 또는 디스에이블 되는 외부전원감지신호를 생성하는 외부전원레벨감지부; 및
    상기 외부전원감지신호에 응답하여 상기 고전압감지신호에 의해 상기 고전압신호의 펌핑을 인에이블 또는 디스에이블시키는 고전압인에이블신호를 선택적으로 지연하여 생성하는 타임히스테리시스지연부
    를 구비하는 반도체집적회로의 고전압신호레벨감지장치.
  2. 제1항에 있어서,
    상기 고전압레벨감지부는,
    게이트로 공급전원을 입력받아 소스-드레인 경로를 통해 제1감지노드에 상기 고전압신호를 전달하는 제1PMOS트랜지스터;
    게이트로 상기 제1감지노드신호를 입력받아 소스-드레인 경로를 통해 상기 제1감지노드에 접지전원을 전달하는 제1NMOS트랜지스터;
    게이트로 상기 접지전원을 입력받아 소스-드레인 경로를 통해 제2감지노드에 상기 공급전원을 전달하는 제2PMOS트랜지스터;
    게이트로 상기 제1감지노드신호를 입력받아 소스-드레인 경로를 통해 상기 접지전원을 상기 제2감지노드로 전달하는 제2NMOS트랜지스터; 및
    상기 제2감지노드의 신호를 반전 및 버퍼링하여 상기 고전압감지신호를 생성하는 제1 내지 제3인버터
    를 구비하는 것을 특징으로 하는 반도체집적회로의 고전압신호레벨감지장치.
  3. 제1항에 있어서,
    상기 외부전원레벨감지부는,
    게이트로 상기 공급전원을 입력받아 소스-드레인 경로를 통해 제3감지노드에 상기 외부공급전원신호를 전달하는 제1PMOS트랜지스터;
    게이트로 상기 제3감지노드신호를 입력받아 소스-드레인 경로를 통해 상기 제3감지노드에 접지전원을 전달하는 제1NMOS트랜지스터;
    게이트로 상기 접지전원을 입력받아 소스-드레인 경로를 통해 제4감지노드에 상기 공급전원을 전달하는 제2PMOS트랜지스터;
    게이트로 상기 제4감지노드신호를 입력받아 소스-드레인 경로를 통해 상기 접지전원을 상기 제4감지노드로 전달하는 제2NMOS트랜지스터; 및
    상기 제감지4노드의 신호를 버퍼링하여 상기 외부전압감지신호를 생성하는 제1 내지 제3인버터
    를 구비하는 것을 특징으로 하는 반도체집적회로의 고전압신호레벨감지장치.
  4. 제1항에 있어서,
    상기 타임히스테리시스지연부는,
    상기 외부전압감지신호에 응답하여 상기 고전압감지신호를 선택적으로 지연하는 선택지연부; 및
    상기 고전압감지신호와 상기 선택지연부의 출력신호를 입력받아 상기 고전압인에이블신호를 생성하는 논리곱수단
    을 구비하는 것을 특징으로 하는 반도체집적회로의 고전압신호레벨감지장치.
  5. 제4항에 있어서,
    상기 선택지연부는,
    상기 고전압감지신호를 입력으로하여 각각 다른 지연시간을 갖는 제1지연부 및 제2지연부; 및
    상기 외부전원감지신호에 응답하여 상기 제1지연부 또는 상기 제2지연부의 출력신호를 선택하여 상기 지연출력신호를 생성하는 선택부
    를 구비하는 것을 특징으로 하는 반도체집적회로의 고전압신호레벨감지장치.
  6. 제5항에 있어서,
    상기 선택부는,
    상기 외부전원감지신호를 반전하여 반전된 외부전원감지신호를 생성하는 인버터;
    게이트로 상기 외부전원감지신호를 입력받아 소스-드레인 경로를 통해 상기 제1지연부의 출력신호를 상기 지연출력신호로 전달하는 제1PMOS트랜지스터;
    게이트로 상기 반전된 외부전원감지신호를 입력받아 소스-드레인 경로를 통해 상기 제1지연부의 출력신호를 상기 지연출력신호로 전달하는 제1NMOS트랜지스터;
    게이트로 상기 반전된 외부전원감지신호를 입력받아 소스-드레인 경로를 통해 상기 제2지연부의 출력신호를 상기 지연출력신호로 전달하는 제2PMOS트랜지스터; 및
    게이트로 상기 외부전원감지신호를 입력받아 소스-드레인 경로를 통해 상기 제2지연부의 출력신호를 상기 지연출력신호로 전달하는 제2NMOS트랜지스터
    를 구비하는 것을 특징으로 하는 반도체집적회로의 고전압신호레벨감지장치.
  7. 제5항에 있어서,
    상기 선택부는,
    상기 외부전원감지신호를 반전하여 반전된 외부전원감지신호를 생성하는 인버터;
    상기 제1지연부의 출력신호와 상기 반전된 외부전원감지신호를 부정논리곱하는 제1NAND게이트;
    상기 제2지연부의 출력신호와 상기 외부전원감지신호를 부정논리곱하는 제2NAND게이트; 및
    상기 제1NAND게이트와 상기 제2NAND게이트의 출력신호를 입력받아 상기 지연출력신호를 생성하는 제3NAND게이트
    를 구비하는 것을 특징으로 하는 반도체집적회로의 고전압신호레벨감지장치.
KR1019990047703A 1999-10-30 1999-10-30 외부공급전원의 변화에 대하여 안정적인 고전압생성장치를 위한 고전압신호 레벨감지장치 KR100312976B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019990047703A KR100312976B1 (ko) 1999-10-30 1999-10-30 외부공급전원의 변화에 대하여 안정적인 고전압생성장치를 위한 고전압신호 레벨감지장치
US09/698,939 US6580312B1 (en) 1999-10-30 2000-10-27 Apparatus for generating stable high voltage signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990047703A KR100312976B1 (ko) 1999-10-30 1999-10-30 외부공급전원의 변화에 대하여 안정적인 고전압생성장치를 위한 고전압신호 레벨감지장치

Publications (2)

Publication Number Publication Date
KR20010039343A true KR20010039343A (ko) 2001-05-15
KR100312976B1 KR100312976B1 (ko) 2001-11-07

Family

ID=19617802

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990047703A KR100312976B1 (ko) 1999-10-30 1999-10-30 외부공급전원의 변화에 대하여 안정적인 고전압생성장치를 위한 고전압신호 레벨감지장치

Country Status (2)

Country Link
US (1) US6580312B1 (ko)
KR (1) KR100312976B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100771870B1 (ko) * 2006-05-19 2007-11-01 삼성전자주식회사 반도체 메모리장치의 승압전압 검출회로 및 이를 제어하는방법
KR100807991B1 (ko) * 2007-02-14 2008-03-03 (주)피델릭스 전압레벨 감지회로

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100558551B1 (ko) * 2003-12-22 2006-03-10 삼성전자주식회사 불휘발성 메모리 소자에서의 전원 검출장치 및 그에 따른검출방법
KR100633329B1 (ko) * 2004-05-06 2006-10-12 주식회사 하이닉스반도체 반도체 소자의 승압전압 생성회로
KR100727440B1 (ko) * 2005-03-31 2007-06-13 주식회사 하이닉스반도체 내부전원 생성장치
JP4761833B2 (ja) * 2005-05-24 2011-08-31 株式会社東芝 半導体装置及びシステム
KR100858875B1 (ko) * 2007-04-18 2008-09-17 주식회사 하이닉스반도체 내부전원 생성장치
KR101145792B1 (ko) * 2010-03-29 2012-05-16 에스케이하이닉스 주식회사 내부전압 생성회로
KR20120068228A (ko) * 2010-12-17 2012-06-27 에스케이하이닉스 주식회사 반도체 장치 및 그 동작방법
KR20140002133A (ko) * 2012-06-28 2014-01-08 에스케이하이닉스 주식회사 지연 회로 및 이를 이용한 신호 지연 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57199335A (en) * 1981-06-02 1982-12-07 Toshiba Corp Generating circuit for substrate bias
US5202587A (en) * 1990-12-20 1993-04-13 Micron Technology, Inc. MOSFET gate substrate bias sensor
JPH06195971A (ja) * 1992-10-29 1994-07-15 Mitsubishi Electric Corp 基板電位発生回路
KR100234713B1 (ko) * 1996-12-30 1999-12-15 김영환 반도체 메모리 소자의 기판 전압 발생 회로
JP4392894B2 (ja) * 1999-03-12 2010-01-06 Ｏｋｉセミコンダクタ株式会社 半導体記憶装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100771870B1 (ko) * 2006-05-19 2007-11-01 삼성전자주식회사 반도체 메모리장치의 승압전압 검출회로 및 이를 제어하는방법
KR100807991B1 (ko) * 2007-02-14 2008-03-03 (주)피델릭스 전압레벨 감지회로

Also Published As

Publication number Publication date
KR100312976B1 (ko) 2001-11-07
US6580312B1 (en) 2003-06-17

Similar Documents

Publication Publication Date Title
US6058063A (en) Integrated circuit memory devices having reduced power consumption requirements during standby mode operation
US6954103B2 (en) Semiconductor device having internal voltage generated stably
US6998901B2 (en) Self refresh oscillator
KR100961210B1 (ko) 제어신호생성회로 및 이를 이용하는 센스앰프회로
US7474142B2 (en) Internal voltage generating circuit
KR100312976B1 (ko) 외부공급전원의 변화에 대하여 안정적인 고전압생성장치를 위한 고전압신호 레벨감지장치
KR20050101868A (ko) 반도체 메모리 소자의 전원 공급 장치 및 방법
US7447100B2 (en) Over-driving circuit for semiconductor memory device
US6813204B2 (en) Semiconductor memory device comprising circuit for precharging data line
JP4442986B2 (ja) 半導体メモリ装置の感知増幅器および半導体メモリ装置
US5744997A (en) Substrate bias voltage controlling circuit in semiconductor memory device
US11335398B2 (en) Integrated circuit and memory
CN110010168B (zh) 半导体存储器件
US7583547B2 (en) Over-driving circuit in semiconductor memory device
KR100650371B1 (ko) 전압 발생 장치
US20160285372A1 (en) Power driving device and semiconductor device including the same
US6650152B2 (en) Intermediate voltage control circuit having reduced power consumption
KR100361656B1 (ko) 반도체 메모리 장치의 고전압 발생회로
KR102248931B1 (ko) 반도체시스템
KR100865557B1 (ko) 파워업 초기화 회로
KR100312478B1 (ko) 고전압 발생기
KR100718037B1 (ko) 반도체 메모리 장치의 기판 바이어스 전압 발생 회로
KR100935729B1 (ko) 센스앰프 오버드라이빙 전압 공급 장치
KR20090098441A (ko) 파워 온 리셋 회로
KR950006422B1 (ko) 비트라인 센스앰프 인에이블 신호발생기

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130925

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150921

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170925

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee