JP4442986B2

JP4442986B2 - 半導体メモリ装置の感知増幅器および半導体メモリ装置

Info

Publication number: JP4442986B2
Application number: JP2000099758A
Authority: JP
Inventors: ▲ジュン▼ ▲ホン▼ 朴
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 1999-06-10
Filing date: 2000-03-31
Publication date: 2010-03-31
Anticipated expiration: 2020-03-31
Also published as: KR20010001972A; JP2000353393A; US6362661B1; KR100336840B1

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路装置に関するものであり、より詳しくは、半導体メモリ装置の感知増幅器および半導体メモリ装置に関するものである。
【０００２】
【従来の技術】
半導体メモリ装置の集積度を増加させるためには、各メモリセルのサイズを減少させなければならない。メモリセルサイズを減少させることによって、メモリセル電流は、必然的に減少する。低い電圧で動作する携帯用電子装置に使用される半導体メモリ装置に関連して、データを感知するために必要なメモリセル電流は、メモリ装置が非常に低い電圧で動作するためにさらに減少する。
【０００３】
しかし、半導体メモリセルを通して流れる電流が減少するとき、メモリセルの状態を感知するために使用される感知増幅器の速度は、メモリセル電流の減少に比例して遅くなる。結果的に、半導体メモリ装置の動作速度が遅くなる。
【０００４】
一般に、感知増幅器は、２つの入力信号の電圧差を感知増幅する差動増幅器を用いて実現されてきた。この分野で知識を持っている者にはよく知られたように、差動増幅器は、２つの入力トランジスタ、この入力トランジスタと直列接続された電流シンカ（ｃｕｒｒｅｎｔｓｉｎｋｅｒ）（ＭＯＳトランジスタで構成される）、そして電流ミラーを含む。１つの入力トランジスタには入力信号として感知電圧が供給され、この感知電圧はメモリセルを通して流れるセル電流によって決定される電圧である。他の入力トランジスタには入力信号として基準電圧が供給され、この基準電圧は、一般に基準セルによって生成される基準電流によって決定される電圧である。
【０００５】
そのような差動増幅器が感知増幅器として使用される場合、たとえ基準電圧と感知電圧との間に差があっても入力トランジスタは、入力電圧（感知、又は基準電圧）が入力トランジスタのスレッショルド電圧より大きいとき、ターンオンされる。即ちたとえ基準電圧と感知電圧との間に差があっても入力トランジスタの入力電圧が入力トランジスタのスレッショルド電圧より高くなるときまで入力トランジスタは続いてターンオフされる。その上、入力トランジスタが電流シンカと直列接続されているため、入力トランジスタの各々のスレッショルド電圧が増加することはこの分野で通常の知識を持っている者には自明である。そして基準電圧と感知電圧との間の差を大きくすることによって一般の感知増幅器の速度を早くすることができる。
【０００６】
【発明が解決しようとする課題】
しかし、前述された条件によると、一般の感知増幅器の安定した、速い動作を保障することができる電圧差を得るためには多くの時間が所要される。結局感知増幅器の感知速度が遅くなる。しかも集積度が増加することにより、ビットラインローディングの増加原因になる。そして電源電圧が低下することによりそのような問題は、さらに深刻になる。
【０００７】
本発明の目的は、集積度が増加し、電源電圧が低くなっても安定した、速い感知動作を保障することができる半導体メモリ装置の感知増幅器および半導体メモリ装置を提供することにある。
【０００８】
【課題を解決するための手段】
本発明による感知増幅器には、基準電圧発生器、感知電圧発生器及びレベル検出器が設けられる。基準電圧発生器は、基準ノードに基準電圧を発生し、感知電圧発生器は、メモリセルの状態に応じて感知ノードに感知電圧を発生する。レベル検出器は、感知ノードに接続され、感知電圧のレベルが所定の反転電圧レベルより高いかを検出して感知増幅器の感知結果としてロジック低レベル又はロジック高レベルを出力する。レベル検出器は、所定の反転電圧を有するインバータで構成される。
【０００９】
その上、感知増幅器には、電源電圧と感知ノードとの間に接続されたＰＭＯＳトランジスタが設けられ、このＰＭＯＳトランジスタは、感知ノードに電源電圧を供給するように感知増幅器イネーブル信号に応じてスイッチオン／オフされる。
【００１０】
好ましい形態において、基準電圧発生器は、基準ノードと基準ビットラインとの間に接続され、バイアス電圧に応じてスイッチオン／オフされるＮＭＯＳトランジスタと、感知増幅器イネーブル信号の相補信号に応じてバイアス電圧を発生するバイアス回路と、基準ノードに接続され、基準ノードに電流を供給する電流源とを含む。同様に感知電圧発生器は、感知ノードとビットラインとの間に接続され、バイアス電圧に応じてスイッチオン／オフされるＮＭＯＳトランジスタと、ビットラインに接続され、相補信号に応じてバイアス電圧を発生するバイアス回路と、感知ノード及び基準ノードに各々接続され、感知ノードに電流を供給する電流源とを含む。
【００１１】
本発明の感知増幅器には、基準ビットライン及び接地電圧の間に形成された電流通路及び放電信号を受け入れるゲートを有する第１放電トランジスタと、ビットライン及び接地電圧の間に形成された電流通路及び放電信号を受け入れるゲートを有する第２放電トランジスタがさらに設けられる。
【００１２】
上記のような本発明による感知増幅器によれば、差動増幅器を用いた感知増幅器と比較すると、感知時間（感知速度）が短縮される（速くなる）。
【００１３】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳しく説明する。
図１は、本発明による半導体メモリ装置の感知増幅器および半導体メモリ装置（以下単に感知増幅器という）の望ましい実施形態である。本発明の感知増幅器は、メモリセルの状態に応じて感知ノードＮ１０に感知電圧を発生する感知電圧発生器１００、基準ノードＮ２０に基準電圧を発生する基準電圧発生器２００、レベル検出器として使用され、感知ノードＮ１０に接続されたインバータ３００、そして電源電圧と感知ノードＮ１０との間に接続され、感知増幅器イネーブル信号ＳＡＥによってターンオン／オフされるＰＭＯＳトランジスタ（第１スイッチ）４００を含む。この実施形態において、感知電圧発生器１００は、感知動作の間に基準電圧を受け入れるように基準電圧発生器２００の基準ノードＮ２０に接続される。メモリセルは、マスク読出し専用メモリセル（ｍａｓｋｒｅａｄ−ｏｎｌｙｍｅｍｏｒｙｃｅｌｌ）とフラッシュメモリセル（ｆｌａｓｈｍｅｍｏｒｙｃｅｌｌ）のうち、いずれか１つで構成することができる。しかし、メモリセルは、他の形態の不揮発性メモリセルと揮発性メモリセルのうち、いずれか１つで構成できることも自明である。
【００１４】
感知電圧発生器１００は、３つのＰＭＯＳトランジスタ１０１、１０２、１０３、４つのＮＭＯＳトランジスタ１０４、１０６、１０７、１０８、そして１つのインバータ１０５を含む。ＰＭＯＳトランジスタ１０１は、電源電圧に接続されたソース及び放電信号ＰＤＩＳを受け入れるゲートを有する。ゲートが放電信号ＰＤＩＳを受け入れるためにトランジスタ１０１のゲートに接続されたＰＭＯＳトランジスタ１０２は、電源電圧に接続されたソースを有する。ＰＭＯＳトランジスタ１０３のドレインとＮＭＯＳトランジスタ１０４のソースが感知ノードＮ１０に共通に接続される。トランジスタ１０３のゲートは、基準電圧を受け入れるように基準ノードＮ２０に接続され、トランジスタ１０４のゲートは、バイアスノードＮ３０、即ちインバータ１０５の出力端子に接続される。インバータ１０５は、感知増幅器イネーブル信号ＳＡＥの相補信号ｎＳＡＥを反転させる。ゲートがノードＮ３０に接続されたＮＭＯＳトランジスタ（第２スイッチ）１０６の電流通路は、感知ノードＮ１０とノードＮ５０との間に形成される。ＮＭＯＳトランジスタ１０７は、トランジスタ１０６のゲート（又はバイアスノードＮ３０）と接地との間に形成された電流通路及びノードＮ５０に接続されたゲートを有する。ＮＭＯＳトランジスタ１０８の電流通路は、ノードＮ５０と接地との間に形成され、ゲートは放電信号ＰＤＩＳを受け入れるように接続される。
【００１５】
この実施形態において、トランジスタ１０１、１０２、１０３、１０４は電流源を構成し、インバータ１０５及びトランジスタ１０７はバイアス回路を構成する。図１において、基準ビットラインローディング（基準ビットラインを示す）は、ビットラインローディング（ビットラインを示す）に対応し、トランジスタＳＷ３、ＳＷ４はトランジスタＳＷ１、ＳＷ２に各々対応する。
【００１６】
基準電圧発生器２００は、感知電圧発生器１００と同一の構成を有する。特に、基準電圧発生器２００は、ＰＭＯＳトランジスタ１０１、１０２、１０３に各々対応するＰＭＯＳトランジスタ２０１、２０２、２０３、ＮＭＯＳトランジスタ１０４、１０６、１０７、１０８に各々対応するＮＭＯＳトランジスタ２０４、２０６，２０７、２０８、インバータ１０５に対応するインバータ２０５、そしてノードＮ１０、Ｎ３０及びＮ５０に各々対応するノードＮ２０、Ｎ４０及びＮ６０を含む。図１において、ＰＭＯＳトランジスタ１０３及び２０３は、電流ミラーを構成する。
【００１７】
図２は、図１で使用された制御信号のタイミングを示す図面であり、図３は、図１の多様なノードの波形を示す図面である。本発明による感知増幅器の動作が参照図面に基づいて以下詳細に説明される。
信号ＳＡＥ及びｎＳＡＥが各々高及び低になるとき、ＮＭＯＳトランジスタ１０４、１０６、２０４、そして２０６は、ターンオンされる。そして放電信号ＰＤＩＳがロジック低レベルからロジック高レベルに遷移するとき、ＰＭＯＳトランジスタ１０１、１０２、１０３、２０１、２０２、そして２０３はターンオフされ、その結果感知及び基準ノードＮ１０及びＮ２０に電流が供給されない。それだけではなく、トランジスタ１０８及び２０８がターンオンされるために、ビットライン及び基準ビットラインは接地電圧に各々放電される。これはトランジスタ１０７及び２０７がターンオフされるようにする。図３に図示されたように、ビットライン放電動作の間、感知電圧発生器１００のバイアスノードＮ３０は、インバータ１０５を通して電源電圧まで充電される。同様に基準電圧発生器２００のバイアスノードＮ４０もインバータ２０５を通して電源電圧まで充電される。
【００１８】
放電信号ＰＤＩＳがロジック高レベルからロジック低レベルに遷移することによって、ＮＭＯＳトランジスタ１０８及び２０８はターンオフされ、ＰＭＯＳトランジスタ１０１、１０２、２０１、そして２０２はターンオンされる。これはトランジスタ１０１及び１０４がノードＮ１０及びＮ５０そしてビットラインを充電させ、トランジスタ２０１及び２０４がノードＮ２０及びＮ６０、そして基準ビットラインを充電させる。このプリチャージ動作によりノードＮ５０の電圧がトランジスタ１０７のスレッショルド電圧以上に増加されるとき、トランジスタ１０７はターンオンされる。というわけで、図３に図示されたように、ノードＮ３０のバイアス電圧が電源電圧より低くなる。同様にノードＮ６０の電圧がトランジスタ２０７のスレッショルド電圧以上に増加されることによってノードＮ４０のバイアス電圧はトランジスタ２０７がターンオンされるために低くなる。
【００１９】
トランジスタ１０６及び１０７はネガティブフィードバック回路を構成し、このネガティブフィードバック回路は、感知ノードＮ１０上に反映されるようにノードＮ５０の微細な電圧変化を感知増幅する。同様にトランジスタ２０６及び２０７はネガティブフィードバック回路を構成し、このネガティブフィードバック回路は感知ノードＮ２０上に反映されるようにノードＮ６０の微細な電圧変化を感知増幅する。
【００２０】
初期プリチャージ時に、ノードＮ１０及びＮ２０はトランジスタ１０４及び２０４を通して各々プリチャージされる。しかし、ノードＮ３０及びＮ４０のバイアス電圧が減少することによって、トランジスタ１０４及び２０４のゲート電圧も低くなる。さらに、ノードＮ１０及びＮ２０の電圧が増加されるために、トランジスタ１０４及び２０４のソース電圧も増加される。結果的に、トランジスタ１０４及び２０４はシャットオフされる。以後感知及び基準ノードＮ１０及びＮ２０は、ロードトランジスタとして各々機能するトランジスタ１０３及び２０３を通してプリチャージされる。
【００２１】
前述のように、ＰＭＯＳトランジスタ１０３及び２０３は電流ミラーを構成する。ＰＭＯＳトランジスタ２０３は、基準セルを通して流れる電流の量ほどの電流を供給する。プリチャージ動作が行われることによってトランジスタ２０３によって供給される電流量が基準セルを通して流れる電流量と一致するとき基準ノードＮ２０の電圧、即ち基準電圧は一定に維持される。これに対して、たとえＰＭＯＳトランジスタ１０３がＰＭＯＳトランジスタ２０３と同一の量の電流を供給しても、感知ノードＮ１０の電圧はメモリセルの状態によって変化する。
【００２２】
詳しくは、メモリセルがオン状態であるとき、感知ノードＮ１０の電圧は基準ノードＮ２０の電圧より低く維持され、これはメモリセルを通して流れる電流量がＰＭＯＳトランジスタ１０３から供給される電流量より多いためである。結果的に、感知ノードＮ１０の電圧がインバータ３００の所定の反転電圧より低いために、感知増幅器の感知結果としてロジック高レベルの信号（Ｓｏｕｔ）がインバータ３００から出力する。一方、メモリセルがオフ状態である場合、メモリセルがオン状態であるときのノードＮ１０の電圧と比較するとき、感知ノードＮ１０の電圧はメモリセルが感知ノードＮ１０からの電流を放電できないために次第に増加する。したがって、図３に図示されたように、感知ノードＮ１０の電圧がインバータ３００の反転電圧より高くなることによって、インバータ３００の出力Ｓｏｕｔは、たとえ感知ノードＮ１０の電圧が基準ノードＮ２０の電圧より低くてもロジック高レベルからロジック低レベルに遷移し始まる。
【００２３】
以後、感知増幅器イネーブル信号ＳＡＥがロジック高レベルからロジック低レベルに遷移することによってＰＭＯＳトランジスタ４００は、インバータ３００の出力Ｓｏｕｔがロジック低レベルに維持されるようにターンオンされる。即ち、感知増幅器動作が終了する。
【００２４】
図３に図示されたように、差動増幅器を用いた一般の感知増幅器の感知時間（感知速度）と比較すると、本発明による感知増幅器の感知時間（感知速度）が時間ｔｓほど短縮すること（向上すること）が分かる。その理由は、次の通りである。インバータ３００を用いた本発明の感知増幅器の場合において、たとえ感知ノードＮ１０の電圧が基準ノードＮ２０の電圧より低くても（セルがオフ状態であるとき）、基準及び感知電圧の差に関係なしに感知ノードＮ１０の電圧がインバータ３００の反転電圧より高いかによって感知増幅器の出力Ｓｏｕｔが変化する。一方、差動増幅器を用いた一般の感知増幅器の場合において、感知ノードＮ１０の電圧が基準ノードＮ２０の電圧より高いとき、感知増幅器が動作する。それ故、感知及び基準電圧の差を感知するための時間、即ち感知時間は、本発明による感知増幅器の感知時間より相対的に多くかかる。さらに、一般の感知増幅器の速度を向上させるために、基準電圧と感知電圧との差を増大させるために、感知時間（感知速度）がさらに長くなる。
【００２５】
また、本発明の感知増幅器構造によると、差動増幅器の代わりに単に１つのインバータ３００を使用することによって電力消耗を減少させることができる。差動増幅器構造によると、入力トランジスタが電流シンカとして使用されるトランジスタと直列接続されるために入力トランジスタのスレッショルド電圧が増加する。それ故、入力トランジスタをターンオンさせるためには、電源電圧が高くなければならない。これは一般の感知増幅器の感知時間をさらに増加させるようになる。
【００２６】
結果的に差動増幅器を用いた感知増幅器は、低い電源電圧に不適合であるが、本発明の感知増幅器は、差動増幅器を用いる一般の感知増幅器と比較するとき低い電源電圧で動作可能である。
【００２７】
【発明の効果】
従って、本発明の半導体メモリ装置の感知増幅器および半導体メモリ装置は、たとえ集積度が増加し、電源電圧が低くなっても安定した、速い感知動作を保障することができ、結局感知時間を短縮させることができる。
【図面の簡単な説明】
【図１】本発明による半導体メモリ装置の感知増幅器および半導体メモリ装置の望ましい実施形態を示す回路図。
【図２】図１で使用された制御信号のタイミングを示す図面。
【図３】図１の多様なノードの波形を示す図面。
【符号の説明】
１００感知電圧発生器
２００基準電圧発生器
３００インバータ

Claims

基準ノードに基準電圧を発生する基準電圧発生器と、
前記基準ノードに接続され、メモリセルのオン又はオフ状態に応じて感知ノードに感知電圧を発生する感知電圧発生器と、
前記感知ノードに接続され、前記感知電圧が所定の反転電圧より高いかを検出して前記メモリセルのオン又はオフ状態を示すロジック低又は高信号を出力するレベル検出器とを具備し、
前記基準電圧発生器は、
前記基準ノードと基準ビットラインとの間に接続され、バイアス電圧に応じてスイッチオン／オフされる第２スイッチと、
前記基準ビットラインに接続され、第２感知増幅器イネーブル信号に応じて前記バイアス電圧を発生するバイアス回路と、
前記基準ノードに接続され、前記基準ノードに電流を供給する電流源とを具備し、
前記バイアス回路は、
前記第２感知増幅器イネーブル信号を受け入れる入力端子を有する第２インバータと、
この第２インバータの出力端子に接続されたドレイン、前記基準ビットラインに接続されたゲート及び接地されたソースを有する第１ＮＭＯＳトランジスタとを含み、
前記バイアス電圧は、前記第２インバータの出力端子と前記第１ＮＭＯＳトランジスタのドレインに共通接続されたバイアスノードから生成され、
前記電流源は、
前記電源電圧に接続されたソース及び放電信号を受け入れるゲートを有する第１ＰＭＯＳトランジスタと、
前記電源電圧に接続されたソース及び前記放電信号を受け入れるゲートを有する第２ＰＭＯＳトランジスタと、
前記第２ＰＭＯＳトランジスタのドレインに接続されたソース、そして前記基準ノードに共通接続されたドレイン及びゲートを有する第３ＰＭＯＳトランジスタと、
前記第１ＰＭＯＳトランジスタのドレインに接続されたドレイン、前記基準ノードに接続されたソース、そして前記バイアスノードに接続されたゲートを有する第２ＮＭＯＳトランジスタとを含む
ことを特徴とする半導体メモリ装置の感知増幅器。
基準ノードに基準電圧を発生する基準電圧発生器と、
前記基準ノードに接続され、メモリセルのオン又はオフ状態に応じて感知ノードに感知電圧を発生する感知電圧発生器と、
前記感知ノードに接続され、前記感知電圧が所定の反転電圧より高いかを検出して前記メモリセルのオン又はオフ状態を示すロジック低又は高信号を出力するレベル検出器とを具備し、
前記感知電圧発生器は、
前記感知ノードとビットラインとの間に接続され、バイアス電圧に応じてスイッチオン／オフされる第２スイッチと、
前記ビットラインに接続され、第２感知増幅器イネーブル信号に応じて前記バイアス電圧を発生するバイアス回路と、
前記感知ノード及び前記基準ノードに各々接続され、前記感知ノードに電流を供給する電流源とを具備し、
前記バイアス回路は、
前記第２感知増幅器イネーブル信号を受け入れる入力端子を有する第２インバータと、
この第２インバータの出力端子に接続されたドレイン、前記ビットラインに接続されたゲート及び接地されたソースを有する第１ＮＭＯＳトランジスタとを含み、
前記バイアス電圧は、前記第２インバータの出力端子と前記第１ＮＭＯＳトランジスタのドレインに共通接続されたバイアスノードから生成され、
前記電流源は、
前記電源電圧に接続されたソース及び放電信号を受け入れるゲートを有する第１ＰＭＯＳトランジスタと、
前記電源電圧に接続されたソース及び前記放電信号を受け入れるゲートを有する第２ＰＭＯＳトランジスタと、
前記第２ＰＭＯＳトランジスタのドレインに接続されたソース、前記感知ノードに接続されたドレイン、そして前記基準電圧を受け入れるように基準ノードに接続されたゲートを有する第３ＰＭＯＳトランジスタと、
前記第１ＰＭＯＳトランジスタのドレインに接続されたドレイン、前記感知ノードに接続されたソース、そして前記バイアスノードに接続されたゲートを有する第２ＮＭＯＳトランジスタとを含む
ことを特徴とする半導体メモリ装置の感知増幅器。
前記レベル検出器は、前記反転電圧を有するインバータからなることを特徴とする請求項１または２に記載の半導体メモリ装置の感知増幅器。
電源電圧と前記感知ノードの間に接続された第１スイッチをさらに含み、この第１スイッチは、前記感知ノードに前記電源電圧を供給するように第１感知増幅器イネーブル信号によってスイッチオン／オフされることを特徴とする請求項１または２に記載の半導体メモリ装置の感知増幅器。
前記基準ビットラインを通して前記基準電圧発生器に接続された基準セルを付加的に含むことを特徴とする請求項１または２に記載の半導体メモリ装置の感知増幅器。
前記基準ビットライン及び接地電圧の間に形成された電流通路と、放電信号を受け入れるゲートを有する第１放電トランジスタとをさらに含むことを特徴とする請求項１または２に記載の半導体メモリ装置の感知増幅器。
前記ビットライン及び前記接地電圧の間に形成された電流通路と、放電信号を受け入れるゲートを有する第２放電トランジスタとをさらに含むことを特徴とする請求項１または２に記載の半導体メモリ装置の感知増幅器。
メモリセルに接続された第１ビットラインと、
基準セルに接続された第２ビットラインと、
前記第１及び第２ビットラインに接続された感知増幅器とを含み、
前記感知増幅器は、
前記第２ビットラインに接続され、基準ノードに基準電圧を発生する基準電圧発生器と、
前記第１ビットライン及び前記基準ノードに接続され、前記メモリセルのオン又はオフ状態に応じて、感知ノードに感知電圧を発生する感知電圧発生器と、
前記感知ノードに接続されたインバータとを含み、
前記インバータは、前記感知電圧が前記インバータの反転電圧より高いかを検出して前記メモリセルのオン又はオフ状態を示すロジック低信号又はロジック高信号を出力し、
前記基準電圧発生器は、
前記基準ノード及び前記第２ビットラインの間に形成された電流通路及びバイアス電圧を受け入れるゲートを有する第１ＮＭＯＳトランジスタと、
前記第２ビットラインに接続され、前記感知増幅器イネーブル信号の相補信号に応じて前記バイアス電圧を発生するバイアス回路と、
前記基準ノードに接続され、前記基準ノードに電流を供給する電流源とを含み、
前記バイアス回路は、前記相補信号を受け入れる入力端子を有する第２インバータと、この第２インバータの出力端子に接続されたドレイン、前記第２ビットラインに接続されたゲートと、接地されたソースを有する第２ＮＭＯＳトランジスタとを含み、
前記電流源は、前記電源電圧に接続されたソース及び放電信号を受け入れるゲートを有する第２ＰＭＯＳトランジスタと、前記電源電圧に接続されたソース及び前記放電信号を受け入れるゲートを有する第３ＰＭＯＳトランジスタと、この第３ＰＭＯＳトランジスタのドレインに接続されたソース、前記基準ノードに共通接続されたドレイン及びゲートを有する第４ＰＭＯＳトランジスタと、前記第２ＰＭＯＳトランジスタのドレインに接続されたドレイン、前記基準ノードに接続されたソース、そして前記第２インバータの出力端子に接続されたゲートを有する第３ＮＭＯＳトランジスタとを含む
ことを特徴とする半導体メモリ装置。
メモリセルに接続された第１ビットラインと、
基準セルに接続された第２ビットラインと、
前記第１及び第２ビットラインに接続された感知増幅器とを含み、
前記感知増幅器は、
前記第２ビットラインに接続され、基準ノードに基準電圧を発生する基準電圧発生器と、
前記第１ビットライン及び前記基準ノードに接続され、前記メモリセルのオン又はオフ状態に応じて、感知ノードに感知電圧を発生する感知電圧発生器と、
前記感知ノードに接続されたインバータとを含み、
前記インバータは、前記感知電圧が前記インバータの反転電圧より高いかを検出して前記メモリセルのオン又はオフ状態を示すロジック低信号又はロジック高信号を出力し、
前記感知電圧発生器は、
前記感知ノード及び前記第１ビットラインの間に形成された電流通路及びバイアス電圧を受け入れるゲートを有する第１ＮＭＯＳトランジスタと、
前記第１ビットラインに接続され、前記感知増幅器イネーブル信号の相補信号に応じて前記バイアス電圧を発生するバイアス回路と、
前記感知ノード及び前記基準ノードに接続され、前記感知ノードに電流を供給する電流源とを含み、
前記バイアス回路は、前記相補信号を受け入れる入力端子を有する第２インバータと、この第２インバータの出力端子に接続されたドレイン、接地されたソース、そして前記第１ビットラインに接続されたゲートを有する第２ＮＭＯＳトランジスタとを含み、
前記電流源は、前記電源電圧に接続されたソース及び前記放電信号を受け入れるゲートを有する第２ＰＭＯＳトランジスタと、前記電源電圧に接続されたソース及び前記放電信号を受け入れるゲートを有する第３ＰＭＯＳトランジスタと、この第３ＰＭＯＳトランジスタのドレインに接続されたソース、前記感知ノードに接続されたドレイン、そして前記基準ノードに接続されたゲートを有する第４ＰＭＯＳトランジスタと、前記第２ＰＭＯＳトランジスタのドレインに接続されたドレイン、前記感知ノードに接続されたソース、そして前記第２インバータの出力端子に接続されたゲートを有する第３ＮＭＯＳトランジスタとを含む
ことを特徴とする半導体メモリ装置。
電源電圧と前記感知ノードとの間に形成された電流通路及び感知増幅器イネーブル信号を受け入れるゲートを有するＰＭＯＳトランジスタをさらに含むことを特徴とする請求項８または９に記載の半導体メモリ装置。
前記感知増幅器は、
前記第１ビットライン及び接地電圧の間に形成された電流通路及び放電信号を受け入れるゲートを有する第１放電トランジスタと、
前記第２ビットライン及び前記接地電圧の間に形成された電流通路及び前記放電信号を受け入れるゲートを有する第２放電トランジスタをさらに含むことを特徴とする請求項８または９に記載の半導体メモリ装置。
前記メモリセルは、マスク読出し専用メモリセルとフラッシュメモリセルのうち、いずれか１つで構成されることを特徴とする請求項８または９に記載の半導体メモリ装置。