KR20030072506A - 내부 전원전압 발생회로 - Google Patents

내부 전원전압 발생회로 Download PDF

Info

Publication number
KR20030072506A
KR20030072506A KR1020020011375A KR20020011375A KR20030072506A KR 20030072506 A KR20030072506 A KR 20030072506A KR 1020020011375 A KR1020020011375 A KR 1020020011375A KR 20020011375 A KR20020011375 A KR 20020011375A KR 20030072506 A KR20030072506 A KR 20030072506A
Authority
KR
South Korea
Prior art keywords
supply voltage
power supply
internal power
array
active
Prior art date
Application number
KR1020020011375A
Other languages
English (en)
Inventor
김재훈
원명규
서영훈
오치성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020011375A priority Critical patent/KR20030072506A/ko
Publication of KR20030072506A publication Critical patent/KR20030072506A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dram (AREA)

Abstract

본 발명은 메모리 어레이의 내부전원전압 발생회로에 관한 것으로서, 제어노드에 인가되는 신호에 응답하여 내부전원전압을 공급하는 내부전원전압 구동 트랜지스터, 기준전압과 피드백된 내부전원전압의 차이를 증폭하여 제어노드에 제공하는 차동증폭기, 제어노드와 접지 사이에 연결되고 액티브 명령에 응답하여 내부전압 구동 트랜지스터의 스위칭을 제어하는 액티브 동작용 제어회로, 및 제어노드와 접지 사이에 연결되고 프리차지 명령에 응답하여 내부전압 구동 트랜지스터의 스위칭을 제어하는 프리차지 동작용 제어회로를 구비하는 것을 특징으로 한다.
프리차지 동작용 제어회로는 프리차지 명령에 응답하여 소정의 지연시간을 갖는 펄스를 발생시키기 위한 자동펄스 발생회로, 및 제어노드와 접지 사이에 연결되어 있고 자동펄스 발생회로의 출력에 응답하여 스위칭 동작을 하는 스위칭 트랜지스터를 구비하는 것을 특징으로 한다.
본 발명에 따른 메모리 어레이의 내부전원전압 발생회로에 의해, 프리차지 동작시 메모리 어레이에 충분한 내부 전원전압을 제공할 수 있게 되었다.

Description

내부 전원전압 발생회로{CIRCUIT FOR GENERATING INTERNAL SUPPLY VOLTAGE}
본 발명은 어레이용 액티브 내부전원전압 발생회로에 관한 것으로, 특히 프리차지시 메모리 어레이에 내부 전원전압을 적절히 공급할 수 있는 어레이용 액티브 내부전원전압 발생회로에 관한 것이다.
어레이에 내부 전원전압을 발생시키는 종래의 회로는 액티브 동작모드시 공급하는 액티브 내부전원전압 발생기(Active AIVC Generator, AIVCA)와 대기 동작모드와 액티브 동작모드시에 항상 동작하는 대기 내부전원전압 발생기(Standby AIVC Generator, AIVCS)로 구성되었다. 프리차지시 소모하는 전원전압은 대기 내부전원전압 발생기(AIVCS)에서 공급하였으나, 대기 내부전원전압 발생기는 내부 전원전압을 현상유지할 수 있는 정도의 공급능력만을 가졌기 때문에 프리차지시 발생하는 전력소모를 감당하기에는 무리였다.
이론적으로 프리차지시 소모되는 어레이의 내부 전원전압은 적은 수치이나 실제적으로는 메모리 내부회로의 커플링 현상(Coupling Phenomenon) 때문에 어레이 내부전원전압은 상당한 정도로 레벨이 다운된다.
도 1은 프리차지시 메모리 내부회로의 커플링 현상을 설명하는 도면으로서 센스앰프 부분을 나타내고 있다.
이하, 도 1을 참조하여 커플링 현상에 대해 간략히 설명한다. LA와 LAB는 센스앰프의 센싱 인에이블 제어신호이고, LAPG는 LA의 게이팅 신호이며 PEQ는 LA와 LAB를 프리차지시키는 신호이다.
프리차지시에는 LAPG는 하이로 되어 PMOS 트랜지스터(PM1, PM2)는 오프 상태이다. 프리차지시 PEQ는 로우이며, 이 때 LAEQ는 하이로 되므로 MOS 트랜지스터들(NM1, NM2)이 온되어 LA와 LAB는 비트라인 프리차지 레벨인 VBL 레벨로 이퀄라이징된다. 이 때, PMOS 트랜지스터(PM1)은 오프되어 있으므로 PMOS 트랜지스터(PM1)의 커플링 커패시턴스(Coupling Capacitance)에 의해 어레이용 내부전원전압(AIVC)은 VBL 레벨인 SA 전압과 커플링이 일어나 어레이용 내부전원전압(AIVC)은 레벨 다운이 된다.
도 2는 종래의 어레이용 액티브 내부전원전압 발생회로로서, 액티브 명령과 어레이용 기준전압(Vref)을 입력하고, 어레이용 내부전원전압(AIVC)를 출력한다.
도 2의 종래의 어레이용 액티브 내부전원전압 발생회로는 어레이용 기준전압(Vref)을 수신하는 반전 입력단자와 피드백 전압(Vfb)을 수신하는 비반전 입력단자를 갖는 차동증폭기(14), 차동증폭기(14)의 출력 단자에 연결된 게이트 단자와 외부 전원전압(Vcc)이 인가되는 소스단자와 메모리 셀(미도시)에 어레이용 내부전원전압(AIVC)을 제공하고 차동증폭기(14)의 비반전 입력단자에 피드백 전압(Vfb)을 제공하는 드레인 단자를 갖는 PMOS 트랜지스터(18), 액티브 명령을 수신하여 자동으로 펄스를 발생시키는 제 1 자동펄스 발생회로(2), 제 1 자동펄스 발생회로(2)의 출력을 수신하여 반전된 신호를 출력하는 인버터(12), 및 인버터(12)의 출력을 수신하는 게이트 단자를 갖고 PMOS 트랜지스터(18)의 게이트 단자와 접지(GND) 사이에 연결되어 있는 NMOS 트랜지스터(16)를 구비하고 있다.
제 1 자동펄스 발생회로(2)는 직렬 연결된 3 개의 인버터(4, 6, 8), 및 인버터(8)의 출력을 수신하는 제 1 입력단자와 액티브 명령을 수신하는 제 2 입력단자를 갖고 비논리곱을 행하는 NAND 게이트(10)로 구성되어 있다.
이하, 도 2의 종래의 어레이용 액티브 내부전원전압 발생회로의 동작을 설명한다.
액티브 명령이 로우이면, NAND 게이트(10)의 출력은 하이로 되고 인버터(12)의 출력은 로우로 되어 NMOS 트랜지스터(16)는 오프된다. PMOS 트랜지스터(18)의 게이트 단자가 하이로 되므로 PMOS 트랜지스터(18)는 오프되고 어레이용 내부전원전압(AIVC)은 로우 상태를 유지한다. 즉, 액티브 명령이 로우이면, 어레이용 내부전원전압(AIVC)은 공급되지 않는다. 액티브 명령이 하이로 되면, NAND 게이트(10)의 출력은 로우로 되고 인버터(12)의 출력은 하이로 되어 NMOS 트랜지스터(16)는 온된다. PMOS 트랜지스터(18)의 게이트 단자가 로우로 되므로 PMOS 트랜지스터(18)는 온되고 어레이용 내부전원전압(AIVC)은 하이 상태를 유지한다. 즉, 액티브 명령이 하이로 되면, 어레이용 내부전원전압(AIVC)이 메모리 셀로 공급된다. 그런데, 액티브 명령이 하이 상태일 때, 인버터(4, 6, 8)에 의한 지연시간 후에 NAND 게이트(10)의 출력은 하이로 되고 인버터(12)의 출력은 로우로 되어 NMOS 트랜지스터(16)는 오프된다. PMOS 트랜지스터(18)의 게이트 단자가 하이로 되므로 PMOS 트랜지스터(18)는 오프되고 어레이용 내부전원전압(AIVC)은 로우 상태를 유지한다. 따라서, 액티브 명령이 하이 상태일 때는 인버터(4, 6, 8)에 의한 지연시간 만큼 제 1 자동펄스 발생회로(2)의 출력은 로우인 펄스가 되고 인버터(12)의 출력은 하이인 펄스가 된다. PMOS 트랜지스터(18)는 인버터(4, 6, 8)에 의한 지연시간만큼 온되어 어레이용 내부전원전압(AIVC)을 공급하게 된다.
어레이용 내부전원전압(AIVC)은 피드백되어 차동증폭기(14)에서 어레이용 기준전압(Vref)과 비교된다. 차동증폭기(14)는 어레이용 내부전원전압(AIVC)과 어레이용 기준전압(Vref)의 차이를 증폭하여 PMOS 트랜지스터(18)의 게이트 단자로 출력한다. 어레이용 내부전원전압(AIVC)이 어레이용 기준전압(Vref)보다 크면 PMOS 트랜지스터(18)를 통하여 공급되는 전류의 양을 줄여 어레이용 내부전원전압(AIVC)의 양을 줄인다. 어레이용 내부전원전압(AIVC)이 어레이용 기준전압(Vref)보다 작으면 PMOS 트랜지스터(18)를 통하여 공급되는 전류의 양을 증가시켜 어레이용 내부전원전압(AIVC)의 양을 증가시킨다.
종래에, 프리차지시 소모하는 전원전압은 대기 내부전원전압 발생기(SIVC)에서 공급하였으나, 대기 내부전원전압 발생기는 내부 전원전압을 현상유지할 수 있는 정도의 공급능력만을 가졌기 때문에 프리차지시 필요한 전력을 공급하는 것은 힘든 일이었다. 도 2에 도시된 종래의 액티브 내부전원전압 발생기(AIVC)는 액티브 동작모드시에만 동작하므로 프리차지시 필요한 전력을 공급하는 데는 도움이 안 된다.
본 발명의 목적은 프리차지시 메모리 어레이에 내부 전원전압을 적절히 공급할 수 있는 어레이용 액티브 내부전원전압 발생회로를 제공하는 것이다.
도 1은 프리차지시 메모리 내부회로의 커플링 현상을 설명하는 도면이다.
도 2는 종래의 어레이용 액티브 내부전원전압 발생회로이다.
도 3은 본 발명의 제 1 실시예에 따른 어레이용 액티브 내부전원전압 발생회로이다.
도 4는 본 발명의 제 2 실시예에 따른 어레이용 액티브 내부전원전압 발생회로이다.
도 5는 본 발명의 제 3 실시예에 따른 어레이용 액티브 내부전원전압 발생회로이다.
도 6은 도 2에 도시된 종래의 어레이용 액티브 내부전원전압 발생회로에 대한 타이밍도이다.
도 7은 도 3 내지 도 5에 도시된 본 발명에 따른 어레이용 액티브 내부전원전압 발생회로에 대한 타이밍도이다.
<도면의 주요부분에 대한 부호의 설명>
2, 20 : 자동펄스 발생회로 14 : 차동증폭기
34 : 액티브 동작용 제어회로 36 : 프리차지 동작용 제어회로
본 발명에 따른 내부전원전압 발생회로는 제어노드에 인가되는 신호에 응답하여 내부전원전압을 공급하는 내부전원전압 구동 트랜지스터; 기준전압과 피드백된 상기 내부전원전압의 차이를 증폭하여 상기 제어노드에 제공하는 차동증폭기; 상기 제어노드와 접지 사이에 연결되고 액티브 명령에 응답하여 상기 내부전압 구동 트랜지스터의 스위칭을 제어하는 액티브 동작용 제어회로; 및 상기 제어노드와 접지 사이에 연결되고 프리차지 명령에 응답하여 상기 내부전압 구동 트랜지스터의 스위칭을 제어하는 프리차지 동작용 제어회로를 구비하는 것을 특징으로 한다.
상기 프리차지 동작용 제어회로는 상기 프리차지 명령에 응답하여 소정의 지연시간을 갖는 펄스를 발생시키기 위한 자동펄스 발생회로; 및 상기 제어노드와 접지 사이에 연결되어 있고 상기 자동펄스 발생회로의 출력에 응답하여 스위칭 동작을 하는 스위칭 트랜지스터를 구비하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 출력 구동회로의 동작을 설명한다.
도 3은 본 발명의 제 1 실시예에 따른 어레이용 액티브 내부전원전압 발생회로로서, 도 2에 도시된 종래의 어레이용 액티브 내부전원전압 발생회로에 프리차지 동작용 제어회로(36)를 추가하여 구성하였다.
도 3에 도시된 본 발명의 제 1 실시예에 따른 어레이용 액티브 내부전원전압 발생회로는 어레이용 기준전압(Vref)을 수신하는 반전 입력단자와 피드백 전압(Vfb)을 수신하는 비반전 입력단자를 갖는 차동증폭기(14), 차동증폭기(14)의 출력 단자에 연결된 게이트 단자와 외부 전원전압(Vcc)이 인가되는 소스단자와 메모리 셀(미도시)에 어레이용 내부전원전압(AIVC)을 제공하고 차동증폭기(14)의 비반전 입력단자에 피드백 전압(Vfb)을 제공하는 드레인 단자를 갖는 PMOS 트랜지스터(18), PMOS 트랜지스터(18)의 게이트 단자와 접지(GND) 단자 사이에 연결되어 있고 액티브 명령을 수신하여 PMOS 트랜지스터(18)를 온/오프 시키는 액티브 동작용 제어회로(34), PMOS 트랜지스터(18)의 게이트 단자와 접지(GND) 단자 사이에 연결되어 있고 프리차지 명령을 수신하여 PMOS 트랜지스터(18)를 온/오프 시키는 프리차지 동작용 제어회로(36)를 구비한다.
액티브 동작용 제어회로(34)는 제 1 자동펄스 발생회로(2), 제 1 자동펄스 발생회로(2)의 출력을 수신하여 반전된 신호를 출력하는 인버터(12), 및 인버터(12)의 출력을 수신하는 게이트 단자를 갖고 PMOS 트랜지스터(18)의 게이트 단자와 접지(GND) 사이에 연결되어 있는 NMOS 트랜지스터(16)를 구비한다.
프리차지 동작용 제어회로(36)는 제 2 자동펄스 발생회로(20), 제 2 자동펄스 발생회로(20)의 출력을 수신하여 반전된 신호를 출력하는 인버터(30), 및 인버터(30)의 출력을 수신하는 게이트 단자를 갖고 PMOS 트랜지스터(18)의 게이트 단자와 접지(GND) 사이에 연결되어 있는 NMOS 트랜지스터(32)를 구비한다.
제 1 자동펄스 발생회로(2)는 직렬 연결된 3 개의 인버터(4, 6, 8), 및 인버터(8)의 출력을 수신하는 제 1 입력단자와 액티브 명령을 수신하는 제 2 입력단자를 갖고 비논리곱을 행하는 NAND 게이트(10)로 구성되어 있다.
제 2 자동펄스 발생회로(20)는 직렬 연결된 3 개의 인버터(22, 24, 26), 및 인버터(30)의 출력을 수신하는 제 1 입력단자와 액티브 명령을 수신하는 제 2 입력단자를 갖고 비논리곱을 행하는 NAND 게이트(28)로 구성되어 있다.
이하, 도 3에 도시된 본 발명의 제 1 실시예에 따른 어레이용 액티브 내부전원전압 발생회로의 동작을 설명한다.
도 3에 도시된 본 발명의 제 1 실시예에 따른 어레이용 액티브 내부전원전압 발생회로는 메모리 장치가 액티브 동작시에는 액티브 명령의 상태에 따라 액티브 동작용 제어회로(34)에 의해 PMOS 트랜지스터(18)가 온/오프 되면서 어레이용 내부전원전압(AIVC)을 제공한다. 한편, 메모리 장치가 프리차지 동작시에는 프리차지 명령의 상태에 따라 프리차지 동작용 제어회로(36)에 의해 PMOS 트랜지스터(18)가 온/오프 되면서 어레이용 내부전원전압(AIVC)을 제공한다.
액티브 명령이 하이이고 프리차지 명령이 로우이면, 즉 액티브 동작시에는 NAND 게이트(10)의 출력은 로우로 되고 인버터(12)의 출력은 하이로 되어 NMOS 트랜지스터(16)는 온된다. PMOS 트랜지스터(18)의 게이트 단자가 로우로 되므로 PMOS 트랜지스터(18)는 온되고 어레이용 내부전원전압(AIVC)은 하이 상태를 유지한다. 즉, 액티브 명령이 하이로 되면, 어레이용 내부전원전압(AIVC)이 메모리 셀로 공급된다. 그런데, 액티브 명령이 하이 상태일 때, 인버터(4, 6, 8)에 의한 지연시간 후에 NAND 게이트(10)의 출력은 하이로 되고 인버터(12)의 출력은 로우로 되어 NMOS 트랜지스터(16)는 오프된다. PMOS 트랜지스터(18)의 게이트 단자가 하이로 되므로 PMOS 트랜지스터(18)는 오프되고 어레이용 내부전원전압(AIVC)은 로우 상태를 유지한다. 따라서, 액티브 명령이 하이 상태일 때는 인버터(4, 6, 8)에 의한 지연시간 만큼 제 1 자동펄스 발생회로(2)의 출력은 로우인 펄스가 되고 인버터(12)의 출력은 하이인 펄스가 된다. PMOS 트랜지스터(18)는 인버터(4, 6, 8)에 의한 지연시간 만큼 온되어 어레이용 내부전원전압(AIVC)을 공급하게 된다.
프리차지 명령이 하이이고 액티브 명령이 로우이면, 즉 프리차지 동작시에는 NAND 게이트(28)의 출력은 로우로 되고 인버터(30)의 출력은 하이로 되어 NMOS 트랜지스터(32)는 온된다. PMOS 트랜지스터(18)의 게이트 단자가 로우로 되므로 PMOS 트랜지스터(18)는 온되고 어레이용 내부전원전압(AIVC)은 하이 상태를 유지한다. 즉, 프리차지 명령이 하이로 되면, 어레이용 내부전원전압(AIVC)이 메모리 셀로 공급된다. 그런데, 프리차지 명령이 하이 상태일 때, 인버터(22, 24, 26)에 의한 지연시간 후에 NAND 게이트(28)의 출력은 하이로 되고 인버터(30)의 출력은 로우로 되어 NMOS 트랜지스터(32)는 오프된다. PMOS 트랜지스터(18)의 게이트 단자가 하이로 되므로 PMOS 트랜지스터(18)는 오프되고 어레이용 내부전원전압(AIVC)은 로우 상태를 유지한다. 따라서, 프리차지 명령이 하이 상태일 때는 인버터(22, 24, 26)에 의한 지연시간 만큼 제 2 자동펄스 발생회로(20)의 출력은 로우인 펄스가 되고 인버터(30)의 출력은 하이인 펄스가 된다. PMOS 트랜지스터(18)는 인버터(22, 24, 26)에 의한 지연시간 만큼 온되어 어레이용 내부전원전압(AIVC)을 공급하게 된다.
어레이용 내부전원전압(AIVC)은 피드백되어 차동증폭기(14)에서 어레이용 기준전압(Vref)과 비교된다. 차동증폭기(14)는 어레이용 내부전원전압(AIVC)과 어레이용 기준전압(Vref)의 차이를 증폭하여 PMOS 트랜지스터(18)의 게이트 단자로 출력한다. 어레이용 내부전원전압(AIVC)이 어레이용 기준전압(Vref)보다 크면 PMOS 트랜지스터(18)를 통하여 공급되는 전류의 양을 줄여 어레이용 내부전원전압(AIVC)의 양을 줄인다. 어레이용 내부전원전압(AIVC)이 어레이용 기준전압(Vref)보다 작으면 PMOS 트랜지스터(18)를 통하여 공급되는 전류의 양을 증가시켜 어레이용 내부전원전압(AIVC)의 양을 증가시킨다.
도 4는 본 발명의 제 2 실시예에 따른 어레이용 액티브 내부전원전압 발생회로로서, 도 3에 도시된 본 발명의 제 1 실시예에 따른 어레이용 액티브 내부전원전압 발생회로에 프리차지 동작용 제어회로(36)내에 있는 NMOS 트랜지스터(32)의 소스 단자와 접지 사이에 다이오드(38)가 추가되어 있다.
어레이용 액티브 내부전원전압 발생회로에 다이오드(38)를 추가함으로써 프리차지 동작시 PMOS 트랜지스터(18)의 게이트 단자의 전압 레벨이 소정의 값 이하로 내려오지 않도록 하여 PMOS 트랜지스터(18)를 통하여 공급되는 어레이용 내부전원전압(AIVC)의 양을 조절할 수 있다.
도 5는 본 발명의 제 3 실시예에 따른 어레이용 액티브 내부전원전압 발생회로로서, 도 3에 도시된 본 발명의 제 1 실시예에 따른 어레이용 액티브 내부전원전압 발생회로에 프리차지 동작용 제어회로(36)내에 있는 NMOS 트랜지스터(32)의 소스 단자와 접지 사이에 저항(R1)이 추가되어 있다.
본 발명의 제 2 실시예에서와 마찬가지로 어레이용 액티브 내부전원전압 발생회로에 저항(R1)을 추가함으로써 프리차지 동작시 PMOS 트랜지스터(18)의 게이트 단자의 전압 레벨이 소정의 값 이하로 내려오지 않도록 하여 PMOS 트랜지스터(18)를 통하여 공급되는 어레이용 내부전원전압(AIVC)의 양을 조절할 수 있다.
도 6은 도 2에 도시된 종래의 어레이용 액티브 내부전원전압 발생회로에 대한 타이밍도이다.
도 6에서 어레이용 액티브 내부전원전압(AIVCA)은 액티브 동작시, 즉 액티브 명령(Active CMD)이 하이일 때만 공급되고 대기 내부전원전압 발생기(Standby AIVC Generator, AIVCS)에서 발생되는 대기 내부전원전압(AIVCS)은 항상 공급되며 AIVCP 는 센싱할 때 일시적으로 공급되는 내부 전원전압이다. CSB/RASB 신호가 로우이고 CASB와 WEB 신호가 하이일 때, 프리차지 명령에 의해 프리차지 모드로 들어간다. 커플링 시점에서 어레이용 내부전원전압(AIVC)은 레벨 다운되고 있음을 알 수 있다.
도 7은 도 3 내지 도 5에 도시된 본 발명에 따른 어레이용 액티브 내부전원전압 발생회로에 대한 타이밍도이다.
도 7에서 AIVCPP는 도 3에서 어레이용 액티브 내부전원전압 발생회로에 프리차지 동작용 제어회로(36)를 추가함으로서 프리차지 동작시 일시적으로 공급되는 내부 전원전압이다. CSB/RASB 신호가 로우이고 CASB와 WEB 신호가 하이일 때, 프리차지 명령에 의해 프리차지 모드로 들어간다. 도 7에서 알 수 있듯이 커플링 시점에서 AIVCPP 공급에 의해 어레이용 내부전원전압(AIVC)은 레벨 다운이 일어나지 않음을 알 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상술한 바와 같이, 본 발명에 따른 내부전원전압 발생회로에 따르면, 어레이용 액티브 내부전원전압 발생회로에 프리차지 동작용 제어회로를 추가함으로써, 프리차지 동작시 메모리 어레이에 충분한 내부 전원전압을 제공할 수 있게 되었다.

Claims (4)

  1. 제어노드에 인가되는 신호에 응답하여 내부전원전압을 공급하는 내부전원전압 구동 트랜지스터;
    기준전압과 피드백된 상기 내부전원전압의 차이를 증폭하여 상기 제어노드에 제공하는 차동증폭기;
    상기 제어노드와 접지 사이에 연결되고 액티브 명령에 응답하여 상기 내부전압 구동 트랜지스터의 스위칭을 제어하는 액티브 동작용 제어회로; 및
    상기 제어노드와 접지 사이에 연결되고 프리차지 명령에 응답하여 상기 내부전압 구동 트랜지스터의 스위칭을 제어하는 프리차지 동작용 제어회로를 구비하는 것을 특징으로 하는 내부전원전압 발생회로.
  2. 제 1 항에 있어서, 상기 프리차지 동작용 제어회로는
    상기 프리차지 명령에 응답하여 소정의 지연시간을 갖는 펄스를 발생시키기 위한 자동펄스 발생회로; 및
    상기 제어노드와 접지 사이에 연결되어 있고 상기 자동펄스 발생회로의 출력에 응답하여 스위칭 동작을 하는 스위칭 트랜지스터를 구비하는 것을 특징으로 하는 내부전원전압 발생회로.
  3. 제 1 항 또는 제 2항에 있어서, 상기 프리차지 동작용 제어회로는
    상기 스위칭 트랜지스터와 접지 사이에 직렬 연결되어 있는 다이오드를 더 구비하는 것을 특징으로 하는 내부전원전압 발생회로.
  4. 제 1 항 또는 제 2항에 있어서, 상기 프리차지 동작용 제어회로는
    상기 스위칭 트랜지스터와 접지 사이에 직렬 연결되어 있는 저항을 더 구비하는 것을 특징으로 하는 내부전원전압 발생회로.
KR1020020011375A 2002-03-04 2002-03-04 내부 전원전압 발생회로 KR20030072506A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020011375A KR20030072506A (ko) 2002-03-04 2002-03-04 내부 전원전압 발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020011375A KR20030072506A (ko) 2002-03-04 2002-03-04 내부 전원전압 발생회로

Publications (1)

Publication Number Publication Date
KR20030072506A true KR20030072506A (ko) 2003-09-15

Family

ID=32223323

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020011375A KR20030072506A (ko) 2002-03-04 2002-03-04 내부 전원전압 발생회로

Country Status (1)

Country Link
KR (1) KR20030072506A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7149131B2 (en) 2004-10-30 2006-12-12 Hynix Semiconductor Inc. Semiconductor memory device and internal voltage generating method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7149131B2 (en) 2004-10-30 2006-12-12 Hynix Semiconductor Inc. Semiconductor memory device and internal voltage generating method thereof
KR100798764B1 (ko) * 2004-10-30 2008-01-29 주식회사 하이닉스반도체 반도체 메모리 소자 및 그 내부 전압 생성 방법

Similar Documents

Publication Publication Date Title
US5856748A (en) Sensing amplifier with current mirror
US5493234A (en) Voltage down converter for semiconductor memory device
KR100298584B1 (ko) 내부전원전압발생회로
JP5008367B2 (ja) 電圧発生装置
US6791894B2 (en) DRAM power-source controller that reduces current consumption during standby
US7362167B2 (en) Voltage generator
KR960025732A (ko) 동작전류 소모를 줄인 반도체 메모리 소자
KR100336840B1 (ko) 반도체 메모리 장치의 감지 증폭기
KR960042726A (ko) 외부제어신호에 적응 동작하는 승압회로를 갖는 반도체 메모리 장치
KR100361658B1 (ko) 반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법
KR100616496B1 (ko) 동작모드에 따라 파워라인 연결 방식을 달리한 반도체메모리소자의 파워공급 제어장치
KR960002330B1 (ko) 프리차지 전압 발생회로
KR100650371B1 (ko) 전압 발생 장치
KR20030072506A (ko) 내부 전원전압 발생회로
KR100361656B1 (ko) 반도체 메모리 장치의 고전압 발생회로
JP3680462B2 (ja) 半導体装置
KR20160115484A (ko) 전원 구동 회로 및 이를 포함하는 반도체 장치
US7012840B2 (en) Semiconductor memory device having voltage driving circuit
KR100761371B1 (ko) 액티브 드라이버
KR20040007874A (ko) 부스팅 회로
KR100312478B1 (ko) 고전압 발생기
KR20030001868A (ko) 센스 앰프 전원제어회로
KR100693782B1 (ko) 센스앰프 드라이버
KR20020049808A (ko) 반도체 메모리 장치의 내부 전원 전압 드라이버
KR100230374B1 (ko) 감지증폭기

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination