KR20010038611A - 플래시 메모리 장치에서의 더미 패턴 형성방법 - Google Patents

플래시 메모리 장치에서의 더미 패턴 형성방법 Download PDF

Info

Publication number
KR20010038611A
KR20010038611A KR1019990046656A KR19990046656A KR20010038611A KR 20010038611 A KR20010038611 A KR 20010038611A KR 1019990046656 A KR1019990046656 A KR 1019990046656A KR 19990046656 A KR19990046656 A KR 19990046656A KR 20010038611 A KR20010038611 A KR 20010038611A
Authority
KR
South Korea
Prior art keywords
dummy pattern
dummy
gate insulating
well
forming
Prior art date
Application number
KR1019990046656A
Other languages
English (en)
Inventor
조상연
박규찬
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990046656A priority Critical patent/KR20010038611A/ko
Publication of KR20010038611A publication Critical patent/KR20010038611A/ko

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/26Sensing or reading circuits; Data output circuits
    • G11C16/28Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells

Landscapes

  • Semiconductor Memories (AREA)

Abstract

본 발명은 플래시 메모리 장치의 더미 패턴 형성방법에 관한 것으로, 반도체 기판에 서로 다른 전압이 인가되는 두 종류 이상의 불순물 WELL을 형성하는 단계와 더미 패턴을 형성하는 단계를 구비하는 플래시 메모리 장치의 제조에 있어서, 상기 더미 패턴이 다른 전압이 인가되는 상기 WELL 사이에서 항상 전기적인 통로를 이루지 않도록 형성하는 것을 특징으로 한다.
본 발명에 따르면, 더미 패턴이 다른 전압으로 동작되는 불순물 WELL을 가로질러 형성되지 않고, 가로질러 형성될 경우에도 절연 파괴를 방지하기 위해 두꺼운 게이트 절연막을 사용함으로써 WELL과 WELL 사이의 단락(Short)를 방지할 수 있고, 이로 인하여 반도체장치가 기능 이상을 일으키는 것을 방지할 수 있다.

Description

플래시 메모리 장치에서의 더미 패턴 형성방법 {A METHOD OF FORMULATING DUMMY PATTERN IN A FLASH MEMORY DEVICE}
본 발명은 플래시 메모리 장치에서의 더미 패턴 형성방법에 관한 것으로, 보다 상세하게는 플래지 메모리 장치에서 주로 단차를 해소하기 위해 사용되는 더미 패턴을 형성하면서 반도체장치에 더미 패턴으로 인한 전기적인 단락의 문제가 생기지 않도록 형성하는 방법에 관한 것이다.
반도체장치는 반도체 기판에 도체, 반도체, 부도체를 형성하는 여러 가지 물질로 막을 적층하고 가공하여 이루어지는 장치이다. 이때 막의 가공에서 가장 중요한 공정이 막을 일정한 형태로 형성하는 패터닝 작업이다. 패터닝 작업은 대개 포토리소그래피(photolithography) 공정과 식각 공정으로 이루어지며, 포토리소그래피 공정은 사진과 같이 감광성막의 광화학적인 특성을 이용하는 것으로, 감광성막을 형성한 다음 사진의 필름에 해당하는 포토마스크를 위에 놓고 광원에 노출시켜 현상을 통해 막을 선택적으로 제거하고 일정 패턴으로 남기는 공정을 말한다.
감광성막, 즉, 포토레지스트막 상면에 포토마스크를 위치시키고 노출시킬 때 미세한 패턴을 충분한 해상도로 정확하게 잡기 위해서는 노광시 촛점 깊이(DOF:Depth Of Focus)의 여유도(margine)을 작게하여 정확히 결정하고 노광을 실시해야 한다. 이상적으로는 칩(chip)의 전영역에서 렌즈 시스템을 통해 일정한 레벨(level)에서 두께가 없는 포토레지스트막에 촛점이 맞추어지도록 해야 하지만, 포토레지스트막 자체가 상당한 두께를 가지고 있다는 것과 하부에 이미 형성된 소자 구성용 패턴으로 인하여 포토레지스트막의 레벨(level)이 일정하지 않다는 사실에서 촛점이 맞지 않아 노광 불량이 발생할 수 있다. 그리고, 반도체장치의 소자 고집적화 경향에 따라 디자인 룰(design rule)이 감소할 수록 정확한 패턴 형성을 위한 노광을 실시해야 한다.
정확한 노광을 통한 감광막 패턴 형성을 위해서는 전단계에서 칩 내에서의 단차가 작은 평탄한 표면을 형성해야 한다. 이런 이유로 근래에 SOG(Spin On Glass)막의 도포나 CMP(Chemical Mechanical Polishing) 가공을 통해 표면을 평탄화시키는 방법이 많이 발전되고 있다.
그러나, 반도체장치의 설계구조상 볼록하게 형성되는 패턴이 많고 적은 곳이 있고, 볼록하게 형성되는 패턴이 많은 곳은 전체적인 레벨이 높게 되어 평탄도의 차이가 생기게 된다, 근래에는 이런 패턴 밀도에 따른 평탄도의 차이를 보상하기 위해 실제 기능을 하지 않는 소자 구조용 패턴을 필요에 따라 밀도가 낮은 곳에 부가적으로 형성하는 경우가 있다. 이때 형성되는 패턴을 더미 패턴(dummy pattern)이라 하며, 현재 더미 패턴으로 사용되는 것에는 더미 게이트(dummy gate) 및 더미 액티브(dummy active)가 있다.
도1은 종래의 플래시 메모리 장치에서 형성된 더미 패턴의 일 예를 나타내는 단면도이다. 좌우로 P-WELL(13)과 N-WELL(11)이 형성되어 있고 그 중간 영역인 P-SUB(17)와 P-WELL(13) 영역 상부에는 두 영역을 가로지르면서 더미 게이트(15)와 더미 액티브(16)가 형성되어 있다. 더미 액티브(16)와 더미 액티브(16)의 사이에는 STI(Shallow Trench Isolation)를 이용하여 형성한 필드 분리 절연막(18)이 있다.
그런데, 플래시 메모리 장치는 일반적인 휘발성(volatile) 메모리와 달리 비휘발성(non volatile)이므로 계속 리플래시(reflash)의 필요가 없으며 각 셀(cell)에 데이터를 저장하거나 소거할 수 있다. 그리고 이러한 소거와 저장을 위해서는 3V 내지 6V의 기본적인 동작 전압과는 달리 20V 내지 25V의 높은 동작 전압이 필요하게 된다. 그리고 이런 높은 동작 전압이 도1의 N-WELL(11)에 인가되면 포토마스크 패턴(photomask pattern)에 의해 정의된 N-WELL(11) 영역을 도2와 같이 디플리션(depletion)에 의해 중간 영역인 P-SUB(17)로 크게 확장시켜 디플리티드(depleted) N-WELL(21) 영역을 키우는 효과를 가져오게 된다. 디플이션 거리는 낮은 동작전압에서도 생기는 것이나 동작전압이 커지면 그만큼 확장되는 것이다.
그 결과 도2에서는 디플리션에 의해 확장된 디플리티드 N-WELL(21) 영역에 일부 더미 게이트(15)와 더미 액티브(16) 패턴이 포함되고 있다. 이미 이 더미 패턴은 도면 좌측의 P-WELL(13)에 걸쳐서 형성된 것인데 이제 N-WELL(13)과 디플리티드 P-WELL(21)에 걸치고 있다. 그리고 플래시 메모리 장치에서는 높은 동작 전압도 사용하므로 게이트 절연막의 절연이 깨지는 것을 막기 위해서 두 가지 다른 두께의 게이트 절연막을 사용하는데, 더미 게이트 하부의 게이트 절연막(19)은 다른 게이트 절연막과 마찬가지로 대개 게이트의 효율적인 동작을 위해 얇은 두께로 형성하여 낮은 전압에서 작동되도록 이루어져 있다.
이런 상태에서는 N-WELL(11)에 인가된 높은 동작 전압으로 인하여 디플리티드 N-WELL(21) 영역으로 들어온 더미 게이트(15)와 더미 액티브(16) 사이의 게이트 절연막(19)의 절연은 깨어지고 전기 캐리어(carrier)의 턴넬링(tunneling) 현상에 의해 더미 게이트(15)와 더미 액티브(16)는 연결된 도체와 같은 상태를 이룬다. 그리고 바로 P-WELL(13) 영역에서도 더미 액티브(15)와 더미 게이트(16) 사이의 절연이 파괴되어 20V 내지 25V의 높은 동작 전압이 인가되어 있는 디플리티드 N-WELL(21)과, 가령, 0V가 인가되는 P-WELL(13) 사이에는 더미 패턴으로 인한 전기적인 통로가 형성되고, 두 WELL은 모두 정상적인 동작 전압에서 벗어나 해당 셀의 정상적인 기능을 할 수 없게 된다.
본 발명에서는 이상에서 언급한 더미 패턴으로 인한, 두 가지 다른 전압에서 작용하는 WELL들 사이의 전기적인 연결과 이로 인한 반도체장치의 기능불량의 문제를 방지할 수 있도록 플래시 메모리 장치에서 새로운 더미 패턴 형성방법을 제공하는 것을 목적으로 한다.
도1은 종래의 플래시 메모리 장치에서 형성된 더미 패턴의 일 예를 나타내는 단면도,
도2는 도1의 N-WELL이 동작 전압의 작용에 의해 확장된 상태를 나타내는 단면도,
도3은 본 발명의 일 실시예에 따라 형성된 플래시 메모리 장치의 더미 패턴을 나타내는 단면도이다.
※도면의 주요부분에 대한 부호의 설명
10 : 기판 11 : N-WELL
13 : P-WELL 15 : 더미 게이트(dummy gate)
16 : 더미 액티브(dummy active) 17 : P-SUB
18 : 필드 분리 절연막 19,39: 게이트 절연막
21 : 디플리티드 N-WELL(depleted N-WELL)
상기 목적을 달성하기 위한 본 발명의 플래시 메모리 장치의 더미 패턴 형성방법은, 반도체 기판에 서로 다른 전압이 인가되는 두 종류 이상의 불순물 WELL을 형성하는 단계와 더미 패턴을 형성하는 단계를 구비하는 플래시 메모리 장치의 제조에 있어서, 상기 더미 패턴이 다른 전압이 인가되는 상기 WELL 사이에서 전기적인 통로를 이루지 않도록 형성하는 것을 특징으로 한다.
본 발명에서 더미 패턴이 다른 전압이 인가되는 WELL 사이에서 전기적인 통로를 이루지 않도록 형성하기 위해서는, WELL에 높은 전압이 인가되어 디플리션에 의한 WELL확장이 이루어지는 경우를 포함하여 항상 더미 패턴이 다른 전압이 인가되는 WELL들의 상부 영역을 동시에 가로지르면서 형성되지 않도록 하거나, 각 WELL에 형성된 더미 액티브 패턴과 더미 게이트 패턴 사이의 게이트 절연막이 높은 동작 전압에서 절연 파괴를 일으키지 않도록 두껍게 형성하도록 한다.
바람직하게는 더미 패턴이 WELL들이 동작 전압에 의해 확장된 상태에서도 상부 영역을 가로지르지 않도록 형성하면서 동시에 더미 패턴을 이루는 더미 게이트와 더미 액티브 사이의 게이트 절연막을 최고의 동작 전압에서도 파괴되지 않는 두께로 형성하도록 한다.
또한, 본 발명에서 더미 패턴에서의 게이트 절연막을 두껍게 형성하는 경우에 이런 차별화된 게이트 절연막을 형성하는 방법은 일단 게이트 절연막을 두껍게 형성한 다음 얇은 게이트 절연막에 해당되는 부분의 상기 게이트 절연막을 식각으로 제거하고, 다시 얇게 게이트 절연막을 형성하는 방법을 들 수 있다.
이하 도면을 참조하면서 본 발명의 일 실시예를 통해 본 발명을 좀 더 살펴보기로 한다.
도3은 본 발명의 일 실시예에 따라 형성된 플래시 메모리 장치의 더미 패턴을 나타내는 단면도이다. 이 영역은 반도체장치의 주변 영역에 해당하는 부분으로 여기에 형성된 패턴은 셀 어레이(cell array) 영역과 패턴 밀도를 비슷하게 하여 칩(chip) 표면의 평탄화(planarization)를 이루기 위한 더미 패턴이다. 더미 패턴을 이루는 더미 게이트(15)와 더미 액티브(16)는 0V와 25V라는 두 가지 다른 동작 전압이 인가되는 P-WELL(13)과 N-WELL(11)의 중간 영역인 P-SUB(17)와 P-WELL(13) 영역 위에만 설치되어 있다. 이때, 더미 패턴의 형성 영역은 N-WELL(11)에 25V의 동작 전압이 걸려 디플리션에 의해 N-WELL이 확장된 디플리티드 N-WELL(21) 영역에서 벗어난 영역이다.
그리고, 더미 게이트(15) 하부의 게이트 절연막(39)은 다른 영역에 있는 실제 동작용 게이트 하부의 게이트 절연막의 두께보다 두껍게 형성되어 게이트 절연막(39)에서 절연 파괴가 일어나는 것을 방지하고 있다. 이러한 게이트 절연막은 게이트 절연막을 전체적으로 두껍게 형성한 상태에서, 얇은 게이트 절연막으로 형성되어야 할 부분은 시간 조절을 통해 일부 식각하여 얇게 형성하거나, 완전히 식각으로 제거한 다음, 다시 얇은 두께로 형성하는 방법으로 이루어질 수 있다.
본 발명에 따르면, 더미 패턴이 다른 전압으로 동작되는 불순물 WELL을 가로질러 형성되지 않고, 가로질러 형성될 경우에도 절연 파괴를 방지하기 위해 두꺼운 게이트 절연막을 사용함으로써 WELL과 WELL 사이의 단락(Short)를 방지할 수 있고, 이로 인하여 반도체장치가 기능 이상을 일으키는 것을 방지할 수 있다.

Claims (4)

  1. 반도체 기판에 서로 다른 전압이 인가되는 두 종류 이상의 불순물 WELL을 형성하는 단계와 더미 패턴을 형성하는 단계를 구비하는 플래시 메모리 장치의 제조에 있어서,
    다른 전압이 인가되는 상기 WELL 사이에서 전기적인 통로를 이루지 않도록 상기 더미 패턴을 형성하는 것을 특징으로 하는 플래시 메모리 장치의 더미 패턴 형성방법.
  2. 제 1 항에 있어서,
    상기 더미 패턴이 상기 통로를 이루지 않기 위해 상기 더미 패턴을 다른 전압이 인가되는 상기 WELL 들의 상부 영역을 동시에 가로지르지 않도록 형성하는 것을 특징으로 하는 플래시 메모리 장치의 더미 패턴 형성방법.
  3. 제 1 항에 있어서,
    상기 더미 패턴이 상기 통로를 이루지 않기 위해 상기 더미 패턴 영역에서 상기 더미 패턴을 형성하는 더미 게이트와 더미 액티브 사이의 게이트 절연막을 최고 동작 전압에서도 절연 파괴가 일어나지 않도록 두껍게 형성하는 것을 특징으로 하는 플래시 메모리 장치의 더미 패턴 형성방법.
  4. 제 3 항에 있어서,
    상기 더미 패턴에서의 상기 게이트 절연막을 두껍게 형성하는 방법은, 일단 웨이퍼 전체에 게이트 절연막을 두껍게 형성한 다음, 얇은 게이트 절연막에 해당되는 부분의 게이트 절연막을 식각으로 제거하고, 상기 부분에 얇게 게이트 절연막을 재형성하는 것임을 특징으로 하는 플래시 메모리 장치의 더미 패턴 형성방법.
KR1019990046656A 1999-10-26 1999-10-26 플래시 메모리 장치에서의 더미 패턴 형성방법 KR20010038611A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990046656A KR20010038611A (ko) 1999-10-26 1999-10-26 플래시 메모리 장치에서의 더미 패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990046656A KR20010038611A (ko) 1999-10-26 1999-10-26 플래시 메모리 장치에서의 더미 패턴 형성방법

Publications (1)

Publication Number Publication Date
KR20010038611A true KR20010038611A (ko) 2001-05-15

Family

ID=19616996

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990046656A KR20010038611A (ko) 1999-10-26 1999-10-26 플래시 메모리 장치에서의 더미 패턴 형성방법

Country Status (1)

Country Link
KR (1) KR20010038611A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8053845B2 (en) 2007-11-08 2011-11-08 Samsung Electronics Co., Ltd. Semiconductor device including dummy gate part and method of fabricating the same
CN108063157A (zh) * 2016-11-09 2018-05-22 三星电子株式会社 半导体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8053845B2 (en) 2007-11-08 2011-11-08 Samsung Electronics Co., Ltd. Semiconductor device including dummy gate part and method of fabricating the same
US9035396B2 (en) 2007-11-08 2015-05-19 Samsung Electronics Co., Ltd. Semiconductor device including dummy gate part and method of fabricating the same
CN108063157A (zh) * 2016-11-09 2018-05-22 三星电子株式会社 半导体装置
CN108063157B (zh) * 2016-11-09 2023-06-06 三星电子株式会社 半导体装置

Similar Documents

Publication Publication Date Title
JP2006319297A (ja) フラッシュメモリ素子およびその製造方法
KR0161731B1 (ko) 반도체소자의 미세콘택 형성방법
JP2007180478A (ja) フラッシュメモリ素子のレジスタ形成方法
KR20100069456A (ko) 반도체 소자 및 그 제조 방법
KR20010062221A (ko) 반도체 집적 회로 장치의 소자 분리 방법, 반도체 집적회로 장치 및 그 제조 방법
US6380031B1 (en) Method to form an embedded flash memory circuit with reduced process steps
KR100299257B1 (ko) 반도체장치의자기정렬콘택형성방법
US6403487B1 (en) Method of forming separated spacer structures in mixed-mode integrated circuits
KR19990049409A (ko) 서로 다른 두께의 게이트 산화막 형성 방법
KR20010038611A (ko) 플래시 메모리 장치에서의 더미 패턴 형성방법
KR20060077009A (ko) 고전압 트랜지스터 및 저전압 트랜지스터를 갖는 반도체소자
US6258696B1 (en) System and method for fabricating semiconductor device and isolation structure thereof
KR20010067112A (ko) 반도체 장치 및 그 제조 방법
KR20020050468A (ko) 반도체 소자의 격리영역 형성방법
JP2007141962A (ja) 半導体記憶装置及びその製造方法
CN1937208A (zh) 元件隔离结构的制造方法
KR100671615B1 (ko) 낸드 플래쉬 메모리 소자의 제조 방법
KR100480554B1 (ko) 반도체장치의트렌치소자분리형성방법
KR100523919B1 (ko) 플래쉬 메모리 소자의 제조방법
KR100270956B1 (ko) 오픈 드레인 입출력단을 구비한 반도체 소자 및 그 제조방법
KR100763713B1 (ko) 플래쉬 메모리 소자의 제조 방법
KR100632663B1 (ko) 반도체 소자의 제조 방법
KR20010029935A (ko) 매립 플래쉬 메모리에 응용되는 nmos 다결정 실리콘의신규한 주입 방법
KR100475033B1 (ko) 불휘발성 메모리소자 제조방법
KR100342822B1 (ko) 플래쉬 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid