KR20010034023A

KR20010034023A - 임피던스 변조 시그널링 방법

Info

Publication number: KR20010034023A
Application number: KR1020007007622A
Authority: KR
Inventors: 존 우드
Original assignee: 에이지마, 헨리; 뉴 트랜스듀서스 리미티드
Priority date: 1998-01-10
Filing date: 1999-01-11
Publication date: 2001-04-25
Also published as: HK1028504A1; HUP0102910A3; EA200000757A1; JP4256067B2; EP1051819A1; BR9907288A; PL341593A1; GB2349056A; DE69921092T2; ATE279825T1; IL137205A0; NO20003498D0; NO20003498L; US7283594B1; EP1051819B1; TR200002021T2; AU1975499A; BG104674A; JP2002501329A; ID26895A

Abstract

전송수단 및 수신수단 사이의 시그널링 방법에 있어서, 전송수단의 신호는 수신수단에 의해 계획반사되고 그 결과로 나온 신호가 전송수단에 대해 의미있는 형태로 귀환전송되며, 다른 계획반사가 상기 전송수단에서 다른 의미를 갖는 상기 결과신호에 영향을 미치는 것을 특징으로하는 시그널링 방법에 관계한다.

양방향 시그널링은 확실한 계획반사의 신호를 송신하고 그 결과로 나온, 계획반사의 속성에 따라 송신된 신호에 관련된, 귀환신호에 의해 얻은 한방향의 제1 시그널링 및 계획반사의 속성을 변화시켜 얻은 다른 방향의 제2 시그널링을 포함하는 것이다.

Description

임피던스 변조 시그널링 방법{IMPEDANCE MODULATION SIGNALLING}

많은 양의 데이타를 장치 내부접속망으로 연결된 장치 혹은 기본적으로 데이타처리 속성을 가진 장치/설비, 예컨대 내장되거나 및/또는 관련장치에 내장된 컴퓨터 등에 신속하고 확실하게 전송하는 것이 점점 더 요망되고 있다. 전기 및 광통신라인, 즉 공축 및 트위스트 페어형 동케이블 및/또는 광섬유 케이블을 이용하는 통신의 편리를 위해 신호포맷 및 시그널링 프로토콜을 포함한 전송 및 수신 속도와 신뢰성에 관하여 많은 연구가 있어왔다. 전송라인은 종지부가 완전 임피던스 정합(match)을 제공하는 경우 외에는 신호반사에 효과적이며 임피던스는 전송라인의 길이와 종류의 영향을 받는다. 따라서, 신호전송 및 수신의 충실도에 심각한 영향을 미치는 문제로 나타났으며 이것을 제어하기 위해서는 큰 노력이 필요했다.

본 발명은 시그널링 방법에 관계하며 제한되지 않으나 전기 고속 디지탈통신에 관련하여 제안되었다.

도 1은 개회로에 대한 기본 전송라인 반사효과(도1A)와 단락회로 종지부에 대한 기본 전송라인 반사효과(도1B)를 도시하고,

도 2은 양극성 비트신호 포맷을 위한 이상적인 파형(도2A,B)와 또다른 비트길이 신호(도2C), 멀티비트형태의 다른 포맷들(도D-도I)를 도시하고,

도 3은 간단한 마스터-슬레이브 상호접속 네트워크의 아우트라인을 도시하고,

도 4는 마스터장비를 개략화한 블록도이고,

도 4A는 도 4에 관계된 회로도이고,

도 5는 비트신호 수신기 및 도4의 검사규정에 관한 회로도이고,

도 6은 비트신호 발생기 및 도4의 클록규정에 관한 블록규정에 관한 블록회로도이고,

도 6A는 도 6에 관계된 회로도이고,

도 7은 광대역 전송라인 변성기를 이용한 노드규정에 관한 개략적인 회로도이고,

도 7A는 도 7에 관계된 회로도이고,

도 8은 공축케이블 혹은 트위스트파형 케이블을 이용한 변성기의 윤곽을 도시한 것이고,

도 9는 P-채널 모스펫을 이용한 노드규정의 개락적인 회로도이고,

도 10은 양극성 트랜지스터를 이용한 반사신호 발생기의 개략적인 회로도이고,

도 11은 갈륨비소화물 광전성분을 이용한 반사신호 발생기의 개락적인 회로도이고,

도 12는 복합 상호접속 네트워크의 아우트라인을 개략적으로 도시하고,

도 13은 양방향 통신을 허용하는 노드규정의 개락도이고,

도 14는 경로규정에 대한 개략적인 회로도이고,

도 15는 소스 원격 시그널링에 관련한 14A, B, C, D 에서의 전송라인 및 기본 파형의 아우트라인을 도시하고,

도 16는 마이크로 스트립 전송라인의 아우트라인을 도시한다.

본 발명의 한가지 측면에 따르면, 시그널링은 전송된 신호의 반사신호의 계획생성 및 사용에 관계한다.

이것은 과거와 크게 달라진 변화를 보여준다. 신호반사는 자동으로 실행되며 계획반사는 양방향 중복시그널링에 대한 고유성을 포함한 시그널링에 이용된다. 또한 신뢰성과 간편성에 큰 잠재적 충격을 미치게 되는 제어/점검 목적으로 사용하기에 크게 유리하다.

양방향 시그널링은 확실한 계획반사 신호 및 계획반사 속성에 따라 송신된 신호에 관계된 귀환신호를 송신하는 것에 의한 1방향 제1 시그널링 및 계획반사 속성을 변화시키는 것에 의한 반대방향의 제2 시그널링을 포함한다.

제1 시그널링의 소스는 송신 신호에 대응하여 수신된 신호를 평가하고 계획반사의 속성을 측정하여 시그널링량을 결정하는 것이다. 제2 시그널링의 소스는 제1 시그널링에 송신한 신호를 검출하여 제2 시그널링에 따른 계획반사의 속성을 변화시켜야한다.

바이너리 데이타 통신의 기본요건은 2개의 바이너리값('0' 및 '1')에 대한 반사신호를 식별하는 것이다. 제1 시그널링의 소스에 있어서, 이 바이너리값 신호는 상술한 바와 같이 평가하기 적합한 다른 전압이탈을 가질 것이다. 제2 시그널링의 소스는 한 바이너리값에 대해 다른쪽의, 심지어 계획상으로는 거의 없는, 바이너리값보다 높은 계획반사치를 가질 수 있다. 그러나, 현실적으로 예컨대, 소거하거나 혹은 최저 수용수준으로 감소시키기 위해 큰 사전노력이 수행된 정도의 타당한 효과적인 수용수준의 고유반사치를 갖는다. 실제로, 시그널링 목적을 위한 훨씬 높은 수준을 보장한다. 더우기, 실제 반사신호는 특히 제어/검사 등의 용도의 일부로 사용되는 신호가 발생 및 수신된 후 즉시 다룰 수 있다.

이는, 통상적으로 반-위상 관계라고 하는 2개의 바이너리값을 구별하는 위상차 관계로서, 각 바이너리값에서 연속대향되는 전압이탈을 갖는 제1 시그널링을 위한 신호포맷에 대해 우선권을 갖는다. 각 바이너리값에서 연속대향되는 전압이탈이 다른 극성을 가질 경우 또한 여기서 개시된 의미와 같은 "양극성"인 경우, DC 시그널링 요소는 적어도 명목상으로 0 까지, 실제로는 상기와 동일한 이탈형태인 경우 최소한으로 감소된다.

어떤 특정의 시그널링 수행에서는 제1 시그널링의 3개의 비트신호 위상, 특히 이탈정도에 대해 적용될 다른 신호수준 및 이들 사이의 또다른 수준을 수반한다.; 반대극이 유사하며 양극성 비트펄스의 경우는 0이다. 유리하게, 일반적인 중간수준의 비트신호 위상은 공지된 3상로직게이트에서의 일반적인 고임피던스 "오프"상태가 아니라 저임피던스 전압 상태이다.

본 발명의 두번째 측면은 제어/검사 기능을 실행하기에 충분한 간격 같은 실제 정보신호량 특히 신호의 질과 무관한 예정간격을 포함한 시그널링 포맷에 관계한다. 명목상 일정한 전압을 상기 이탈의 평균간격, 바람직하게는 0 으로 공급하며 또한 양극성 비트신호의 경우 저임피던스 속성을 갖는다.

상기 제1 시그널링의 비트신호에 있어서, 상기의 간격은 각 바이너리값에 대하여 개별신호 포맷의 일부가 될 수 있다. 즉, 한 극성이 현저히 이탈되고 그 뒤로 반대극이 이탈되며 계속해서 더 이상의 이탈이 발생하지 않는다; 또는 적어도 일반적으로 양방향 신호가 간섭하지 않는 경우, 비트신호의 발생 후 다수의 연속 양극성 이탈이 있고 그뒤로 이탈이 생기지 않는다.

적어도 상기 제2 시그널링에 있어서, 종지수단이 극대임피던스 비정합 즉, 개회로 및 단락상태를 제공함에 의해 생긴 계획반사의 경우 바이너리값 신호에 대해 특히 바람직한 장점을 활용할 수 있다.; 또한 하나는 비트값신호로, 다른 하나는 다른 비트값신호로 자동적용된다. 비트값에 대해 비위상 관계인 연속 양극성 신호에 적용되는 개회로 종지부 및 정상적으로 개회로 종지부에 의해 2배로 상승되고 단락종지부에 의해 거의 소거될 정도로 감소하는 각 비트신호의 전압값에 대해 다음과 같이 구체적으로 설명한다. 이들 관계는 제1 시그널링의 소스가 수신된 신호를 해석하여 제2 시그널링의 바이너리값을, 개회로 및 단락 반사에 있어서, 바이너리값 '1' 은 개회로에, 바이너리값 '0'은 단락으로 적용되도록 할 수 있다.

반사후 수신된 신호는 사실상 1차 전송된 신호의 정확한 원격수신을 표시하고 또한 쉽게 검출되는 제2 시그널링 바이너리값을 갖는다. 송신된 신호로부터의 정확한 차이는 전압의 2배까지 증가 및 동일한 형태이거나 감소하여 전압소멸을 가져온다.

더우기, 양방향의 시그널링 보상도와 질은 반사후 신호의 라운드-트립 고유의 속성으로 나타나며 따라서 제1 시그널링의 소스에서만 검사하기에 적합하다. 시그널링의 질은 접속부의 정상 전송특징의 한계 내에서만 감지되는 특별한 통과율에 대해 조사할 수 있다. 이것은 반사신호에 대한 정합 예측에 대하여 또는 형태 측면에서 제1 시그널링 포맷에 대하여 쉽게 실행되며 따라서 플러스 노이즈 같이, 반사에 의한 차이의 추출이 수반된다. 파형은 전체이탈에 대해 완벽히 조사할 수 있다. 규정 검사는, 그러나, 반사신호의 비트값을 확인해주는 소정의 한계값으로 존재검출에 대한 확실성을 얻고 실제타이밍을 검사할 필요없이 전송신호에 관한 시퀀싱 검사만 할 수 있어 훨씬 간단해진다.

특히 바람직하게는, 상술한 연속의 반대진행신호 포맷은 연속의 신호량의 반대진행 속성에 대한 2중검사로 점검할 수 있으며 즉 복합수단으로 추출한다. 노이즈신호는, 사전 지연규정으로 간단히 검사할 수 있는 것과 달리, 관련된 신호포맷에 대해 혼란을 일으키기 충분한 정도의 간격에서 이것을 실행하기가 극히 어렵다. 간단하고 적절한 프로토콜은 직접적이거나 혹은 다른 기준레벨로부터 변환되는 극성처럼, 부분확인으로 예측된 거짓신호수준 보다 큰 사전설정된 이탈한계치를 초과함으로써 각 이탈방향을 검출하는 것도 수반한다. 또한 또다른 부분확인과 유사하게 예정된 시간간격 내에서 반대이탈이 발생한다.

정밀기술은 반대이탈의 대칭유사성을 정량적으로 검사하는 것 즉, 각 이탈의 총합을 이용하여 이것이 그리 크지 않은 것을 검사해서 차이값을 유도하며, 이 이탈은 임계아웃풋 가진 미분증폭기에 대한 2개의 적분인풋 단계를 통해 편리하게 실행할 수 있다. 다른 유용한 정밀기술은 제1 혹은 최종 검출된 이탈의 선행 및/또는 후행의 비트신호가 없는 최소시간동안 검사하는 것을 포함하며 이 시간은 최소한 상기 제어/검사간격을 초과한다. 로그응답은 가능한 광범위한 감퇴신호 강도에 대해, 예컨대 다이오드 클램핑 처리로 지원할 수 있다.

또한, 임계값을 조정하여 가능한 광범위한 라운드트립 신호경로에 대처하는 것을 수행하며; 및/또는 응답시간 제어/검사도 수반한다. 이는 디지탈-아날로그 변환수단의 아웃풋을 이용하여 실행할 수 있으며 이는 지역 프로그램형 컴퓨터제어장치의 소프트웨어 제어에 관계할 수 있다.

적어도 이러한 환경에서, 복잡하고 고비용의 타이밍규정을 면제할 수 있는 분야도 있다. 타이밍규정은 원칙적으로 제2 시그널링 변조는 없으나 이에 상응하여 수신된 반사신호를 가진 특정한 종지부를 가진 제1 전송비트신호(혹은 제1그룹)을 평가하는 것에 제한된다. 타이밍은 전송장치에 의해 변화되는 일부 타이밍은 비트 대 비트인 경우까지도 정보비트 흐름 내의 속도변화, 혹은 특히 바람직하게, 실패할 때까지 가속화하는 적절한 초기 비트 시퀀스를 이용하여 사전설정 전송경로가 확실하게 적용되는 전송속도를 증가시킨후 후속의 정보전송 속도를 감소시킨다.

이러한 검사 및 타이밍 특징은 일반화하거나 특별한한 조건에 따른 본 발명의 세번째 및 네번째 측면에 관계한다.

상기한 발명의 구성에 의해, 신호반사, 수정까지 확대되거나 되지않는 오류검출, 고속 클록 타이밍신호의 분배 등을 다루는 측면에서 또한 장기간 전송라인 케이블 실행을 통한 감쇠의 보상에 관하여 규정하는 측면에서 적어도 다수의 공지장치를 설정하는 복잡한 절차의 일부를 생략한 자체 가상 내부조정도가 큰 장치를 제공하게된다.

계속해서, 단순화로 목적을 달성함으로써 다른 통신시스템의 문제 즉, 목표장치만 작동시켜 전송신호를 수신하도록 하는 어드레싱 규정을 고려하게 된다. 이는 일반적으로 각 관련장비의 어드레스 코드와 또한 관련장비에 요구되는 후속의 어드레스 저장, 인식 및 전송 규정에 의해 달성되며 소위 각 장비가 공동 전송라인의 한면에 결합된 "링" 혹은 "데이지체인" 시스템이라고 하는 것이다. 실제로, 이러한 링/데이지체인 시스템은, 별도의 장비를 더 추가하게 되어 응용성이 훨씬 적고 더 비싼 소위 "스타"시스템 보다 유리한 것이다.

본 발명의 다섯번째 측면에서, 경로규정은 전송 및 수신 장비간 적절한 접속을 달성하는데 도움이 될 비어드레스형 신호를 공유성이 큰 통신경로에 관한 통신규정에 전송하는 것에 따르며, 적절한 경로수단은 각 노드의 상태-설정수단에 따라공유전송경로의 각 개별노드에 의한 각 경로비트신호에 대한 전송된 경로비트신호 및 응답 시리즈/시퀀스의 값에 의존한다.

노드는 각각이 관련장비 (실제로는 링 혹은 데이지체인 시스템에만 적용된다)에 대한 혹은 다른 장치에 대한 지류 통신경로나 스퍼에 대한 입력제어부를 구성한다. 경로비트신호는 수용 혹은 수용불가 및 직접 관련장비를 작동시키거나 혹은 다른 통신경로/스퍼에 브랜치 혹은 브랜치불가를 나타내는 지침이 된다.

적절한 경로신호는 값의 시퀀스에 따라 지시하는 노드에서 흡수 혹은 소거되는 각 피트를 가진 목표노드까지 만나게되는 각 노드에 대한 일련의 단일비트신호를 포함한다. 복잡한 브랜치 및 서브브랜치 리트랙을 이 방식으로 협상할 수 있다. 장비로부터 확인신호의 반송을 수반하는 확인 프로토콜은 어드레싱 전에 같은수치를 갖는다 -소위 마스터-슬레이브 시스템 내의 인식관련 처리는 마스터장비 에서만 필요하다.

본 발명의 여섯번째 측면은 양극성 시그널링의 비-DC 속성에 관계된 통신목적으로 생성된 연속실행경로가 DC나 저주파수 AC전원을 어디서나 사용가능하게 하고 또한 해당 네트워크 어느 곳에나 통과시킬 수 있게 해준다.

본 발명의 구체적인 실시형태를 다음의 첨부도면을 참조하여 상세히 설명한다.

도면에서, 도1A 및 1B의 이상적인 파형은 위상(12) 및 비위상(13) 반사신호를 생성하는 개회로 혹은 단락회로 종지부에 의해 영향을 받을 때 0에 대하여 대칭 인 사인형 양극성 신호(11)를 나타내며, 각각 2배(도1A의 15) 혹은 소멸(도 1B)되거나, 특히 전송된 경우 2볼트 피크-피크이고 반사신호는 5-볼트 피크-피크 혹은 0볼트인 전압을 갖는 전송라인 반사영향 신호로 나타난다.

도 2A 및 B는 본 발명의 실행에 대한 바람직한 신호포맷을 도시한다. 이 신호포맷은 한방향에서, 시그널링의 바이너리값 각각에 대해 X, Y에서 연속의 대칭형이탈값을 포함하며 특히, 양극성이나 0에 대칭인 사인파형에 있어서, 바이너리 '1' 및 '0' 각각에 대해 제1 양의 값(도 2A) 및 제2 음의 값(도 2B)이다. 도 2A 및 B는 또한 Z 에서 각 양극성분 X,Y 뒤에 중간수준 전압성분을 나타내며 - 특히 0에서 중간전압을 나타내고 사용시 생성된 저임피던스 속성을 갖는다.

다른 방향의 시그널링은 개회로 및 단락회로 종지부에 가해진 것에 따르며 특히 도면에 관하여 개시한 바와 같이 각각 바이너리 '1' 및 0' 이다.

사인파형의 고유순도 및 유연도가 바람직하나 다른 신호포맷으로 사다리꼴, 3각형, 4각형 혹은 다양한 곡선 및/또는 피크 및/또는 둥근 모서리 등이 있는 대칭식 파형이어도 좋다. 중간전압성분(Z)은 예컨대, 다른 의미가 있을 경우 X, Y 대칭 - 이탈성분의 합산값과 쉽게 구별할 수 있다. 또한 저임피던스에서는 편차를 소거하여 0 로 활용하기도 한다.

본 출원은 먼저 마스터-슬레이브 형의 데이지체인 상호접속 시스템에 대해 설명한다. 도 3을 참조하면 상기 시스템은 마스터장비(31)와 노드(32)로 구성되거나 혹은, 특히 마스터와 노드 및 외부 접지차폐물의 안팍으로 이어진 신호 전달용 중앙컨덕터(34)가 달린 공축케이블과 같이, 전송라인부(33)에 의해 슬레이브 장비와 결합되어 마스터(31)와 수동 흡수종지부(35) 사이에서 상호접속된 데이지체인 형태인 것을 알 수 있다.

도 4에 있어서, 마스터 장비(11)는 예정 바이트속도의 3배로 조작되는 프로그램형 클록소스(41), 시리얼 데이타 아웃풋(42) 및 인풋(43)과 이것을 제공하는 마이크로프로세서(44), 전송라인(공축케이블이 필요없는)의 특징적인 임피던스와 정합하는 아웃풋 종지 레지스터(45), 3-레벨 아웃풋 데이타 펄스 발생기(46), 펄스의 질을 검사하는 규정을 가진 인풋 수신기(47), 또한 가상 복합네트워크(48)로 구성된다. 도시된 블록에 적합한 전자회로는 종래의 통합회로기술을 이용하여 수행할 수 있다,

가상 복합네트워크는 초기전화 기술 상의 변성기 복합커플러와 유사한 목적 즉, 4-와이어 내지 2-와이어 전환을 지원하여 특히 마스터에 의해 전송된 제1 시그널링을 노드에서의 계획반사 동작에 따라 마스터(11)로 귀환하는 반사신호에 의해 발생한 제2 시그널링과 분리시키는 목적을 수행한다. 또한, 관련된 미분증폭기(481)는 인풋(483), (484) 사이의 전압차에 상응하는 아웃풋(482)을 갖는다. 레지스터(485) 및 (486)은 전송라인 임피던스와 정합하는 레지스터(44)와 동일한 값을 갖고, 따라서 미분 증폭기 인풋(483),(484)에서 2:1 분할기 역할을 한다. 반사신호가 없는 경우, 미분 증폭기(481)는 동등한 전압 및 위상 인풋을 가지며 따라서 0 아웃풋을 보낸다. 그러나, 반사신호성분이 전송라인에서 마스터에 귀환되는 어떤 것도 레지스터(485),(486) 사이의 라인(483)의 전압과 비교하여 라인(484)의 전압을 증가 혹은 감소시키며, 또한 미분 증폭기(481)의 아웃풋(482) 은 차이값을 나타낸다. 기본적으로, 노이즈 등에 관계된 것이 아니면, 전송 ㅏㅇ웃풋신호는 효과적으로 소거할 수 있다.

복합기(48)을 수반하여 수행하는 또다른 기능은 도4A 에서 보는 바와 같으며 IC 제조에 적합하다.

전송라인에 동시적으로 비트신호를 발신 및 수신함에 있어서, 명목상으로는 발/수신 비트신호간 진폭 및 위상차이는 발견되지 않으며 상호간섭도 사실상 없다.

회로는 2개의 대형 트랜지스터 M1(N형) 및 M2(P형)을 갖는다. M2 는 M1에 대해 폭을 눈금분할하여 P형 디바이스의 저 트랜스컨덕턴스를 보상한다. M1 및 M2 는 동일한 트랜스컨덕턴스를 갖는다. 합산된 트랜스컨덕턴스는 약 1/Zo 에 해당하며, 즉 전송라인 특성 임피던스의 역수이다. 커패시터 C2 및 C3/C4쌍은, 인풋-아웃풋 100% 피드백 변환 트랜스컨덕터가 총 1/gM의 레지스터와 동일하므로, 회로를 Zo 오옴의 리얼 레지스터로서 Y5로 표시하여 적절한 전송라인 종지부를 제공한다.

이 회로는,

- 원칙으로는, 에너지를 재사용할 수 있으나, 파동 수신 종결 및 마스터 단자로부터의 반사 차단하고

- 모든 시그널링 파동의 공급원으로서 발신되는 마스터파 시퀀스를 노드 방향으로 방출하고

- 방출된 신호와 무관하게 반사된 수신신호를 추출하는 것을 지원한다.

구체적으로, Y7은 마스터로 귀환할 때, 노드로부터 나온 반사 비트신호 에너지의 '유령신호' 공급원을 표시한다. Y6은 귀환신호를 복귀할 때 특히 통합수신기 회로에 공급되는 경우이다. Y3 내지 Y5 로 표시된 이득은 -1 이므로 Y6는 발신신호와 함께 이동하지 않도록 저해된다. Y5는 인풋-아웃풋 포트(공축케이블 또는 마이크로스트립 등 전송라인의 중앙컨덕터 등에서의 전압에 관계됨); Zo는 전송라인의 소스 임피던스를 표시한다 (즉, 리얼 레지스터가 아님); C1 및 C4 는 (Y9과 반대방향)은 전송라인 속으로의 신호공급을 최소화하는데 필요할 경우 사용된다; R2,R3은 자극의 초기조건에 조력하며 실제로는 이용되지 않는다; M3은 마스터가 시간간격(비트간 혹은 버스트간 시간차이)을 아웃풋하고 회로의 자체-바이어스 조작점을 저장하는 한편 특성 이피던스에서 종결하고, 커플링 커패시터를 DC 전원에 의해 케이블 상에 소량의 DC전압을 제공하도록 채택한다.

Y4는 C2가 Y4 에서의 회전이 적은 충전/방전된 대형 C2수단을 갖추었을 때 회전하는 내부노드이다; 또한 C2는 소형일 수 있으나 Y4는 포화상태까지 회전하지 않아야 한다; Y7, R1은 100오옴 공급원을 표시한다. V4/C1는 V3, C5의 전류를 수신한다. C3, C4 및 C5, C1 은 비례하여 감소하기도 한다.

또한, 용량 디바이더 동작 (즉, 게이트 커패시턴스)은 인버터 주변의 피드백을 감소시켜 트랜스컨덕턴스를 낮추고 유효저항치를 증가시키도록 작용하며 이 값은 과잉-트랜스컨덕턴스의 설계러 보상가능하다. 아웃풋 포트와 게이트간 감쇠를 변화시켜 소프트웨어적인 제어하에서 상이한 전송라인 인덕턴스와 정합하게 할 수 있다. 인풋-아웃풋(I/O)노드에 직접 공급할 반대신호를 사용하면 I/O노드 속으로의 용량신호 전류로 인한 오류를 보상하며 (이 경로를 피함), 단 큰 I/O 커패시턴스가 요구된다. 반대신호는 링의 인버터로부터 발생된다.

사용되는 비트신호는 짧은 대칭형 펄스이며 0 전압간격이 뒤따른다 (도 2A, B의 X, Y 및 Z을 참조). 이들은 DC 성분을 갖지 않으며 전체가 AC 커플링 할 수 있다. 간격Z 은 펄스성분(X,Y)을 해석할 시간을 제공한다. 도 2D는 이들 비트신호를 이용한 비트시퀀스(X,Y,Z)를 도시하며 도 2F는 사각형파 포맷을 이용하는 점 외에는 동일하다. 도 2G,H 는 비트신호 그룹/버스트를 위한 시간간격은 없고 사인형 및 사각형 파에 대해서 각 사이드에 대한 시간간격만 갖는 응용예를 도시한다. 도 2C의 갭신호는 비트신호와 동일한 길이지만 전체가 0볼트이고, 스트로베(strobe)와 리셋을 수반한 각종 제어목적을 위한 것이다. 도 2I는 라우터에 대해 추후 도시한 것을 참조하여, 말단경로 표시계 역할을 하고, 및/또는 원하는 기타의 목적을 위해 리셋처리 혹은 계획적인 파단도록 대형 이탈펄스를 가진 사인파형의 비트-비트 간격 신호를 도시한다.

도 5는, 정지 클록(51) 같이, 바람직한 3-레벨 시그널링을 위한 3-레벨 아웃풋 펄스 발생 위상-로크 루프(52), 선택성 디바이더(53), 위상 로크 루프(52)에 대한 특수분할-3 디바이더(54A) 및 비트신호 포맷시간 설정기(55)에 대한 디바이더(54B), 인풋 바이너리 데이타값으로 비트이탈(X,Y)을 좌표화하고 또한 시간설정기(55)에서 나온 아웃풋에 의해 제어되는 스위치(58)를 비트값을 나타내는 양극성 이탈(X,Y) 뒤의 간격(Z)동안 오프해서 아웃풋 트랜지스터(58)의 바이어스기판에 가해지는 양전압 및 음전압이 (57)에서 생성되는 것을 제어하는 동심게이트(56), 등을 도시한다.

선택성 디바이더(13) 변화로 비트신호속도를 변경할 수 있으며 즉, 특별한 설비의 노드 및 전송라인, 혹은 특정한 접속부에 대해서도 적용되는 실제의 최대값을 정한다. 도 2E에서와 같이, 이러한 변화는 비트-비트 단위에서도 발생하나 통상으로는 1회 혹은 주기형 시스템 구성이나 재구성 단위로 실행된다. 비트속도 설정을 위해서, 마이크로프로세서(44)는 반사신호가 1차로 질적 테스트를 통과하지 못할 때까지 예정된 증가비트속도에서 전송하도록 프로그램하며 그뒤에는 이 속도를 사전설정치로 저장하여 전송한다. 기본적으로, 이것은 마이크로프로세서(44)에 의해 설정 및 저장되어 각 통신에 제공될 수 있다.

3-레벨 시그널링은 NRZ(0-비귀환) 바이너리 코드를 이용하는 것보다 속도가 느린 속성을 가지나 코드해독 및 오류검사가 대칭적이고 용이하다는 장점을 갖는다. 전화에 사용하는 3-레벨 디지탈 시스템은 파장형태를 갖거나 시간 및 진폭에서 대칭이 되는 등의 엔코딩이 불가능하다. 또한 제3상태는 '0'과 '1' 레벨 사이의 저임피던스 전압속성 중간방식이며 버스 분리에 이용되는 고임피던스 '오프' 상태가 아니다. 기타 다른 디지탈회로는 종래의 2-레벨 바이너리 로직 원리에 따라 조작한다.

제3상태는 간격(Z)에 적용되며 또한, 자체적으로 다양한 조작 방식으로 제어하는데 이용될 수 있고 경로화에 의한 어드레싱을 포함한 데이타신호가 없는 도 2C의 갭에도 적용된다. 이 간격은 특정시간에 작동하는 마스터 또는 슬레이브에 의해 발생할 수 있다.

도 6은 전송라인으로부터 나온 것에 대해 3-레벨 신호의 수신 및 질의 검사규정을 도시한다. 이 시스템은 반사형태에 따라, 반사에 대해 혹은 슬레이브장비/노드에서 기원되는 데이타신호에 대해 의존성이 아주 우수한 각 전달 데이타 비트에서의 오류를 검출할 수 있다. 여기서의 신호는 반사신호를 포함해 모두가 적어도 명목값은 실제의 비트신호와 동일한 양극성/+시간간격 포맷을 갖고, 또한 도 4의 가상 복합기(48)와 연계된 미분증폭기(481)로부터 나온 아웃풋으로 조사될 수 있다.

수신된 비트신호를 현재의 바이너리값 '0' 또는 '1'으로 수령함이 있어서,다음의 파형 검사/시험을 실시한다.

1. 각 수신 비트신호 파형은 적어도 양극성 이탈 사이의 갭 만큼 앞서며 양 및 음의 임계값을 검출하는 미분 증폭기(61A),(B)(각 명목 피크의 1/4 정도로 설정되는 것이 바람직함), 미분 증폭기(61A),(B)의 양측 아웃풋이 간격(Z) 전체에 적용되고 또한 데이타 검사기(64)에서 계수되는 해당 임계값을 초과하지 않고, 이 안에 있는 수신신호에 상응하여 낮게 유지되는 경우 양의 아웃풋을 제공할 인버터(62)와 NOR-게이트(63)를 참조한다. 이것은 안정한 0 기준점을 방해하는 라인상의 일반 노이즈 및 프레임 요류를 검출하게 된다.

적어도 변환에 대한 검사에 있어서, 즉, 다음 시험에 관계하여 극성이 변환되고 이에 대응한 짧은 펄스 역시 데이타 검사기(64)에 의해 사용될 수 있기 때문에 NOR 게이트(63)의 동일한 상태는 물론 임계값 내에 파형이 있는 동안 부여될 것이다.

2. 각 파형은 - 최소시간내에 한 방향 혹은 다른 방향으로 - 비트 신호로 생각되는 양의 피크 및 음의 피크 방향으로 충분히 진행되어야 한다. 데이타 검사기(64)에 대한 양의 아웃풋 및 음의 아웃풋을 보낼 때 나타나는 임계값 검출 미분 증폭기(65A),(B)(이것은 (61A),(B)보다 더 크게 설정될 수 있다. 즉, 각 겉보기 피크의 절반 정도이다)를 참조한다. 이 검사에서 비트값 (반드시, 데이타검사기(64)에서 해석해야하는 신호화한 비트값일 필요는 없다.)을 직접 표시하고 또한 최소시간 측면에서 또한 단기 펄스를 NOR 게이트(63)으로부터 취하여 데이타 검사기(64)로 계수할 수 있다.

상기 검사 결과와 함께 조합하여, 비트신호가 없는 시간간격을 가리킬 경우, (61A),(B) 및 (65A),(B)의 임계값 사이의 레벨을 가진 약한 신호를 선택할 수 있다.

3. 각 파형은 변환 및 마스터 유닛에서 설정한 기간내에 대향된 임계값을 초과해야한다. 이는 상술한 바와 같이 실행하며, 즉, 중요한 신호를 최소화 하거나 소거하기 위해 아주 유사한 주파수와 2배 진폭을 갖지 않고서는 샘플링 기간 동안 노이즈가 1차로 극성을 갖고 그뒤 다른 것이 중간통로 근처에서 전이하는 것은 매우 어렵기 때문에 노이즈의 이상이 데이타로 해석되지 않도록 방지한다.

4. 상술한 제1 시험에서 나온 긴 펄스가 2가지 극성의 펄스성분 및 상기의 변환을 발견한 후 다시 검출된 때는, 고정비율 내의 평형값에 대한 양 및 음의 전류 전체에 대해 추가의 시험을 시행한다. 즉, 인풋에 로그 클램프(67)를 구비한 적분기(66) 및 임계값 제어 미분 증폭기(68A)(B)는 데이타 검사기(64)에 대한 인버터(69)와 NOR-게이트(70)에 연결된다.

이 검사에서 파형의 대칭성을 확인한다. 동일한 시간에 발생하는 평형화한 단일극성 노이즈 펄스는 상응하는 0 아닌 아웃풋을 적분기에 제공하게 되며, 한편 비트신호 포맷의 대칭형 양극성 성분의 반사는 광범위한 귀환 신호강도에 있어서 평형이 아닌 0의 값과 가깝게 형성된다.

시간간격(Z) 과거의 데이타를 수신하기 전 소정의 시간동안이며 이것은 데이타 검사기(64)로 계수할 수 있다. 노이즈를 상기 간격에서 검출한다.

상기 시험은 수신신호가 지나치게 약하거나 및/또는 공통방식 노이즈전압일 때 오류를 발생한다.

고정 임계레벨 대신, 조정 특히 소프트웨어에 의한 조정이 가능하도록 해주는 DAC 컨버터를 사용하는 것이 바람직하며, 광범위한 라운드-트립 신호 감쇠레벨에서 통신을 원활히 할 수 있다. 또한 저 데이타속도에서 조작할 때 즉 원거리 노드와 통신하고자 할 때 이들 성분(고정와류 혹은 추가된 커패시턴스와 함께 더 빠른 응답을 제공하는 더 큰 전류)에서 편류를 설정하면 달성할 수 있으므로, 수신 비교기 및 증폭기의 DAC 조정응답 시간을 제어하는 것도 가능하다.

스트로베와 리셋 신호는 도 2C의 갭신호의 길이 내에서 발생하며 스트로베는 시간Y, 리셋은 시간Z이고 또한 도 6의 지연펄스 발생기(71) 및 (72)역시 NOR 게이트(63)의 아웃풋의 고정지연을 도시한다. 비교기(61A),(B)는 모든 시간간격 성분(Z)과 갭신호(도 2C)가 임계값으로 설정된 0 볼트 범위에 있는지를 데이타 검사기(64)로 관측할 수 있다.

슬레이브 노드(32)는 마스터(31)로부터 나온 신호를 비트 단위로 1 비트 상에 또한 마스터(31)에 귀환되는 비트신호값에 따라 개회로 또는 단락회로 단위로 반사한다. 이 반사는 비트-비트 단위로 노드(32)에 의해 효과적으로 수신확인 된다.

또다른 수신회로는 도 6A에서 보는 바와 같으며 특히 집적회로의 실행을 돕는다.

이 회로는 도 6과 상이하며, 실제 바이너리값인 비트신호 파형 포맷의 적분치에 기초하고 또한 증폭기가 '충분히 빠르지 않은' 정도로 집중응답한다. 도 6A에서,

- AC 증폭기와 적분기의 주기형 자동-0-리셋는 드리프트, 트랜지스터 노이즈, 소형 트랜지스터의 일반적인 디지탈 CMOS 프로세스 내에서 예상되는 전원노이즈 등을 극복하며 디지탈 속도에 대해 최적화된다. 시그널링에서 내부비트 리셋은 드리프트/노이즈에 따른 구비조건을 크게 간소화할 수 있다.

- 리셋 트랜지스터가 작동할 때, 증폭기는 자체-바이어스전압을 취하고, 적분기가 방전되므로 갭에서만 또한 단기에 작동할 경우 아무것도 관련되지 않는다.

- 트랜지스터 채널 길이는 우수한 이득을 제공하기에 적합한 길이가 될 수 있다.

- 동일한 회로를 노드(마스터 데이타를 직접 수득하기 위해)와 마스터 단자(도 4A의 회로 뒤) 양쪽 모두에 사용할 수 있으며 여기서 얻은 데이타는 마스터에서 번역해야한다는 것을 염두에 둔다.

조작시, M11, M10은 트랜스컨덕턴스 단계(즉 전압→전류)로 작동한다. 인풋 전압 데이타흐름 파형Y6은 M11 및 M10의 게이트를 변조한다. 자체-바이어스점 보다 큰 양의 신호에서는 Nch 트랜지스터가 많이, Pch가 적게 전도한다. - 아웃풋 포인트Y3 은 전류를 싱크할 수 있다. 환언하여, 자체-바이어스점 보다 작은 음의 신호에서는 Pch가 Nch보다 더 많이 전도하므로 공급전류를 출력할 수 있다. 자체-바이어스점에서 M11 및 M10 전류는 동일하며 Y3에서 이용할 수 있는 순수전류는 없다. Y3은 적분기에 인풋으로 저임피던스 포인트를 공급하고 Y3의 전압은 거의 변화하지 않기 때문에 (+/-90mV), 고집중효과를 얻을 수 있고 또한 와류 피드백 커패시턴스는 실행되지 않는다. M11, M10과 대조적으로, Y7에서의 출력전압은 회전가능하다. 피드백 커패시터는 도면에 없으며 와류 드레인→게이트 커패시턴스가 저신호 스윙에서 집중효과를 제공하므로 이것을 실행할 필요도 엇다. Y7에서의 신호는 인풋의 적분치에 근사한다. 수신된 첫번째 '1' 비트 신호파에 있어서, Y7은 인풋파가 양일 경우 양으로 적분된다. 0 에 수렵하는 인풋파 인 경우, Y7은 정점에 있다. 비트신호파의 두번째(음의) 절반에서 Y7는 아래로 적분된다. 자체-바이어스 포인트로 귀환하는 비트신호의 시간이 끝날 때 신호파의 양의 절반이 차지하는 면적은 음의 절반이 차지하는 면적과 동일하다. 저속 인풋 데이타에 있어서 Y7 신호 회전속도가 크면 Y7에서의 아웃풋은 공급레일 중 어느쪽으로 회전할 수 있다. 이경우, 공급레일에 접속된 모스펫은 오옴식으로 소스에 접속된 드레인 단자와 오옴을 형성하기 위해 물린 드레인 단자와 함께 포화상태로부터 벗어난다. 이러한 현상이 발생하면 드레인→게이트 용량 비스백이 전체 게이트 산화물 커패시턴스까지 증가한다. 이 효과는 적분기에 대해 고회전, 고감지도 및 극대전하 항복충전량을 제공하기 때문에 매우 유용하고 또한 회로가 10:1배의 범위까지 적분될 수 있다. 전하 보존에 의해, 모스펫에 저장된 모든 전하를 제거한다. 인풋 파형의 극성을 제거하는 동안 저장된 모든 전하가 있을 때만 Y7을, 평형화된 인풋신호와 함께 필요한 중간점으로 귀환할 수 있다. Y7에서 파형의 디지탈 추출은 '0'을 검출하는 M2/M3, '1'을 검출하는 M4/M6 (아웃풋 펄스감지를 전환시킴)에 대해 수행된다. 임게값은 M7,M11와 대비되는 트랜지스터 M2 및 M4의 상대 채널폭으로 설정한다. M2는 인버터에 정상이하 임계값을 제공할 수 있는 정도로 좁고, M4는 인버터에 정상이상 임계값을 제공할 수 있을 정도로 넓다. 정상 로직게이트는 데이타와 클록에 2개의 신호를 (갭 시간에 일어나는 클록) 변환하여 시프트 레지스터를 구동시킬 수 있다. 동일한 클록에 의해 클록화되는 또다른 시프트 레지스터는 반사기(데이타 대 마스터)를 제어하고 수신 및 발신 데이타를 동기화 및 올바르게 순서화하는 노드→마스터 데이타를 시퀀스할 수 있다.

도 7는 인풋 사이드가 있는 공축케이블의 중심 컨덕터와 또한 도 6과 유사한 노드 제어로직에서 나온 스위치 제어부(74) 및 시프트 레지스터 규정(75)에 따른 데이타 입력/출력을 위한 중앙탭 스위치(72) 및 (73) 사이에 접속되고, 질적 검사가 필요없어 통상적으로 단순화되고, 또한 3-레벨 검출 및 타이밍규정(76)에서 나온 타이밍제어 아웃풋을 수신하는 광대역 펄스 변성기(71)를 이용하는 하나의 슬레이브 노드 장치를 도시한다. 반사 종결 제어부는 데이타 출력스위치(72)의 각 사이드에 있는 샘플 포인트(78),(79)에 접속된 데이타 변조스위치(77)에 따른다. 적절한 구조의 변성기(71)는 공축케이블 혹은 고투과성 토로이드 코어 주변에 권선처리된 트위스트쌍 케이블(도 8 참조)로 된 인버트 전송라인 변성기와 같은 종류이다. 인쇄회로기판 같은 마이크로스트립 전송라인 변성기를 조립하여 평판형 자기코어를 이용해서 회로에 자기장을 걸어 만든 또다른 구현형태도 있다 (도 9 참조).

도 7A는 또다른 형태의 전송라인 트랜스듀서를 도시한다;

- 대형 DC 혹은 AC 전력 전압에서 발생한 신호는 IC 신호처리와 호환가능한 0v 레벨까지 내려갈 수 있다. 양방향성은 0v 신호 (즉 마스터 파형)을 DC 전력레벨 상에서도 수득할 수 있는 것을 말한다. 전력을 로칼노드에서도 활용할 수 있다. 경로화/반사는 모두 IC Nch 트랜지스터를 이용해 0v 에서 실행한다. 전송라인 변성기는 UHF에 있는 간단한 중공 페라이트 비이드도 가능하다. 동일한 회로를 완전 양방향성으로 마스터에서 사용할 수 있으며 또한 편리한 위치에서 네트워크에 추출전력을 공급할 수 있다.

전송라인 변성기를 사용하면 전송라인 구조가 커패시턴스 및 누설 인덕턱스를 효과적으로 분산시킬 수 있기 때문에 저와류소자로 우수한 DC경로를 만들 수 있다. 변성기는 또한 임피던스를 전환시키고 단일/2중 말단 전환(벌룬 기능)을 수행하도록 배열되는 장점도 갖는다. 이것은 공축케이블(비평형화된) 및 트위스트쌍 케이블 시스템(평형화된) 사이의 시그널링 매체를 전환시키기에 유용하다.

통과 데이타(양방향)의 고유전환은 사실상 링 혹은 데이지체인 구성 같은 경우에서, 마스터(31)는 접속된 노드에 따른 아웃풋 데이타를 소프트웨어 제어에 의하여 모두 전환시킬 수 있으므로 문제를 일으키지 않는다. 유사하게, 반사신호는 짝수 혹은 홀수 노드를 번갈아 감지하고 또한 소프트웨어 제어를 통해 전환할 수 있다, 그러나 전동파의 형태를 감지하는 것과 비교할 때 반드시 필요불가결한 것은 아니다.

지금까지 설명한 시스템을 요약하면 다음과 같다;

- '1'파 및 '0'파는 도달한 마스터 데이타로부터 노드에 의해 직접적으로만 해석된다.

- 노드 반사기 종지부는 노드가 전송하고자 하는 제2 시그널링 데이타에 의해 제어된다. 즉, 마스터에서 현재 도달한 데이타 혹은 이전의 기준치는 없다.

- 마스터는 전송된 것을 기준하여 분류할 수 있다.

- 노드는 모든 파장 즉, 제1 시그널링 비트값에 따른 순서로 된 고 위상 및 저위상 양쪽을 모두 반사한다.

- 노드 반사기 종지부는 새 마스터 비트신호가 도달하기 전의 상태를 변경한다.

- 노드는 제2 시그널링 비트를 귀환 반사시킬 때 동시에 마스터 데이타로부터 1차로 1비트 신호를 수신한다.

- '단락' 종지부 조건은 사실상 0 오옴 혹은 노드가 이 조건에서 전송한 신호를 검출할 수 없고, 따라서 실제로 특성신호보다 5 X 이하인 것의 반사효과가 우수하며 작은 마스터신호를 검출 및 해석할 수 있다.

- 마스터 및 수신기에 귀환 검출된 '1' 및 '0'는 마스터가 전송한 것에 기준해야만 사용할 수 있으나, 순서대로 저장된 비트값으로부터 쉽게 분류된다.

모스펫트에 대해 다소 수학적인 관점에서 볼 때, 노드가 '1'을 마스터에 보낼 경우, 귀환반사가 이루어지면 이것과 수신된 마스터 비트신호파 +1 을 곱셉하여 신호한다. (개회로 반사, 즉 Nmos=오프). '0' 비트를 마스터에 보낼 경우 마스터 비트신호파 -1 을 곱셈한다. (단락 반사, 즉 반사기Nmos=온). 마스터는 이것을 - 노드가 전송한 바이너리값을 얻기 위해 - 곱셉자 즉 +1 혹은 -1 을 결정하여 제거한다. 비트-비트 단위로, 마스터가 전송한 본래의 바이너리값 x 복귀된 바이너리값으로 위와 같이 수행할 수 있다. 효과적으로는, 마스터가 배타적 논리합 게이트을 이용하여 혹은 마스터가 전송한 메모리값에 대한 소프트웨어 지시를 이용하여 쉽게 풀 수 있는 [전송된 마스터비트] x [모르는 값] = [수신된 초기비트]의 식을 푸는 것이다.

변성기는 두개의 RF 포트를 고 혹은 저 임피던스 RF경로와 연결하는 유일한 기능만 있는 것은 아니다. 전력 모스펫 혹은 NPN-양극성 트랜지스터 스위치 (혹은 다른 종류의 반도체 혹은 전자기 스위치 즉 릴레이)를 이 목적으로 이용할 수 있다.

DC나 AC 전기공급(즉, 전원이 벌써 켜져 있는)이 필요없는 경우, 전체 모놀리틱 통합시스템은(P-채널 모스펫(101),(102)는 도 10에서 참조)은 RF포트로 다른 쪽과 연결하거나 분리하기 위한 또한 "개회로" 반사 혹은 "통과" 접속을 유도하기 위한 스위치로 P-채널이나 N-채널 모스펫을 사용함으로써 제공할 수 있다. 전하 주입 취소를 위한 표준수단은 스위치 과정중 발생된 위조신호룰 재한하는 것이다

도 11은 아날로그 스위치 요소에 대체하여 양극 트랜지스터 (111), (112), (113)을 입사 파형의 동시 단축 회로 반사가 되면서 들어오는 파형 신호를 인식하도록 하는 단축 회로 반사용 일련의 레지스터와 함께 사용하는 것을 도시한다. RF 스위치(114)가 꺼지면, 방사 후속 트랜지스터(111)는 꺼지고 기저는 역으로 편향되고 방사 전류 싱크 트랜시즈터(112)는 기저의 0v에 의해 차단된다.

트랜지스터(112)용 방사 회로 플러스 수집기는 접지에 대한 적은 공전 정전 용량과 평행한 고저항을 나타낸다. 레지스터 (115)는 +2v의 편향 수준과 후속하는 +2.6v에 관련된 집적 장치와 관련되는 구체적 실시예에 대한 적어도 10Kohms인 반대 기저 편향을 제공한다. 레지스터 (115)는 높고 트랜지스터(111)의 방사기가 반대로 편향되었기 때문에 RF 스위치가 꺼지면, 콘덴서 (116)을 통해 연결되는 AC 신호로 매우 적은 감소나 반사가 나타난다. 차단된 조건에서, TR1 방사기가 앞으로 편향되기 전에 스위치는 5볼트 피크-피크 신호를 다룰 수 있다.

RF 스위치를 켜기 위해서, 스위치 조정 라인은 +2.6v로 이동하고 이로 인해서 트랜지스터(111) 후에 전류 싱크 페어 (112), (113)을 빨리 켠다. 궁극적 방사기 전압이 2볼트(2.6v -vbe @ 0.6v = 2v)이므로 정확한 시각에 트랜지스터(111)의 방사기에서 전압과 근원 임피던스로 위조 산물에는 거의 변화가 없음을 확실히 하는 것이 가능하다. 전원이 켜진 상태에서, 양극 트랜지스터의 방사기 전류는 5mA Ic에서 25/Ic(in mA) 또는 5 ohms의 효과적인 산물 저항을 형성한다. 이는 근원 임피던스로서 전송 라인에서 전파의 강한 단축 회로를 생성하기에는 근원 임피던스에 비해 상대적으로 낮다. 위조 신호 주입을 제한하기 위해서 양극 비트 값 신호 성분 외부에서만 스위치는 켜지거나 꺼진다. 레지스터(117)는 트랜지스터(112)의 수집기에 첨가되어서 전파가 단축회로 반사되고 RF 전압과 방사체가 기점에 있을 때에도 방사체 전류의 모듈화로서 나타나는 마스터신호의 아날로그는 노드가 마스터 데이타를 수신할 수 있도록 유용하다.

본 실리콘 기술은 효과적으로 도 11의 npn-양극 트랜지스터 설비를 500 MHz까지 작동을 제한한다. 도 12에서 (121)과 (122)를 참조하여 선택적으로 구동되는 PIN 다이오드인 스위치를 제작하기 위해서 같은 기질에서 단일 집적 장치로서 통합된 갈륨 비화물 레이저 설비(113)과 함께 갈륨 비화물 집적 마이크로웨이브 통합 회로 기법를 사용하여 1GHz까지 높은 빈도로 작동하는 것이 가능하다. 전형적인 온/오프 스위치 시각은 0.1 ns만큼 낮다.

높은 데이타 비율(즉, 마이크로웨이브)에서 발송을 촉진시키기 위한 마이크로웨이브 순환 배열의 빈 금속 도파관으로 PIN 다이오드를 사용할 수 있다.

노드 설비와 회로에 관해서, 미리 제시된 회로 디자인을 사용하여 변환기 중간 지점에서 단축 회로 반사가 가능하다. 하지만, 온/오프 시간이 그러한 스위치에 중요하지 않기 때문에, 전원에 바람직하게 단순하게 포화된 NPN 트랜지스터 스위치를 사용하여서 편리하게 DC 전류를 전송할 수 있다. 통신동안에 노드에 수신된 모든 데이타 펄스가 소음 픽업에 시험되는 마스터에 (한 쪽 또는 다른 방향으로)반사되기 때문에 노드에 대한 3단계 발견은 단순화될 수 있다. "라운드 트립" 펄스 질이 만족스럽다면, 일방 펄스 질이 수용가능함을 가정하는 것이 합리적이다. 이러한 근거로, 가장 단순한 노드는 추가적인 과오 발견이나 수정 논리가 필요하지 않다.

포화된 JFET 또는 모스페트 혹은 양극 트랜지스터가 전송 라인으로부터 작동 전류를 추출하고 높은 AC 임피던스 전송 라인을 제공하는 데 사용될 수 있고 신호 회로의 작은 결합 콘덴서에 의해 분리된 표준 신호 빈도이하이기 때문에 신호는 상기 센터-탭 가능(50Hz, 60Hz)으로 결합될 수 있다.

노드 작동은 초기 마스터 산물 정지(간격/간극)와 관련있고 재작동 시간보다 더 오랫동안 지속한다고 가정되어서 모든 노드는 재작동되었다. 따라서, 도 7과 같이, 실질적 하이브리드 (48)에 의해 효과적으로 분리된 것과 같은 안티-페이스 반사를 평가하는 마스터로부터 첫번째 비트 신호의 안티-페이스 반사를 생산하기 위해서 단축 회로 종말을 가진 첫번째 들어오는 파를 굴절시키도록 모든 노드가 설정(스위치 72 온)된다. 만족스럽다면, 노드를 충분한 중복 가능 출력 상태로 해서 마스터는 데이타를 지속적으로 보내고 수신할 수 있다.

도 7에서, "1"과 '2'로 기재된 지점에서 노드 샘플링은 단축 회로와 공개 회로 종결, 비위상과 위상 반사, 적고 큰 반사 신호에 대응하고 노드에서 마스터로 개별적으로 신호 전달하면 도 2B에서와 같이 바이너리 값 '0'을 보낼 때 안티-페이스 단축 회로 반사 스위치 (72)를 온 상태로 하는 것과 관련된다. 바이너리 값 '1'을 보내는 것은 위상 공개 회로 반사에 대해 설정하고 양 스위치 (72), (73)을 끄는 것과 관련이 있다. 마스터로부터 입사파 펄스가 노드에 나타난다면, 인덕터로(극성 반점을 권선하다) 기능하는 광역 밴드 변압기의 일련의 인덕턴스는 유도자 전류가 동시에 변할 수 없고 마스터로부터 파형은 매우 높은 빈도 구성분을 가지기 때문에 고 임피던스를 제공하고 에너지가 결합된다면 매우 적은 임피던스를 제공한다.

비트를 추출하기 위해서(시계를 설정하기 위해서) 3단계 검출기를 통하여 노드에 의해 수신되는 데이타의 모든 비트에 대해서, 노드 데이타의 한 비트는 마스터로 반향하고 시스템은 완전한 중복 모드로 작동할 수 있다. 반사 조정 스위치 (72),(73)은 마스터 펄스의 정지 간격/사이 동안 변경될 수 있어서 기점 전원에서 전원을 켜고 위조 신호 주입을 최소로 한다. 어느 시점에서도 의미있는 신호가 능동적인 노드를 통과할 수 없어서 마스터로부터 전송 라인 하부의 노드는 반사적이고 효과적으로 분리된 매우 적은 신호를 얻는다.

각 마스터 전송된 비트 신호가 수신됨에 따라서, 노드의 수신 등록으로 이동되고 노드 데이타의 다음 비트는 역으로 전송되고 특히 노드의 전송 전환 등록으로부터 시간이 기록된다.

원칙적으로, 마스터는 항상 보낸 것과 정확히 같은 비트 신호와 자동적으로 반사되어서 상기와 같이 품질 검사를 위한 마스터에서 수신되는 바와 같이 종결과 반사가 야기한 성질에 의한 노드 데이타를 대표하는 반사 신호를 수신한다.

송신된 것의 바이너리 값과 비교하여 각 수신된 비트 신호의 검사 해석된 바이너리 값으로 마스터는 노드로부터 비트 신호의 바이너리 값을 결정할 수 있다.

같은 양극은 노드가 위상 공개 회로 반사를 하여서 로직1을 보내는 것을 의미하고 역양극은 단축 회로 비위상 반사를 하여서 노드가 로직0을 보냄을 의미한다.

이것은 데이타를 전송하고 수신하는 데 사용되는 본질적으로 같은 비트 신호 포맷이기 때문에, 라운드-트립 신호를 포함하여 수신된 신호에 있는 마스터에서 품질 검사는 소음이 없음을 보증하고 데이타 완전성를 양 방향으로 잘 나타낸다.

전송 라인의 밑의 노드가 신호를 얻지 않고 모든 데이타 비트 신호를 마스터에 보내기 위해서 유용한 선택 메카니즘은 노드에 의한 반사의 사용에 관련하여 발생한다. 노드를 가진 자의적으로 긴 두 방향 데이타 전송이 종결된 후에, 특별한 갭이 마스터의 산물에 삽입될 수 있다. 단축 간격, 특히 500 ns는 현재 어드레스되는 노드와 통신을 마치기 위해서 스트로브로 기능할 수 있다. 스위치 (72)로 가는 권선부의 보편적 지점과 입력 권선부 종지부(1)과 AC 바탕(2)사이의 입력 RF 에너지를 변압기를 경유하여 권선부 종점의 출력으로 연결하는 것으로 인해서 이 스트로브 조건을 인지할 때, 노드는 스위치 (73)을 끄고 RF 스위치 (72)를 켜서 노드는 그 이상의 신호를 반사하는 것을 멈추고 넓은-밴드 변압기가 진정한 1:1 전도 변압기로 기능하도록 하고 견고하게 입력, 출력 RF 지역을 양방향으로 연결하도록 한다. 변압기는 본래 양방향이고 RF 에너지를 위해서 이를 포트와 전송 라인 단편과 연결한다. 마스터가 생산한 펄스파는 스위치 72를 가진 노드에 의해서 체인에 있는 다음 노드로 통과한다. 유사하게 이 '스위치가 나간' 노드를 통과한 노드로부터 반사된 에너지는 역으로 마스터로 통과한다.

스위치(72)는 저항성이 낮은 포화된 스위치 요소, 즉 npn-트랜지스터이고 노드에 DC전류를 제공하기 위한 경로로 기능한다. 어드레스 싸이클 당 전원이 켜지거나 꺼질 필요가 있기 때문에 전환 속도는 필수적이지 않다. 포화되지 않은 일정-전류 조건에서, 이는 DC 전류에 대한 경로로서 기능하지만 트랜지스터가 낮은 수집기 정전 용량을 가지면 RF 에너지에 대해 높은 임피던스를 제공한다.

노드에 의한 스트로브 조건 인지로 마스터는 빨리 통신이 바람직한 모든 노드를 통과하도록 하고 특히 비위상로 반사된 단일 비트 신호를 보내는 것과 관련하여 각 단일 비트 신호뒤에는 바람직한 노드가 도달할 때까지 현재 반사된 노드를 불가능하게 하기 위한 스트로브 갭이 후속한다. 일단 노드가 스트로브 이지에 의해서 불활성화되면, 양성으로 재활성될 때까지 이는 능동적 반사기가 될 수 없다. (하기 재설정 참조)

통신이 독립적인 양 방향이기 때문에 즉 마스터 전송하는 기간 동안에 데이타를 반사시키지 않음으로써 노드는 마스터로 유사한 신호 귀환을 조장한다. 모든 요구된 데이타가 노드에 의해 획득/수신되거나 활성 노드가 관련된 데이타를 요구하지 않음을 예시하기 때문에 마스터는 체인에 있는 다음 노드로 이동할 수 있다.

스트로브 갭 길이보다 더 긴 갭은 마스터가 활성 노드의 통신 로직이 재설정됨을 제시하는 데 사용될 수 있고 마스터에 의한 선택 즉, 다음으로 수신되는 마스터 비트 신호의 위상 반사을 위한 노드의 재활성을 위해서 사용될 수 있다. 마스터가 데이타 신호와 단축 스트로브 갭으로 선택된 데이타 경로를 바쁘게 하면 비활성 노드는 선택될 수 없고 즉, 미리 설정된 갭이 있을 때까지 하부 선택된 상태로 남아 있다.

마스터에게 긴 데이타 전달 즉 버퍼 풀, 데이타 오류를 통한 중요한 조건 중간 지점을 제시하기 위해서 적절하게 어드레스된 후에 정상 중복 데이타 전송동안에 노드는 이와 같은 신호를 생성할 것이다.

시퀀스형 등록을 하여 노드를 가지고 관련된 마지막 노드로 통상적인 양방 데이타 전달에서 마스터는 리셋 갭을 사용하여 새 선택 시퀀스에 대한 모든 노드를 재활성화한다.

추가적인 선택/어드레스 메카니즘 즉, 연속 숫자 혹은 어드레스와 같은 확인 코드 또는 소프트웨어 프로토콜이 독특한 선택과 시스템에서 노드와 통신하는 데 필요하지 않다.

그러한 시퀀스형 선택 계획은 같은 데이타를 복수 모드에 동시에 보내는 것이 바람직한 곳에서 디지탈 TV 분배 및/또는 비디오컨퍼런싱과 같은 유용한 네트워크 특징을 제공하는 데 확장될 수 있다. 노드에 첫번째로 전송된 비트 신호의 상태와 반사된 비위상이 빗장이 걸리고 이 상태가 바이너리 값'1'에 대응한다면, 스트로브 기간 후에 같은 바이너리'1'신호로 어드레스된 모든 노드는 데이타를 수신하는 것이 가능해진다. 방송 데이타를 수신하도록 의도되지 않은 노드는 바이너리'0'비트 시그널로 어드레스된다.

마스터는 통상적인 마지막 수동 종지부로 바로 노드를 선택할 수 있고 데이타를 방송하여 모든 선택된 모드로 보내기 시작한다. 방송에 어드레스된 어떠한 노드도 자신의 데이타를 마스터로 반사시키려 하지 않기 때문에 작동은 하프 중복 모드일 것이고 하나의 종지부를 지속적으로 제공할 수 있다. 각 노드는 오직 홀수 또는 짝수인 지시자만이 필요하여 하나의 비트 비교를 한다.

흥미롭게도, 느린 AC 응답을 가진 노드는 자동적으로 현저하게 전송된 데이타를 수신 임계치 이하로 감쇠하기 때문에 3-레벨 시스템의 다중 스피드 작동으로 일정한 형태의 선택을 할 수 있다. 실질적으로, 케이블링에 의한 감쇠로 저속도 노드가 전송 라인의 말단에서 고속 데이타를 볼 수 없다.

도면의 회로도를 검사해보면 네트워크를 통한 좋은 DC전류를 밝혀 낼 수 있다. 이 경로는 마스터 말단에서 시작해서 변압기 권선기를 통과하고 꼬인 페어 혹은 마이크로스트립용 공축 케이블 혹은 다른 전도체의 노끈을 통해서 되돌아간다. 이것으로 전송라인을 통해서 DC 혹은 저빈도의 AC 전력의 공급이 가능해진다.

본 발명의 시스템의 수행은 데이지형 체인 혹은 링보다 더 복잡한 상호연결에 가능하며 예를 들어 도13의 인터넷은 여러 분야에서 하나 이상의 마스터(M), 많은 노드(X)과 관련된 부분, 분야 사이의 교차점에서 라우터 규정을 도시한다.

링 네트워크에 바람직한 것처럼 도 14는 전송 라인 연결의 양측에서부터 접근하고 통신하도록 변경된 노드를 도시한다. 도14는 신호 원천과 추가 로직(146)에 따라서 전환 규정 145안쪽으로 연속적인 2-웨이브 데이타와 바깥으로 세 방향 데이타와 함께 3개의 RF 반사 스위치 (141), (142), (143)와 4개의 커플링 지점(A-D)을 도시한다. 노드가 일정 반사(공개 혹은 단축 회로)에 대해 관련된 마스터로 형성되면 한 쪽으로부터 마스터 유닛과 통신할 때, 다른 쪽은 효과적으로 '잠긴다'. 노드가 공개-회로 혹은 단축-회로를 조정 상태에 있는 마스터로 반사한다해도 양 쪽 경우에, 광대역 변압기 (147)의 일련의 인덕턴스는 다른 포트로부터 '관련된'노드로 접근하려하는 마스터로 AC "공개 회로"를 제공한다.

단축 회로 비위상 반사하는 마스터로부터 첫번째 비트 신호에 노드가 일반적으로 반응하면 '공개 회로'위상 성질인 비트 신호를 반사시켜서 마스터는 노드의 '관련'상태를 쉽게 인지할 수 있다.

노드 스위칭에 대한 기간이 짧기 때문에 노드에 대한 시도된 접근의 동시성은 일어날 것 같지 않다. 이것이 발생하면, 마스터에 의해 손실하는 품질 오류로 노드의 한 라인이 마지막으로 활성이거나 어드레스된 것 이상으로 관련되어 있음이 밝혀질 것이다. 다른 마스터가 리셋 기간동안 정지하여 진행하고 선별하기 위한 노드를 재활성화시켜서 노드 리셋을 보낸 후에 발생할 것 같이 반사 신호가 "관련"된 것으로부터 변할 때까지 비트 신호를 노드에 연속적으로 전송하여 유용하게 될 때까지 마스터는 노드를 재시도할 수 있다.

진품 링 또는 인터넷 시스템의 중요한 특징은 각 마스터로부터 실질적으로 모든 에너지가 역으로 반사되어서 반사 분리를 제공하기 때문에 간섭없이 전송 라인 케이블링의 같은 길이에 있는 두개의 인접한 노드가 다른 마스터(도에 제시된 바와 같은 왼쪽과 오른쪽)와 통신할 수 있다는 점이다. 큰 인터네트워크는 많은 마스터와 노드로 상상될 수 있다. 특별한 설비를 통합시킬 필요없이 반사 분리로 네트워크의 여러 영역에서 동시 활동 따라서 케이블의 한 쪽 길이에서 두 개의 분리된 통신 채널할 수 있다; 시스템이 성장함에 따라서 전체 데이타 비율은 확장할 수 있다.

데이타 펄스를 많은 위조된 반사 상호연결(긴 라인 또는 루프에서 모든 노드에 대해서)에 노출시킬 필요없이 연결된 다수의 노드에서 확장하고 공헌된 케이블을 이용하거나 이득을 얻는다면 어떠한 이유에서 노드 스트링에 상대적인 '바이패스'를 제공하기 위해서 "링"과 "스타"위상 기하학과 인터넷 위상 기하학의 조합에 대한 귀중한 특징에 대해서 라우터가 발달되었다.

도 15의 라우터는 구성분과 이미 기술된 블락으로 주로 구성되고 기술은 차이점에 집중된다. '로직 블락(151)'이 하드웨어 로직이나 소프트 웨어 혹은 조합에 의해서 쉽게 수행되는 기능을 갖는다. 같은 신호 전달을 사용할 때 라우터는 노드와 같이 행동하지만 많은 양의 데이타를 보내거나 수신할 필요는 없다. 이것의 주된 목적은 마스터가 빨리 큰 시스템에서 구체적인 노드를 빨리 어드레스하도록하고 마스터로부터 나오는 신호로부터 대부분의 노드를 분리하여 감쇠와 위조된 반사 효과를 최소로 하는 것이다. 하나의 전송라인이 분리되거나 3가지 라인이 연결되도록(인식에 따라서) T-연결만큼 많은 3가지 포트가 도시되어 있다.

하나의 포트로부터 다른것으로 라우팅-RF 신호에 대해 효과적으로 그들을 연결하는 것은 가장 단순한 것으로-즉 다른 포트를 공개 회로로 나타나도록 하고 쉬운 수행이 가능하게 하는 3방향 스위치이다. 하지만, 다방향 라우터가 가능하다.

이 라우터는 위상 공개-회로 반사에 의한 '관련된' 상태/조건을 스위치가 나간 포트에 도착한 마스터 신호에 제공한다. 3가지 포트 중 어느 하나로부터 조정할 수 있다. 전력이 올라가면, 공개 회로에 대한 대안으로서 RF 스위치는 모든 라인에 대한 정확한 특징적 임피던스의 적절한 수동 종지 레지스터의 스위치에 있고 라우터는 에너지를 반사시키지 않기 때문에 AC기초에 대한 단축 회로와 비위상은 필요하지 않다. 이것은 라우터와 노드의 응답을 구별하기 위해서 선택/어드레싱 신호 즉, 반사보다는 흡수를 유용한 라우터에 보내는 것을 숙달시킨다. 3가지의 포터로부터 수신한 첫번째 유용한 마스터 비트 신호 즉 시계 방향으로 왼쪽손 포트에 대한 바이너리 '1'값과 오른쪽손 포트 혹은 반시계방향에 대한 바이너리 '0'값에 의해 라우터는 변경될 것이다.

일단 전환되면, 전환을 유발시키는 포트에서 리셋 조건이 발견될 때까지 라우터는 변경될 수 없다. 라우터의 비선택 라인상의 능동적 노드까지 모든 노드는 '리셋'조건으로 해석되는 신호를 수신하지 않을 것이고 그들에게 후선택을 알려줄 것이다. 라우터의 경로를 설정하는 포트로부터 리셋 조건/기간이 발견된 후, 모든 입력은 특징적인(흡수, 비반사) 종지부 저항에 되돌려지고 라우터는 첫번째 마스터 신호에 의한 조정이 3가지 포트 중 하나에 도달하도록 유용하다.

상기 방송 특징을 사용할 때 편리한 종지부를 제공하고 또는 언제 마스터가 라우팅 방향 신호를 보내는지를 발견하기 위해서 특징적인 임피던스 종지부가 특정 포트에 대해서 지속하도록 라우터가 조정하는 것을 포함한 다른 하드웨어 또는 소프트웨어 로직 특징 후에 스트로브(정상적으로는 행하지 않을 것임)가 후속한다. 독특한 비트 신호로 라우터가 투입 포트에 대한 특징적인 종지부 임피던스를 보유하거나 저장 즉, 구체화된 경로 선택을 무시할 수 있다. 지속적인 특징적 종지부를 가진 포트상에 발송하기 위한 노력을 한다면 다른 두 개의 포트는 그러한 포트중 하나위의 마스터 신호에 의해서 교환될 수 있고 '관련'신호는 되돌아가야 한다. 발견된 리셋 조건은 특징적으로 종결된 포트를 가지고 모든 관련된 로직을 제거하고 포트를 정상적인 작동으로 되돌릴 수 있다.

전력의 낮은 저항 공급을 노드와 다른 부착된 설비에 유지하기 위해서 DC 혹은 낮은 빈도의 AC 전력이 라우터에 있는 네트워크에 적용될 수 있다.

그러한 라우터는 노드의 큰 상호 연결된 배열을 촉진시킬 수 있고 노드 사이의 가능한 경로에서 중복성을 촉진시킬 수 있으며 선택 경로는 네트워크 둘레에 "뒤틀릴 수 있다". 한 가지 경로가 작동할 수 없거나 관련된다면, 복잡하거나 비싼 전자제품 혹은 소프트웨어가 필요없이 대안적 선택 경로가 시도될 수 있다.

도 15A,B에서 잇점이 있는 라우터 반사/스위칭을 도시한다. 도 15A에서 집단 CMOS가 많은 음성 입력을 수용할 수 없기 때문에 래치업을 야기하지 않으면서 전압 수준은 기저 주위와 Nch 모스 스위치와 친화적이고 현대적 CMOS Ics를 통해서 발송이 가능한 낮은 경로에 집중된다. AC 기저가 아니라 실제 기저는 반사 트랜지스터를 종결하는 데 사용될 수 있고 큰 축전기를 회피하면서 완전한 IC 통합을 촉진할 수 있다. 이 반사 스위치는 '전원'저항을 조정하기 위해서 게이트 조정을 가진다. 단일한 트랜지스터는 개방 회로, 특징적이고 단축 회로 조건에 필요한 일정 범위의 저항을 수행할 수 있고, 반사하기 위한 아날로그 신호와 함께 공급될 수 있다. 다른 선택은 활성화되면 평행하게 작동하는 무게가 나가는 크기 반사 트랜지스터를 사용하는 것이다. 도 15B에서 Nch 라우터 스위치는 기저에 기초를 둔 그러한 제한된 크기의 신호(0v)를 송신할 수 있다. 기생적인 게이트채널 '전원' 정전 용량은 적은 손실에 대한 신호와 함께 진동할 수 있다. 적은 Pch 전원 스위치는 유일한 부과를 대표하고5 Kohms=중요하지 않음이 될 수 있다. 다른 와류 정전 용량은 분야 옥사이드(FOX)지역에서 고저항 폴일 채널/폴리2 게이트 폴리실리콘 트랜지스터를 형성하여 통상적 벌크 CMOS에서 생산가능한 실리콘-온-절연체 방법을 사용하여 감소될 수 있다. 온도 접합 또는 용해-재결정은 성능을 향상시키지만 형성된 대로 이 목적에 적합하다.

마스터 조정기는 완전히 부착된 네트워크의 위상을 조사하고 설립할 수 있다. 따라서, 노드 리셋 조건을 설정한 후에 즉 후속하는 스트로브 기간을 가진 바이너리'1' 비트 신호의 지속적인 흐름으로서 상기 신호 스트로브 방법을 사용하여 마스터는 가장 높은 수준 라인에 모든 노드를 등록한다. 각 노드로부터 반사된 신호는 적절히 등록되면 "비위상"이어야 한다. '위상'을 반사시키는 관련 노드는 자유롭게 될 때까지 재시도될 수 있다.

라우터 스위치를 사용하지 않으면 즉 다른 마스터에 의해 스위치되면 공개 회로 비위상, 재시도를 요구하는 관련된 신호를 되돌리자마자 바이너리 '1' 비트 신호에 의해 작동된다. 자유 라우터가 반사없이 신호를 흡수할 때 흡수된 비트 신호에 의해 구체화된 방향으로 스위치하기 전에 세번째 '갭'상태를 비트 신호로 야기하면서 자유 라우터는 노드보다는 그렇게 확인된다. 마스터는 되돌린 데이타 흐름에서 이 반사이 없는 갭 펄스를 인지하고 라우터를 인식하고 어떤 방식으로 전환할 것인지 알 것이다.

궁극적으로 마스터는 네트워크를 통해서 "모든 '1'" 경로의 말단에 도달한 후에 비반사 갭 조건없이 신호를 흡수하여 인식할 수 있는 특징적인 임피던스의 수동적 종지부에 도달한다. 마스터는 많은 노드가 네트워크를 통해서 이 특정 "모든 '1'" 경로의 각 부분에 있는 것과 경로의 말단까지 라우터의 위치를 안다. 앞 경로의 마지막 부분을 조사하기 위해서 마스터에 의해서 첫번째 같은 서열을 마지막 라우터까지 다시 운영하고 '0' 비트 신호를 보내서 네트워크 조사는 반복하여 지속된다. 노드, 라우터, 종지부의 내부 네트워크 지도를 건설하기 위해서 마스터가 모든 분야와 네트워크의 연결을 완전히 탐구할 때까지 마스터는 반복한다.

다중 마스터로 복잡한 인터넷 배열을 하기 위해서, 다른 마스터가 정지해있음을 가정하여 네트워크 조사는 하나의 마스터를 지도하여 다른 것을 발견하게 한다. 마스터는 소프트웨어 프로토콜을 가지고 있어서 그들을 서로를 인지할 수 있고 바람직하게 정보를 공유할 수 있다. 이것은 평행한 공정 시스템에 대한 기초가된다.

큰 다중 비트 버스 시스템을 이용하는 슈퍼컴퓨터 건축까지 평행 공정을 응용하는 것이 구체화될 수 있다. 이 시스템의 32이상 평행한 채널(즉 마이크로스트립 미디어에서)이 사용되고 노드는 주위 혹은 메모리에 대한 소위 "넓은" 평행 입력이 될 수 있다. 신호 라우터는 'n'비트까지로 확장될 수 있다.

통상적인 데이타 버스 위상(즉, PCI 버스, VME 버스, NuBus)으로 버스 소유자가 어느 시간에서도 버스를 조정할 수 있다. 주위 넓은 노드가 첨가됨에 따라 전체 버스 광역은 고정되고 성장하지 않는다. 여기서 제안된 반사 분리의 시스템은 버스의 인접 부분과 '관련'신호 전달사이에 응용가능하고 버스의 모든 부분이 분리되고 완전 데이타 비율인 지점까지 작동되게 한다. 많은 양의 데이타를 서로 교환하는 카드는 버스에 인접하여 위치할 수 있다. 주기적인 '사용되지 않는'구멍이 삽입되면 단일 '마스터'프로그램은 카드와 의사교환할 수 있다.

전송 라인과 반사 효과때문에 표준 컴퓨터 버스 위상은 길이에서 2피트 이상 확장할 수 없다. 시스템을 응용하여 이것을 감소시킬 수 있다. 하프 중복 시스템은 케이블로부터 위조 반사을 거절하여 고속으로 먼 원천으로부터 많은 양의 데이타를 얻는데 특히 유용하다.

이 시스템은 외부 연결을 하기 위해서 컴퓨터의 내부에 마이크로스트립 라인과 꼬여진 페어 리본 케이블 등을 사용하여 다중-비트 버스 시스템(즉 16비트, 32비트 등)의 조합에 응용가능하다. 32-비트, 16-비트, 8-비트와 1-비트 경로를 함께 결합하는 것이 가능하다. 32-비트 와이드 시스템으로 시작하여, 각 비트는 궁극적으로 새롭고 독립적인 단일-비트 경로가 될 수 있지만 첫 번째로 16-비트 버스, 다음에 8-비트 버스로 감소할 수 있다. 내부 컴퓨터 데이터 버스는 버퍼에 간섭하지 않고 PC의 샤시로부터 '나올' 수 있고 사무실 네트워크가 될 수 있다. 300Mbs에서 32-비트 시스템은 낮은 라디오 빈도 간섭으로(RFI/EMI) 합리적인 거리에서 초당 1.2 기가 바이트의 재료 처리량을 달성할 수 있다. 모든 또는 부분의 다양한 회로의 구체적인 통합 회로 실시예에는 GaAs 기술(초고속), ECL 공정 기술(초고속), BiCMOS(초고속), CMOS(중간 속도)등을 사용하는 것이 있다.

원래의 사용과 케이블과 같은 전송 라인에서 신호 반사의 발견을 이유로 본 발명의 실시예는 시간 영역 반사 측정(참조 도 16)을 통합시킬 수 있다. 마스터에서 수신기 회로는 3× 시계 생산기로부터 진행하는 고배율 타이머와 수용 임계치 설정 특히 조정된 DAC의 조정으로 보충될 수 있고 정확한 라운드 트립 신호 시간과 정도가 마스터로부터 조정될 수 있는 시간 지역 반사 측정 시스템의 기초를 설정할 수 있다.

프로그램가능한 수용 임계치로 마스터는 임계치를 낮힐 수 있고 케이블로부터 낮은 수준의 반사과 연결 손실을 발견할 수 있다. 단축 회로 혹은 공개 회로에 의해 야기된 적은 임피던스(높거나 낮은 임피던스)로부터 편차가 반사을 형성하기 때문에 이것으로 라인상에서 결함의 정확한 위치를 쉽게 알 수 있다. 또한, 공축 케이블이 분쇄되거나 연장될 때 특징적인 임피던스가 변하여 반사가 나타난다.

마스터는 전체 네트워크 탐구가 수행된 후 새로운 노드가 있는지를 쉽게 발견하고 저장할 수 있는 프로그램화된 컴퓨터를 포함한다. 시간 영역 반사 측정이 포함된 상태에서, 새롭게 발견된 노드로 이의 위치(전기 길이 유닛에서)가 비트 신호의 비행 시간에 의해서 결정된다. 시스템을 확장하기 위해서 라우터는 어떠한 지점에서도 첨가될 수 있다. 내부 종지부를 가진 다중경로 라우터는 설비가 플러그될 수 있는 8포트 "확장 소켓"형 등에 사용될 수 있다. 고속도의 멀리 있는 노드로부터 데이타를 획득할 때, 완전한 중복 작동은 실용적이지 않을 것이다. 중간 노드와 케이블 및/또는 연결기 비정합에 의한 마스터 출력 신호로부터 위조 반사가 발생하면 노드로부터 반사된 신호 에너지에 위조 반사에 의해 압도당하는 반사 신호가 생성된다는 사실로 인해서 문제가 발생한다. 한가지 치료법은 굴절가 작동 빈도, 특히 산란 정전 용량 반사로 감소됨에 따라서 데이타 비율을 감소시키는 것이다. 비용, 복잡성, 전력 소비, 지역 소프트웨어가 필요한 프로토콜 총비용측면에서 바람직하지 않지만 다른 방법으로 마스터에 의한 시계 펄스가 노드로부터 데이타 판독동안에 존재하지 않았다면 노드가 자신의 파형 3단계 출력을 형성하게 하고 다양한 빈도의 지역 시계 생산기를 모든 노드상의 슈트 케이블링에 포함시켰을 것이다.

이 문제에 대한 해결방법으로 노드를 가능하면 단순하게 유지하는 것이 제안되었다. 이것의 기초는 실제 전송 라인 연결에 관해서 이의 위조 신호 전달 효과는 반사을 포함하는 각 비트 신호에 대해 실질적으로 일정하게 반복하는 성질에 고유하다는 것이다. 이 위조 양은 비교를 확인할 때 정확한 정합으로부터 차이점이 있는 정도이다. 이상적으로 이는 규정된 알려진 테스트 비트 신호 전송과 반사에 대한 적절한 차별적 확대기로부터 산물로 저장되고 각 수신 신호의 수정으로서 동시에 판독된다. 하지만, 본 발명의 전체 원리가 단순함을 선호하여 복잡성을 감소시킬 때 전압-커플된-다이오드 아날로그 메모리가 실용적일지라도 이는 너무 복잡해서 시도하는 것을 고려하기 힘들다. 그대신, 위조 효과로 종결된 비트 신호 형을 보유하는 것이 동등하게 효과적일 것이라는 사실로부터 잇점을 추구할 수 있고 비트 신호형을 수신 반사 신호와 비교한다. 실제 반사된 신호에 대한 메모리 장치의 종류로서 긴 공축 케이블을 이용하여 이를 성공적이고 실용적으로 비슷하게 할 수 있다.

공축 케이블 길이는 시스템의 전송 비트 속도로 복수 비트 신호가 입력에서 완전하게 반사 종지부까지 2번 횡단하는 것이다. 비트 신호당 3×1.66nS을 사용하여 명목상의 200 Mbps 전송 비율로 12.5 Mbps에 관련된 공축 케이블 길이는 16 비트 신호 파길이를 보유한다. 0.8 광속의 비율을 가진 좋은 광케이블은 공축 케이블 길이로 10미터가 필요하다.

입력 노드는 12.5Mhz와 복수에서 자의적인 정규 파형에 대해 제로 볼트이다. 예를 들어, 통과 시간 80nS에서 반대 극성 펄스의 선도 음성 모서리로서 이동하고 돌아오는 정규 사각 파형의 판독 양성 모서리를 고려할 때, 주기 80 nS의 반복적인 파형은 정확히 같은 시간에 공축 입력/출력 노드에서 상승 모서리를 소유하고 동축 케이블로 일련의 구동 저항이 반사된 파의 파 임피던스와 정합하면 입력, 반사된 전압은 취소될 것이다(관련된 트랜지스터의 출력 임피던스가 제로임을 가정한다). 반사된 전압의 전도와 입력/출력 노드로 향하는 같은 크기가 있는 도 17에서 (161)을 참조하면 이 취소는 사각파의 전체 양성 경로동안 더욱 음성 경로동안 지속되고 공축 케이블 메모리에서 왕복운행 시간으로 남아있는 것이 없이 기간내의 반복적 파형에 적용된다. 수신 확대기의 완전하지 않은 CMPR이 거절된다.

작동 빈도는 전압 조정된 성질이고 공축 케이블의 실제 응답에 의해 설정될 수 있다. 수신 신호의 RMS(교정된 파워 모니터)는 마스터 조정기에 알려진 디지털화된 변수가 될 수 있다.

필요한 노드로부터 데이타를 전달할 때, 마스터는 하프 중복 모드로 작동하고 펄스를 시계 즉, '1'혹은 '0'파형인 일정 흐름으로 일정 바이너리 파 값인 원거리 노드에 보낸다. 이러한 펄스는 공축 케이블 메모리(161)의 라운드 트립 시간내에서는 반복적이고 이러한 출력 펄스로부터 반사는 위조 반사의 각 원천의 상관계가 무엇이든지 이들이 어떻게 결합되었느지와는 상관없이 16개의 펄스와 취소에 관계하는 네트워크 경로의 횡단후에 생성되는 메모리(161)를 알려주는 데 사용된다.

마스터는 파장이 맞추어진 기간동안 주기적으로 정규 파형을 직접 동축 케이블 메모리에 전송하고 공축 메모리 진입에서 측정된 반사 전력이 최소가 될 때까지 즉, 시스템이 공축 메모리에 맞도록 조정될 때까지 DAC 구동 발진기를 사용하여 빈도가 조정된다.

공축 메모리가 언제인지 알려지고 노드가 단축 회로 혹은 공개 회로 반사를 가진 데이타를 생성하기 시작했을 때, 마스터 수신기의 같은 것이 공축 메모리 구동 확대기로 이동할 것이다. 공축 메모리 진입 지점으로부터 역으로 흐르는 것이 반복적인 신호를 취소할 때 공축 메모리는 취소 혹은 부가 효과를 형성할 것이다. 바람직한 신호를 깨끗하게 재생해도 반복적인 소음이 형성된다.

첫번째 펄스는 3단계 발견 회로와 표준당 펄스 품질 로직에 의해 검사된다. 공축 메모리없이 공정하는 것과 비교된 후펄스에 대해서, 동축 케이블로 들어가는 첫번째 펄스는 전위 반사후에 다시 나타난다. 16 데이타 비트 신호 싸이클의 공축 케이블 메모리 라운드 트립 저장 시간동안 17번째 비트 신호까지 입력/출력 노드에서는 어떤 효과도 볼 수 없고 17번째 비트 신호는 17번째 비트 신호가 들어오는 시간에 공축 케이블 메모리로부터 나타나는 첫번째 비트 신호의 반사된 전위형에 첨가된다. 도16의 파동 도표는 취소를 포함하는 결과를 도시한다. 수준 발견 로직으로 모든 3가지 가능한 마지막 상태를 발견할 수 있다. 첫번째 펄스가 정상적으로 수신되면(추가가 되지 않고), 마지막 결과를 생성하기 위해서 17번째 비트 신호가 어떤 상태가 되었어야 하는지를 디지탈 로직으로 결정할 수 있다. 마스터에 대한 비트 값의 정확한 흐름을 생산할 때 소프트웨어와 관련하여 전 16 상태의 디지탈 기록을 유지하여 진정한 상태 데이타가 도착할 때 각 비트 신호에 대해서 설립될 수 있다.

방송 전송과 대체하는 하프-중복 전송 작동으로 비디오 카메라의 한 골격이 수집될 수 있고 네트워크 상의 많은 다른 위치로 송신될 수 있는 비디오 컨퍼러싱을 할 수 있다.

이 메모리 응용에서 공축 케이블에 대한 다양한 대안으로 도 18을 참조하면 PCB 백플레인 응용에 유용하기 때문에 효과적 속도를 늦추기 위해서 전기 용량의 토막 분야를 구비한 마이크로스트립 전송라인이 있다.

상기에서 기술된 바와 같이, 시간 영역 반사 측정이 포함된 상태에서 모든 노드에 대한 거리(전기 길이의 관점에서)가 알려졌다. 모든 빈도에서 모든 노드의 위조 응답을 결정한 후에 전기 길이 정보와 함께 마스터에 의해 생산된 출력 데이타의 한 세트에 대한 위조 반사 패턴이 어떤 것인가를 디지탈적으로 예측하는 것이 가능하다. 반사 신호를 수신할 때 고속 아날로그에서 디지탈로 전환하는 전환기를 사용하여 실제 반사 신호로부터 예측된 반사 패턴을 빼면 통신 노드로부터 반사 응답만 남게된다. 대안은 수신된 신호로부터 아날로그 합계 확대기를 사용하여 빼기 위한 고속 DAC 출력을 사용하여 바람직한 신호를 남기는 것이다.

Claims

전송수단 및 수신수단 사이의 시그널링 방법에 있어서, 전송수단의 신호는 수신수단에 의해 계획반사되고 그 결과로 나온 신호가 전송수단에 대해 의미있는 형태로 귀환전송되는 것을 특징으로하는 시그널링 방법.
제1항에 있어서,

다른 계획반사가 상기 전송수단에서 다른의미를 갖는 상기 결과신호에 영향을 미치는 것을 특징으로하는 시그널링 방법.
제2항에 있어서,

상기의 다른 계획반사와 뒤이은 상이한 결과신호 또한 이와 관련된, 상기 전송수단에서의, 다른 의미가 양방향 시그널링을 제공하는 것을 특징으로하는 시그널링 방법.
확실한 계획반사의 신호를 송신하고 그 결과로 나온, 계획반사의 속성에 따라 송신된 신호에 관련된, 귀환신호에 의해 얻은 한방향의 제1 시그널링 및 계획반사의 속성을 변화시켜 얻은 다른 방향의 제2 시그널링을 포함하는 양방향 시그널링 방법.
제4항에 있어서,

제1 시그널링의 소스는 계획반사의 속성 및 관련된 시그널링의 크기를 측정하기 위해 송신된 것에 상응하여 귀환 수신되는 신호를 평가하는 것을 특징으로하는 양방향 시그널링 방법.
제5항에 있어서,

제2 시그널링의 소스는 제1 시그널링 소스로서 송신된 것을 검출하고 또한 제2 시그널링에 따라 제2 시그널링에 따른 계획반사의 속성을 변화시키는 것을 필요로하는 것을 특징으로하는 양방향 시그널링 방법.
2방향 시그널링은 동일한 신호에너지의 전송 및 재전송을 이용하는 것임을 특징으로하는 양방향 시그널링 방법.
제7항에 있어서,

전송된 신호포맷이 재전송된 결과신호를 생성하기 위해 계획반사에 의해 측정된 재전송된 형태의 신호포맷을 갖는 것을 특징으로하는 양방향 시그널링 방법.
제8항에 있어서,

상기 계획반사의 선택가변성이 재전송 시그널링을 나타내는 것임을 특징으로하는 양방향 시그널링 방법.
제1항 내지 6항, 8항 또는 9항 중 어느 한 항에 있어서,

전송수단에 의해 귀환 수신되어 나온 결과신호는 전송된 신호와의 관계에 따라 점검목적으로 이용되는 것임을 특징으로하는 양방향 시그널링 방법.
제1항 내지 6항 또는 8항 내지 10항 중 어느 한 항에 있어서,

계획반사는 전송된 신호와 동일 위상관계에 있는 것을 특징으로하는 양방향 시그널링 방법.
제1항 내지 6항 또는 8항 내지 11항 중 어느 한 항에 있어서,

계획반사는 전송된 신호와 비-위상관계에 있는 것을 특징으로하는 양방향 시그널링 방법.
제1항 내지 6항 또는 8항 내지 12항 중 어느 한 항에 있어서,

계획반사는 전송된 신호와 비-위상관계에 있는 것을 특징으로하는 양방향 시그널링 방법.
제1항 내지 6항 또는 8항 내지 13항 중 어느 한 항에 있어서,

반사신호 종지부는 계획반사 및 그 결과신호를 변화시키기 위해 변화되는 것임을 특징으로하는 양방향 시그널링 방법
제14항에 있어서,

반사 종지부는 전송신호의 형태를 변화시키는 것과 무관한 것을 특징으로하는 양방향 시그널링 방법.
전술한 어느 항에 있어서,

2가지의 다른 반사 종지부가 귀환 데이타에 관한 2가지의 다른 바이너리 값에 따라 전송된 신호에 선택적으로 부가되는 바이너리 신호를 특징으로하는 양방향 시그널링 방법.
제16항에 있어서,

2가지의 다른 반사 종지부는 반사시의 순수 고전압 및 저전압 결과를 갖는 것을 특징으로하는 양방향 시그널링 방법.
제17항에 있어서,

2가지의 다른 종지부는 개회로 및 단락회로 상태인 것을 특징으로하는 양방향 시그널링 방법.
제16항, 17항 또는 18항 중 어느 한 항에 있어서,

반사전에 전송된 신호의 2개의 바이너리 값을 위한 바이너리 신호 형태는 연속의 대향하는 전압 이탈값이고 서로 위상차만큼 상이한 것을 특징으로하는 양방향 시그널링 방법.
제19항에 있어서,

양쪽 바이너리 신호 중 하나의 이탈값은 다른쪽의 이탈값과 반대인 것을 특징으로하는 양방향 시그널링 방법.
제19항 또는 20항에 있어서,

이탈값은 모두 사실상 동일한 것을 특징으로하는 양방향 시그널링 방법.
제19항, 20항 또는 21항에 있어서,

바이너리 신호의 형태는 양극성인 것을 특징으로하는 양방향 시그널링 방법.
제22항에 있어서,

양극성 형태는 명목상의 0볼트에 대해 대칭인 것을 특징으로하는 시그널링 방법.
제18항 내지 22항 중 어느 한 항에 있어서,

바이너리 신호 형태의 각각은 이탈값과 상이한 관계요소를 포함하는 것을 특징으로하는 시그널링 방법.
제18항 내지 23항 중 어느 한 항에 있어서,

다수의 바이너리 신호 형태를 포함한 시그널링 포맷은 이것의 이탈값에 추가되는 관계요소를 포함하는 것을 특징으로하는 시그널링 방법.
제25항에 있어서,

관계요소는 이탈값의 평균전압을 가지는 것을 특징으로하는 시그널링 방법.
제23항 및 26항에 있어서,

관계요소는 사실상 0볼트의 일정값을 가지는 것을 특징으로하는 시그널링 방법.
2개의 바이너리 값에 관한 신호포맷 각각은 2개의 연속되는 대향전압 이탈값과 이 값과 상이한 관계요소를 포함하는 것을 특징으로하는 시그널링 방법.
2개의 바이너리 값에 관한 신호포맷 각각은 2개의 연속되는 대향전압 이탈값 및 1군의 연속 바이너리 값의 시그널 포맷에 관계된 이탈값과 상이한 하나의 요소를 포함하는 것을 특징으로하는 시그널링 방법.
제28항 또는 29항에 있어서,

이탈값은 제20항 내지 23항 중 어느 한 항에 따른 것임을 특징으로하는 시그널링 방법.
제30항에 있어서,

관계요소는 제26항 또는 27항에 따른 것임을 특징으로하는 시그널링 방법.
제16항 내지 31항 중 어느 한 항에 있어서,

전송시 및 반사후의 신호는 유사한 신호포맷과 파형을 갖는 것을 특징으로하는 시그널링 방법.
제10항에 있어서,

점검은 관계요소 또는 간격요소를 전송하는 시간에 관계됨을 특징으로하는 시그널링 방법.
제10항에 있어서,

점검절차는 직접 또는 간접으로 재전송신호로 귀환된 것으로부터 반사요소를 효과적으로 추출하는 것을 특징으로하는 시그널링 방법.
제33항 또는 34항에 있어서,

이탈값의 2배로 점검되거나 제1 혹은 제2 이탈값 및/또는 명목상의 0 교차점 및/또는 총 이탈값의 전 또는 후의 간격인 것을 특징으로하는 시그널링 방법.
전술한 항 중 어느 항에 있어서,

전송된 신호는 적어도 하나의 마스터유닛에서 발생하여 슬레이브유닛을 위한 복수의 신호반사 노드 중 적어도 하나에 전달되는 것을 특징으로하는 시그널링 방법.
전술한 항 중 어느 항에 있어서,

상기 마스터유닛과 슬레이브유닛에 의한 통신은 반사상태에 따른 슬레이브유닛을 선택할 상기 마스터유닛을 수반하는 것을 특징으로하는 시그널링 방법.
제37항에 있어서,

직렬연결된 슬레이브노드에 대한 상기 통신은, 선택되지 않은 경우에도 회수되는 제1 비트신호를 통과하지 않은 연속의 슬레이브노드를 선택하거나 선택하지 않기 위해, 또다른 반사상태 및 마스터로부터 나온 일련의 비트신호를 수반하는 것을 특징으로하는 시그널링 방법.
제37항에 있어서,

상기의 선택은 선택성이 유사하나 브랜치에 관련된 적어도 하나의 경로노드를 포함하는 것을 특징으로하는 시그널링 방법.
제37항, 38항 혹은 39항에 있어서,

상기 마스터유닛의 신호가 어느 한 방향으로부터의 라우터노드 상의 슬레이브에 도달하거나 및/또는 이것을 통과할 수 있는 것을 특징으로하는 시그널링 방법.
제37항 내지 40항 중 어느 한 항에 있어서,

작동 슬레이브 혹은 라우터노드는 상태를 반사식으로 표시하는 것을 특징으로하는 시그널링 방법.
제37항 내지 41항 중 어느 한 항에 있어서,

시간영역 반사측정법은 슬레이브 및/또는 라우터노드의 위치 및 이것에 대한 간격에 대하여 마스터에 의해 이용되는 것을 특징으로하는 시그널링 방법.
제37항 내지 42항 중 어느 한 항에 있어서,

시간영역 반사측정법은 잘못된 라우터 및/또는 통신라인 오류를 검출하는 마스터에 의해 이용되는 것을 특징으로하는 시그널링 방법.
제37항 내지 43항 중 어느 한 항에 있어서,

비교적 큰 말단-라우트 신호요소는 다른 목적을 위해 사용되는 것을 특징으로하는 시그널링 방법.
제25항 또는 28항을 수반한 제37항 내지 43항 중 어느 한 항에 있어서,

마스터는 통신제어에 스트로베 및 리셋펄스를 이용하고 또한 상기 관계신호요소 및/또는 비트신호 사이의 갭이 있는 동안 슬레이브나 라우터유닛을 이용하는 것을 특징으로하는 시그널링 방법.
전술한 어느 항에 있어서,

무반사 상태가 상기 반사와 함께 이용되는 것을 특징으로하는 시그널링 방법.
전술한 어느 항에 따른 방법을 실행하는데 이용되는 시그널링 장치.
제 37항을 수반한 제 47항에 있어서,

전송라인에 대한 슬레이브나 라우터노드의 커플링결합은 DC나 저주파수 AC 전원이 시그널링과 함께 통과할 수 있는 연속 전도성 경로을 부여하는 것을 특징으로하는 시그널링 장치.
제47항 또는 48항에 있어서,

완전2중통신방식으로 수신된 신호로부터 반사요소를 취하는 마스터회로를 포함하고, 상기 회로는 공동저항균등점인 아웃풋전류 및 인풋전압 사이의 직접 피드백에 의해 전송라인 임피던스와 교대되는 트랜스덕턴스에서 전송라인 종지부를 제공하는 것을 특징으로하는 시그널링 장치.
제 49항에 있어서,

고정비 커패시턴스 수단은 전환전압 증폭수단과 공조하여 아웃풋 파형 파라미터로부터의 인트루전이 없는 공동 커패시턴스점을 제공하는 것을 특징으로하는 시그널링 장치.