JP4256067B2 - インピーダンス変調通信 - Google Patents

Description

【０００１】
（発明の分野）
本発明は信号通信に関する。本発明は、電気的高速デジタル通信に関連して生まれたものであるが、このような用途だけに限定されるものではない。
【０００２】
（発明の背景）
相互接続ネットワークで結ばれた装置間においても、更に、元来データを処理する性格の装置や設備、例えばコンピュータの内部において又その付属装置との関係においても、膨大なデータを迅速且つ確実に送信する必要性は益々高まっている。電気的伝送回線や光学的伝送回線、例えば同軸及び撚り合わせ対の銅ベースケーブルや光ファイバーケーブルを使用した通信を円滑化するため、信号のフォーマットや通信プロトコルを含め、送受信の速度及び信頼性向上を目的として大規模な資源が投入されてきた。伝送回線においては、その回線終端で完全なインピーダンス整合が得られない場合には、信号反射が起こり易く、更に、インピーダンスは、関係する伝送回線の種類だけでなく伝送回線の長さによっても影響を受ける。これまで、信号反射は、信号送受信の忠実度に重大な影響を及ぼす難解な問題と考えられ、当然の事としてそれらの制御には多大の努力がなされてきた。
【０００３】
（発明の概要）
本発明の第１の態様によれば、信号通信は、伝送信号の反射を意図的に作り出し、それを利用することに基づいている。
これは、従来の考え方から根本的に決別することを意味する。信号反射は自動的なものであり、本明細書における意図的な反射は、本質的には双方向二重通信を含む通信のために使用される。また、意図的反射には、制御や検証等を目的とした極めて有利な他の用途もあり、そこでは信頼性及び簡素化に関して大きな潜在的効果を持っている。
【０００４】
ここでの双方向通信は、意図的反射の確実性を持つ信号を送信し、これにより意図的反射の性質に従って送信された信号と関連を持つ信号を戻すことによる一方向における第１通信と、意図的反射の性質を変えることによる他方向における第２通信を含んでいる。
第１通信源は、送信されたものに対応して戻され受信されたものを評価し、意図的反射の性質、つまり通信の内容を判定する。第２通信源は、第１通信によって送信されたものを検知し、第２通信に基づいて意図的反射の性質を変化させるだけでよい。
【０００５】
２進データ通信に関する基本的要件は、２つの２進値（０'と１'）のどちらが反射されたかを区別することだけとなる。第１通信源に関しては、２進値信号は上記したように評価されるに相応しい異なる電圧の変位動作を持つことになる。第２通信源に関しては、２進値の一方は２進値の他方に比較して意図的反射を高くすることができ、この２進値の他方は、殆ど０近くまで低くすることが意図されたとしても、現実には固有のある程度の反射、つまり、これまでの多大な努力により排除するか又は達成可能な最低レベルにするよう研究された事実上許容されている妥当なレベルの反射であるが、実際は、通信を目的とし非常に高いレベルが意図的に確保されている。更に、実際の反射信号は、反射信号が起きて受信された後に、特に、反射信号を利用した制御や検証等の用途の一部として、容易に処理される。
【０００６】
このため、各２進値に対して連続的に反対に方向付けられる電圧変位動作、例えば２つの２進値を区別するために異なる位相関係、便宜的には反対位相関係を有する第１通信用の信号フォーマットが選択されることになる。各２進値に対して連続的に反対に方向付けられる電圧変位動作が異なる極性のものである場合、これに対し本明細書では「２極性」という用語が使用されるが、この場合少なくともＤＣ通信成分は、実質ゼロ、実際には、実質同じ形状のこのような動作とすると（伝送経路の影響を前提として）最小限まで減少することになる。
【０００７】
本明細書における通信の特定実施例は、第１通信におけるビット信号の３つの位相に適用可能な異なる信号レベルを含んでおり、具体的には各動作の範囲内のあるレベルと典型的には各動作間の他のレベル、好ましくはその中間レベル、又は、便宜的には２極性ビットパルスに関しては同じ反対極性とゼロという異なる信号レベルを含んでいる。典型的な中間レベルにあるビット信号位相は、周知の３状態論理ゲートにおいて通例的な高インピーダンス「オフ」状態というよりは低インピーダンス電圧状態とするのが有利である。
【０００８】
本発明の第２の態様は、実際の情報信号内容を含まない所定の期間を含む通信フォーマットに関し、この期間は、制御や検証等の機能、特に信号品質についての機能を働かせるのに十分なものとされる。この期間においては実質的にほぼ一定の電圧を適用するでき、通常は上記動作の中間値で、少なくとも２極性ビット信号に関しては便宜的にはゼロであり且つ低インピーダンスの性質のものとすることができる。
【０００９】
少なくとも前記第１通信のビット信号に関しては、このような期間は各２進値に対する個別の信号フォーマットの一部とすることができ、例えば１つの極性を持ったより高い変位動作に続いて異なる極性の変位動作があり、更にその後に変位のないものが続くようにすることができ、或いは、少なくとも普通そうであるように双方向において信号が干渉しないような場合、例えば多数の連続した２極性変位の後は変位が無いようにする場合には、この期間はビット信号が集中した後にあるようにようにすることもできる。
【００１０】
少なくとも前記第２通信については、意図的反射が、インピーダンス不整合の極値を与えるような、即ちあるビット値信号として一方を、他のビット値信号として他方を自動的に適用するような開路及び短絡状態にある端末手段によるものである場合、特に２進値信号を使用する利点がある。具体的な説明は、ビット値に対して逆相の関係を持つ連続した２極性信号に適用される開路終端と、開路端子により普通は２倍になるまで増大するビット信号及び短絡端子によりほとんど無効にされるまで縮小されるビット信号の何れかの電圧値について行なう。これらの関係は、開路反射及び短絡反射、即ち開路なら２進値"１"で短絡なら２進値"０"、のどちらが反射に関して用いられるかにより、第２信号の２進値について、第１通信の源が、自身の受信した信号を解読できるようにする。
【００１１】
反射後に受信された信号は、容易に検知される第２通信の２進値を有すると同時に、元の第１送信信号が正しく遠隔受信されていることを実際に示すことができ、送信されたものとの正しい差異は、同じ形状で電圧が２倍まで拡大されているか又は電圧を無効とするまで下げられている。
また、双方向の通信の正確さ及び品質は、反射後の信号の往復移動性によって本質的には表されるので、第１通信の源だけで検証するのに適している。品質は、関係する接続における普通の伝送特性の限度内だけで感知できるものではあるが、希望する何れの程度又は範囲まででも調査することができる。これは、反射された信号に関する整合予想に関連して、及び／又は第１通信フォーマットに関するような形状につき、容易に実施され、例えばノイズを加えるというような反射に起因する相違を抽出することを含んでいる。波形は全変位動作につき全般に亘って調べることができる。しかし、検証設備は、反射された信号のビット値を識別するために希望されるあらゆる閾値化を使って、そして送信されたものに対する順序付けの検証を使って、実際のタイミングを検証することなく実際のタイミングを検証することなく、存在を検知することへの信頼に到るまで、随分簡素にすることができる。
【００１２】
特に有利な点として、上記の連続して反対方向に進む信号フォーマットは、例えばハイブリッド手段を用いて抽出するなどして、信号内容の連続して反対方向に進む性質について二重チェックを可能にした検証を行えるようにしている。ノイズ信号がこれを行うことは到底考えられず、少なくとも期間が接近しすぎて関係する信号フォーマットを区別できない状態では、指示された遅延規定を使って検証するぐらいのものである。単純で相応しいプロトコルは、各変位動作の方向を、直接であろうと或いは他の何れの基準レベルから変換されたものであろうと、望ましくは極性として検知すること、例えば部分確認として好ましくは期待される擬似信号レベルより上の予め設定された閾値を越えることにより検知することと、同様の更なる部分的確認として予め規定された期間内での反対方向変位動作の発現を検知することを含んでいる。
【００１３】
有効な改善は、反対方向の変位動作の対称相似性を定量的に調べること、例えば各変位動作の積分と導き出された差を使って高すぎないことを調べるということを含んでおり、これは都合の良いことに２通りの積分入力段階を、閾値出力を有する差動増幅器に使用することにより実行できる。他の有効な改善は、最初又は最後の検知された変位動作それぞれの直前及び／又は直後のビット信号がない最小時間を調べることを含んでいるが、それは少なくとも前記制御／検証期間を超えていなければならない。ログ応答は、例えばダイオードクランプを使うなどして、潜在的に広範囲に亘りリリースされることに対して信号強度を支援する。
【００１４】
更に、例えば往復信号経路の可能な限り広範な範囲を取り扱うためには、対象となる閾値を調整すること、及び／又は対象となる制御／検証反応時間を調整することも実用的である。これは、デジタル対アナログ変換手段の出力を使って実行することができるが、デジタル対アナログ変換手段は局所的にプログラム可能なコンピュータ制御型装置のソフトウェア制御を条件とすることになる。
少なくともこのような状況においては、複雑で高価なタイミング装置が事実上全く無しで済まされる可能性が少なくとも幾つかの用途では考えられる。このように、タイミング装置は、例えば第２通信変調は無いが受信される反射信号に対応する特定の端末を伴うような、最初に送信されるビット信号（又は望ましい場合には１番目のグループ）を評価するのに本質的に制限することができる。このようなタイミングは、情報ビットストリーム内でビット毎にでも速度を変えることを含め、送信装置により任意に変更可能であるが、他にも特に有利な点として、現在の送信経路が信頼性をもって実行できる速度まで送信速度を上げることに関しては、不良になるまでビットの適当な初期シーケンスを使って速度を上げ、その後次の情報送信に合わせて速度を下げるようにすると都合がよい。
【００１５】
以上の検証及びタイミング特性は、一般化された用語であろうと特定の用語であろうと、それぞれに発明的な第３及び第４の態様を成すものと見なされる。
上記の発明的態様は、信号反射、補正までに到るか至らないかは別にしたエラー検知、高速クロックタイミング信号の分布、及び伝送回線ケーブルの長距離使用を通した減衰を補償するための装置作りを取り扱うという意味において、多くの先行システムにつきまとう少なくともいくらかの複雑性無しに、高度な事実上の内部自己規制を有するシステムを実現させる。
【００１６】
ここで、簡素化によるこの成功は、別の通信システム問題を考慮する結果に至ったものであり、それはいわゆる目標となる（複数の）装置だけが活性化して意図される送信を受信するためのアドレス指定装置である。これは、対象となる装置毎のアドレスコード、及びその結果必要となる、対象装置毎に必要とされるアドレス格納、認識、送信装置により、少なくとも各装置が共通の伝送回線の脇に連結されているいわゆる「リング」又は「デイジーチェーン」システムに関しては大体実現できる。実際に、このようなリング／デイジーチェーンシステムは、最近では、少なくとも装置の追加に関して柔軟性が低く高価となりがちないわゆる「スター」システムが優位であるため不興を買っている。理由は、無論、上記の超高速通信システムの複雑性に密に関係している。
【００１７】
本発明の５番目の態様によれば、経路指定装置は、伝送経路に相当な共通点を有する通信装置上の送信装置と受信装置との間に希望される接続を確立する役目を担うにもかかわらずノンアドレス型信号を送信することに依存するものであり、適する経路指定手段は連続的／逐次的に送信された経路指定ビット信号の値と、各ノードの状態設定手段に従った共通伝送経路の個別ノードによる、経路指定ビット信号毎の応答に依存するものである。
ノードは各々（実際にはこれまでのところ真のリング又はデイジーチェーンシステムしか当てはまらないが）対象となる別々の装置それぞれに対する、又は他の装置への分岐通信経路若しくはスプールに対する入力の制御の一部と成っている。経路指定ビット信号は、直接連結された装置を受け入れて起動させるか否かを、又は別の通信経路／スプールに分岐するか否かを表す命令であると見なされる。
【００１８】
適する経路指定信号は、目標ノードまでに遭遇することになる各ノードそれぞれ１つづつの、一連のシングルビット信号を含んでおり、各ビットは、それが値のシーケンスに従ってその一連のシングルビット信号に命令を与えるノードで排除されるか吸収されるようになっている。複雑な分岐及び副分岐復線はこの方法で取り決めることができる。到達する装置から識別子を送り戻すことに係わる確認プロトコルは何れもアドレス指定に先立ちある等価性を有するように見えるかもしれないが、いわゆるマスター・アンド・スレーブシステムでの認識に関連する処理はマスター装置側にしか必要でない。
以下は別の場合であり、本発明の第６の態様になるが、２極性通信が国際的にはＤＣではないという性質と共に、通信用に確立された連続導電路は、ＤＣ又は低周波数ＡＣ電力がどこでも使えるように、そして対象となるネットワークのどこへでも流れるようにする。
【００１９】
（実施形態）
添付図表で示す図面を参照して、本発明の具体的で例示的な実施形態を説明する。図面において、図１Ａ及び図１Ｂの典型化された波形は、開路終端又は短絡終端によって影響を受け、電圧がそれぞれ２倍にされるか（図１Ａの１５）又は無効とされた（図１Ｂ）伝送回線反射変質信号となった同相（１２）及び逆相（１３）の反射信号が生成されるようなゼロ回りに対称である正弦波２極性信号（１１）を示し、具体的には２ボルト波高値の送信信号、及び４ボルト波高値又はゼロボルトの反射信号として示される。
【００２０】
図２Ａ、図２Ｂは、本発明を実施する好適な信号フォーマットを示す。この信号フォーマットは、信号形成のための一方向における２進値の各々に対し、Ｘ，Ｙで順に逆向きに転ずる変位動作を含み、具体的には、２極性即ちゼロ回りに対称である正弦波形について、２進値の"１"及び"０"に対し、それぞれが最初に正（図２Ａ）、及び最初に負である（図２Ｂ）変位動作を含んでいる。図２Ａと図２Ｂには更に、各２極性成分Ｘ，Ｙに続く中間レベルの電圧成分がＺで示され、具体的にはこの成分は、中央電圧がゼロであり、有利なことに、本明細書での使用のために生成された低インピーダンスの性質を有している。
反対方向への通信は、開路終端と短絡終端のどちらが適用されたかにより決まり、具体的には図面に示すように２進の"１"と"０"のどちらである。
【００２１】
固有の純度と平滑度を持つ正弦波形が望ましいが、例えば台形、三角形、矩形、又は様々に湾曲した上昇部及び／又はピーク部及び／又は戻りのような、反対方向に進む波形の形状を備えた他の信号フォーマットを使用することもできる。中間電圧成分（Ｚ）は、例えば付加的意味を持たせたい場合には、組み合わされたＸ、Ｙ反対方向変位動作成分と容易に区別できるなら他の何れのものであってもよく、更に、例えば望ましい有意義な用途のために、そこからあらゆる変動を効果的に取除くことによって低インピーダンスをゼロとして使用することができる。
【００２２】
用途としては、まず明確に、マスター・アンド・スレーブ型のデイジーチェーン相互接続システムが考えられ、図３に見られるように、マスター装置３１及びスレーブ装置の又はそれに連結されたノード３２に関しては、伝送回線部品３３によって、マスター３１と受動的吸収終端３５との間がデイジーチェーン様式で相互連結されたものが示されており、具体的には、マスターとノードとに入出力する信号搬送用中央導体３４及び一緒に接続された外部接地遮蔽体を有する同軸ケーブルとして示されている。
【００２３】
図４に移ると、マスター装置１１は、意図されたビット速度の３倍で作動する好適なプログラム可能クロック源４１と、マイクロプロセッサ４４によって与えられるように示されているシリアルデータ出力４２及び入力４３、（同軸ケーブルである必要がない）伝送回線の特性インピーダンスを整合させる出力終端抵抗器４５、３レベル出力データパルス発生器４６、パルス品質検証装置を有する入力受信器４７、及び仮想ハイブリッドネットワーク４８を備えている。図示のブロックに相応しい電子回路構成は、従来の集積回路技術により作製することができる。
【００２４】
仮想ハイブリッドネットワークは、初期電話技術における変圧器ハイブリッドカプラと同じ目的、即ち４本ワイヤから２本ワイヤへの変換を行うが、具体的に本明細書では、マスターにより送信された第１通信を、ノードでの意図的反射作用に基づいてマスター１１に戻される反射信号によって、第２通信から分離する役割を果たしている。更に、付属する差動増幅器４８１は、その入力４８３及び４８４間の電圧差に相当する出力４８２を有することになる。抵抗器４８５及び４８６は、伝送回線インピーダンスを整合させる抵抗器４４と同じ値を有し、結果的に差動増幅器入力４８３、４８４では２：１分周器と同じ作用が行われる。如何なる反射信号も存在しない場合、差動増幅器４８１は電圧と位相が等しい入力を有し、出力はゼロになる。しかし、伝送回線からマスターへ戻る反射信号成分は何でも、抵抗器４８５及び４８６の間からの回線４８３上の電圧と比較され、回線４８４上の電圧を増減させ、差動増幅器４８１からの出力４８２はその差を示すことになる。原理的に、例えばノイズ等は別とし、差動増幅器出力４８２は反射成分を追跡し、送信出力信号は効果的に取除かれた状態となっている。
【００２５】
ハイブリッド４８に関連して実行される機能の代替例を図４Ａに示すが、これはＩＣ製造に適している。
本代替例は、他の処理を行わないが、伝送回線上に同時に与えられる出入りビット信号のために連続的に作動し、出入りビット信号の間には振幅や位相にほとんど差が無く、実質的に相互干渉が無い状態にある。
回路は、２つの大型トランジスタＭ１（Ｎ型）及びＭ２（Ｐ型）を備える。Ｍ２は、Ｐ型装置の低目の相互コンダクタンスを補償するために、Ｍ１に比例して幅が設定されている。Ｍ１とＭ２の相互コンダクタンスは等しい。組み合わされた相互コンダクタンスは、ほぼ１／Ｚ₀、即ち伝送回線の特性インピーダンスの逆数に等しい。コンデンサＣ２とコンデンサＣ３／Ｃ４のペアにより、回路は、正しい伝送回線終端を与えるためにＹ５を調べるＺ₀オームの実抵抗器になり、入力対出力１００％フィードバック反転式相互コンダクタ及び１／ｇＭの抵抗器にもなるが、合計は等しくなる。
【００２６】
本回路は、
入来波を終端処理し、マスター側終端からの反射を防止する−但し、原則的にエネルギーは再利用することができる、
全ての通信波の源として、送出マスター波シーケンスをノードに向けて送出する、
本ケースでは、送出信号の無い状態で反射された入来信号を抽出する、
という役目を果たす。
具体的には、Ｙ７は、ノードから反射されマスターに戻ったビット信号エネルギーの「仮想信号」源を表し、Ｙ９は、マスターからケーブルに送出する信号入力（単信）であり、Ｙ６は、戻り信号が回復される場所で、この戻り信号は積分受信器回路に送られることが望ましく、Ｙ３からＹ５までに見られるゲインは−１であるためＹ６が送出信号と一緒に移動しないようにされる。Ｙ５は、（同軸ケーブル又はマイクロストリップ等の伝送回線の中心導体での電圧のための）入出力ポートであり、Ｚ₀は、伝送回線のインピーダンス源を表し（即ち実抵抗器ではない）、Ｃ１とＶ４（Ｙ９の逆数）は、伝送回線への信号注入を最小限に抑える必要がある場合に使われ、Ｒ２、Ｒ３は、シミュレーションの初期状態を促進するが実際上は使われず、Ｍ３は、マスターがギャップ期（インタービット又はインターバーストギャップ）にある時はいつでも活性状態にあるリセットトランジスタで、特性インピーダンスの状態で終了している間も回路の自己バイアス作動点の復元を助け、ＤＣ供給電流によりケーブル上に課されたどんなに小さなＤＣ電圧にも連結用コンデンサを適応させる。Ｙ４は、Ｃ２が充電／放電された時にスルーする内部ノードで、Ｃ２が大きければＹ４でのスルーがより少ないことを意味し、更にＣ２は小さくてもよいがＹ４は飽和するほどにスルーすべきでなく、そしてＹ７、Ｒ１は、１００オームを表し、Ｖ４／Ｃ１はＶ３、Ｃ５からの電流を受け入れ、Ｃ３、Ｃ４及びＣ５、Ｃ１は比例的に下がる。
【００２７】
容量性分周器動作（例えば、ゲートキャパシタンス）は、インバータ周りのフィードバックを減らすように働き、従って、相互コンダクタンスを下げて実効抵抗を増加する、この変化は、拡大相互コンダクタンスを設計すれば補償されるものであり、出力ポートとゲート間の減衰を変えることによりソフトウェア制御下での異なる伝送回線インピーダンスに整合させることができ、入出力（Ｉ／Ｏ）ノードに直接的に注入するために逆信号を使うことによって、（この経路を回避する）Ｉ／Ｏノードへの容量性信号電流に起因するエラーを補償できるが、より高いＩ／Ｏキャパシタンスを犠牲にすることになり、また、逆信号は、リング内のインバータから生成することができる。
【００２８】
使われるビット信号は、図２Ａ及びＢのＸ、Ｙ、Ｚに見るように、対称的な短パルスで、その後にゼロ電圧の期間が続く。これらはＤＣ成分を持たず、全体を完全にＡＣ連結とすることができる。期間Ｚによりパルス成分（Ｘ、Ｙ）を分析する時間が得られる。図２Ｄは、これらのビット信号（Ｘ、Ｙ、Ｚ）を使うビットシーケンスを示し、図２Ｆは、方形波フォーマットを用いた点以外は同じである。図２Ｇ、図２Ｈには、ビット信号の集団／集中の期間がないが、各側方に正弦波形及び方形波形の期間がある適用例を示している。図２Ｃのギャップ信号は、ビット信号と同じ長さであるが、全体を通してゼロボルトであり、下記のようなストロボとリセットに関する様々な制御目的に使われる。図２Ｉは、エンドルートインジケータとしての役目を果たすため及び／又はリセットすること又は意図的に中立性を破ることを含む必要な他の目的のための大きな変位動作パルスを持つ正弦波形状のビットバイビット期間信号を示すが、ルーターについては以下を参照されたい。
【００２９】
図５には、好適な３レベル通信のための３レベル出力データパルスの生成が示されており、固定クロック５１、位相ロックループ５２、選択的分周器５３、位相ロックループ５２に対する特定の３分割分周器５４Ａ、ビット信号フォーマット時間設定部５５に対する特定の３分割分周器５４Ｂ、及びビット変位動作（Ｘ、Ｙ）を入力２進データ値と調整して、２極性変位動作（Ｘ、Ｙ）を表示するビット値の次に続く期間（Ｚ）の間に、時間設定５５からの出力によってオフ状態になるように制御されるスイッチ５８を介し、出力トランジスタ５８のバイアスされたベースに加えられた正負の電圧の生成を５７において制御するための一致ゲート５６を備えている。
【００３０】
選択的分周器５３を変化させることにより、例えば、任意の特定装置のノード及び伝送回線に対して又は特定の接続に対しても、実際の最大値に適応するように、ビット通信速度を変えることができる。このような変更は、図２Ｅに示すようにビットごとに行うこともできるが、通常は1回限り又は定期的なシステム構成、或いは再構成の手法を基本としている。このようなビット速度を設定するために、マイクロプロセッサ４４は、反射信号が品質試験に最初に不合格となる時点までは予め定められたようにビット速度を上げながら送信し、不合格時点で記憶されているプリセットのようなそれ以下の速度で送信するようにプログラムされている。原理的には、以上のことは、通信が設定される毎に通信毎に適用され、マイクロプロセッサ４４によって記憶される。
【００３１】
３レベル通信は、ＮＲＺ（ゼロに非復帰）２進コードを使う場合よりも本質的に遅いが、対称性とデコード化及びエラーチェックの容易性の点で有利である。電話で使用する３レベルデジタルシステムは、時間と振幅との対称性というような波形とそのエンコード化は無い。また、この第３状態は、"０"レベルと"１"レベルとの間の低インピーダンス電圧の中央値の状態であり、バス隔離に使われる３重状態論理ゲートの高インピーダンス「オフ」状態ではない。他のデジタル回路の殆どは２レベル２進論理を基本にして作動する。
第３状態は、期間（Ｚ）とデータ信号のない図２Ｃのギャップにも適用されるが、以下に説明する経路指定による好適なアドレス指定を含む、オペレーションの様々な態様を制御するのに使うことができる。この期間は、ある特定の時点で作動しているマスター又はスレーブのどちらかによって生成することができる。
【００３２】
図６は、伝送回線からの何れをも対象にする３レベル信号受信装置及び品質検証装置を示す。このシステムは、このような反射であるか、或いはスレーブ装置／ノードによって作られ反射タイプに信号化されたデータ信号であるかによらず、送信されたデータの各信号ビットのエラーを非常に高い信頼性で検知することができる。ここでは、反射も含めて信号は全て、実ビット信号として、少なくとも理論上は同じ２極性／プラス期間フォーマットを有し、図４の仮想ハイブリッド４８に連結された差動増幅器４８１からの出力として調べることができることを理解されたい。
【００３３】
２進値"０"又は"１"を表すとして認められた受信ビット信号は、その波形について以下の検証／テストが実施される。
１．各受信ビット信号波形の前には、２極性変位動作の間のギャップが先行しなければならないが、これについては、正及び負閾値検知用差動増幅器６１Ａ、６１Ｂ（便宜上、閾値は公称ピーク値それぞれの約４分の１に設定される）、インバータ６２、及びＮＯＲゲート６３を参照されたい。尚、ＮＯＲゲート６３は、差動増幅器６１Ａ、６１Ｂの両出力が、受信信号に対応して、期間Ｚを通して適用されデータチェッカー６４で数えられる場合に、対象となる閾値内にある、即ち閾値を超えていない低いときにはいつでも正の出力を与える。これは構成エラーと、安定したゼロ基準を妨げる回線上の一般的ノイズを検知することになる。少なくとも反転についての検証に関して、そして、例えば次のテストと関連して、ＮＯＲゲート６３の同じ状態は、無論、波形がその極性を反転させながら閾値の間を横断している間の短時間について利用され、対応する短いパルスがデータチェッカー６４により使用されることにもなる。
【００３４】
２．各波形は、それがビット信号である信じるためには、ある順序又は他の付随的順序を持って最小限の時間内に、各正ピーク値及び各負ピーク値に向けて充分進むはずであり、（６１Ａ、６１Ｂよりも高く、例えば各公称ピークの約半分に設定できる）閾値検知用差動増幅器６５Ａ、６５Ｂが、対応して正及び負の出力をデータチェッカー６４へ送信する状態を示しているので、これを参照されたい。この検証は、ビット値（データチェッカー６４での変換が必要な信号化されたビット値である必要はない）を直接的に表示するもので、前記最短時間についてデータチェッカー６４による計数を可能にし、最終的な計算はＮＯＲゲート６３からの短パルスを入れたものになる。この検証を上記検証の結果と合わせることにより、例えばビット信号のない期間を表示する場合に、レベルが６１Ａ、Ｂの閾値と６５Ａ、Ｂの閾値の間にある弱い信号を拾うことができる。
【００３５】
３．各波形は、更に進んで反転し、マスターが設定した時間内に反対の閾値を超えねばならない。これらは前記したように処理され、ノイズの誤作動がデータとして解釈されるのを防止するが、その理由は、ノイズが、まず一方の極性となり、次にサンプリング期間の中間付近で遷移して他方の極性になる可能性は殆ど無い、つまりは周波数が同じになり且つ振幅が２倍になって何れの有効信号をも真似る又は取り消すようなことはないからである。
【００３６】
４．上記第１テストを終えた長パルスが、上記のパルス成分の２極性と反転が判明した後に再度調べられる際には、正電流及び負電流の積分合計が規定割合以内の均衡を持っているかについて更にテストがなされるが、これについては入力部にログクランプ６７を備えた積分器６６、閾値制御型差動増幅器６８Ａ、６８Ｂ、付属するインバータ６９、及びデータチェッカー６４へのＮＯＲゲート７０を参照されたい。演算増幅器積分器６６は、容量性コレクタベースのフィードバックを備えたトランジスタに代えてもよい。この検証は波形の対称を照合する。サンプル時間中に発現する均衡の取れた単極性ノイズパルスの何れも、対応する非ゼロ出力と共に積分器を離れることになるが、その一方ビット信号フォーマットの対称的な両極性成分の反射は何れも、戻された信号の強度が広範囲に亘る場合でさえも、不均衡量がゼロに接近するはずである。
【００３７】
期間（Ｚ）は、先行するデータが承認される以前の所定時間に亘って存続している必要があり、この期間はデータチェッカー６４によって数えることができる。これは、期間中のノイズを検知することになる。
上記テストは、受信信号が余りにも弱い場合及び／又は共通モードノイズ電圧についてはエラーを与える。
【００３８】
上記の固定閾値レベルに代えて、往復信号減衰レベルの範囲が広い場合の通信を容易にするため、特にソフトウェによる調整を可能にするために、ＤＡＣ変換器を採用することも有利である。データ速度が低い演算の場合、例えば遠くのノードと信頼性のある通信のために、ＨＦノイズを排除することを補助するように受信コンパレータと増幅器とをＤＡＣで調節できる応答時間制御を使うこともでき、これはコンポーネント中にバイアス電流を設定することにより実現される（電流を大きくすると一般的に応答が速くなるが、固定寄生容量又は追加容量を伴う）。
【００３９】
例えば、ストロボ信号とリセット信号をそれぞれ時間Ｙと時間Ｚに割り当てる場合、ストロボ信号及びリセット信号は、図２Ｃのギャップ信号の期間内に生成されるが、図６の遅延パルス発生器７１、７２を参照すると、ＮＯＲゲート６３の出力に固定された遅延が示されているのが分かる。コンパレータ６１Ａ、６１Ｂにより、データチェッカー６４は、期間成分（Ｚ）及びギャップ信号の全て（図２Ｃ）がそれらの閾値により設定された通りのゼロボルトの所定範囲内にあることをモニターできる。
スレーブノード３２はマスター３１からの信号を、マスター３１へ信号になって戻されるビット信号値に従って、ビットバイビットを基準に且つ開路又は短絡を基準に反射する。これらの反射は、ビットバイビット基準でのノード３２による受信の有効な受取り応答でもある。
【００４０】
代わりの受信回路、特に集積回路の実行を補助するものを図６Ａに示す。
本回路は図６と異なり、実際の２進値であるビット信号波形フォーマットの積分に基づくもので、「十分に速くない」増幅器が積分応答を生成する。
図６Ａ中に、
−ＡＣ増幅器の周期的な「自動ゼロリセット」と積分器は、小型トランジスタの典型的なデジタルＣＭＯＳ処理内に予想されるドリフト、トランジスタノイズ、電力供給ノイズを、デジタル速度を最適化することで克服する。この通信を使用すると、インタービット速度をリセットでき、ドリフト／ノイズによる要件を大幅に緩和することになる。
−リセットトランジスタが起動される毎に、増幅器はそれらの自己バイアス電圧を立ち上げ、積分器は放電されるにで、ギャップ時間中に短期間しか作動されないため関連性が断たれる。
−良好なゲインを与えるためにトランジスタチャネル長を相当長くできる。
−両方のノード（がマスターデータを直接入手すること）のため及びマスターエンド（図４Ａの回路の後）のために同じ回路を使うことができるが、これが回復させるデータはマスターでの翻訳が必要になる点に留意されたい。
【００４１】
演算に際し、Ｍ１１、Ｍ１０は、相互コンダクタンス段階（即ち電圧−＞電流段階）として働く。入力電圧データストリーム波形Ｙ６は、Ｍ１１とＭ１０のゲートを変調する。自己バイアス点より高い正の信号の場合、Ｎチャネルトランジスタは大きな電流を伝えるが、Ｐチャネルトランジスタは少ない電流しか伝えない。出力点Ｙ３はここでシンク電流になる。反対に、自己バイアス点に対して極性が負の信号の場合、Ｐチャネルトランジスタはより多くの電流を伝え、Ｎチャネルトランジスタは少ない電流しか伝えず出力源電流となる。自己バイアス点では、Ｍ１１電流とＭ１０電流は同じであるので、Ｙ３ではネット電流は利用できない。Ｙ３は、積分器に対する入力として低インピーダンス点を提供し、Ｙ３の電圧はほとんど変化しない（＋／−９０ｍＶ）ので、積分効果が高くなり寄生フィードバック容量は働かなくなる。Ｍ７とＭ８は積分器として働く。Ｍ１１、Ｍ１０とは対照的に、Ｙ７での出力電圧はスルーできるようになっている。フィードバックコンデンサはなく、寄生ドレーン−＞ゲート容量が低信号スイングで積分機能を提供するので、積分機能も実行する必要がない。Ｙ７の信号は、ほぼ入力の積分となる。例えば、入力する最初の"１"ビット信号波に対して、入来波が正の間にＹ７は正の積分をする。入来波がゼロと交差する時点で、Ｙ７はそのピークに達する。ビット信号波の第２（負の）半分の間、Ｙ７は下向きに積分する。波の正の半分での総面積は、ビット信号時間の終わりの時点では、波の負の半分での総面積に等しくなり、自己バイアス点への復帰が起こる。Ｙ７信号がより高くスイングすれば、低速度入力データの場合、Ｙ７の出力は供給レールの何れか１つに向かってスイングする。このスイングが起きると、その供給レールに接続されたＭＯＳ電界効果トランジスタは、ドレーン端がピンチオフされた飽和状態からドレーン端が抵抗的に源に接続されたオーム状態となる。これが起きると、ドレーン−＞ゲート容量性スフィードバックが増加し、フルゲート酸化物キャパシタンスとなる。この効果は非常に役に立つが、それは、積分器には特大電荷極限充電容量を除く高スイング、良好な感度を与えられ、回路は１０倍の時間範囲に亘って積分できるようになるからである。電荷保存法則のために、ＭＯＳ電界効果トランジスタに蓄えられた全電荷は除かれる。入来波形の１極性の間に全電荷が除かれた場合だけ、Ｙ７は中央点に戻ることができ、正にこれが均衡の取れた入力信号の必要条件である。波形は、"０"を検知するためのＭ２／Ｍ３と"１"を検知するためのＭ４／Ｍ６を使い、Ｙ７でデジタル的に抽出される（出力パルスの意味は反転される）。閾値は、Ｍ７、Ｍ１１の相対チャネル幅に対するトランジスタＭ２とＭ４の相対チャネル幅により設定される。Ｍ２は、インバータに定位より低い閾値を与えるために狭く、Ｍ４は、インバータに定位より高い閾値を与えるために広い。定位の論理ゲートは、シフト抵抗器を駆動するために２つの信号をデータとクロック（クロックはギャップ時間に発現する）に変換することができる。同じクロックにより時を刻まれた別のシフト抵抗器は、リフレクタを制御するノード−＞マスターデータ（マスターへのデータ）をマスターに対して順番付けするので、これにより入出力データは同期され正しく順序付けされる。
【００４２】
図７は、広帯域パルス変圧器を使用するスレーブノード装置を示し、この変圧器は同軸ケーブルの中央導電体の間に接続され、この同軸ケーブルにはノード制御論理及びシフト抵抗器装置７５からの制御スイッチ７４に従ってデータを入力／出力するために入力側スイッチ７２と中央タップスイッチ７３が接続され、この装置７５は、品質検証を必要としないように通常は単純化されている点以外は３図６と同じであり、他に３レベル検知及びタイミング装置７６からの受信タイミング制御出力も示されている。反射終端制御は、データ出力スイッチ７２の各側に示すサンプル点７８、７９へ接続されたデータ変調スイッチ７７によってなされる。変圧器７１に適した構成は、同軸ケーブル又は撚り線ケーブルの何れかを高透磁性環状コアの周りに巻きつけた反転用伝送回線変圧器であり、これについては図８を参照されたい。代わりに、プリント回路盤としてマイクロストリップ伝送回線を製作することがあり、平らな磁気コアを使い、図９のように回路を磁気的に接続する。
【００４３】
図７Ａは、代替の伝送回線トランスデューサを示すが、ここでは、
−大電力のＤＣ又はＡＣの電圧上に乗っている信号は、ＩＣ信号処理と同等の０ｖ基準レベルまで引き下げられる。両指向性とは、０ｖ基準信号（例：マスター波形）もＤＣパワーレベルまで引き上げることができることを意味する。パワーは、局部ノードで利用することができる。全経路指定／反射は、これよりＩＣ?Ｎチャネルトランジスタを使い０ｖで行なわれる。伝送回線変圧器は、ＵＨＦの単純な中空フェライトビーズであってよい。同じ回路は、完全な両指向性のものとしてマスターで使用でき、ネットワークの都合の良い任意の点でパワーを導入／抽出することができる。
【００４４】
伝送回線変圧器を使うと、伝送回線構造が効果的に働き漂遊キャパシタンスと漏れインダクタンスを伝送回線にするので、低寄生エレメントを備えた良好なＤＣ経路が出来上る。変圧器は、インピーダンス変換及びシングル／ダブル終端変換（バラン機能）を実行するために設けることもでき有利である。これは、同軸（不均衡）ケーブルシステムと撚り線（均衡）ケーブルシステムの間で通信媒体を変換するのに利用できるであろう。
【００４５】
（双方向の）通しデータの固有反転換は何の問題も生じないが、マスター３１は、接続されたノードに従って全ての出力データを簡単にソフトウェア制御によって反転できるし、リング配列又はデイジーチェーン配列の場合には実際に交互に反転しているからである。同様に、反射信号は、偶数ノード及び奇数ノードの場合で意味が交互に変化するが、この変化も、送信された波形の意味と比べた時に必ずしも必要ではないが、ソフトウェア制御により反転することができる。
【００４６】
説明したシステムは以下のように要約される。
−"１"の波と"０"の波は、到着するマスターデータからノードによってのみ直接的に翻訳できる。
−ノードリフレクタ終了は、マスターからの先行データ又は現在到着中のデータに関係なく、ノードが送信したい第２通信データにより制御される。
−マスターは、自分が意味するものを、送信したものを基準に分類できる。
−ノードは、高い位相及び低い位相のどちらについても、１番目の通信ビット値に従って、ある順序で、完全な波動を反射する。
−ノードリフレクタ終了は、それぞれの新しいマスタービット信号が到着する前に、状態を変える。
−ノードはマスターから最初に１つのビット信号を受け取ると同時に第２通信ビットを（個別に）反射して戻す。
−「短絡」終了状況は、必ずしもゼロオームとは限らず、又ノードが、マスターがこの状況で送信したものを検知することもありえないので、実用上は恐らく５ラ（対数の少数部分）によって良好な反射が得られ、小さなマスター信号を検知し解明することができる。
−マスターエンド受信器へ戻り検知される"１"と"０"は、マスターが送信したものと照合しない限り利用できないが、順番に拾われ従来的に記憶されたビット値から容易に分類される。
【００４７】
ＭＯＳ電界効果トランジスタと関連するある算術的観点から見ると、ノードがマスターへ送る"１"を有する場合、ノードは戻し反射する際に入力マスタービット信号波に＋１を掛けてこれを信号化する（開路反射がこれを行い、例えばＮｍｏｓ＝オフとなる）。ノードがマスターへ送る"０"を有する場合、マスター波に−１を掛ける（短絡反射がこれを行い、例えばリフレクタＮｍｏｓ8オンとなる）。マスターはこれを、ノードが送信していた２進値を得るために、被乗数が何だったのか、即ち＋１か−１のどちらかを見つけることにより分類する。これは、マスターにより送信された元の２進値へ、戻ってきた見かけ上の２進値をビットバイビットベースで掛けることにより実行できる。マスターは効果的に解を出す、即ち［送信されたマスタービット］ラ［未知数］＝［受信された生ビット］となり、これは排他的ＯＲゲート又はマスターが送信した記憶値に対して作用するソフトウェア指令よって簡単に解くことができる。
【００４８】
変圧器は、２つのＲＦポートを高低の何れかのインピーダンスＲＦ経路にリンクする唯一可能な方法というわけではない。本目的を実現するために、パワーＭＯＳ電界効果トランジスタをｎｐｎ２極性トランジスタスイッチ（又は他の型の半導体又は電磁スイッチ、例えばリレー）を使うこともできる。
ＤＣ又は１ｆＡＣ電源を必要としないシステム（例えば電源が既に利用されている場合）では、一方のＲＦポートを他方のＲＦポートと接続又は隔離するためのスイッチ及び必要に応じて「開路」反射又は「貫通」接続を引き起こすためのスイッチとしてＰチャネル又はＮチャネルのＭＯＳ電界効果トランジスタを使うことにより、全体的にモノリシックな一体型システムを設けることができるが、これについては図１０のＰチャネルＭＯＳ電界効果トランジスタ１０１、１０２を参照されたい。電荷注入を取り消す標準的な手段は、開閉中に擬似信号が生成されることを制限することになる。
【００４９】
図１１は、短絡反射用の一連の抵抗を備えた２極性トランジスタ１１１、１１２及び１１３をアナログスイッチ要素に代わるものと共に使用する図であるが、これは入射波形の同時短絡反射を使って入来波形信号の検知を可能にしている。ＲＦスイッチ１１４がオフのときは、エミッタフォロアトランジスタ１１１はオフにされ、ベースは逆バイアスされ、エミッタ電流シンクトランジスタ１１２も自身のベースを０ｖにすることによりオフにされる。トランジスタ１１２用のエミッタ回路プラスコレクタは、グラウンドに対して小さな漂遊容量を持った並列の非常に高い抵抗を表している。抵抗１１５は、バイアスレベルが＋２ｖである特定例、及び以下のように一体型素子を通して＋２．６ｖになるものに対し、通常少なくとも１０Ｋオームの逆ベースバイアスを提供する。ＲＦスイッチがオフの時、キャパシタ１１６を介するＡＣ信号連結は、抵抗器１１５が高く抵抗器１１１のエミッタが逆バイアスされているので、減衰又は反射をほとんど受けることがない。オフ状態において、スイッチは、ＴＲ１エミッタが順方向バイアスされる前に、５Ｖピークピーク値の信号を処理できる。
【００５０】
ＲＦスイッチをオンにするため、スイッチ制御回線が＋２．６ｖになると、これによりトランジスタ１１１は非常に素早くオンとなり、僅かに遅れて電流シンクペア１１２、１１３がオンになるタイミングが正しければ、極限エミッタ電圧も２ボルト（２．６ｖ−Ｖｂｅ＠０．６ｖ＝２ｖ）なので、トランジスタ１１１のエミッタにもインピーダンス源への擬似出力にも殆ど電圧変化が起きないことが保証できる。オン状態では、２極性トランジスタのエミッタ電流は、２５／Ｉｃ（ｍＡ）の有効出力抵抗、即ち５ｍＡのコレクタ電流で５オームを与える。この抵抗は、インピーダンス源としての伝送回線上の波に強い短絡反射を生み出すためには、インピーダンス源に対し十分に低い値である。スイッチは、擬似信号の注入を制限するよう、２極性ビット信号コンポーネントの外側だけでオン又はオフにされる。抵抗１１７がトランジスタ１１２のコレクタ用に加えられており、波が短絡反射される、即ちＲＦ電圧とエミッタがゼロである時でも、エミッタ電流の変調として表れるマスター信号のアナログが利用でき、ノードがマスターデータを受信できるようになっている。
【００５１】
現在の半導体技術では、図１１のｎｐｎ２極性型トランジスタ装置の効果的な作動は約５００ＭＨｚまでに制限される。１ＧＨｚまでの高周波数での作動は、例えば単体一体型素子として同じ基板上にある集積ガリウム砒素化合物レーザー装置１１３のような随意的に駆動されるＰＩＮダイオード、図１２の１２１と１２２のスイッチを製作するためのガリウム砒素化合物一体型マイクロ波集積回路技術を使えば実現できる。典型的なオン／オフ切換時間は０．１ｎ秒程度と非常に短い。
データ速度が非常に速い（例：マイクロ波）場合、経路指定を容易にするために、ＰＩＮダイオードをマイクロ波サーキュレータ配列の中空金属導波管に組み込んで使うことができる。
【００５２】
更にノード装置と回路に関しては、変圧器中央点の短絡反射は、先に示した回路設計を使って実現することができる。しかし、オン／オフ回数はこのようなスイッチにとっては重要でないので、単純な飽和型ＮＰＮトランジスタスイッチを使用でき、パワーとして求められるＤＣ電流を流すのには都合がよい。
ノードに関する３レベル検知は、通信中にノードに送信される全パルスデータが（一方向に又は反対方向に）反射されてマスターに戻され、そこでデータはノイズピックアップに関してテストされる、という具合に簡素化されてもよい。仮に「往復」パルスの品質が満足のゆくものであれば、含まれている片道のパルス品質も満足のゆくものであるはずだと見なすことは合理的と思われる。これを基にすると、最も単純なノードではこれ以上のエラー検知と補正論理を必要としない。
【００５３】
飽和型ＪＦＥＴ又はＭＯＳ電界効果トランジスタ又は２極性トランジスタは、幾らかの動作電流を伝送回線から抽出するのに使用でき、依然として高ＡＣインピーダンス伝送回線であることに変わりはなく、信号も上記の中央タップ変圧器ＲＦ反射切換に組み込まれることになろう。代わりに、高パワーレベルに関しては、ＲＦインダクタは、ローカルな電子装置又はアクチュエータへ電力を供給するために相当のＤＣ電流を抽出するために使用でき、ここでも依然高ＡＣインピーダンスを提供する。低周波数ＡＣ電力も、これが通常の通信周波数よりも随分低く、従って通信回路の小型連結キャパシタにより隔離されるという場合には可能である（５０Ｈｚ、６０Ｈｚ）。
【００５４】
ノードオペレーションでは初期のマスター出力がゼロ入力（期間／ギャップ状態Ｚ）であることもあるが、これはリセット時間よりも長く残存していたので、全ノードがリセットされたのだと考えられる。次に図７であるが、全ノードはセット（スイッチ７２をオンにする）され、最初の入来波は短絡終端により反射され、マスターからの最初のビット信号の逆相反射が生成され、マスターは逆相反射へ、仮想ハイブリッド４８により上記のように効果的に分離されたものとして評価することになる。満足のいくものであれば、マスターはノードをフル二重能力にしてデータの送受信を連続することができる。
【００５５】
図７では、"１"及び"２"と番号付けされた点のノードサンプリングは短絡及び開路終了、従って逆相反射及び同相反射、従って小さい反射信号及び大きい反射信号に対応し、ノードからマスターへの各通信は全て、図２Ｂのように２進値"０"を送信する際にオン状態にある逆相短絡反射スイッチ７２を含んでいる。２進値"１"の送信には、同相開路反射に関する設定を含まれ、具体的には両方のスイッチ７２、７３をオフにする。マスターからの入射波パルスがノードに現れると、広帯域変圧器の直列インダクタンス、すなわちここではインダクタとして作用するもの（巻線極性ドットを参照）は、他のノードを介して更に他のノードに連結されているエネルギーがある場合は、高インピーダンスで非常に小型である、つまりインダクタ電流が瞬間的に変化できず、マスターからの波形は非常に高い周波数成分だけを有しているからである。
【００５６】
ビットを抽出する（且つクロックも設定する）ために３レベル検波器経由でノードが受信するデータの全てのビットについては、ノードデータの１つのビットがマスターに戻されると、システムはフル二重モードで作動できる。反射制御スイッチ７２、７３はマスターパルスのゼロ入力期間／ギャップ時の間だけ変更できるので、ゼロ電圧で切り換わって、擬似信号注入を最小に抑える。どんな時であっても、意味のあるどんな信号も作動中のノードを通ることはないので、マスターからの伝送回線よりも下流のノードは、反射によって効果的に分離された信号を殆ど得ることがない。
例えばノードの受信用抵抗器にシフトされるというように、それぞれのマスター送信ビット信号が受信されると、ノードデータの次のビットを、通常はノードの送信用シフト抵抗器から時を刻んで出すという形で、返却することができる。
【００５７】
原則的として、マスターは、自身が送ったものとそっくり同じビット信号を自動的に反射によって常に受け戻し、反射信号は上述のように品質検証のためにマスターで検索され、反射信号は終端及び発生した反射の性質によるノードデータを更に表している。マスターは、送信したものの２進値と比べ、各受信ビット信号の翻訳された２進値を調べることにより、ノードからのビット信号の２進値を確定できる、即ち同じ二極性であればノードが同相開路反射であり論理１を送信していたことを意味し、逆の二極性はノードが短絡反相反射であり論理０を送信したことを意味する。
【００５８】
データの送受信には本来同じビット信号フォーマットが使われるので、マスターでの受信信号の品質検証は、往復信号を含めてノイズが無いことを確認することになり、従って双方向のデータ完全性を良好に表示する。
伝送回線の下流のノードが信号を得ることなく、全データビット信号をマスターへ送信するために、ノードによる反射を使うことに関連した有効な選択機構が浮かび上がる。任意の長さの双方向データ転送が何れかのノードで完了した後、特別のギャップ期間がマスターの出力に挿入される。通常は５００ナノ秒の短いギャップが、現在アドレスされているノードとの通信を終了させるストロボとしての役目を果たすことができる。このストロボ状況を検知する時に、ノードは、単純にスイッチ７３をオフにしＲＦをオンにし、それ以上の信号を反射することを止め、これによって広帯域変圧器を真の１：１反転変圧器として働かせ、入出力ＲＦポートを双方向方式で、つまりスイッチ７２を介してＡＣグラウンドに向かう巻線の共通点によって堅く連結させ、入力巻線端子（１）とＡＣグラウンド（２）の間の入力ＲＦエネルギーを巻線端子（４）の出力へ変圧器作用によって連結する。変圧器は、元来双方向性であり、ＲＦエネルギーのためにそのポートと伝送回線セグメントを一緒に接続する。マスターが生成したパルス波は、こうしてスイッチ７２がオンになると１つのノードを通過しチェーン内の次のノードまで運ばれる。同様に、この「スイッチアウト」ノードを通り過ぎたノードから反射されたエネルギーは、マスターまで戻される。
【００５９】
スイッチ７２は、例えばｎｐｎトランジスタのような低抵抗の飽和されたスイッチング要素であり、ここではノード用に電流を供給する経路としても働く。スイッチング速度は、サイクルのアドレス指定毎に１回だけオン又はオフに切り替わればよいので、本質的条件ではない。スイッチ７２は、非飽和の一定電流状況にある時、ＤＣ電流の経路としても働くが、トランジスタのコレクタキャパシタンスが低い場合、ＲＦエネルギーに対して高インピーダンスを提供する。
【００６０】
ノードがストロボ条件を検知することにより、マスターは、自分が通信を求めているノードの前にある全ノードを素早く通過でき、具体的には反射されて逆相となるであろうシングルビット信号を送信することに関わり、各シングル信号ビットの後にストロボギャップ期間を設け、所望のノードに到着するまでは現在反射中のノードを不能にする。ストロボ検知により一旦ノードが非作動状態になると、能動的に再作動状態となるまでは再びアクティブリフレクタになることはなく、これについては以下のリセットの説明を参照されたい。
【００６１】
通信が独立型双方向の場合、ノードは同じ信号を、例えばマスターが送信中の期間にどんなデータも反射しないことによって、マスターへ戻らせようとする。これにより、必要な全データがノードにより拾われた／与えられたこと、又は作動ノードは何れの関連データ又はそれ以上の関連データを必要としないことが示され、従って、マスターはチェーンの次のノードに移動することができる。
【００６２】
作動ノードの通信論理がリセットされるべき、従ってマスターによる選択のため、即ち次のマスタービット信号の逆相反射のために、ノードを起動すべきことをマスターが示すように、ストロボギャップ長よりもずっと長いギャップを使うことができる。マスターが選択されたデータルートをデータ信号と短いストロボギャップにより混雑させている場合、不作動ノードは選択されることさえありえず、即ちプリセットギャップができるまでは選択対象外の状態にある。
【００６３】
ノードは正しくアドレスされた後に、通常の２重データ伝送の間にこのような信号を生成することがあるが、例えば長いデータ伝送の中間でマスターに危険な状況、例えばバッファーが一杯であるとかデータエラー等を示す時である。
対象となる最終ノードまでノードの逐次ポーリングに基づいて通例の双方向データ転送が行われる場合、マスターは、典型的には新しい選択シーケンス用に、全ノードを再活起動するためにリセットギャップを使用する。
一連の番号又はアドレス等の識別子コード又はソフトウェアプログアムといった追加的な選択／アドレス機構が、システム中の如何なる個所における如何なるノードの単一的選択と通信に関して、必要となることはない。
【００６４】
このような逐次選択スキームは範囲を広げて、例えばデジタルＴＶ割り当て及び／又はテレビ会議等のように同じデータを多数のノードへ同時に送信することが求められる場合、有用なネットワーク特性を提供することができる。ノードに最初に送信されたビット信号の状態が逆相反射され且つラッチされており、更にこの状態が２進値"１"に対応する場合は、ストロボ期間の後に、同じ２進"１"信号でアドレスされた全ノードは、依然としてデータを受信できる状態にある。同報通信を受信するよう意図されてないノードは２進"０"ビット信号でアドレスされることになろう。
【００６５】
マスターはこうして通例の最後の受動終端までずっとノードを正しく選択することができ、ここで全選択ノードに対して同報通信ベースでデータの送信を開始する。同報通信用にアドレスされたノードは、自身が保有するデータをマスターに送信しようとしないはずなので、オペレーションは半２重モードとなり、１つの終了が連続して表れる。各ノードは、それが奇数か偶数かということを示して１ビット比較を行うインジケータしか必要としない。
【００６６】
興味深いことに、この３レベルシステムの多速度演算能力自身により、ＡＣ応答が遅いノードは送信されたデータを受信閾値より下へ自動的に大幅に減衰させるというような、選択の形態が可能になっている。実際に、ケーブルによる減衰により、低速ノードに伝送回線の終端で高速データを見ないようにさせることもできる。
【００６７】
図面中の回路図をよく調べると、ネットワークを通して良好なＤＣ電流経路が確認される。この経路はマスター終端に始まり、変圧器巻線を通過し、同軸ケーブルの編組又は他の撚り線やマクロストリップの導電体を介して戻る。これにより、ＤＣパワー又は低周波数ＡＣパワーの供給が伝送回線自身によりできるようになっている。
【００６８】
本発明のシステムの実施例は、デイジーチェーン又はリングよりも複雑な、例えばいわゆるインターネット等の相互接続でも実現できるが、これについては図１３に２つ以上のマスター（Ｍ）、幾つかの分岐中における多数のノード（Ｘ）、及び分岐の間の交差にあるルーター装置を含んでいる部分を示す。
【００６９】
図１４は、評価用に変更されたノードとその伝送回線接続の片側からの通信を示し、これは無論真のリングネットワークについても望ましいものである。図１４は、３つのＲＦリフレクタスイッチ１４１、１４２、１４３及び４つの連結点（Ａ−Ｄ）を、信号源及び追加的論理１４６に従った、一貫した２波動データの入力及び３方向出力スイッチング装置１４５と共に示している。一方の側からのマスター装置との通信の際には、他方の側は有効的に「ロックアウト状態」にあって、ノードは対象のマスターに対する一定の反射（開路または短絡の何れでも）に合わせて配列されている。これら両方の場合に、広帯域変圧器１４７の直列インダクタンスは、ノードが制御中のマスターに開路又は短絡何れを反射していようとも、他方のポートから「使用中」ノードにアクセスしようとしているマスターに対してＡＣ「開路」状況を与える。
【００７０】
マスターはノードの「使用中」状態を、例えばノードがマスターからの最初のビット信号に短絡逆相反射で応答する場合には、ビット信号の反射が「開路」同相の性質であることなどにより、容易に検知できる。
ノードスイッチングの時間は非常に短いので、ノードへ同時にアクセスが試みられるという可能性は非常に少ない。仮にそういう事態がおきても、不利を被るマスターが受信した品質エラーによって、ノードの最後に作動していた又はアドレスされたもの以降のノード回線が使用中であることが直ぐに明らかになる。マスターは、反射信号が「使用中」に相当するものから変わるまで繰り返してビット信号を送信することにより、ノードが利用できるようになるまでノードを再試行するが、このようなことは、他方のマスターが、リセット期間中に静止し選択のためにノードを再起動させることにより、リセットをノードへ送信した後に起きることがある。
【００７１】
ここでの真のリング又はインターネットシステムの重要な特性は、同じ長さの伝送回線ケーブル上で隣接する２つのノードが、実質的に各マスターからの全エネルギーは反射隔離を与えるために反射戻しされるので、干渉を受けずに異なるマスター（図面上の左と右に対して）と通信ができるということである。大型のインターネットワークには、多数のマスターとノードがあると推定される。反射隔離により、ある長さのケーブル上に２つの別々の通信チャネル、即ち特別な装置を組み入れることなくネットワークの多数の分岐上での同時的活動が許容される。全体のデータ割合はシステムが成長するにつれて拡大する。
【００７２】
ルーターは、インターネットトポロジーに加え「リング」トポロジーと「スター」トポロジーの組み合わせに対する貴重な特性を備えながら発展してきており、特に例えば、データパルスを多くの擬似反射相互接続（長い回線又はループ中の全ノードについて）へさらすことなく、接続されるノードの数が増加できるようにすることについて、及び専用ケーブルを使用する又は所与ケーブルから益を得ている場合など、理由は如何であれノードのストリングに対して「バイパス」を提供することについて、貴重な特性を備えながら発展してきた。
【００７３】
図１５のルーターは、既に説明済みの構成部品及びブロックから主としてできているので、相違点に重きをおいて説明する。「論理ブロック１５１」はハードウェア論理又はソフトウェア、或いは両者の組み合わせによって容易に実行される機能を有する。ルーターは、同じ通信を使う際にノードと幾分似た作動をするが、大量のデータを送受信する必要がない。ルーターの主な目的は、マスターを大型システム中の特定ノードへ迅速にアドレスさせることと、大部分のノードをマスターからの信号から隔離することであり、こうして減衰と擬似反射効果を最小限に抑える。３つのポートが示され、ほとんどがＴ接続であるが、これらは（認識次第で）１本の伝送回線が分れるか又は３本の回線が合体することができるようになっている。
【００７４】
１つのポートから別のポートへの経路指定、それらを有効に接続するのはＲＦ信号の場合は最も簡単であって、例えば他のポートをいつも開路状態にして置くなどして、簡単に実行できる３方向スイッチが効果的である。しかし、多方向ルーターも実現可能である。
【００７５】
このルーターも、消された状態のポートへ到着するマスター信号に対する同相開路反射により「使用中」状態／状況を表す。制御は３ポートの何れの１つからでもできる。パワーアップに際し、ルーターはエネルギーを反射しないので、ＲＦスイッチは、開路に対する唯一の代替、ＡＣグラントに対する短絡、及び必要とされない逆相として、全回線の正しい特性インピーダンスの正しい受動終了用抵抗器中のスイッチである。これは、選択／アドレス指定信号を利用できるルーターに送って、それとノードの応答を区別することを会得するが、これは即ち反射ではなく吸収である。ルーターは、３ポートの何れかから受信した最初の有効なマスタービット信号、例えば時計回りの左側ポートにつき２進の"１"、及び半時計回りの右側ポートに２進の"０"により切り換わる。
【００７６】
一旦切り換わると、ルーターは、切り替えを起こしたポートでリセット状況が検知されるまでは、変化できない。ルーターの非選択回線上の何れかの作動ノードまでの全ノードは、「リセット」条件として解釈される信号を拾わず、それらを後の選択用に用意する。リセット条件／期間が、ルーターの経路を設定したポートから検知された後、全入力は特性（吸収、即ち非反射）終端抵抗に戻され、ルーターは３ポートのうちの１つに到着する最初のマスター信号による制御に利用される。
【００７７】
上記同報通信特性を使用する際に便利な終端を装備するために、及び／又はマスターが経路指定方向信号をいつ送信したのかを検知するために、ルーターが自身の特性インピーダンス終端を特定のポートに残存するようにさせることを可能にすることを含めて、他のハードウェア論理特性又はソフトウェア論理特性は（それが普通には行わない）ストロボを伴っている。単一のビット信号は、ルーターに、入力ポートのための特性終端インピーダンスを保持又は復元させることができ、例えば規定されたばかりのルート選択を無視することができる。その他の２ポートは、それらのポートにおける片方のマスター信号により依然として一緒に切り替えられるが、固有終了が持続しているポートへのルートに対して試みられた場合は、「使用中」信号が戻されるだけである。検知されたリセット条件は、使用中の論理全てを取り消し、ポートを通常のオペレーションに戻すことのできる特性終了ポートを有している。
【００７８】
ＤＣパワー又は低周波数ＡＣパワーは、ノード及び取り付けられた他の装置への良好な低抵抗の電源を維持するために、ルーターの場所でネットワークに加えられる。
このようなルーターは、大型の相互接続されたアレー型ノードを容易にし、選択経路がネットワークの周りを「蛇行する」、ノード間の可能な経路の冗長度を補佐する。ある経路が実行不可能又は使用中であると判明すると、代わりの選択経路が、複雑で高価な電子装置又はソフトウェアを必要とすることなく試される。
【００７９】
図１５Ａと１５Ｂは有利なルーターの反射／スイッチングを示す。図１５Ａで、電圧レベルの中心は、Ｎｃｈｍｏｓスイッチと適合するように、グラウンドと低変位動作周りに合わせされ、嵩高いＣＭＯＳは大量の負の入力を受け入れられないことから、現在のＣＭＯＳＩｃｓを介してラッチアップを起こさずに経路決定可能である。ＡＣグラウンドではなく実際のグラウンドを使って反射トランジスタを終了させることができるので、大型コンデンサを避けフルＩＣ化が容易になる。この反射スイッチは「オン」抵抗を制御するためにゲート変調を有する。単一トランジスタは、開路条件、特性条件、短絡条件で必要とされる抵抗の範囲を提供することができ、反射のためにアナログ信号が供給される。別のオプションは、起動された時に並列に作動する加重サイズの反射変成器を使うことである。図１５Ｂで、Ｎｃｈルータースイッチはこのような大きさが限定された信号をグラウンド（０ｖ）に基づき経路付けすることができる。
【００８０】
寄生ゲート−＞チャネル「オン」キャパシタンスは、低損失に当たる信号でスイングすることができる。小さなＰｃｈターンオンスイッチは、オンリーロードを表し、＞５Ｋオーム＝取るに足らないとなる。他の寄生キャパシタンスは、シリコン・オン・インシュレータ方式を使って小さくできるが、この方式は、酸化フィールド（ＦＯＸ）領域上に高抵抗ポリチャネル／ポリ２ゲートポリシリコントランジスタを形成することにより、従来の嵩高いＣＭＯＳ上に製作することができる。熱なまし又は溶融再結晶により性能が向上するであろうが、本用途では形成されたままでそこまでしなくても恐らく問題ない。
【００８１】
マスターコントローラは、コントローラが取り付けられるネットワークのトポロジーを完全に調べて確立することができる。こうして、ノードリセット条件を発した後、マスターは、上記のビット信号ストロボ方式、例えばストロボ期間が次に従える２進"１"ビット信号の連続ストリームを使って最高レベルの回線上の全ノードをポールする。適正なポールならば、各ノードから反射された信号は「逆相」でなければならない。「同相」を反射する使用中のノードは空くまで再試行される。
【００８２】
ルータースイッチは、例えば別のマスターにより切り替えられる等、使用中でない限りは２進"１"ビット信号により作動されるが、使用中の場合は、やはり再試行を要求する開路逆相使用中信号を戻すことになる。空いているルーターは、ノードではなく、信号を反射せずに吸収し、吸収されたビット信号により規定される方向へ切り換わる以前に第３「ギャップ」状態をビット信号へ有効に生じさせるものとして識別される。マスターは、自身へ戻されたデータストリーム中にこの反射無しギャップパルスを検知するので、ルーターを認識したことが分かり、どちらの方向に切り替えるように言ったかを知る。
【００８３】
最終的に、マスターは、ネットワークを通過し特性インピーダンスの受動的終端までの全部が"１"である経路の端に到達するが、この終端は無反射ギャップ状況条件無しで信号吸収により認識することができる。マスターは、ここで多数のノードがこの特定の全て"１"のルートの各部分上にあることを、ネットワークと経路の終端までのルーターの位置を介して知る。ネットワーク調査は、マスターが最初に同じシーケンスを最後のルーターまで実行し、次に"０"ビット信号を送信して、分岐が先行ルートの最後の区分を外したことを調べることにより、反復的に連続される。マスターは、ノード、ルーター、終端のネットワーク内部マップを構築するために、ネットワークの全分岐とチェーンを完全に調べ終わるまで上記処理を繰り返す。
【００８４】
多数のマスターを持つ複雑なインターネット装置の場合、ネットワーク調査は１つのマスターが別のマスターを見つけるように促すが、この時少なくとも他方のマスターが休止していると仮定している。マスターはソフトウェアプロトコルを持っているので、マスターは互いに見分けがつくが、更に情報も共有していれば望ましい。これは並列処理システムでの基本である。
【００８５】
用途は、並列処理からスーパーコンピュータアーキテクチャに至るまでが想定され、その場合は例えば本システムの３２又はそれ以上の並列チャネルを（例：マイクロストリップ媒体上で）使用できるような大型マルチビットバスシステムが使われ、周辺装置又はメモリのためにノードは実際にはいわゆる「広い」並列入力性を有するであろう。信号ルーターも"ｎ"ビットまで範囲を拡張することができる。
【００８６】
従来のデータバストポロジー（例えば、ＰＣＩバス、ＶＭＥバス、ＮｕＢｕｓ）は、如何なる時も１つのバス「オーナー」にしかバスの制御を許さない。全体のバス帯域は固定され、周辺の広いノードが追加されても広がらない。本明細書に提案する反射的隔離のシステムは、バスの隣接セクション間に用いることができ、「使用中」の通信はバスの全セクションを分割させ、フルデータ速度でポイントツーポイントのオペレーションができるようにしている。多量のデータを相互に交換するカードはバス中に隣接して配置される。単一の「マスター」プログラムも、定期的「アイドル」スロットが挿入された場合は、カードと個別に通信することできる。
【００８７】
標準的なコンピュータバストポロジーは、伝送回線と反射の影響で、長さを数フィート以上には伸ばすことができない。これは、本発明のシステムを使うと緩和される。この半２重システムは、遠方の源から高速で、しかもケーブルからの擬似反射を首尾よく拒絶しながら、大量のデータを入手する場合に特に利用価値が高い。
【００８８】
システムは、恐らくコンピュータ内部へはマイクロストリップ回線を、そして外部接続には撚り線リボンケーブル等を使って、マルチビット（例１６ビット、３２ビット等）バスシステムと組み合わせたものへ適用できる。３２ビット、１６ビット、８ビット、及び１ビットルートを組み合わせることができる。３２ビットワイドシステムで開始すると、各ビットは最終的には新しく独立したシングルビットルートの源になるが、最初に２つの１６ビットバス、次に４つの８ビットバスへと縮小する。内部コンピュータデータバスは、ＰＣのシャシーから「抜け出し」て、バッファーなどの介入無しにオフィスネットワークになることができる。３００Ｍｂｐｓでは、３２ビットシステムは、無線周波数の干渉（ＲＦＩ／ＥＭＩ）を低く抑えれば、相応の距離に亘って毎秒１．２ギガバイトのスループットを達成する。
【００８９】
本発明の全部又は一部の様々な回路の考案された集積回路実施例には、ＧａＡｓ技術（超高速）、ＥＣＬ処理技術（非常に高速）、ＢｉＣＭｏｓ（高速）、ＣＭＯＳ（中速）を使うことが含まれている。
【００９０】
本発明の実施例は、ケーブルなどの伝送回線上での信号反射の本来の使用と検知を行っているので、時間分域反射率測定法（図１６参照）を組み入れることができる。このマスターの受信器回路には、３ラクロック発生器で作動する高解像度タイマーと、受信閾値設定のための通常はＤＡＣ制御型である調整装置を付けることができ、これにより時間分域反射率測定システムベースを形成することができ、同システムでは正確な往復信号回数と振幅がマスターによりモニターされ再度戻される。
【００９１】
プログラム可能な受信閾値を使って、マスターは閾値を下げ、ケーブルからの低レベル反射、コネクタ損傷などを検知することができる。これにより、短絡又は開路により生じる公称インピーダンスからのずれがあれば反射が起きることから、回線中の欠陥を正確に突きとめることが容易になる。更に、同軸ケーブルはひどく押しつぶされたり引き伸ばされたりすると、測定できる程の変化が特性インピーダンスに生じて反射が変わる。
【００９２】
このマスターは通常、新ノードの存在を容易に検知しそれを記憶できるプログラム化されたコンピュータを含んでおり、次回には全ネットワークの探索が実行される。時間分域反射率測定法を含むことにより、新しく検知されたノードは、自身の（電気長装置中の）位置がビット信号のフライトの時間により定められることになる。ルーターは、システムを拡張するために何れのポイントに追加されてもよい。内部終端を有する多方向ルーターを使い、Ｂポート「エクステンションソケット」型ケーブルを用意し、そこに装置を差し込むようにすることもできる。
【００９３】
遠方のノードから高速でデータを入手する際に、フル２重オペレーションは実用的でないこともある。中間にあるノードとケーブル及び／又はコネクタ不整合によるマスター出力信号からの擬似反射が、ノードからの反射された通信エネルギーが擬似反射により圧倒されかねない戻し信号を与えるという事実から問題が派生する。１つの対応策は、動作周波数、特に漂遊容量反射で反射を下げて、データ速度を落とすことであろう。別の対応策は、ノードが自身の波形状３レベル出力を生成できるようにし、ケーブルに合わせるために可変周波数のローカルクロック発生器を各ノード上に含むようにすることであるが、そうするとマスターによるクロックパルスはノードからのデータを読み取っている最中に現れなくなろうが、これは費用、複雑さ、電力消費、及び恐らくローカルソフトウェアが必要になるという避けがたいプロトコル経費等の面から見て望ましくないことが分かる。
【００９４】
ここで、ノードを可能な限りシンプルに保ちながらも、この問題を解決する方法を提示する。これは、実際の対象となる伝送回線接続がどんなものであろうとも、その擬似通信の影響は本質的に、反射も含めて、ビット信号毎に実質上一定の反復性を有していることを基本とする。この擬似内容は、実際には、比較時の正確な整合からのずれが存在する限度範囲である。恐らく理想的には、それは、規定された既知のテストビット通信と反射に対する関連作動増幅器からの出力として記憶され、各受信信号に対する補正として同期的に読み合わされるのがよい。しかし、そうすることは、電荷結合ダイオードアナログメモリが実用的であるとは考えられるが、本発明の全理論的根拠が複雑さを減らし簡素化に有利に働いているときに、検討するには複雑すぎる。代わりに、ビット信号バージョンを擬似効果で完璧に保持してそれらを入ってくる反射信号と比較すれば匹敵する効果を持つであろうという事実から、有利な点が探し出せる。これの成功する実用的な近似値は、ある長さの同軸ケーブルを実際の反射信号用の一種のメモリ素子として使って達成されており、これについては図１７を参照されたい。
【００９５】
同軸ケーブル長は、ビット信号の完全マルチプルがシステムの伝送ビット速度でケーブルを２度横断する、即ち入力から完全反射終端まで行き戻ってくる長さである。１ビット信号につき３ラ１．６６ナノ秒を用いる公称２００Ｍｂｐｓ伝送速度の場合、１２．５Ｍｂｐｓに対する同軸ケーブル長は１６信号波長を保持することになる。送信速度が光速の０．８倍に見積もられる良好な同軸ケーブルの場合、必要な同軸ケーブルの長さは１０メートルになろう。
【００９６】
１２．５Ｍｈｚ及びその倍数の任意の正規波形の場合、入力ノードはゼロボルトである。例えば、正規方形波形の正の先頭エッジが８０ナノ秒の走行時間内に下に移動して極性が反対のパルスの負の先頭エッジとして戻ってくることを考えると、期間８０ナノ秒の反復波形は同軸の入力／出力ノードでは同時刻に上昇端辺を有することになり、つまり入力電圧と反射された電圧は、同軸ケーブル内に入る直列駆動抵抗が反射波の波動インピーダンスに整合するので、相殺することになる（対象となるトランジスタの出力インピーダンスはゼロと仮定する）。この相殺は、方形波の正変位動作全体に亘って持続し、更に負の変位動作でも持続し、また、この相殺は、同軸ケーブルメモリ中の往復移動時時間が整数倍の時間内で反復する任意の波形にも当てはまり、これについて図１７の１６１を参照すると、大きさが同じで反転した反射電圧が入力／出力ノードへ向けて戻っていることが分かる。受信増幅器の不完全な同相除去比の拒絶もあるであろう。
【００９７】
作動周波数は、電圧で制御される特性を有し、同軸ケーブルの実際の応答により設定される。受信信号のＲＭＳ電圧（整流されたパワーモニター）はマスターに知られているデジタル化された変数とすることができる。
希望どおりにノードからデータを取り出す際に、マスターは、半二重モードで作動し、一定の２進波値、即ち"１"又は"０"の波形の定数ストリームを有する遠隔ノードのクロックにパルスを送信する。これらのパルスは、同軸ケーブルメモリ１６１の往復移動時間内に繰り返され、これらの出力パルスからの反射を利用してメモリ１６１をプライムすると、１６パルスの後、即ち対象ネットワーク経路を完全に横断した後は、偽反射の個別源の位相関係が如何なるものであろうと、それらがどのように組み合わされようと相殺される。
【００９８】
マスターは、調整期間中に正規波形を直接的に同軸メモリ内に周期的に経路付けすることができ、周波数は、同軸メモリ入力で測定される反射されたパワーが最小になるまで、即ちシステム自体が同軸メモリに合わせて調節されるまで、バリキャップオシレータを駆動するＤＡＣを使って調節される。
同軸メモリがプライムされ、ノードが短絡又は開路でデータの出力を開始すると、マスター受信器で起きている同じ反射が同軸メモリ駆動増幅器にも進む。同軸メモリは、同軸メモリ入力点から戻されるものが反復する不要な信号だけを取りけすようにする、取り消し又は追加効果を生成してもよい。所望の信号を非常に純粋な形で復元すると反復ノイズを伴う結果となる。
【００９９】
最初のパルスは、３レベル検知回路と標準に対するパルス品質論理により調べられる。その後のパルスに関しては、同軸メモリの無い処理に比較すると、より早く同軸に入った（１番目の）パルスは反転反射の後再度現れる。１６ビット信号サイクルの同軸メモリ往復記憶時間に関しては、１７番目のビット信号までは何の効果も見られないが、ここで１７番目のビット信号が入ってきた時に、それが１番目のビット信号の反射された反転バージョンに加えられて同軸メモリから現れる。図１６の波の図は相殺を含む結果を表している。これら起こり得る３つの全ての状態はレベル検知論理により検知される。更に、最初のパルスは普通に（追加無しに）受信されたので、デジタル論理は１７番目のビット信号状態が実際には何であったはずなのかを調べて、最終結果を生成することができる。先行する１６状態のデジタル記録を常に維持することにより、各ビット信号到着する度にビット信号毎に真の状態データを確立することができるが、通常はやはりマスターのためにビット値の正しいストリームを生成するにはソフトウェアが関係する。
【０１００】
同報通信伝送に代わる半二重取り出しオペレーションにより、ビデオデータの１フレームが集められてネットワーク上の多くの異なる場所に送られるテレビ会議が可能になる。
このメモリアプリケーション中の同軸ケーブルに代えることのできるものは、図１８のような、有効速度を下げるための容量性スタブ分岐を持つマイクロストリップ伝送回線であるが、ＰＣＢバックプレーンアプリケーションでは特に利用価値があると考えられる。
【０１０１】
上記のように、時間分域反射率測定法を含むことにより、全ノードまでの距離（電気的長さという意味で）が分かる。全ての周波数での全てのノードの偽応答を調べた後、それらと電気的長さ情報（位相）を総合すると、マスターにより生成された出力データの何れのセットについても、擬似反応パターンが何になるのかがデジタル的に予想できる。反射信号の受信の際に非常に高速のＡＤ変換器を使うと、このような予想反射パターンを実際の戻し信号から（ソフトウェア中で）差し引くことができ、通信中のノードからの反射応答だけが残る。代わりに、アナログ加算増幅器を使って受信した信号から減算をして所望の信号を出すために高速ＤＡＣ出力を使ってもよい。
【図面の簡単な説明】
【図１Ａ】 開路終端での原理上の伝送回線反射効果を示す図である。
【図１Ｂ】 短絡終端での原理上の伝送回線反射効果を示す図である。
【図２Ａ】 ２極性ビット信号フォーマットの理想的な波形を示す図である。
【図２Ｂ】 ２極性ビット信号フォーマットの理想的な波形を示す図である。
【図２Ｃ】 別のビット長の信号を示す図である。
【図２Ｄ】 マルチビット型ファオーマット又は代わりのフォーマットを示す図である。
【図２Ｅ】 マルチビット型ファオーマット又は代わりのフォーマットを示す図である。
【図２Ｆ】 マルチビット型ファオーマット又は代わりのフォーマットを示す図である。
【図２Ｇ】 マルチビット型ファオーマット又は代わりのフォーマットを示す図である。
【図２Ｈ】 マルチビット型ファオーマット又は代わりのフォーマットを示す図である。
【図２Ｉ】 マルチビット型ファオーマット又は代わりのフォーマットを示す図である。
【図３】 単純なマスター・アンド・スレーブ相互接続ネットワークの概略を示す。
【図４】 マスター装置の概要を示す概略ブロック図である。
【図５】 図４のビット信号受信器及び検証装置の回路図である。
【図６】 図４のビット信号発生器及びクロック装置のブロック回路図である。
【図７】 広帯域伝送回線変圧器を使ったノード装置の概略回路図である。
【図８Ａ】 同軸又は撚り線ケーブルを使った変圧器の輪郭図である。
【図８Ｂ】 同軸又は撚り線ケーブルを使った変圧器の輪郭図である。
【図８Ｃ】 同軸又は撚り線ケーブルを使った変圧器の輪郭図である。
【図９】 ＰチャネルＭＯＳＦＥＴを使ったノード装置の概略回路図である。
【図１０】 ２極性トランジスタを使った反射信号生成の概略図である。
【図１１】 カリウム砒素光電気成分を使った反射信号生成の概略図である。
【図１２】 複合相互接続ネットワークの輪郭図である。
【図１３】 双方向通信を可能にしているノード装置の概略図である。
【図１４】 経路指定装置の概略回路図である。
【図１５】 源遠隔通信に関連する伝送回路と１４Ａ、Ｂ、Ｃ、Ｄでの原理上の波形を示す輪郭図である。
【図１５Ａ】 ルータの反射部の図である。
【図１５Ｂ】ルータスイッチング部の図である。
【図１６】マイクロストリップ伝送回線の輪郭図である。
【図１７】同軸上の波形を示す図である。
【図１８】マイクロストリップの平面図である。

Claims (43)

1. 伝送回線によって接続された第１と第２の装置間で、前記第１装置から前記第２装置へ信号を送信し、該信号を反射させ前記第１装置へ戻す段階からなる、第１と第２の装置間の通信方法であって、該方法は、
   （ａ） 前記信号を反射させ、一連の２極波形を有する信号のビットの最初の１シーケンスに対応する信号として前記第１装置へ戻し、
   （ｂ） 該反射された信号を前記第１装置で受信し、
   （ｃ） 該反射された信号を、前記伝送された信号と比較し、前記第１ビットシーケンスを抽出する、
   段階を備えることを特徴とする方法。
2. 第２のビットシーケンスに対応する信号を前記第１装置から前記第２装置へ伝送し、前記第２装置で前記信号から前記第２ビットシーケンスを抽出する段階を備えることを特徴とする請求項１に記載の方法。
3. 前記反射された信号を前記第１装置でチェックする段階を備えることを特徴とする請求項１または２に記載の方法。
4. 前記信号を反射させて該信号と同相で前記第１の装置に戻す段階を備えることを特徴とする請求項１から３のいずれかに記載の方法。
5. 前記信号を反射させて該信号の位相からずれて前記第１の装置に戻す段階を備えることを特徴とする請求項１から４のいずれかに記載の方法。
6. 前記第１および第２の装置は、前記第２の装置において反射終端を有する伝送回線によって接続されており、前記第１のビットシーケンスに対応する態様で前記終端の前記反射特性を変化させる段階を備えていることを特徴とする請求項１から５のいずれかに記載の方法。
7. 前記第１のビットシーケンスに対応する態様で、開回路状態と短回路状態の間で前記終端の前記反射特性を変更する段階を備えることを特徴とする請求項６に記載の方法。
8. 前記第１及び第２の装置は伝送回線によって接続されており、前記第２のビットシーケンスに対応する信号を前記第１の装置から前記第２の装置へ伝送する段階は、前記伝送回線へ連続的に反対に方向付けられた電圧変位動作を付与する段階を含むことを特徴とする請求項１から７のいずれかに記載の方法。
9. 前記第２のビットシーケンスに基づいて連続的に反対に方向付けられた電圧変位動作の位相を変化させる段階を備えることを特徴とする請求項８に記載の方法。
10. 前記変位動作の全ては、実質的に同じ範囲にあることを特徴とする請求項８または９に記載の方法。
11. 前記反対方向に向けられた電圧変位動作は双極性であることを特徴とする請求項８、９または１０のいずれかに記載の方法。
12. 前記反対方向に向けられた電圧変位動作は、公称ゼロボルト周りに対称であることを特徴とする請求項１１に記載の方法。
13. 前記反対方向に向けられた電圧変位動作に関連付けられた電圧成分を含んでいることを特徴とする請求項８から１２の何れかに記載の方法。
14. 前記反対方向に向けられた複数の電圧変位動作に関連付けられた電圧成分を付与する段階を含んでいることを特徴とする請求項８から１２の何れかに記載の方法。
15. 前記電圧成分は前記電圧変位の中間の大きさを有するものであることを特徴とする請求項１３又は１４に記載の方法。
16. 前記電圧成分は、一定のほぼゼロ電圧であることを特徴とする請求項１５に記載の方法。
17. 前記検証をする段階は、前記電圧変位動作のタイミングを検証する段階を含むことを特徴とする請求項１３から１６のいずれかに記載の方法。
18. 前記検証段階は、第１または第２の電圧変位動作前後の間隔を検証する段階を含むことを特徴とする請求項１３から１７のいずれかに記載の方法。
19. 前記検証段階は、前記電圧変位動作のゼロ交差する前記公称中間点を検証する段階を含むことを特徴とする請求項１３から請求項１８までのいずれか１項に記載の方法。
20. 前記検証段階は、前記電圧変位動作の全範囲を検証する段階を含むものであることを特徴とする請求項１３から１９のいずれかに記載の方法。
21. 伝送回線の故障を検出するように時間分域反射率測定の段階を備えることを特徴とする請求項１から２０のいずれかに記載の方法。
22. 前記電圧信号を積分し、対応する二進値を抽出する段階を備えることを特徴とする請求項１３から２１のいずれかに記載の方法。
23. 前記電圧信号を積分する段階は、前記信号を十分早くはない増幅器を介し通過させる段階を備えることを特徴とする請求項２２に記載の方法。
24. 直流電力または交流電力を前記第１及び第２装置の間に流すことを特徴とする請求項１から２３のいずれかに記載の方法。
25. 前記直流及び交流電力と前記電圧信号を変換器を介し通過させ、前記電圧信号を抽出する段階を備えることを特徴とする請求項２４に記載の方法。
26. 前記電圧信号が前記伝送回線へ付与される速度を変化させる段階を備えることを特徴とする請求項２２から２５のいずれかに記載の方法。
27. 少なくとも一つのマスターユニットから、スレーブユニットが接続された複数の信号反射ノードの少なくとも１つに発する段階を備えることを特徴とする請求項１から２６のいずれかに記載の方法。
28. 前記ノードは順次前記マスターユニットに接続されており、前記方法は、一連の信号を前記マスターユニットから発し、連続するノードに接続された各スレーブユニットを通信のために選択するか、選択しないようにする段階を備えることを特徴とする請求項２７に記載の方法。
29. 各ノードは、別のノードへの第１及び第２の接続を有しており、信号要素をノードの第１の接続へ発して連続する信号要素を前記第２の接続を介し前記別のノードへの前記後続信号要素の通過を導くようになっているものであることを特徴とする請求項２７に記載の方法。
30. 各ノードは別のノードへの第１接続及び第２接続を有しており、信号要素を第１のノード接続へ発し、後続する信号要素の前記スレーブユニットへの通過を導くようになっていることを特徴とする請求項２７または２９に記載の方法。
31. 各ノードは別のノードへの第１の接続と第２の接続を有しており、信号要素を第１のノード接続へ発し、後続の信号要素のスレーブユニットへの通過を導いて中止するようになっていることを特徴とする請求項に２９に記載の方法。
32. 前記マスターユニットとノードは、少なくとも３つの接続を有する少なくとも一つのルーターノードにも接続されており、前記マスターユニットから信号を発して、第１及び第２接続の間または第１及び第３接続の間で後続する信号要素の伝送を導くものであることを特徴とする請求項２７から３１のいずれかに記載の方法。
33. 電力を前記ルーターノードへ供給し、前記スレーブユニットへ伝送することを特徴とする請求項３２に記載の方法。
34. 前記マスターユニットをノードまたはルーターノードの第１又は第２の接続のいずれかに接続する段階を備えることを特徴とする請求項２７から３３のいずれかに記載の方法。
35. 前記接続のうち他の接続が前記マスターユニットから信号を受信しているときはいつでも、一定の反射のために前記第１および第２の接続の一つを構成する段階を備えることを特徴とする請求項３４に記載の方法。
36. 前記マスターユニットによる時間分域反射率測定の段階を備えており、ノードまたはルーターノードの装置及び、距離を検出するようになっていることを特徴とする請求項２７から３５のいずれかに記載の方法。
37. 前記マスターユニットによる時間分域反射測定の段階を備えており、誤ったルーター及び/又は伝送回線故障を検出するようになっていることを特徴とする請求項３０から３５のいずれかに記載の方法。
38. 前記信号要素は、比較的大きな信号成分であることを特徴とする請求項２９から３１のいずれかに記載の方法。
39. 前記信号要素はストローブパルスであることを特徴とする請求項２９から３１のいずれかに記載の方法。
40. 非反射状態が前記反射とともに使用されることを特徴とする請求項１から３９のいずれかに記載の方法。
41. スレーブまたはルーターノードを伝送回線に接続することが、ＤＣ又は低周波数ＡＣ電力が通信を伴って通過することのできる連続的導電路を意味することを特徴とする請求項２７から４０のいずれかに記載の方法。
42. 完全２重通信モードで受信された信号から反射成分を得るためのマスター回路構成が、共通の抵抗等化点として、出力電流と入力電圧の間での直接フィードバックを組み込んだ、伝送回線インピーダンスの逆数であるトランスコンダクタンスを伝送回線終端にもたらすことを特徴とする請求項２７から４１のいずれかに記載の方法。
43. 固定比率キャパシタンス手段が、反転電圧増幅手段と連係して、共通キャパシタンス点に出力波形パラメータからの割込みが無いようにすることを特徴とする請求項４２に記載の方法。

Images