KR20010021372A - Ｓｉｎ（ｘ）／ｘ 보상 회로 - Google Patents

Ｓｉｎ（ｘ）／ｘ 보상 회로 Download PDF

Info

Publication number
KR20010021372A
KR20010021372A KR1020000048528A KR20000048528A KR20010021372A KR 20010021372 A KR20010021372 A KR 20010021372A KR 1020000048528 A KR1020000048528 A KR 1020000048528A KR 20000048528 A KR20000048528 A KR 20000048528A KR 20010021372 A KR20010021372 A KR 20010021372A
Authority
KR
South Korea
Prior art keywords
digital
frequency
sin
filter
mhz
Prior art date
Application number
KR1020000048528A
Other languages
English (en)
Other versions
KR100663136B1 (ko
Inventor
맥닐리데이비드로웰
Original Assignee
데니스 에이치. 얼백
톰슨 라이센싱 소시에떼 아노님
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 데니스 에이치. 얼백, 톰슨 라이센싱 소시에떼 아노님 filed Critical 데니스 에이치. 얼백
Publication of KR20010021372A publication Critical patent/KR20010021372A/ko
Application granted granted Critical
Publication of KR100663136B1 publication Critical patent/KR100663136B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0614—Continuously compensating for, or preventing, undesired influence of physical parameters of harmonic distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Analogue/Digital Conversion (AREA)
  • Television Systems (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

디지털 재변조 시스템은 전형적으로 원하지 않은 고유한 sin(x)/x 주파수 응답을 갖는 디지털 아날로그 변환기를 포함한다. 디지털 재변조 신호는 전형적으로 고주파수이고, 따라서 디지털-아날로그 변환에 선행한 sin(x)/x 사전-정정에 도움이 되지 못한다. 본 명세서에서 기술된 것은, 디지털 아날로그 변환기(104)에 선행하는 디지털 변조기(204)에 앞선 디지털 신호 경로 내에서 디지털 아날로그 변환기(104)의 sin(x)/x 롤-오프(roll-off)를 사전에 정정하기 위한 장치(202) 및 방법이다. 이러한 장치(202)는 최종 아날로그 신호의 주파수 응답의 상대적으로 적은 부분을 보상하도록 설계된 스펙트럼적으로 대칭 및 비대칭 횡단 필터(transversal filter)의 직렬 연결에 대응한다.

Description

ＳＩＮ（Ｘ）／Ｘ 보상 회로{SIN(X)/X COMPENSATION CIRCUITRY}
본 발명은, 디지털 샘플의 진행하는 스트림이 함께 사용될 때 잔류 측파대(VSB) 디지털 변조기에서 사용하기에 적합한 이들 진행하는 스트림을 처리하기 위한 다양한 접근 방법에 관한 것인데, 상기 VSB 디지털 변조기는 텔레비전 수신기, 보다 자세하게는 고선명 텔레비전(HDTV) 수신기를 위해 선택적으로 63 MHz(채널 3), 69 MHz(채널 4) 또는 5.38 MHz의 중간 주파수(IF)(기저 대역)에 중심이 위치한 6 MHz 대역폭의 입력 신호를 유도한다.
D/A 변환기는 디지털 샘플 값의 이산 시퀀스를 입력받아 아날로그 값을 출력한다. 단일 입력 디지털 값에 대응하는 아날로그 값은 입력 샘플 값 사이의 기간 동안 유지된다. 샘플 데이터의 디지털 영역 내에서, 시간상의 이산 값의 임펄스 열은 주기적인 주파수 스펙트럼을 갖는다. D/A "유지" 동작은, sin(πf/fs)/(πf/fs){sin(x)/x 로 불린다}과의 곱셈을 통해 주기적인 스펙트럼을 변경시키는데, 여기에서 f는 Hz 단위의 아날로그 주파수이고, fs는 초당 샘플 단위의 디지털 샘플 속도이다. sin(x)/x 주파수 응답은 주기적이지 않고, 간격{ω∈(-∞,∞)}상에서 한정된다.
종래의 응용에 있어서, D/A의 sin(x)/x 주파수 특성은 간격{f∈(-fs/2,fs/2)} 내의 x/sin(x) 주파수 응답을 갖는 고정된 계수의 사전 필터로 보상된다. 이러한 사전 필터는 간혹 D/A와 함께 패킷화된다. 이러한 간격 밖의 주파수는 정확하게 보상되지 않는다.
본 발명은 RF 변조 신호(특히 US HDTV 표준의 8/16 VSB 변조 반송파)의 직접 디지털 합성의 관계에서 sinx/x 정정을 처리하는데,
1. 원하는 RF 영상은 제 1 나이키스트 영역 즉 D/A 변환기의 (-fs/2, fs/2)에 존재하거나, 존재하지 않을 수도 있으며, 원하는 영상은 송신을 위한 선택된 TV 채널 대역을 포함한다.
2. 시스템 내에서 관심의 대상인 가장 낮은 샘플 속도는 정보 대역폭을 결정하는 디지털 변조의 심볼 속도이다.
3. 시스템 내의 가장 높은 샘플 속도는 D/A 출력 속도이다. 이것은 전형적으로 심볼 속도의 N 배이다.
4. 송신될 대역을 보상하는 것만이 필요하고, 따라서 sin(x)/x 보상은 송신 체인 내에서 대역이 해결될 수 있는 한 초기에 수행될 수 있다. VSB 변조에 대해, 이것은 심볼 속도로, 따라서, 샘플 속도 변환 이전 또는 이후에 및/또는 상향 변조(up modulation) 이전 또는 이후에 이루어질 수 있다.
5. 정정은 정정의 시점에서의 반송파 주파수에 따라 실 또는 복소 필터링으로 수행될 수 있다.
HDTV 신호에 대해, 정정은, 데이터가 0의 반송파 주파수로 복소화되는 변조기 내의 한 점에서 수행되는데, 이는 복소 필터링을 필요로 한다.
1993년 5월 4일 찰스 비. 디트리히(Charles B. Dietrich)에 등록이 허여되었고, 본 발명의 출원인에게 양도된, 발명의 명칭이 "DAC 왜곡 보상"인 미국 특허(제5,208,596호)에 대한 참조가 또한 이루어진다. 상기 특허의 가르침은 디지털-아날로그(D/A) 변환기의 아날로그 출력 크기에서의 고유한 sin x/x 롤오프(roll-off)를 주파수 함수로서 보상하기 위한 종래의 접근 방법을 나타낸다.
본 발명은 텔레비전 신호 변조 시스템 내의 디지털 아날로그 변환기의 고유한 sin x/x 전달 함수를 보상하기 위한 회로에 관한 것이다. 보다 상세하게는, 광대역 변조 신호의 상대적으로 협대역인 부분을 보상하기 위한 디지털 회로에 관한 것이다. 보상 회로의 일반적인 구성은 스펙트럼적으로 직렬인 대칭 및 비대칭 횡단 필터 특성을 갖는 횡단 필터이다.
도 1은 스트림의 소스에서 변조기로 입력되어 진행하는 디지털화된 PCM 샘플 스트림으로부터 HDTV로 입력 신호를 유도하기 위한 VSB 디지털 변조기를 포함하는 장치의 기능 블록도.
도 2는 도 1에 도시된 VSB 디지털 변조기의 구성 소자를 기능적으로 도시한 블록도.
도 3은 도 2에 도시된 PCM 심볼 당 1샘플 - DC에 중심이 맞추어진 VSB(1 sample per PCM symbol to DC centered VSB) 변환기의 바람직한 실시예를 개략적으로 도시한 도면.
도 4는 도 3에 도시된 분기화되어 다중화된 N 탭 루트 나이키스트 FIR 필터의 세부 요소를 개략적으로 도시한 도면.
도 5, 도 6 및 도 7은 도 4에 도시된 분기화되어 다중화된 N 탭 나이키스트 FIR 필터가 작동하여 VSB 변환기 출력을 발생시키는 방법을 그래프적으로 도시한 도면.
도 8은 미리 정해진 샘플링 주파수 속도에서 채널 3, 채널 4 및 기저 대역에 대해 각각의 데이터-변조 반송파 주파수를 한정하는 샘플 값 스트림을 유도하기 위한 설계 기법을 사용하는, 도 2의 멀티-스케일 디지털 변조기의 실시예를 도시한 도면.
도 9, 도 10 및 도 11은 도 8의 복소 반송파 생성기의 다른 실시예를 도시한 도면.
도 12, 도 13, 도 14, 도 15, 도 16, 도 17, 도 18, 도 19 및 도 20은 도 2에 도시된 디지털 sin x/x 보상 수단의 동작을 기술하는데 유용한 그래프.
도 21 및 도 22는 직렬 sinx/x 보상 필터를 나타내는 블록도.
<도면 주요 부분에 대한 부호의 설명>
202: 디지털 sin x/x 보상 수단 206: 비부호 변환 수단
800: 심볼당 1샘플- 심볼당 8샘플 변환 수단
802: 복소 변조기 804: 복소 반송파 생성기
먼저, "DC에 중심이 맞추어진"이라는 용어는 DC 진폭에 대해서가 아니고 대략 0 Hz 주파수에 중심이 맞추어졌음을 가리킨다. 일반적으로 본 명세서에서, 상기 용어는 DC에 중심이 맞추어진 신호 변조 대역폭에 관한 것이다.
도 1을 참조하면, (1) 디지털화 된 펄스-부호-변조(PCM) 신호 샘플 스트림의 소스(100), (2) 디지털 잔류측파대(VSB) 변조기(102), (3) D/A 변환기(104) 및 (4)아날로그 필터(106)가 도시된다. 상기 소스(100)는 디지털 제품을 포함하고, 원하는 추가의 신호 정보를 추가하고/하거나 상기 신호 정보의 형태를 변형시켜, 디지털 VSB 변조기(102)에 대한 입력으로써 인가되는 소스(100)로부터 샘플-스트림 출력을 유도하기 위하여 디지털 처리 수단이 필요하다면, 상기 디지털 제품으로부터 디지털 처리 수단과 함께 초기 신호 정보가 획득된다. 본 발명의 특성을 포함시키는, 디지털 VSB 변조기(102)의 바람직한 실시예가 이후에 자세히 설명된다. 어떠한 경우라도, 디지털 VSB 변조기(102)로부터의 디지털 출력은, 주어진 상대적으로 높은 샘플-주파수 속도에서 발생하는 변조된 데이터 샘플 스트림을 포함하는데, 상기 스트림은 D/A 변환기(104)에 의해 아날로그 신호로 변환된 후 채널 3, 채널 4 또는 5.38MHz에 중심이 맞추어진 IF 기저 대역 신호를 선택적으로 발생시킨다. D/A 변환기(104)에 의해 아날로그 신호로 변환된 후, 주어진 샘플-주파수 속도 이상의 주파수 대역폭 밖에 존재하는 임의의 최종 원치 않는 주파수 성분은 아날로그 필터(106)에 의해 제거된다.
도 2에 도시된 바와 같이, 디지털 VSB 변조기(102)는 PCM 심볼당 1샘플 - DC에 중심이 맞추어진 복소 VSB 변환기(200)(도 3 내지 도 7과 관련하여 이후에 상세하게 설명됨), 디지털 sin x/x 보상 수단(도 12 내지 도 18과 관련하여 이후에 상세하게 설명됨), 멀티-스케일 디지털 변조기(204)(도 8 내지 도 11과 관련하여 이후에 상세하게 설명됨) 및 비부호 변환 수단(unsigned conversion means)(206)(나중에 상세히 기술됨)를 포함한다.
소스(100)로부터의 신호 PCM 샘플 스트림은 VSB 변환기(200)에 대한 입력으로써 인가되고, 상기 변환기는 sin x/x 보상 수단(202)에 입력으로써 인가되는, 부호가 표시된 실수(R) 및 허수(I)의 복소 형태로 2개의 VSB 출력 스트림을 유도한다. 여전히 부호가 표시된 복소 형태인, 상기 sin x/x 보상 수단(202)으로부터의 상기 2개의 출력 스트림은 멀티-스케일 디지털 변조기(204)에 대한 입력으로써 인가되고, 상기 변조기는 상기 비부호 변환 수단(206)을 통해 D/A 변환기(104)에 대한 입력으로써 진행되는, 부호가 표시된 R 형태의 단일 출력 스트림을 유도한다{즉, 비부호 변환 수단(206)에 의해 수행된 동작은 동일하게 주어진 양(+)의 크기 값을 상기 단일 출력 스트림의 각 심볼의 부호 표시(±)된 크기 값에 더하는 것인데, 상기 주어진 양의 크기 값은 상기 비부호 변환 수단(206)로부터의 출력 스트림의 각 심볼의 크기 값의 합이 양의 값이 되도록 하기에 충분하므로, D/A 변환기(104)에 대한 입력으로써 인가된 모든 심볼 샘플은 오직 양의 값만을 갖는다}.
본 발명의 바람직한 실시예를 설명하기 위하여, 다음과 같이 가정된다. (1) VSB 변환기(200)에 대한 입력으로써 인가된 PCM 심볼 샘플 스트림 각각은 10.76MHz의 샘플-주파수 클록 속도에서 발생하는 3 비트(8 VSB) 또는 4 비트(16 VSB)의 실수 데이터를 한정하는 4비트를 포함하고, (2) VSB 변환기(200)와 디지털 sin x/x 보상기 각각은 10.76MHz의 샘플 -주파수 클록 속도로 동작하고, (3) 멀티-스케일 디지털 변조기(204)의 입력 및 출력 샘플-주파수 클록 속도는 각각 10.76 MHz 및 86.08 MHz(즉, 10.76 MHz의 8배)이고, 이때 멀티-스케일 디지털 변조기(204)의 동작 샘플-주파수 클록 속도는 또한 10.76 MHz와 86.08 MHz에 추가하여 10.76 MHz와 86.08 MHz의 중간에서 발생하는 최소한 하나의 86.08 MHz 서브-고조파를 포함할 수도 있다.
도 3을 참조하면, VSB 변환기(200)에 대한 입력으로써 인가된 상기 4-비트 PCM 심볼 샘플 스트림에 추가하여, VSB 변환기(200)는 또한 좀 더 정확한 PCM 파일럿(pilot) DC 값을 갖는데, 상기 DC 값은 파일럿-톤 진폭(pilot-tone amplitude)을 원하는 레벨로 조정하기 위해 이용될 수 있고 b>4 비트로 한정된다. 이러한 b>4 비트 PCM 파일럿 DC 값이 변조 신호로써 변조기(300-P)에 인가되는 동안, 상기 스트림의 각 4 비트 PCM 심볼 샘플은 변조기(300-S)에 변조 신호로써 인가된다. 10.76MHz 샘플-주파수 속도에서 발생하고 디지털 부호 값으로 구성된 반복 4-비트 시퀀스{1, -1, -1, 1}의 진행 스트림(302)은 변조기(300-P 및 300-S) 모두에 대해 DC에 중심이 맞추어진 반송파로써 인가된다. {1, -1, -1, 1, 1, -1, -1, 1, 1...} 샘플인 상기 진행 스트림(302)은 함수{cos(πn/2)-sin(πn/2)=1.414*cos(πn/2 + π/4)}에 대한 각 연속 싸이클의 4분 값(quadrant value)을 정의하는 것으로 간주될 수 있고, 여기서 1.414는의 유리 근사화 값이고 n은 심볼 인덱스이다. 그러므로, 상기 변조기(300-P)로부터의 변조된 파일럿 출력 스트림(304-P) 및 상기 변조기(300-S)로부터의 변조된 데이터 신호 출력 스트림(304-S)은 코딩된 형태로 복소 신호를 정의하기 위해 사용된 실 신호(real signal)를 구성한다, 즉, 그러한 실 신호는 각 싸이클의 각 4분(quadrant)에서 샘플링된 진행하는 심볼-변조된 싸인파를 포함하는데, 이때 실수 "cos" 성분은 ±부호 표시된 0이 아닌(non-zero) 값을 포함하고, 이 값은 해당하는 복소 신호의 상기 ±부호 표시된 0이 아닌 값의 R 성분을 디코딩 없이 포함하지만, 실수 "sin"의 성분은 해당하는 복소 신호의 제로 값의 ±I 성분을 코딩된 형태로 구성하는 0 값을 포함한다. 그러므로, 분기화되어 다중화된 N-탭 루트 나이키스트 유한 임펄스 응답(FIR) 필터(306)에 대해 입력으로써 인가된, 변조된 파일럿 출력 스트림(304-P) 및 변조된 데이터 신호 출력 스트림(304-S)은 모두 심볼당 1샘플만을 포함하는 DC에 중심이 맞추어진 실 신호이다. 그러나, 도 3에서 도시된 바와 같이, 필터(306)는 DC에 중심이 맞추어진 복소 VSB 심볼 샘플의 진행 스트림을 포함하는 출력을 유도하는데, 상기 스트림의 ±R 및 ±I 성분은 모두 0이 아닌 값을 갖는다.
좀 더 상세하게, N-탭 필터(306)는 홀수 탭(예를 들어 55-탭)을 갖는 단일 필터이다. 그러나, 도 4에 도시된 바와 같이, N-탭 필터(306)는 제 1 입력-가중 (N+1)/2-탭 FIR 서브-필터(308)(즉, 예를 들어 28-탭 서브-필터), 제 2 입력-가중 (N-1)/2-탭 FIR 서브-필터(310)(즉, 예를 들어 27-탭 서브-필터) 및 멀티플렉서(311)로 구성된다. 제 1 서브-필터(308)는 N-탭 필터(306)의 모든 짝수 탭{0, 2, 4....(N-3) 및 (N-1)}을 포함하고, 제 2 서브-필터(310)는 N-탭 필터(306)의 모든 홀수 탭{1, 3, 5,.....(N-4) 및 (N-2)}을 포함한다. 그러나, 도 4에 표시된 바와 같이, 서브-필터(308 및 310)로부터의 데이터 출력 스트림(324 및 326)은 멀티플렉서(311)에 대한 데이터 입력 스트림으로서 인가되는데, 상기 멀티플렉서(311)는, (1) 각 홀수 샘플 주기 동안 서브 필터(308)로부터의 데이터 출력 스트림(324)을 ±R 데이터 출력 스트림(328)에 연결시키고, 각 짝수 샘플 주기 동안에는 ±I 데이터 출력 스트림(330)에 연결시키며, (2) 각 홀수 샘플 주기 동안 서브 필터(310)로부터의 데이터 출력 스트림(326)을 ±I 데이터 출력 스트림(330)에 연결시키고, 각 짝수 샘플 주기 동안에는 ±R 데이터 출력 스트림(328)에 연결시키기 위하여, 10.76 MHz의 샘플 주파수 클록 속도로 각 샘플 주기를 토글(toggle)시킨다. 그러므로, 연속 샘플 주기 함수로서 데이터 출력 스트림의 ±I 샘플(330)과 연속 샘플 주기의 함수로서 출력의 ±R 샘플(328) 사이의 상대적 관계는 다음과 같다:
샘플 주기 1 2 3 4 5 ...
출력(328) R -R -R R R ...
출력(330) -I -I I I -I ...
도 5, 도 6 및 도 7이 참조된다. 도 5는 제 1 서브-필터(308)로부터의 샘플-스트림 출력(324) 내의 각 연속적인 샘플의 정규화된 크기 값(1)의 Z 영역에서, 실수-허수 평면에서의 상기 샘플 위치 함수의 관계를 도시한다{여기서 굵은 선(400)은 표 1의 샘플 주기(1) 동안의 출력(324) 샘플의 위치를 나타낸다}. 도 6은 제 2 서브-필터(310)로부터의 샘플-스트림 출력(326) 내의 각 연속적인 샘플의 정규화된 크기 값(1)의 Z 영역에서, 실수-허수 평면에서의 상기 샘플 위치 함수의 관계를 도시한다{여기서 굵은 선(400)은 표 1의 샘플 주기(1) 동안의 출력(326) 샘플의 위치를 나타낸다}. 도 6을 도 5와 비교하면, 도 6은 도 5에서 시계 방향으로 1/4 시퀀스 싸이클만큼 회전되었음을 알 수 있다. 멀티플렉서(311)의 동작은 제 1 서브-필터(308)로부터의 샘플-스트림 출력(324)과 제 2 서브-필터(310)로부터의 샘플-스트림 출력(326)을 효과적으로 합산한다. 도 7은 각 연속적인 샘플의 정규화 된 크기 값의 Z 영역에서의 관계를 상기 합산된 샘플-스트림{표 1의 출력(328 및 330)에 의해 표현된 것처럼}으로 도시한다. 도 7에 도시된 바와 같이, 첫 번째 1/4 시퀀스-싸이클 및 네 번째 1/4 시퀀스-싸이클에서 1의 정규화 된 크기 값은 두 번째 1/4 시퀀스-싸이클 및 세 번째 1/4 시퀀스 싸이클에서 0의 정규화된 크기 값으로 떨어진다. 그 결과, 상측 VSB 신호 에너지가 포착되는 반면 하측 측파대 에너지는 제거된다. 그러므로, 도 4에 도시된 실수부 출력(328) 및 허수부 출력(330)은 도 3에 도시된 필터(306)의 DC에 중심이 맞추어진 복소 VBS 출력을 구성한다.
상술된, 파일럿 톤 증폭 제어를 갖는, PCM 심볼당 1샘플 - DC에 중심이 맞추어진 VSB 변환기는, 파일럿 톤 증폭 제어를 갖는 기존의 PCM 심볼당 2샘플 - DC에 중심이 맞추어진 VSB 변환기 보다 충분히 덜 복잡하고 하드웨어로 구현하기에도 더 적은 비용이 든다. 첫째, PCM 심볼당 2샘플이 아니라 PCM 심볼당 단지 1샘플만을 필요로 하는 것은 하드웨어 실현을 50% 감소시켜준다. 둘째, 복소 변조기가 아닌 실수 변조기(300-S 및 300-P)의 사용은 하드웨어 실현을 더욱 감소시켜준다. 셋째, 두 개(즉, 복소수 실수부 및 허수부)의 n-탭 필터의 사용이 아니라 하나의 분기화된 실수부 n-탭 필터의 사용은 필터 하드웨어에 있어서 추가의 50% 절약을 제공한다. 넷째, 단일의 분기화된 실수부 n-탭 필터의 사용은 하드웨어에 있어서 추가의 35% 절약을 제공하는 고유한 파일럿 진폭 제어법을 허용한다. 다섯째, 상술된 PCM 심볼당 1샘플 - DC에 중심이 맞추어진 VSB 변환기로부터 복소 출력을 생성하는데 복소수 계산이 필요없다는 사실은 하드웨어 구현을 더욱 감소시킨다.
도 2를 참조하면, 본 발명의 바람직한 실시예에서, 디지털 sin x/x 보상 수단은, 10.76MHz 샘플-주파수 속도로 발생하는 VSB 변환기(200)로부터의 DC에 중심이 맞추어진 복소 VSB 샘플-스트림 출력과 멀티-스케일 디지털 변조기(204)의 입력 사이에 위치함이 인지될 것이다. 이것은 상기 디지털 sin x/x 보상을 더 높은 샘플-주파수 속도보다는 더 낮은 10.76MHz 샘플-주파수 속도로 구현하는 것이 더 바람직하기 때문인데, 왜냐하면 더 높은 샘플-주파수 속도에서 보상을 하면 일반적으로 더 높은 손실, 더 높은 전류, 및 바람직하지 않은 전자기 간섭(EMI)의 생성이라는 단점을 갖기 때문이다. 그러나, 본 발명의 범주에 따라, 멀티-스케일 디지털 변조기(204)에서 반송파 상의 복소 ±R 및 ±I 데이터 샘플-스트림의 임의의 실제 변조에 앞서, 디지털 sin x/x 보상은 시스템 내의 임의의 샘플 주파수 속도(86.08MHz 포함)로 수행될 수도 있다. 그러므로, sin x/x 보상 수단(202)이 상세하게 설명되기 전에 멀티-스케일 디지털 변조기(204)가 상세히 설명될 것이다.
멀티-스케일 디지털 변조기(204)는, 10.76MHz의 샘플-주파수 속도로 발생하여 상기 변조기의 입력으로써 인가된 심볼당 1 샘플의 ±R 및 ±I 스트림에 응답하여, 사용자-제어 변조 출력으로서, (1) -23.08MHz의 상대적으로 낮은 의사-반송파 주파수(pseudo-carrier frequency)에 중심이 맞추어진 심볼당 부호 표시된 8 샘플의 ±R 스트림, (2) -17.08MHz의 더욱 낮은 의사-반송파 주파수에 중심이 맞추어진 심볼당 부호 표시된 8 샘플의 R 스트림 또는 (3) 5.38MHz의 매우 낮은 반송파 주파수에 중심이 맞추어진 심볼당 부호 표시된 8 샘플의 ±R 스트림을 선택적으로 유도하는데, 이 때 모든 출력 스트림은 86.08 MHz의 샘플-주파수 속도에서 발생한다. 비부호 변환기(206) 및 D/A 변환기(104)에 의해 아날로그로 변환된 후, -23.08MHz 디지털 출력 스트림은, 원치 않은 심볼-스트림 변조된 23.08MHz의 아날로그 신호 및 원하는 심볼-스트림 변조된 63MHz(채널 3)의 아날로그 영상 신호{즉, 63MHz=(86.08-23.08)MHz} 모두를 발생시킨다. 이와 유사하게, -17.08MHz 디지털 출력 스트림은, 원치 않은 심볼-스트림 변조된 17.08MHz의 아날로그 신호 및 원하는 심볼-스트림 변조된 69MHz(채널 4)의 아날로그 영상 신호{즉, 69MHz = (86.08 - 17.08)MHz} 모두를 발생시킨다. 5.38MHz의 디지털 출력 스트림은 원하는 심볼-스트림 변조된 5.38MHz의 아날로그 신호를 직접 발생시킨다.
예시적인 멀티-스케일 디지털 변조기(204)는 도 8에 도시되었는데, 여기에서 86.08 MHz 샘플 주파수 속도로 동작하는 심볼당 1 샘플 - 심볼당 8 샘플 변환 수단(800)은 입력으로 인가되는 sin x/x 보상 수단(202)로부터의 복소 ±R 및 ±I 입력 스트림 각각을 구비하고, 복소 변조기(802)에 변조 입력으로 인가되는 아직 변조되지 않은 데이터 심볼 값의 복소 ±R 및 ±I 출력 스트림 각각을 구비한다. 86.08 MHz 샘플 주파수 속도로 동작하는 복소 반송파 생성기(804)는 복소 ±R 및 ±I 반송파 출력 스트림을 유도하는데, 이들 스트림은 채널 3에 대한 일정한 진폭의 -23.08 MHz 의사-반송파(일정한 진폭의 -21.52 및 -1.56 MHz 주파수의 복소수 곱셈에 의해 생성)의 샘플값, 채널 4에 대한 일정한 진폭의 -17.08 MHz 의사-반송파(일정한 진폭의 -21.52 및 4.44 MHz 주파수의 복소수 곱셈에 의해 생성)의 샘플값 또는 기저 대역에 대한 일정한 진폭의 5.38 MHz의 샘플 값을 선택적으로 한정한다. 복소 반송파 생성기(804)로부터의 복소 ±R 및 ±I 반송파 출력 스트림은 복소 반송파 입력으로서 복소 변조기(802)에 인가된다. 86.08 MHz 샘플 주파수 속도로 발생하는 변조된 데이터 심볼 값인 복소 반송파 생성기(804)로부터의 복소 ±R 및 ±I 출력 스트림은 블록(806)에 대한 입력으로 인가되는데, 상기 블록은 ±R 출력 스트림만을 비부호 변환 수단(206)에 전달시킨다.
복소 생성기(804)의 제 1 구조적 실시예는, 도 9에 도시된 위상 제어 수단과 함께, 도 11에 도시된 샘플링된 복소 주파수 생성기를 포함하는데, 상기 위상 제어 수단은 도 11의 샘플링된 복소 주파수 생성기에 입력으로 제공되는 위상 제어값의 5개의 진행 스트림을 생성한다. 도 9에 도시된 바와 같이, 상기 5개의 진행 스트림은, (1) 주어진(즉, 86.08MHz) 샘플 주파수(FS)에서 발생하는 샘플링된 원하는 싸인 주파수(F0)(즉, 채널 3에 대해 1.56MHz 또는 채널 4에 대한 4.44MHz)의 진행 ±R 및 ± I 스트림의 위상 값을 도 11에서 생성하는데 필요한 위상-제어 값을 정의하는 μ 및 18μ진행 스트림 및 (2)도 11의 샘플링된 복소 주파수 생성기에 의해 또한 요구되는 PLSB, PMSB및 PMDSB진행 구형의 타이밍 파형을 포함한다.
도 9를 참조하면, 상수 값인 J(채널 3에서는 J=39 이고 채널 4에서는 J=111)는 제 1 가수(addend)로써 제 1 합산기(900)에 인가된다. 래치(902)에 의해 주어진(즉, 86.08MHz) 샘플 주파수(FS)의 1샘플 주기만큼 지연된 후에, 상기 제 1 합산기(900)로부터의 합산 출력 스트림의 연속적인 각 값은 계수가 K=538인 2진 논리 수단(904)에 대한 입력으로 인가된다. 논리 수단(904)으로부터의 출력 스트림의 각 값은 제 1 합산기(900)에 대한 제 2 가수 및 제 2 합산기(906)에 대한 제 1 가수로서 인가된다. 계수가 K인 2진 논리 수단(904)에 대한 입력 값이 1과 K-1(여기서 K-1=537) 사이의 값일 때마다, 상기 수단으로부터의 출력 값은 그 입력 값과 동일하지만, 입력값이 K-1보다 더 크다면(예를 들어, K ≥538), 상기 수단으로부터의 출력값은 입력값에서 K를 뺀 것과 동일하다(예를 들어, K=538). 그러므로, J의 조합, 제 1 합산기(900), 래치(902) 및 계수가 K인 2진 논리 수단(904)은 수단(904)로부터 출력 값을 유도하기 위하여 협력하는데, 상기 출력 값은 축적된 양의 값이 양의 K값보다 더 클 때까지 각 샘플 주기에 J의 양의 값만큼 증가하고, 이때 상기 양의 K값은 상기 축적된 값에서 감해진다. -K/2(예를 들어 -K/2=-269)는 제 2 가수로써 제 2 합산기(906)에 인가된다. 그러므로, -269에서 +268 사이의 범위의 값이고 도 11에 도시된 샘플링된 복소 주파수 생성기에 대한 μ위상-제어 입력 스트림을 구성하는, 제 2 합산기(906)로부터의 출력 스트림의 각 합산 값은 (모든 양의 값을 갖기 보다는) 대략 0값에 중심이 맞추어진다. 블록(908)에서 18이 곱하여진 후에, 상기 μ위상-제어 입력 스트림의 각 값은, 도 11에 도시된 상기 샘플링된 복소 주파수 생성기에 대한 18μ위상-제어 입력 스트림을 구성하는 출력 스트림을 형성한다.
계수가 K인 2진 논리 수단(904)은 축적된 값에서 양의 K값을 감할 때마다 2-비트 2진 카운터(910) 및 지연 플립-플롭(912)의 입력으로써 랩 클록(wrap clock)을 인가한다. 카운터(910)로부터의 최하위 비트(PLSB) 및 최상위 비트(PMSB)의 각 2진 상태는 도 11에 도시된 샘플링된 복소 주파수 생성기에 대한 타이밍-제어 입력 스트림으로서 인가된다. 게다가, 카운터(910)로부터의 PMSB출력 스트림은 지연 플립-플롭(912)에 대한 입력 스트림으로서 인가되고, 지연 플립-플롭(912)으로부터의 출력 스트림은 배타적 논리합 게이트(914)의 제 1 입력으로써 인가된다. 도 11에 도시된 샘플링된 복소 주파수 생성기로부터의 ±I 출력 스트림의 위상 부호에 대응하는 상기 생성기로부터의 ±R 출력 스트림의 원하는 위상 부호에 해당하는 선택된 지수 부호 값은 배타적 논리합 게이트(914)의 제 2 입력으로 인가된다. 상기 배타적 논리합 게이트(914)로부터의 출력 스트림은 도 11에 도시된 샘플링된 복소 주파수 생성기에 대한 타이밍-제어 입력 스트림인 PMDSB를 형성한다.
도 11을 참조하면, PMDSB타이밍-제어 입력은 9개의 한 샘플-주기(예를 들어, 86.08MHz 주기) 지연 래치(1000-1 내지 1000-9)의 체인(chain)에 인가되고, PLSB타이밍-제어 입력은 6개의 한 샘플-주기 지연 래치(1001-1 내지 1001-6)의 체인에 인가되고, PMSB타이밍-제어 입력은 9개의 한 샘플-주기 지연 래치(1002-1 내지 1002-9) 체인에 인가되고, μ위상-제어 입력은 7개의 한 샘플-주기 지연 래치(1003-1 내지 1003-7) 체인에 인가되고, 18μ 위상-제어 입력은 10개의 한 샘플-주기 지연 래치(1004-1 내지 1004-10)를 포함하는 R 체인에 인가된다.
R 체인의 지연 래치(1004-1, 1004-3, 1004-6 및 1004-9) 각각의 바로 다음에 오는 것은 부호 수단(S)(1005-1, 1005-3, 1005-6 및 1005-9) 중 대응하는 하나에 해당한다. 부호 수단(1005-1, 1005-6)의 각 부호 값은 대응하는 지연 래치(1001-1, 1001-6)로부터의 출력의 2진 값에 따라 결정된다. 인버터(1006-3)의 존재로 인하여, 부호 수단(1005-3)의 부호 값은 지연 래치(1001-3)로부터의 음의 2진 출력 값에 따라 결정된다. 부호 수단(1005-9)의 부호 값은 지연 래치(1000-9)로부터의 2진 출력 값에 따라 결정된다.
R 체인의 지연 래치(1004-2, 1004-5 및 1004-8) 각각의 바로 다음에 오는 것은 대응하는 합산기(1007-2, 1007-5 및 1007-8)이다. 값(31)은 합산기(1007-2)에 의해 지연 래치(1004-2)의 출력 값에 합산되고, 값(41)은 합산기(1007-5)에 의해 지연 래치(1004-5)의 출력 값에 합산되며, 값(26)은 합산기(1007-8)에 의해 지연 래치(1004-8)의 출력 값에 합산된다.
R 체인의 지연 래치(1004-4, 1004-7) 각각의 바로 다음에 오는 것은 대응하는 곱셈기(1008-4, 1008-7)이다. 제 1 복소 지수 변조 함수의 R 부분을 수행하는 곱셈기(1008-4)는 지연 래치(1004-4)로부터의 출력 값을 지연 래치(1003-4)로부터의 출력 값과 곱하고, 제 2 복소 지수 변조 함수의 R 부분을 수행하는 곱셈기(1008-7)는 지연 래치(1004-7)로부터의 출력 값을 지연 래치(1003-7)로부터의 출력 값과 곱한다. 도 11의 래치(1004-10)로부터의 출력 값 스트림은 복소 반송파 생성기(802)로부터의 ±R 출력 스트림을 구성한다. 디지털 회로 설계 분야의 당업자라면 상기 합산기(1007-8)로부터의 신호 출력은형태의 다항식 함수에 의해 기술된다는 것을 인식할 것이다. 도 11의 예시적 회로에서, α,β, κ및 ρ의 값은 각각 18, 31, 41 및 26이다. 처리 체인에서 마지막 부호 회로(1005-9)는 단지 ±R 값의 극성을 결정한다.
복소 반송파 생성기(802)로부터의 ±I 출력 스트림은 지연 래치(1004-1)로부터의 출력 스트림인 18μ(즉, 1 샘플 주기만큼 지연된 도 11에 대한 입력 스트림인 18μ)를, 지연 래치(1004-1)에 대응하는 지연 래치의 부재를 제외하면 앞서 언급한 R 체인과 일치하는 I 체인에 인가하여 도 11에서 유도된다. 상세하게, 상기 I 체인은 지연 래치(1009-2 내지 1009-10), 부호 수단(1010-1, 1010-3, 1010-6 및 1010-9), 합산기(1011-2, 1011-5 및 1011-8) 및 곱셈기(1012-4 및 1012-7)를 포함한다.
인버터(1006-1 및 1006-6)의 존재로 인하여, 각 부호 수단(1010-1, 1010-6)의 부호 값은 대응하는 하나의 지연 래치(1001-1 및 1001-6)로부터의 출력의 음의 2진 값에 따라 결정된다. 부호 수단(1010-3)의 부호 값은 지연 래치(1001-3)로부터의 출력의 2진 값에 따라 결정된다. 부호 수단(1010-9)의 부호 값은 지연 래치(1002-9)로부터의 출력의 2진 값에 따라 결정된다.
I 체인의 합산기(1011-2, 1011-5 및 1011-8)는 R 체인의 합산기(1007-2, 1007-5 및 1007-8)와 동일한 함수를 수행하고, I 체인의 곱셈기(1012-4, 1012-7)는, 곱셈기(1008-4, 1008-7)에 의해 수행된 R 체인의 제 1 및 제 2 지수 변조 함수와 유사한 제 1 및 제 2 지수 변조 함수의 I 부분을 수행한다. 합산기(1011-8)의 출력은형태의 다항식 함수로 기술될 수 있다. 부호 회로(1010-9)는 ±I 출력 신호의 극성(f)만을 결정한다.
도 11에 도시된 샘플링 된 복소 주파수 생성기의 동작에서, 상기 샘플링된 복소 주파수 생성기로부터의 ±R 및 ±I 샘플링된 출력 스트림에 의해 생성된 파형의 유형은 μ에 곱해지는 값과, R 및 I 체인의 합산기에 인가된 각각의 가수 값에 의해 결정된다. 본 경우에 있어서, μ에 곱하여지는 값 18과, R 과 I 체인의 합에 인가된 가수인 31, 41 및 26 각각은 상기 샘플링된 복소 주파수 생성기로부터의 ±R 및 ±I 샘플링된 출력 스트림에 대한 복소 싸인 파형을 한정하는 최소의 앨리어스(alias) 에너지 4-탭 보간 값이다. 그러나, 상기 ±R 및 ±I 샘플링된 출력 스트림의 샘플링 주파수(FS)에서의 원하는 생성 주파수 값(F0)은 도 11에 인가된 μ와 18μ입력 스트림의 연속적인 샘플링된 위상 값에 의해 결정된다(주파수는 위상 변화의 시간 비율과 동일하기 때문에). 좀 더 상세하게는, 비율 4F0/FS는 F0/FS≤1/4인 한, 도 9에서의 정수 비율 J/K와 동일하다. 그러므로, 채널 3에 대해 86.08MHz의 샘플링 주파수로 -23.08MHz의 의사-반송파를 유도하기 위한 -1.56MHz 및 -21.52MHz의 원하는 적절한 주파수는 J에 대한 39의 값과 K에 대한 538의 값에 의해 생성된다. 유사하게, 채널 4에 대해 86.08MHz의 샘플링 주파수로 -17.08MHz의 의사-반송파를 유도하기 위한 4.44MHz 및 -21.52MHz의 원하는 적절한 주파수는 J에 대한 111의 값과 K에 대한 538의 값에 의해 생성된다. 더욱이, 필요한 5.38MHz의 기저 대역 반송파(F0)는, J에 대한 269의 정수 값과, K에 대한 1076의 정수 값을 사용하여 J/K=1/4가 되도록 함으로써, FS=86.08MHz에 대해 유도된다.
도 1 및 도 2를 참조하면, 디지털 VSB 변조기(102)의 멀티-스케일 디지털 변조기(204)로부터의 샘플링된 ±R 출력 스트림은 특히 선택된 심볼 변조 의사-반송파 주파수(예컨대 심볼당 8샘플로 변조된 -17.08 또는 -23.08 MHz의 의사-반송파 주파수 또는 5.38 MHz의 반송파 주파수, 이들 각각은 86.08 MHz의 샘플 속도 주파수로 샘플링된다)를 한정한다. 멀티-스케일 디지털 변조기(204)로부터의 이러한 샘플링된 ±R 값의 출력 스트림은, 비부호 변환 수단(206)에 의해 모두 양(+)인 R 값의 출력 스트림으로 변환된 이후, D/A 변환기(104)의 입력에 디지털 샘플의 스트림으로 인가된다. D/A 변환기(104)로부터의 아날로그 출력은, 의사-반송파 주파수(-17.08 또는 -23.08 MHz)에 중심이 맞춰진 6 MHz의 심볼 대역폭 신호의 샘플링 속도 주파수(86.08 MHz)에 대해 영상 주파수(채널 4에 대해 69 MHz 또는 채널 3에 대해 63 MHz)에 중심이 맞춰진 6 MHz 심볼 대역폭의 신호, 또는 5.38 MHz에 중심이 맞춰진 6 MHz 심볼 대역폭 기저대역 신호를 포함한다. 아날로그 필터(106)는 69 MHz에 중심이 맞춰진 채널 4 신호, 63 MHz에 중심이 맞춰진 채널 3 신호 및 5.38 MHz에 중심이 맞춰진 기저대역 신호를 통과시키지만, 심볼 변조된 -17.08 및 -23.08 MHz 의사-반송파 신호를 모두 차단하는 주파수 통과 대역을 갖는다.
상술한 종래 기술의 미국 특허(제5,208,596호)의 가르침과 같이, D/A 변환기의 아날로그 출력 진폭에서 고유한 sin x/x 롤-오프를 보상하기 위하여, 디지털 신호의 특정 주파수 또는 주파수 대역에서 x/sinx 이득 계수를 디지털적으로 사용하는 것이 필요하다. 종래 기술에 있어서, 이러한 x/sinx 이득 계수는 D/A 변환기에 대한 입력으로서의 응용 바로 이전에 디지털 신호상에서 동작한다. 그러나, 이것은 본 경우에는 실질적이지 못한데, 왜냐하면 관심 대상의 주파수 대역이, 기저대역 신호(중심이 5.38 MHz)와 더불어 채널 3 신호(중심이 63 MHz)와 채널 4 신호(중심이 69 MHz)의 6 MHz 대역폭을 포함하고, 동시에 D/A 변환기(104)에 대한 입력으로 인가되는, 86.08 MHz 샘플링 주파수 속도로 샘플링된 디지털 신호는 6 MHz 대역폭으로 변조된 의사-반송파 -23.08 MHz(즉 채널 3에 대한 영상) 또는 6 MHz 대역폭으로 변조된 의사-반송파 -17.08 MHz(즉 채널 4에 대한 영상)를 포함하기 때문이다. 이 점에 있어서, -86.08 MHz로부터 86.08 MHz까지 연장된 주파수 영역에 대해 sinx/x 식의 정규화된 크기의 그래프(1200)인 도 12를 참조한다. 도 12에 추가로 도시된 것은, 관심 대상의 -69 MHz(-채널 4), -63 MHz(-채널 3), -23.08 MHz 의사-반송파, -17.08 MHz 의사-반송파, -5.38 MHz 기저대역, 5.38 MHz 기저대역, 17.08 MHz 의사-반송파, 23.08 MHz 의사-반송파, 63 MHz(채널 3)의 각 주파수상에 중심이 맞춰진 6 MHz 대역폭 위의 진폭상에서 sinx/x 식(1200)의 가변 효과이다. 기저대역 (중심이 5.38 MHz), 채널 3(중심이 63 MHz) 및 채널 4(중심이 69 MHz)의 각각의 6 MHz 대역폭 위의 sinx/x 식(1200)의 스펙트럼 형태의 "기울기"("slope")만이, {채널 3, 채널 4 및 5.38 MHz IF 기저대역 각각의 6 MHz 대역폭과의 x/sinx 수식(1300)의 교차에 의해 도 13에 도시된 바와 같이}평탄하게 되게 위하여, 6 MHz 대역폭 위에서 정정 x/sinx 틸트(tilt)를 필요로 한다.
5.38, 63 및 69 MHz 중심 주파수의 각각에 대한 적절한 x/sinx 이득 값은 D/A 변환기(104)에 의해 사용되는 DC 기준 진폭을 변화시킴으로써 얻어진다. 그러나, 이러한 동작은 반송파를 변조시키는 ±R 및 ±I 복소 샘플링된 데이터 스트림에 앞서 발생하는 본 발명의 디지털 sinx/x 보상 수단에 의한 동작이고, 이러한 동작은 이들 샘플링된 데이터 스트림의 샘플링 주파수 속도에서의 6 MHz 대역폭 위에서의 스펙트럼 형태의 "기울기"의 적절한 x/sinx 틸트 정정을 제공한다. 바람직하게, 도 2에 도시된 바와 같이, sinx/x 보상 수단(202)은 멀티-스케일 디지털 변조기(204) 바로 이전에 위치하고, 10.76 MHz의 샘플링 주파수 속도에서 발생하는 심볼 당 1 샘플의 ±R 및 ±I 복소 DC 중심의 데이터 스트림 샘플 상에서 동작한다.
10.76 MHz의 샘플링 주파수 속도에서 동작하는 sinx/x 보상 수단(202)은 단순하지만 적절한, 6 MHz 대역폭 위에서 5.38, 63 및 69 MHz의 sinx/x 스펙트럼 형태의 선형 기울기의 x/sinx 틸트 정정 또는 임의의 이들 스펙트럼 형태의 보다 정확한 곡선에 알맞은 "기울기"의 x/sinx 틸트 정정을 수행할 수 있다.
근사법은 다음의 3-탭 필터로서 구현되며, VSB 변환기(200)로부터 sin x/x 보상기(202)에 대한 ±R 및 ±I 복소 데이터 입력 스트림 각각에 대해 동작한다.
상기 필터는 이러한 ±R 및 ±I 복소 데이터 입력 스트림을 "sin(x)/x"가 나중에 D/A 변환기(104)에 의해 겪게될 "틸트"와 반대로 사전-틸트시킨다. 그러나, 이러한 근사 방법은 정확한 반전(inverse)은 아니어서 "정정된 " 대역의 포물선 왜곡을 초래한다. 어느 경우라도, 사전-틸트 필터의 DC에서 주파수 응답의 기울기를 D/A 변환기(104)에 의해 유도되는 sin x/x 기울기의 음의 값과 동일하게 하기 위하여, 5.38, 63 또는 69 MHz에 중심이 맞추어진 대역 각각에 대해 사용할 α값을 결정하는 것이 필요하다. 이러한 점에 있어서, 다음의 두 식을 참조한다.
α에 대해 이들 두 식을 풀면, 다음의 식이 얻어진다.
5.38 MHz 중심의 기저대역에 대해, α의 값은 = 0.01640467113(이 값은 정확도에 따라 0, 1/64 및 17/1024로 근사시킬 수 있다)이다. 63 MHz 중심의 채널 3 대역에 대해, α의 값은 = 0.3815501504(이 값은 정확도에 따라 3/8, 49/128 및 97/256으로 근사시킬 수 있다)이다. 69 MHz 중심의 채널 4 대역에 대해, α의 값은 = 0.4469876047501504(이 값은 정확도에 따라 7/16, 29/64 및 57/128로 근사시킬 수 있다)이다.
α= 0의 거친 근사에 대해, 중심이 5.38 MHz인 기저대역의 6 MHz 대역폭은, 평탄한 스펙트럼 형태{도 14의 실선(1400a)으로 도시}를 제공하기 위하여, sinx/x 스펙트럼 형태의 선형 기울기 정정을 필요로 하지 않는다. 중심이 63 MHz인 채널 3 대역의 6 MHz 대역폭의 sinx/x 스펙트럼 형태{도 15의 점선(1402b)으로 도시)는, 평탄한 스펙트럼 형태{도 15의 실선(1400b)으로 도시}를 제공하기 위하여, 선형 기울기 정정을 위한 α= 3/8의 상대적으로 거친 근사를 필요로 한다. 중심이 69 MHz인 채널 4 대역의 6 MHz 대역폭의 sinx/x 스펙트럼 형태{도 16의 점선(1402c)으로 도시}는, 평탄한 스펙트럼 형태{도 16의 실선(1400c)으로 도시}를 제공하기 위하여, 선형 기울기 정정을 위한 α= 7/16의 상대적으로 거친 근사를 필요로 한다.
sinx/x 스펙트럼 형태의 실제 기울기 형태는 비선형이기 때문에, 상술한 근사 사전-틸트 기술은 부분적으로 최적이지만, 여전히 효과적이다. 특히, 근사 사전-틸트 기술은 최종 아날로그 신호의 뿌리가 상승한 코싸인 파형으로 왜곡시키게 되지만, 텔레비전 수신기의 이퀄라이저는 이러한 잔류 손상을 보상할 수 있다.
그러나, 중심이 63 MHz인 채널 3의 관심대상인 6 MHz 대역폭 또는 중심이 69 MHz인 채널 4의 6 MHz 대역폭 위에서 스펙트럼 형태의 비선형 sinx/x 기울기와 실제적으로 부합시키는, 기울기 형태를 정정하기 위한 비선형 x/sinx 사전-틸트 기술을 또한 제공하는 것이 본 발명의 특성이다.
이러한 비선형 x/sinx 사전-틸트 기술에 있어서, 보상되어야 할 채널 내의 D/A 변환기(104)의 x/sin(x) 특성은 채널 중심에 대해 짝수 및 홀수 대칭 부분으로 분해된다. 활 형태인 짝수 대칭 부분은 실수 계수의 짝수 대칭 필터와 부합된다(채널 중심이 아니라 DC에 대해). 홀수 대칭부는 {x/sin(x)/((1-2*β)+2*β*cos(2*π*f/fs))}와 동일하고, 심볼당 4 이상의 샘플{D/A 변환기(104)에 인가된 변조 반송파 데이터 스트림의 심볼당 8샘플에 의해 충족된 것보다는 좀 더 많은 샘플}에서 원하는 6MHz의 정정 대역폭을 통해 잔류하는 선형 형태를 효과적으로 갖는다. 이러한 잔류 선형의 홀수 대칭부는 복소 계수의 홀수 비-대칭 필터와 부합된다.
바람직하게, 디지털 sin x/x 보상 수단(202) 내에서 직렬로 위치한 짝수 스펙트럼 대칭 필터와 홀수 스펙트럼 비-대칭 필터에 의한 필터링은 심볼당 1 샘플 스트림의 ± R 및 ±I 복소 DC 중심의 데이터 스트림의 샘플 상에서 10.76MHz의 샘플링-주파수 속도로 발생한다. 6MHz의 채널 대역폭에서 10.76Msym/sec의 심볼 속도로, z 영역(z-1= e-jωTs, Ts=시간 상의 심볼 간격)에서의 단위 원의 55% 이상에서, 보상이 발생한다. 디지털 sin x/x 보상 수단(202)에서 정정되는 신호가 특정 아날로그 채널{예를 들어, TV 채널 3 또는 4}에 속하고, 10.76MHz의 샘플링-주파수 속도로 처리하면서 심볼당 1샘플 더 빨리 사전-정정되고 있을지라도(채널 3에 대해 도 17 및 채널 4에 대해 도 19를 참조), 그에 의해 취소될 효과는 86.08MHz의 8배 더 높은 샘플링-주파수 속도로 동기가 맞춰지는 D/A 변환기(104)(채널 3에 대해 도 18 및 채널 4에 대해 도 20을 참조)에 의해 나중에 야기된다. 따라서, 후자의 경우, 정정되는 채널은 z 영역(z-1= e-jωTs/8, Ts=시간 상의 심볼 간격)에서의 단위 원의 7%만을 나타낸다.
다음은 10.76 MHz의 샘플링 주파수 속도에 사용하기 위한 짝수 대칭 필터 및 홀수 비대칭 필터에 대한 각 임펄스 응답이다.
및
파라미터(α, β)는, D/A 변환기(104)의 x/sinx 주파수 특성이 선택된 TV 채널에서 정정되도록, 심볼당 1 샘플로 DC 중심인 VSB 신호를 사전-형성(pre-shape)한다. 채널 3에 대해, α= 71/512이고, β= 5/256이다. 채널 4에 대해, α= 3/16이고, β= 9/256이다.
다음은 10.76 MHz의 샘플링 주파수 속도에 사용하기 위한 짝수 대칭 필터 및 홀수 비대칭 필터에 대한 각 주파수 응답이다.
Hodd(FMHz)및
도 17에 있어서, 1500은 -6 ≥F ≥6 MHz 주파수 간격에 대한 x/sinx 함수{(π* F/86.08)/(sin(π*(F-63)/86.08))}의 그래프이고, 1502는 채널 3에 대한 직렬 연결된 짝수 및 홀수 필터의 주파수 응답의 그래프이다. 그래프(1502)는 채널 3의 6 MHz 대역폭 내에서 그래프(1500)와 일치하지만, 그래프(1502)는 채널 3의 6 MHz 대역폭 밖에서는 그래프(1500)로부터 현저하게 이탈함을 볼 수 있을 것이다. 도 18에 있어서, 1504는 D/A 변환기(104)에 대한 입력에서 채널 3의 대역폭에 대한 x/sinx 함수{(π* F/86.08)/(sin(π* F/86.08))}의 그래프이고, 1506은 D/A 변환기(104)에 대한 입력이 채널 3의 대역폭에 걸쳐 D/A 변환기(104)에 의해 sin x/x 롤-오프를 겪은 후 아날로그 필터(106)로부터의 평탄한 출력의 그래프이다.
도 19에 있어서, 1600은 -6 ≥F ≥6 MHz 주파수 간격에 대한 x/sinx 함수{(π* F/86.08)/(sin(π*(F-69)/86.08))}의 그래프이고, 1602는 채널 4에 대한 직렬 연결된 짝수 및 홀수 필터의 주파수 응답의 그래프이다. 그래프(1602)는 채널 4의 6 MHz 대역폭 내에서 그래프(1600)와 일치하지만, 채널 4의 6 MHz 대역폭 밖에서는 그래프(1600)로부터 현저하게 이탈함을 볼 수 있을 것이다. 도 20에 있어서, 1604는 D/A 변환기(104)에 대한 입력에서 채널 4의 대역폭에 대한 x/sinx 함수{(π* F/86.08)/(sin(π* F/86.08))}의 그래프이고, 1606은 D/A 변환기(104)에 대한 입력이 채널 4의 대역폭에 걸쳐 D/A 변환기(104)에 의해 sin x/x 롤-오프를 겪은 후 아날로그 필터(106)로부터의 평탄한 출력의 그래프이다.
±R 및 ±I 데이터 스트림이 반송파 상에서 변조되기 이전에 기울기 형태의 x/sin x 정정이 발생하는 한, 정정은 시스템 내의 임의의 샘플링 주파수 속도에서 이루어질 수 있다. 따라서, 도 8에 있어서, 기울기 형태의 x/sin x 정정은, 심볼당 1 샘플 - 심볼당 8 샘플 변환 수단(800)으로부터의 ±R 및 ±I 데이터 스트림 출력 상에서 86.08 MHz 샘플링 주파수 속도로 발생할 수 있다. 직렬의 짝수 대칭 및 홀수 비대칭 정정기 필터로의 정정의 동일한 분할은 낮은 10.76 MHz 샘플링 주파수 속도에서와 같이 더 높은 86.08 MHz 샘플링 주파수 속도에서도 동작할 수 있다. 그러나, 낮은 10.76 MHz 샘플링 주파수 속도에서의 동작은 7 탭의 짝수 및 홀수 필터를 필요로 하지만, 더 높은 86.08 MHz 샘플링 주파수 속도에서의 동작은 오직 3 탭 짝수 및 홀수 필터를 필요로 한다. 특히, 채널 3에 대해, 3 탭 짝수 필터의 임펄스 응답은, 7/4-3/4*cos(2·π·F/Fs)의 0 지연 필터 응답을 갖는 -3/8+7/4·z-1-3/8·z-2인 반면, 3 탭 홀수 필터의 임펄스 응답은, 1+21/32*sin(2·π·F/Fs)의 0 지연 필터 응답을 갖는 -21/64·j+z-1+ -21/64·j·z-2이다. 채널 4에 대해, 3 탭 짝수 필터의 임펄스 응답은, 5/2-3/2*cos(2·π·F/Fs)의 0 지연 필터 응답을 갖는 -3/4+5/2·z-1-3/4·z-2인 반면, 3 탭 홀수 필터의 임펄스 응답은, 1+29/32*sin(2·π·F/Fs)의 0 지연 필터 응답을 갖는 -29/64·j+z-1+ -29/64·j·z-2이다. 예시적인 3 탭 직렬 횡단(FIR) 필터는 도 21에 도시되고, 이의 동작은 디지털 회로 설계의 당업자라면 쉽게 이해될 수 있을 것이다.
그러나, 단위 시간당 동작 수에 관하여, 더 높은 86.08 MHz 샘플링 주파수 속도에서 동작하는 더 낮은 3 탭의 직렬로 연결된 짝수 및 홀수 필터를 사용하는 것보다 더 낮은 10.76 MHz 샘플링 주파수 속도에서의 동작하는 더 높은 7 탭의 직렬로 연결된 짝수 및 홀수 필터를 사용하는 것이 더 효율적이다.
더욱이, 디지털 sinx/x 보상 수단(202)은, 계산된 모든 실수의 x/sinx 값을 ±R 데이터 출력 스트림으로 전달되게 하고, 계산된 모든 허수의 x/sinx 값을 ±I 데이터 출력 스트림으로 전달되게 하기 위하여, VSB 변환기(200)의 상술한 멀티플렉서(311)와 동작에서 유사한 멀티플렉서를 병합한다.
VSB 변조기(102)의 실제적인 하드웨어 실현에 있어서, 모든 계산을 실행하기 위하여 2진 코드의 보수가 사용된다. 또한, 본 발명의 상술한 많은 특성 모두가 디지털 VSB 변조기(102)에 병합되었지만, 본 발명의 이들 하나 이상의 특성의 하위 세트가 디지털 VSB 변조기(102)와는 다른 다양한 형태의 장치에서 사용될 수 있음을 이해해야 한다. 그러므로, 본 발명은 첨부된 청구범위의 범주에 의해서만 제한되어야 한다.

Claims (10)

  1. 디지털-아날로그(D/A) 변환기(104)에 접속된 디지털 변조기(200)를 포함하는 회로 장치로서, 상기 D/A 변환기는 원하지 않는 sin(x)/x 전달 함수를 갖고, 상기 변조기는 샘플링된 디지털 변조 신호를 인가하기 위한 입력을 구비하는, 디지털 변조기를 포함하는 회로 장치에 있어서,
    주어진 주파수 대역을 갖는 샘플링된 디지털 변조 신호의 소스(100, 200)와,
    상기 소스와 상기 변조기 입력 사이에 접속되고, 상기 D/A 변환기에 의해 제공된 신호 주파수의 한 부분을, 상기 주어진 주파수의 대역에 따라 보상하기 위한 sin(x)/x 보상 회로(202 및 도 21)로서, 상기 보상 회로의 전달 함수는 상기 주파수의 한 부분을 통해 실질적으로 평탄한 주파수 응답을 생성하는, sin(x)/x 보상 회로를 특징으로 하는, 디지털 변조기를 포함하는 회로 장치.
  2. 제 1항에 있어서, 상기 sin(x)/x 보상 회로는 직렬 접속의 횡단(transversal) 필터(2101, 2102)에 대응하는 전달 함수를 갖되, 상기 횡단 필터는 직렬로 미리 정해진 보상 함수를 제공하는 제 1 및 제 2 전달 함수를 갖는 것을 특징으로 하는, 디지털 변조기를 포함하는 회로 장치.
  3. 제 2항에 있어서, 상기 디지털 변조기(802)는 복소 디지털 변조기이고, 상기 횡단 필터는 스펙트럼 대칭을 나타내는 N 탭의 실수 필터와, 스펙트럼 비대칭을 나타내는 M 탭 복소 필터이고, M과 N은 정수인 것을 특징으로 하는, 디지털 변조기를 포함하는 회로 장치.
  4. 디지털-아날로그 변환기에 접속된 디지털 변조기를 포함하는 시스템으로서, 상기 디지털-아날로그 변환기는 원하지 않는 sin(x)/x 전달 함수를 갖고, 상기 변조기는 샘플링된 디지털 변조 신호를 인가하기 위한 입력을 구비하는, 상기 시스템 내에서, 상기 원하지 않은 전달 함수를 보상하는 방법에 있어서,
    주어진 주파수 대역을 갖는 신호를 나타내는 데이터 샘플 값의 스트림을 제공하는 단계,
    데이터 샘플 값의 상기 스트림을 sin(x)/x 보상하는 단계,
    데이터 샘플 값의 보상된 상기 스트림을 상기 디지털 변조기의 한 입력에 인가하는 단계, 및
    상기 주어진 대역에 따라 상기 디지털-아날로그 변환기에 의해 제공된 상기 변조된 신호의 주파수의 상기 부분에 대해, 상기 sin(x)/x 보상 단계는 상기 대역을 통해 실질적으로 평탄한 주파수 응답을 생성하는 것을 특징으로 하는, 원하지 않은 전달 함수를 보상하는 방법.
  5. 제 4항에 있어서, 상기 sin(x)/x 보상 단계는 직렬 연결된 스펙트럼 대칭 및 비대칭 횡단 필터에 대응하는 전달 함수로 데이터 샘플 값의 상기 스트림을 필터링하되, 상기 필터 중 적어도 하나는 복소 필터인 것을 특징으로 하는, 원하지 않은 전달 함수를 보상하는 방법.
  6. 제 1항에 있어서, 상기 변조기의 반송파 입력에 접속되고, 상기 주어진 반송파 주파수를 한정하는 샘플 값의 샘플링된 스트림으로서 발생하고, 주어진 샘플링 주파수의 속도로 샘플링되는, 디지털 반송파의 소스와,
    상기 주어진 샘플링 주파수에 대해, 상기 주어진 반송파 주파수는, 상기 아날로그 신호의 중심이 위치하는 주파수의 영상인 것을 특징으로 하는, 디지털 변조기를 포함하는 회로 장치.
  7. 제 6항에 있어서, 상기 디지털 변조기는 복소 디지털 변조기이고,
    상기 샘플링된 디지털 변조 신호는 상기 주어진 주파수 대역폭에 걸친 데이터 샘플 값의 DC에 중심이 맞춰진 복소수 실수(±R) 및 허수(±I)의 샘플링된 데이터 스트림이되, ±R 및 ±I 샘플링된 데이터 스트림은 상기 주어진 샘플링 주파수의 속도로 발생하고, 특정 x/sin x 함수에 따라 형태가 변형되는 것을 특징으로 하는, 디지털 변조기를 포함하는 회로 장치.
  8. 제 7항에 있어서, 상기 디지털 sinx/x 보상 회로는,
    상기 아날로그 신호의 상기 주어진 주파수 대역폭의 대역 내에서 임의의 주파수(f)를 한정하는 데이터 샘플 값의 DC에 중심이 맞춰진 특정한 복소 ±R 및 ±I 샘플링된 데이터 스트림 각각의 샘플링 주파수(fs) 속도에서의 적용에 응답하는 3 탭 필터를 더 포함하되, 상기 필터는,
    형태의 주파수 응답을 가져,
    주파수 함수로서의 데이터 신호 진폭의 기울기(slope)는 fs의 값, 상기 아날로그 신호의 상기 주어진 주파수 대역폭의 주파수에 걸친 f의 값 및 α의 값이 한정되는 정확도에 의존하는 양에 의해 선형적으로 사전-틸트되어(pre-tilted),
    상기 사전-틸트된 기울기는 상기 특정 x/sin x 함수의 원하는 형태를 근사시키는 것을 특징으로 하는, 디지털 변조기를 포함하는 회로 장치.
  9. 제 6항에 있어서, 상기 D/A 변환기에 대한 입력으로 인가된 샘플 값의 상기 샘플링된 스트림은 심볼당 적어도 4개의 샘플값을 포함하고, 주어진 주파수 대역폭에 걸쳐 유도된 아날로그 신호의 한 부분은 상기 유도된 아날로그 신호의 상기 중심 주파수에 대해 평탄하지 않은 형태를 갖되, 상기 디지털 sin x/x 보상 수단은,
    직렬 연결된 스펙트럼적으로 대칭 및 비대칭인 필터로서, 상기 대칭 필터는 제 1의 주어진 주파수 특성을 갖고, 상기 비대칭 필터는 주파수의 상기 특정 x/sin x 함수를 직렬로 생성하는 제 2의 주어진 주파수 특성을 갖는, 대칭 및 비대칭 필터를 포함하는 것을 특징으로 하는, 디지털 변조기를 포함하는 회로 장치.
  10. 제 9항에 있어서, 상기 디지털 sin x/x 보상 수단은, 상기 주어진 샘플링 주파수의 속도에서 발생하고, 입력으로 인가된 심볼당 적어도 4 샘플 ±R 및 ±I 샘플링된 데이터 스트림 상에서 동작하고,
    상기 대칭 필터는 - A + B ·z-1- A z-2형태의 임펄스 응답을 갖는 3 탭 실수 필터를 포함하고,
    상기 비대칭 필터는 - C ·j + z-1+ - C ·j ·z-2형태의 임펄스 응답을 갖는 3 탭 복소 필터를 포함하되,
    A, B 및 C는 상수이고, 상기 아날로그 신호는, 제 1 및 제 2 반송파에 각각 중심이 맞추어진 제 1 및 제 2 채널 텔레비전 신호 중 하나의 신호를 구성하고, 채널 대역폭에 걸쳐 실제적으로 평탄한 진폭을 갖는 것을 특징으로 하는, 디지털 변조기를 포함하는 회로 장치.
KR1020000048528A 1999-08-24 2000-08-22 원하지 않는 전달 함수를 보상하는 장치 및 방법 KR100663136B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/382,235 1999-08-24
US09/382,235 US6317167B1 (en) 1999-08-24 1999-08-24 Sine x/x compensation circuitry merged with a digital modulator
US9/382,235 1999-08-24

Publications (2)

Publication Number Publication Date
KR20010021372A true KR20010021372A (ko) 2001-03-15
KR100663136B1 KR100663136B1 (ko) 2007-01-02

Family

ID=23508079

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000048528A KR100663136B1 (ko) 1999-08-24 2000-08-22 원하지 않는 전달 함수를 보상하는 장치 및 방법

Country Status (10)

Country Link
US (1) US6317167B1 (ko)
EP (1) EP1079527B1 (ko)
JP (1) JP4563561B2 (ko)
KR (1) KR100663136B1 (ko)
CN (1) CN1263298C (ko)
BR (1) BR0003760A (ko)
DE (1) DE60036670T2 (ko)
MX (1) MXPA00008266A (ko)
MY (1) MY121166A (ko)
TR (1) TR200002458A2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6600516B1 (en) * 2000-04-21 2003-07-29 Harris Corporation Digital RF transmitter system employing both digital pre-correction and analog pre-correction
US6795587B2 (en) * 2001-07-23 2004-09-21 Micron Technology, Inc. Image resizing using short asymmetric FIR filters
US7050649B2 (en) * 2001-07-23 2006-05-23 Micron Technology, Inc. Suppression of ringing artifacts during image resizing
US6768434B1 (en) 2003-05-15 2004-07-27 Tektronix, Inc. High speed x/sine(x) correction circuit
US8184210B2 (en) * 2006-08-22 2012-05-22 STMicroelectronics International Digital Radio Frequency (RF) Modulator
DE112014006818B4 (de) * 2014-07-17 2021-11-04 Lattice Semiconductor Corporation Frequenzgang-Kompensation in einem Digital-Analog-Wandler
CN114157274A (zh) * 2021-11-04 2022-03-08 西安空间无线电技术研究所 一种灵活捷变的高准确度载波生成系统及方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62157416A (ja) * 1985-12-27 1987-07-13 Sumitomo Electric Ind Ltd デイジタルフイルタ
JPS633520A (ja) * 1986-06-23 1988-01-08 Sumitomo Electric Ind Ltd Ｐｃｍ受信機
JPS63252017A (ja) 1987-04-09 1988-10-19 Toshiba Corp Ｄａ変換器
JPH0193211A (ja) 1987-10-03 1989-04-12 Sony Corp 信号変換装置
US5208596A (en) 1992-04-10 1993-05-04 Rca Thomson Licensing Corporation DAC distortion compensation
US5692013A (en) * 1995-11-07 1997-11-25 Hitachi America, Ltd. Shared resources modulator-demodulator circuits for use with quadrature amplitude modulated signals
US5844629A (en) * 1996-05-30 1998-12-01 Analog Devices, Inc. Digital-to-analog video encoder with novel equalization
US5930301A (en) * 1996-06-25 1999-07-27 Harris Corporation Up-conversion mechanism employing side lobe-selective pre-distortion filter and frequency replica-selecting bandpass filter respectively installed upstream and downstream of digital-to-analog converter

Also Published As

Publication number Publication date
DE60036670D1 (de) 2007-11-22
JP2001136214A (ja) 2001-05-18
KR100663136B1 (ko) 2007-01-02
MY121166A (en) 2005-12-30
MXPA00008266A (es) 2002-07-22
DE60036670T2 (de) 2008-04-10
CN1263298C (zh) 2006-07-05
TR200002458A2 (tr) 2001-03-21
BR0003760A (pt) 2001-04-03
JP4563561B2 (ja) 2010-10-13
EP1079527B1 (en) 2007-10-10
EP1079527A2 (en) 2001-02-28
US6317167B1 (en) 2001-11-13
CN1285687A (zh) 2001-02-28
EP1079527A3 (en) 2003-12-17

Similar Documents

Publication Publication Date Title
US6973141B1 (en) Flexible multimode QAM modulator
JP3817217B2 (ja) 無線受信機
US5107520A (en) Adaptive predistortion circuit for a digital transmission system
US8237595B2 (en) Method and apparatus for bandpass digital to analog converter
US5473280A (en) Modulation/demodulation method and system for realizing quadrature modulation/demodulation technique used in digital mobile radio system with complex signal processing
KR100327810B1 (ko) 주파수분할다중신호의시분할다중처리용장치
KR100663136B1 (ko) 원하지 않는 전달 함수를 보상하는 장치 및 방법
KR100327811B1 (ko) 복수개의직교진폭변조(qam)신호의시분할다중처리용장치
JPH07114345B2 (ja) 変調装置
KR100743991B1 (ko) 복소 변조기 반송파 신호 생성 장치 및 방법
EP1079574B1 (en) Digital VSB modulator
US6421396B1 (en) Variable rate modulator
JPH10270945A (ja) ディジタル残留側波帯変調用装置及び方法
KR920000982B1 (ko) 에러 보정용 디지탈 텔레비젼 신호처리 시스템
JPS59207768A (ja) デイジタル式直交振幅変調方法
US3753115A (en) Arrangement for frequency transposition of analog signals
EP1079575A2 (en) Conversion of PCM to A DC-centered VSB signal
KR20010089746A (ko) 자원을 공유한 디지털 필터의 멀티모드 동작을 위한시스템 및 그 방법
JP2000036846A (ja) ディジタル変調装置
JPH06311134A (ja) 直交周波数分割多重信号発生器
KR100433635B1 (ko) 댁내 데이터 통신을 위한 변조기
JPS63290014A (ja) ディジタル振幅変調器
JP2002232499A (ja) 直交変調器
JP2002335293A (ja) ディジタル変調器
JPH0195641A (ja) データ再生装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121119

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131119

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141201

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee