CN114157274A - 一种灵活捷变的高准确度载波生成系统及方法 - Google Patents

一种灵活捷变的高准确度载波生成系统及方法 Download PDF

Info

Publication number
CN114157274A
CN114157274A CN202111300409.1A CN202111300409A CN114157274A CN 114157274 A CN114157274 A CN 114157274A CN 202111300409 A CN202111300409 A CN 202111300409A CN 114157274 A CN114157274 A CN 114157274A
Authority
CN
China
Prior art keywords
parallel
frequency
carrier
path
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111300409.1A
Other languages
English (en)
Inventor
蔡明圭
苏哲
王磊
戚楠
王瑛
李毅松
梁银
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Institute of Space Radio Technology
Original Assignee
Xian Institute of Space Radio Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Institute of Space Radio Technology filed Critical Xian Institute of Space Radio Technology
Priority to CN202111300409.1A priority Critical patent/CN114157274A/zh
Publication of CN114157274A publication Critical patent/CN114157274A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/80—Generating trains of sinusoidal oscillations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

一种灵活捷变的高准确度载波生成系统及方法，包括：根据采样频率和载波频率确定载波生成控制参数，将控制参数置入数字载波生成模块生成并行的数字中频载波信号，将并行数字中频信号通过高速DA转换为模拟射频载波信号并输出。本发明生成的射频载波具有更小的相位抖动和带内杂散，并可实现更快响应时间和更大动态范围的载波频率调整，集成化、软件化程度更高。

Description

一种灵活捷变的高准确度载波生成系统及方法
技术领域
本发明属于载波生成技术领域，特别是一种灵活捷变的高准确度载波生成系统及方法。
背景技术
射频发射信号的频点灵活可变可提高其抗干扰能力，频点灵活捷变要求其载波频率灵活可调并支持较大的捷变范围，可以使用直接数字合成(DDS)结构及高转换速率DAC实现信号生成。但是传统DDS结构产生的数字载波会存在相位抖动大或带内杂散多的问题，且射频信号经常位于L波段或者更高，这种方法采样率过高，往往FPGA端时序上很难支持。
发明内容
本发明解决的技术问题是：克服现有技术的不足，结合直接数字合成(DDS)的原理，提出一种并行两级累加正弦输出DDS结构的载波生成系统及方法，以此解决通信、导航射频跳频信号载波相位抖动、带内杂散大、捷变方式不灵活及动态范围小的问题，为软件无线电提供解决思路。
本发明的技术解决方案是：
一种灵活捷变的高准确度载波生成系统，包括：载波频率生成控制参数计算模块、并行双级DDS模块、并串转换模块、DAC转换单元；
载波频率生成控制参数计算模块：输入为采样频率fs、射频频率fRF、第一级累加器位宽N，计算出生成对应中频载波信号的3个频率控制参数K、m、p，输出给并行双级DDS模块；
并行双级DDS模块：输入为速率为fs/n的时钟、频率控制参数K、m、p，根据输入的3个频率控制参数实现n路并行模式的双级累加DDS计算，根据第一级累加器的数值查表得到对应的n路并行模式的数字中频正弦载波，输出给并串转换模块；n为偶数且n为正整数；
并串转换模块：输入为速率为fs/n的时钟、n路并行数字中频正弦载波，将n路信号转换为n/2路，输出至DAC转换单元；
DAC转换单元：输入为n/2路并行数字中频正弦载波，将n/2路并行数字中频正弦载波转换为1路模拟射频载波。
并串转换模块使用4个2:1的OSERDES将n路信号转换为n/2路。
DAC转换单元使用DAC的4:1Mux并串转换模式和mix模式将n/2路并行数字中频正弦载波转换为1路模拟射频载波。
第一方面，一种灵活捷变的高准确度载波生成方法，包括步骤如下：
1)根据所需的频率采样频率fs、调整精度f0确定第二级累加器的位宽W；
2)根据频率控制参数m、p，获得L个并行处理的位宽为W的第二级累加器，在第n个时钟周期，L路并行累加器的数值Acc2i＝mod[Acc2i(n-1)+dlt,p]，i＝[0,L-1]，Acc2i(n-1)表示上一时钟周期第i路累加器的数值，dlt＝mod(L·m,p)；
3)将步骤2)中计算得到的L路累加器数值进行比较，第0路是和上一时钟周期的第L-1路的数值进行比较，其他路(i)则是和当前时钟周期的第i-1路比较，当比较结果为前者小于后者，则进位标志ci＝1，否则为0；第i路的进位值
Figure BDA0003338149450000021
4)根据频率控制参数K、步骤3)计算得到的L路进位值结果，实现L个并行处理的位宽为N的第一级累加器，在第n个时钟周期，L路并行累加器的数值Acci＝AccL-1(n-1)+i·K+qi，i＝[0,L-1]；AccL-1(n-1)表示上一时钟周期第L-1路累加器的数值；
5)根据步骤4)计算得到的L路累加器数值，查表得到并行模式的正弦载波相位值；
6)当需要进行载波频率捷变时，只需更新K、m、p三个参数，执行步骤2)～5)的处理即可。
第二方面，
一种处理器，用于执行第一方面所述的方法。
一种处理装置，包括：
存储器，用于存储计算机程序；
处理器，用于从所述存储器调用并运行所述计算机程序，以执行第一方面所述的方法。
一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机程序或指令，当所述计算机程序或指令被执行时，实现第一方面所述的方法。
本发明与现有技术相比的优点在于：
a)射频载波的相位抖动和带内杂散小；
b)频率变化模式灵活、速度快、动态范围大；
c)并行处理结构，降低了FPGA处理时钟速度及时序设计难度；
d)集成化、软件化程度更高。
附图说明
图1为灵活捷变的高准确度载波生成方法；
图2为DDS结构设计；
图3为并行两级累加器实现框图；
图4为本发明生成1575.42MHz、1191.795MHz、1268.52MHz载波的设计举例；
图5为本发明生成的1575.42MHz、1191.795MHz、1268.52MHz载波的功率谱及带内杂散实测结果。
具体实施方式
本发明公开了一种灵活捷变的高准确度载波生成设计方法。
本设计采用8路并行处理的两级累加正弦输出DDS结构生成数字载波，方法如图1所示。
1.该方法包括以下部分：
(1)设计DDS结构。
如图2所示，为了产生频率准确的数字载波，减少相位抖动和带内杂散，设计采用两级累加器及正弦相位输出的DDS结构。首先，求取(fc/fs)·2N的整数+不可约分数表达式
Figure BDA0003338149450000041
其中fs为采样频率，fc为目标载波频率，N为第一级累加器的位宽。整数部分K为第一级累加器的频率控制字。小数部分
Figure BDA0003338149450000042
表明每经过p个周期，累加值要额外增加m，通过增加第二级累加器并计算进位值来实现小数部分的补偿：在频率为fs的时钟控制下，第二级累加器以m为步进累加，累加值超出p时向第一级累加器进1位，同时将本级累加器的数值-p，否则不进位。在频率为fs的时钟控制下，第一级累加器以(K+第二级累加器进位值q)为步进累加，其累加值作为正弦查找表(LUT)的地址，LUT中存储的是量化后的正弦波形。
通过调整K、m、p三个参数即可实现灵活的载波频率变化。
(2)FPGA实现及DDS结构参数选择。
根据高奈奎斯特区域信号生成的原理，数字信号通过DAC高速采样转换时会以fs/2为间隔产生多个奈奎斯特区，它们关于fs/2成镜像关系。将高奈奎斯特区域的镜像信号作为输出，则只需生成对应的数字中频载波，中频载波频率fIF＝|fs-fRF|。生成射频载波需满足fs≥2fRF，生成中频载波则只需满足fs≥2fIF，可以降低对采样率即FPGA工作时钟频率的要求，且相应的射频载波的频率范围为[0,3fs/2]，能满足较大的捷变范围要求。
在FPGA中，在fs时钟域下实现图2的DDS结构，K、m、p根据(fIF/fs)·2N计算得出。为了实现灵活捷变的准确频率生成，相位累加器2的位宽W要根据所需的频率调整精度f0和fs确定，求取(f0/fs)·2N的不可约分数形式A/B，则位宽W为不小于log2B的最小整数。相位累加器1的位宽N根据对杂散性能的要求及FPGA资源进行综合选择，N越大，资源占用越多，杂散越小。波形存储器存储为深度2N、宽度L的查找表，存储值y(i)＝[i·(2L-1-1)·(sin2π/2N)]取整，i＝[0,2N-1]，宽度L根据性能和资源进行综合选择，L越大，资源占用越多，杂散越小。
根据采样频率fs、频率调整精度f0、性能要求、FPGA资源情况，可以确定FPGA的工作时钟、两级累加器的位宽及存储表，FPGA按照图2实现DDS结构，运行时通过改变参数K、m、p可实现频率灵活捷变的载波生成。
(3)FPGA并行处理结构实现。
一般FPGA在数字信号处理时，可支持的时钟频率范围约为100～600MHz，则8倍并行可支持到射频4.8GHz。为了支持更大频率范围的载波生成能力，降低FPGA时序设计难度，选用8路并行处理结构实现，FPGA工作时钟变为fs/8。
(a)并行累加器
并行处理下的两级累加器实现框图如图3所示。在n时刻，L路并行的第二级相位累加器的数值Acc2i＝mod[Acc2i(n-1)+dlt,p]，i＝[0,L-1]，Acc2i(n-1)表示上一拍第i路累加器的数值，dlt＝mod(L·m,p)。将并行的第二级累加器数值进行比较，Acc20是和上一时钟周期的Acc2L-1进行比较判决，其他Acc2i则是和当前时钟周期的Acc2i-1比较，当比较结果为前者小于后者，则进位标志ci＝1，否则为0。第i路的进位值
Figure BDA0003338149450000051
第一级相位累加器的数值Acci＝AccL-1(n-1)+i·K+qi，i＝[0,L-1]。AccL-1(n-1)表示上一拍第L-1路累加器的数值。当需要进行载波频率捷变时，只需更新FPGA内对应的参数寄存器，同时将初始化标志置为有效，仅需一个时钟周期即可完成载波频率变化，切换到[0,3fs/2]范围内的任意频率。
根据Acc0～Acc7查表得到8路并行载波信号Carr0～Carr7。
(b)并串转换输出(OSERDES)
在FPGA中，使用4个2:1的并串转换输出模块OSERDES，其中每一个OSERDES将并行载波信号Carri、Carri+4转换为一路串行数据。转换后数据为DDR方式，在时钟上升沿和下降沿都有数据锁存。
(4)DAC转换。
(a)DDR接收
在DAC中，使用四个DDR接收器接收FPGA四路DDR数据输出，并将数据解为4路送往Mux。时钟频率为fs/4。
(b)4:1Mux并串转换
在DAC中，使用4:1Mux并串转换将4路数据转换为1路。
(c)数模转换
在DAC中，使用mix模式，使用频率为fs的时钟转换数据。
一种灵活捷变的高准确度载波生成系统，包括：载波频率生成控制参数计算模块、并行双级DDS模块、并串转换模块、DAC转换单元。
载波频率生成控制参数计算模块：输入为采样频率fs、射频频率fRF、第一级累加器位宽N，计算出生成对应中频载波信号的3个频率控制参数K、m、p，输出给并行双级DDS模块；
并行双级DDS模块：输入为速率为fs/8的时钟、频率控制参数K、m、p，根据输入的3个频率控制参数实现8路并行模式的双级累加DDS计算，根据第一级累加器的数值查表得到对应的8路并行模式的数字中频正弦载波，输出给并串转换模块；
并串转换模块：输入为速率为fs/8的时钟、8路并行数字中频正弦载波，使用4个2:1的OSERDES将8路信号转换为4路，输出至DAC转换单元；
DAC转换单元：输入为4路并行数字中频正弦载波，使用DAC的4:1Mux并串转换模式和mix模式将4路并行数字中频正弦载波转换为1路模拟射频载波。
一种灵活捷变的高准确度载波生成方法，包括步骤如下：
1)根据所需的频率采样频率fs、调整精度f0确定第二级累加器的位宽W；
2)根据频率控制参数m、p，实现L个并行处理的位宽为W的累加器(第二级累加器)，在第n个时钟周期，L路并行累加器的数值Acc2i＝mod[Acc2i(n-1)+dlt,p]，i＝[0,L-1]，Acc2i(n-1)表示上一时钟周期第i路累加器的数值，dlt＝mod(L·m,p)；
3)将步骤2)中计算得到的L路累加器数值进行比较，第0路是和上一时钟周期的第L-1路的数值进行比较，其他路(i)则是和当前时钟周期的第i-1路比较，当比较结果为前者小于后者，则进位标志ci＝1，否则为0。第i路的进位值
Figure BDA0003338149450000071
4)根据频率控制参数K、步骤3)计算得到的L路进位值结果，实现L个并行处理的位宽为N的累加器(第一级累加器)，在第n个时钟周期，L路并行累加器的数值Acci＝AccL-1(n-1)+i·K+qi，i＝[0,L-1]。AccL-1(n-1)表示上一时钟周期第L-1路累加器的数值；
5)根据步骤4)计算得到的L路累加器数值，查表得到并行模式的正弦载波相位值；
6)当需要进行载波频率捷变时，只需更新K、m、p三个参数，执行步骤2)～5)的处理即可。
实施例
要求能够准确产生1575.42MHz、1191.795MHz、1268.52MHz这3个频点的载波信号，同时可在1.1GHz～1.6GHz的范围内灵活调整，频率生成精度要求为1KHz，带内(±30MHz)杂散小于-60dB。设计1718.64MHz采样时钟，第一级累加器位宽N为14，满足生成精度的第二级累加器位宽M为17，正弦存储表量化位宽L为12。
计算所需生成的3个频点的参数：
1718.64-1575.42＝143.22，214*143.22/1718.64＝1365+1/3，则对应的K＝1365、m＝1、p＝3。
1718.64-1191.795＝526.845，214*526.845/1718.64＝5022+10/21，则对应的K＝5022、m＝10、p＝21。
1718.64-1268.52＝450.12，214*450.12/1718.64＝4291+1/21，则对应的K＝4291、m＝1、p＝21。
生成3个频点载波的实现框图如图4所示。实现后将DA输出的射频信号接入频谱仪，从频谱可以看出生成的射频载波中心频点符合预期，带内(±30MHz)杂散小于-60dB，如图5所示。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
本发明说明书中未作详细描述的内容属本领域技术人员的公知技术。

Claims (7)

1.一种灵活捷变的高准确度载波生成系统，其特征在于，包括：载波频率生成控制参数计算模块、并行双级DDS模块、并串转换模块、DAC转换单元；
载波频率生成控制参数计算模块：输入为采样频率fs、射频频率fRF、第一级累加器位宽N，计算出生成对应中频载波信号的3个频率控制参数K、m、p，输出给并行双级DDS模块；
并行双级DDS模块：输入为速率为fs/n的时钟、频率控制参数K、m、p，根据输入的3个频率控制参数实现n路并行模式的双级累加DDS计算，根据第一级累加器的数值查表得到对应的n路并行模式的数字中频正弦载波，输出给并串转换模块；n为偶数且n为正整数；
并串转换模块：输入为速率为fs/n的时钟、n路并行数字中频正弦载波，将n路信号转换为n/2路，输出至DAC转换单元；
DAC转换单元：输入为n/2路并行数字中频正弦载波，将n/2路并行数字中频正弦载波转换为1路模拟射频载波。
2.根据权利要求1所述的一种灵活捷变的高准确度载波生成系统，其特征在于，并串转换模块使用n/2个2:1的OSERDES将n路信号转换为n/2路。
3.根据权利要求1所述的一种灵活捷变的高准确度载波生成系统，其特征在于，DAC转换单元使用DAC的4:1Mux并串转换模式和mix模式将n/2路并行数字中频正弦载波转换为1路模拟射频载波。
4.一种灵活捷变的高准确度载波生成方法，其特征在于，包括步骤如下：
1)根据所需的频率采样频率fs、调整精度f0确定第二级累加器的位宽W；
2)根据频率控制参数m、p，获得L个并行处理的位宽为W的第二级累加器，在第n个时钟周期，L路并行累加器的数值Acc2i＝mod[Acc2i(n-1)+dlt,p]，i＝[0,L-1]，Acc2i(n-1)表示上一时钟周期第i路累加器的数值，dlt＝mod(L·m,p)；
3)将步骤2)中计算得到的L路累加器数值进行比较，第0路是和上一时钟周期的第L-1路的数值进行比较，其他路(i)则是和当前时钟周期的第i-1路比较，当比较结果为前者小于后者，则进位标志ci＝1，否则为0；第i路的进位值
Figure FDA0003338149440000021
4)根据频率控制参数K、步骤3)计算得到的L路进位值结果，实现L个并行处理的位宽为N的第一级累加器，在第n个时钟周期，L路并行累加器的数值Acci＝AccL-1(n-1)+i·K+qi，i＝[0,L-1]；AccL-1(n-1)表示上一时钟周期第L-1路累加器的数值；
5)根据步骤4)计算得到的L路累加器数值，查表得到并行模式的正弦载波相位值；
6)当需要进行载波频率捷变时，只需更新K、m、p三个参数，执行步骤2)～5)的处理即可。
5.一种处理器，其特征在于，用于执行权利要求5所述的方法。
6.一种处理装置，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于从所述存储器调用并运行所述计算机程序，以执行权利要求5所述的方法。
7.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机程序或指令，当所述计算机程序或指令被执行时，实现权利要求5所述的方法。
CN202111300409.1A 2021-11-04 2021-11-04 一种灵活捷变的高准确度载波生成系统及方法 Pending CN114157274A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111300409.1A CN114157274A (zh) 2021-11-04 2021-11-04 一种灵活捷变的高准确度载波生成系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111300409.1A CN114157274A (zh) 2021-11-04 2021-11-04 一种灵活捷变的高准确度载波生成系统及方法

Publications (1)

Publication Number Publication Date
CN114157274A true CN114157274A (zh) 2022-03-08

Family

ID=80459242

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111300409.1A Pending CN114157274A (zh) 2021-11-04 2021-11-04 一种灵活捷变的高准确度载波生成系统及方法

Country Status (1)

Country Link
CN (1) CN114157274A (zh)

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2012691A1 (en) * 1989-05-05 1990-11-05 Wolfgang Steinhagen Circuit arrangement for generating a control signal in dependence upon the occurrence of an extreme value of a sinusoidal oscillation and use ofsuch a circuit arrangement
CN1285687A (zh) * 1999-08-24 2001-02-28 汤姆森许可公司 Sin(x)/x补偿电路
KR20030029064A (ko) * 2003-02-10 2003-04-11 구시경 주기적인 데이터의 쉬프트 방식을 이용, 룩업 테이블과완전주기 파형 생성을 위한 기본 연산 로직을 생략한사인/코사인 파형 발생기
US20030174797A1 (en) * 2002-03-18 2003-09-18 Genesis Microchip Inc. Frequency converter and methods of use thereof
US20050135524A1 (en) * 2003-12-23 2005-06-23 Teradyne, Inc. High resolution synthesizer with improved signal purity
CA2629508A1 (en) * 2007-04-19 2008-10-19 Richard A. Farley Digitizing an analog signal, and reconstituting an analog signal from a digitized version of the analog signal
US20080267301A1 (en) * 2004-06-03 2008-10-30 Silicon Laboratories Inc. Bidirectional multiplexed rf isolator
CN101345534A (zh) * 2008-06-30 2009-01-14 东软飞利浦医疗设备系统有限责任公司 一种mri射频信号的产生、发送装置及方法
CA2646764A1 (en) * 2007-12-14 2009-06-14 Sivaswamy Associates, Llc Orthogonal code division multiplex cck (ocdm-cck) method and apparatus for high data rate wireless lan
CN101509968A (zh) * 2009-03-19 2009-08-19 北京理工大学 高动态高精度中频模拟卫星信号产生方法
RU86064U1 (ru) * 2008-11-17 2009-08-20 Общество с ограниченной ответственностью Научно-производственная фирма "Радиокомпоненты" Многоканальный модем кв диапазона
US20100210230A1 (en) * 2009-02-19 2010-08-19 Honeywell International Inc. Method and apparatus for mitigation of unwanted signal components in complex sampling receiver
CN104065360A (zh) * 2014-06-19 2014-09-24 航天科工惯性技术有限公司 一种宽温应用且频率稳定可控的近正弦载波发生器
JP2015005831A (ja) * 2013-06-19 2015-01-08 株式会社東芝 信号処理装置、励振器、信号処理方法
CN105409128A (zh) * 2013-07-31 2016-03-16 索尼公司 用于对多个输入信号执行模数转换的方法和设备
CN105704080A (zh) * 2016-01-14 2016-06-22 重庆邮电大学 一种改进的可变码速率载波同步Costas环路设计
US20180335457A1 (en) * 2017-05-19 2018-11-22 Silergy Semiconductor Technology (Hangzhou) Ltd Apparatus and method for detecting object features

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2012691A1 (en) * 1989-05-05 1990-11-05 Wolfgang Steinhagen Circuit arrangement for generating a control signal in dependence upon the occurrence of an extreme value of a sinusoidal oscillation and use ofsuch a circuit arrangement
CN1285687A (zh) * 1999-08-24 2001-02-28 汤姆森许可公司 Sin(x)/x补偿电路
US20030174797A1 (en) * 2002-03-18 2003-09-18 Genesis Microchip Inc. Frequency converter and methods of use thereof
KR20030029064A (ko) * 2003-02-10 2003-04-11 구시경 주기적인 데이터의 쉬프트 방식을 이용, 룩업 테이블과완전주기 파형 생성을 위한 기본 연산 로직을 생략한사인/코사인 파형 발생기
US20050135524A1 (en) * 2003-12-23 2005-06-23 Teradyne, Inc. High resolution synthesizer with improved signal purity
US20080267301A1 (en) * 2004-06-03 2008-10-30 Silicon Laboratories Inc. Bidirectional multiplexed rf isolator
CA2629508A1 (en) * 2007-04-19 2008-10-19 Richard A. Farley Digitizing an analog signal, and reconstituting an analog signal from a digitized version of the analog signal
CA2646764A1 (en) * 2007-12-14 2009-06-14 Sivaswamy Associates, Llc Orthogonal code division multiplex cck (ocdm-cck) method and apparatus for high data rate wireless lan
CN101345534A (zh) * 2008-06-30 2009-01-14 东软飞利浦医疗设备系统有限责任公司 一种mri射频信号的产生、发送装置及方法
RU86064U1 (ru) * 2008-11-17 2009-08-20 Общество с ограниченной ответственностью Научно-производственная фирма "Радиокомпоненты" Многоканальный модем кв диапазона
US20100210230A1 (en) * 2009-02-19 2010-08-19 Honeywell International Inc. Method and apparatus for mitigation of unwanted signal components in complex sampling receiver
CN101509968A (zh) * 2009-03-19 2009-08-19 北京理工大学 高动态高精度中频模拟卫星信号产生方法
JP2015005831A (ja) * 2013-06-19 2015-01-08 株式会社東芝 信号処理装置、励振器、信号処理方法
CN105409128A (zh) * 2013-07-31 2016-03-16 索尼公司 用于对多个输入信号执行模数转换的方法和设备
CN104065360A (zh) * 2014-06-19 2014-09-24 航天科工惯性技术有限公司 一种宽温应用且频率稳定可控的近正弦载波发生器
CN105704080A (zh) * 2016-01-14 2016-06-22 重庆邮电大学 一种改进的可变码速率载波同步Costas环路设计
US20180335457A1 (en) * 2017-05-19 2018-11-22 Silergy Semiconductor Technology (Hangzhou) Ltd Apparatus and method for detecting object features

Similar Documents

Publication Publication Date Title
US5563535A (en) Direct digital frequency synthesizer using sigma-delta techniques
CN108614271B (zh) 一种带反馈校正的多通道超声波任意波形信号发生器
US8115519B2 (en) Phase accumulator generating reference phase for phase coherent direct digital synthesis outputs
EP1469373A1 (en) Direct digital frequency synthesizer for cellular wireless communication systems based on fast frequency-hopped spread spectrum technology
US6396313B1 (en) Noise-shaped digital frequency synthesis
JPH0548003B2 (zh)
US9071195B2 (en) Method and system for signal synthesis
CN1075579A (zh) 具有串联复合的多累加器的分数n合成
CN110488228B (zh) 线性调频信号生成方法、装置及存储介质
CN109521992B (zh) 一种无乘法器的基于cordic算法的线性调频信号生成方法
US20230393533A1 (en) Time-to-Digital Converter Circuitry
CN208752198U (zh) 一种带反馈校正的多通道超声波任意波形信号发生器
CN112487354B (zh) 一种基于比较器和fpga的多通道高速实时互相关运算装置
CN112073064B (zh) 基于自适应校正的宽带信号生成装置及方法
JP2000049538A (ja) デジタル信号作成装置
CN114157274A (zh) 一种灵活捷变的高准确度载波生成系统及方法
EP1645027B1 (en) Method and apparatus for generation of arbitrary mono-cycle waveforms
CN115826674A (zh) 毫赫兹级别频率步进的时钟信号发生器实现方法及系统
Kesoulis et al. Systematic methodology for designing low power direct digital frequency synthesisers
CN113376585B (zh) 一种高分辨率脉冲信号合成装置
CN109617540A (zh) 一种信号延时装置
Liu et al. Method of high timing resolution pulse synthesis based on virtual sampling
Samarah A 320 mhz digital linear frequency modulated signal generator for radar applications using fpga technology
CN112104363B (zh) 一种基于随机多相查找表的直接数字频率合成器
Pfleiderer et al. Numerically controlled oscillator with spur reduction

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination