KR20010020991A - 레이저 프린터를 위한 전자 제어 장치 - Google Patents

Abstract

색상 레이저 프린터의 라이트 라인(write line)은 전자 제어 장치에 의하여 프린터 동작 전체에 걸쳐 실질적으로 동일하게 유지된다. 제조시에(at the factory), 색상 레이저 프린터의 모든 광 전도체 상의 라이트 라인은 실질적으로 동일하게 교정되고, 각 광 전도체를 위한 계측 라인에 대한 각 라이트 라인의 비가 선언된다(ascertain). 프린터의 동작 동안, 각 계측 라인의 길이는 제조시 교정 동안에 결정되는 고정 주파수로 동작하는 PEL 슬라이스 클록으로부터 생성된 PEL 슬라이스 클록 타이밍 펄스의 개수를 카운트하는 것을 통해 주기적으로 결정된다. 라이트 라인의 길이는 계측 라인의 길이와 계측 라인의 길이에 대한 라이트 라인의 길이를 제조시 교정된 비(the factory calibrated ratio)를 곱하여 결정된다. 각 주기적 결정 이후에, PEL 슬라이스 클록 타이밍 펄스는, 희망하는 길이에 가장 가까운 라이트 라인으로 라이트 라인의 길이를 실질적으로 동일하게 되도록 증가시키거나 감소시키기 위해, 희망하는 길이에 가장 가까운 라이트 라인을 제외한 모든 라이트 라인에 대해 PEL 슬라이스 클록 타이밍 펄스에 선택적으로 인서트 되거나 PEL 슬라이스 클록 타이밍 펄스로부터 선택적으로 제거된다. 각 PEL 슬라이스를 PEL 슬라이스 클록으로 생성된 PEL 슬라이스 클록 타이밍 펄스 열(train of PEL slice clock timing pulse)로 인서트 하거나 제거하기 위한 시간은 각 PEL 슬라이스가 바람직하게 PEL의 비활성 부분(at a non-active portion )에 인서트 되는 때로 결정된다. PEL 슬라이스의 각 인서트 또는 제거는 PEL 슬라이스의 결정된 위치로부터 오프셋이 될 수 있다.

Description

레이저 프린터를 위한 전자 제어 장치{ELECTRONIC CONTROL ARRANGEMENT FOR A LASER PRINTER}

색상 레이저 프린터는 우수한 제품을 가지기 위해 비색상 레이저 프린터와 실질적으로 동일한 프린트 속도를 가지는 것이 필요하다. 이것을 달성하기 위하여, 색상 레이저 프린터는 모두 네 개의 전자 포토그래픽 광전도성 드럼을 동시에 이미지 처리하기 위해 네 개의 서로 다른 레이저 스캐너를 사용할 수 있다.

네 개의 전자 포토그래픽 광 전도성 드럼을 동시에 이미지 처리할 때, 네 개의 레이저 빔 각각에 대한 라이트 라인(write line)의 길이는 실질적으로 같아야 한다. 그 이유는 네 개의 전자 포토그래픽 광 전도성 드럼 상에 생성되는 이미지가 서로 오버라이(overlie) 되어야 하기 때문이다. 만약 라이트 라인이 실질적으로 같지 않으면, 네 개의 색상 이미지는 오버라이 되는 관계에 있지 않을 것이고 프린트의 품질은 만족스럽지 못할 것이다.

색상 레이저 프린터의 네 개의 라이트 라인이 같은 길이가 되지 않는 기본적인 이유는 레이저 광 시스템에서 렌즈의 배율(lens magnification)에 있다. 그것은 프린터의 광 시스템에서의 변동, 특히 전자 포토그래픽 광 전도성 드럼 각각 상의 이미지 평면에 대한 광 시스템의 장착 위치의 변동과 열적 효과로 인하여 존재한다.

라이트 라인을 실질적으로 같게 유지하기 위하여 종래에 제안된 하나의 장치는 네 개의 스캐닝 레이저 빔 각각의 광 시스템에서 미러 성분을 조정하기 위한 기계적 수단을 사용하였다. 그 결과 라인의 배율(line magnification)을 변경시키는 것을 통하여 네 개의 라이트 라인이 용인 가능할 정도로 같은 길이가 되었다. 그러나, 이것은 상대적으로 고가이고 문제점에 대해 복잡한 해법이다.

비-색상 레이저 프린터에서, 단일 레이저 빔의 라이트 라인이 실질적으로 항상, 특히 예비 프린트 된 양식이 레이저 프린터 상에 프린트함으로써 완성되어야 할 때, 동일한 길이이어야 하는 것이 바람직스럽다. 레이저 프린터에서의 열적 효과는 예비 프린트 된 양식 상의 프린트의 위치에 영향을 미칠 수 있는 라이트 라인 길이의 변화를 가져올 수 있다.

스완버그 등(Swanberg et al)의 미국 특허 번호 5,117,243호는 스캐닝 라인을 따라 단일 레이저 빔의 비선형 속도 스위프(non-linear velocity sweep)를 제어하기 위하여 클록에 의하여 발생된 PEL 슬라이스의 사용을 개시하고 있다. 스완버그의 미국 특허 번호 5,175,636호는 스캐닝 라인을 따라 단일 레이저 빔의 비선형 속도 스위프를 보정하기 위해 두 개의 서로 다른 클록 주파수를 사용한다. 그러나, 전술된 스완버그 등의 특허와 스완버그 특허는 어느 것도 동작 중 렌즈의 배율에 대하여 어떤 정정도 제안하고 있지 않다.

본 발명의 전자 제어 장치는 색상 레이저 프린터의 다수의 레이저 빔의 라이트 라인의 길이를 실질적으로 동일하게 유지하는 전술한 문제를 만족스럽게 해소한다. 추가적으로, 이 전자 제어 장치는 하나 또는 그 이상의 레이저 빔의 라이트 라인을 실질적으로 일정하게 유지하기 위해 비-색상 레이저 프린터에서 사용될 수 있다.

전자 제어 장치는 레이저 빔의 라이트 라인 각각의 길이를 측정한다. 이들 측정치는 라이트 라인의 길이를 실질적으로 동일하게 하기 위하여 라이트 라인의 길이를 조정하기 위하여 사용된다.

다수의 레이저 빔의 라이트 라인 길이의 차는 각 레이저 빔이 서로 다른 평균 속도로 전자 포토그래픽 광 전도성 드럼을 스캐닝하는 것으로 인한 것이다. 즉, 각 레이저 빔이 고정된 개수의 개개 프린트 요소(PEL : Print Element) 즉 도트의 라인을 전자 포토그래픽 광 전도성 드럼 중 하나의 드럼을 스캐닝하여 라이트 하는 시간은 동일하다. 그러나, 드럼 표면 상의 라이트 라인을 생성하기 위한 전자 포토그래픽 광 전도성 드럼을 스캐닝 할때 레이저 빔의 서로 다른 평균 속도로 인해 라이트 라인을 형성하기 위한 동일한 시간 주기 동안 레이저 빔이 서로 다른 거리를 이동하게 된다.

레이저 빔으로 스캐닝되는 각 라이트 라인은 도트 즉 PEL로 분할된다. 희망하는 도트 위치에 전자 포토그래픽 광전도성 드럼을 방전시키기 위해, 레이저 다이오드는 턴온 된다. 도트가 프린트 되지 않아야 할 때, 레이저 다이오드는 턴 오프 된다. 이 잠재 이미지를 생성시키기 위해 전자 포토그래픽 광 전도성 드럼으로 전달된 에너지의 양을 제어하기 위하여, 종래 기술은 레이저 빔이 턴 온 되는 시간의 양과 레이저 빔이 턴 온 되는 강도를 (레이저 다이오드를 통과하는 전류의 양을 통해) 제어한다.

전자 포토그래픽 광 전도성 드럼 상의 개개 PEL 위치를 방전하기 위하여 전달된 에너지와 도트의 위치의 제어를 더 미세하게 하기 위하여, 각 PEL 은 PEL 슬라이스로 언급되는 슬라이스로 더 세분화(subdivide)될 수 있다. 예를 들어, PEL 이 8 개의 슬라이스로 분할되면, 네 개의 슬라이스에 대해 레이저를 턴 온 시키는 것은, 레이저 빔이 전자 포토그래픽 광 전도성 드럼 표면 상의 일 PEL(일 인치의 1/600 즉 인치당 600개의 도트)의 거리를 진행하는 시간의 1/2(4/8)에 걸처 에너지를 전달한다. 바람직한 실시예에서, PEL은 PEL을 포함하는 모든 PEL 슬라이스를 포함하는 PEL 윈도우의 시작에서부터 에너지를 공급받는다. 그러나, 에너지 공급이 PEL 윈도우의 시작에서부터 반드시 하여야 하는 것은 아니다.

전자 포토그래픽 광 전도성 드럼에 걸친 레이저 빔의 평균 속도를 확인하는 것 외에도, 본 발명의 전자 제어 장치의 일 실시예는 레이저 빔 각각에 대해 레이저 빔 에너지 공급 타이밍을 제어하며 스캐닝 시작(SOS : Start Of Scan) 광센서와 스캐닝 종료(EOS : End Of Scan) 광센서 사이의 PEL 슬라이스의 개수를 카운트하기 위하여 사용되는 단일 고정 클록 주파수의 클록 타이밍 펄스에 선택적으로 PEL 슬라이스를 추가한다. SOS 센서와 EOS 센서 사이의 거리는 계측 라인을 구성하는 미리 결정된 거리이다. 전자 제어 장치는 PEL 슬라이스가 레이저 빔이 정상적으로 오프 되는 PEL 의 종료점에서 일반적으로 추가되어지도록, PEL 슬라이스가 추가되는 때를 제어한다.

다른 실시예에서, PEL 슬라이스는 PEL 에서의 클록 타이밍 펄스의 개수를 변경하기 위하여 클록 타이밍 펄스에 추가되거나 클록 타이밍 펄스에서부터 제거될 수 있다. 제조시 교정(factory calibration) 동안에, PEL 슬라이스가 프린터의 수명 동안 추가되거나 제거될 수 있는지에 대한 결정이 이루어진다.

각 라이트 라인 상의 동일한 위치에 PEL 슬라이스를 삽입하거나 제거하는 것은 열 즉, 밴드(column or band)를 발생시킬 수 있다. 이들 열 즉 밴드는 프린트 패턴에 따라 프린트 된 매체 상에서 가시적이 될 수 있다.

이러한 일을 피하기 위하여, 본 발명은 인접한 라이트 라인 상의 PEL 슬라이스의 삽입 또는 제거의 위치를 오프셋 시키는 것을 고려하고 있다. 일례로 인접 라이트 라인이 삽입 또는 제거의 시작점이 서로 다른 PEL에서 시작하도록 일정한 오프셋을 구비할 수 있다. 또하나의 예는 인접 라이트 라인에 대해 서로 다른 오프셋 값을 가질 수 있다. 또한 본 발명은 PEL 슬라이스의 삽입 또는 제거의 단일 라이트 라인 상의 위치를 변경하여 그 위치가 동일하지 않도록 하는 것을 고려하고 있다.

본 발명의 목적은 다수의 광 전도체 표면 각각 상에 레이저 빔 라이트 라인의 길이를 실질적으로 동일하게 제공하는 것이다.

본 발명의 다른 목적은 레이저 프린터의 광 전도체 상의 라이트 라인의 길이를 항상 실질적으로 동일한 길이로 유지하도록 하기 위하여 레이저 프린터의 광 전도체 상의 라이트 라인의 길이를 제어하는 것이다.

본 발명의 또하나의 목적은 라이트 라인의 선택된 위치에서 PEL 슬라이스를 추가하거나 제거하는 것이다.

본 발명의 또다른 목적은 PEL 슬라이스가 인접 라이트 라인에 추가되거나 인접 라이트 라인으로부터 제거되는 위치를 선택적으로 오프셋 시키는 것이다.

본 발명의 다른 목적은 이하 상세한 설명, 청구 범위, 및 도면으로부터 쉽게 인지될 수 있을 것이다.

도 1 은 본 발명의 전자 제어 장치를 사용하는 색상 레이저 프린터의 부분 개략도.

도 2 는 도 1 의 색상 레이저 프린터의 다수의 전자 포토그래픽 광 전도성 드럼 중 하나의 드럼 상의 라이트 라인과 스캐닝 라인을 도시하는 개략도로서, 원래의 라이트 라인과 스캐닝 라인은 실선으로의 라인 배율(line magnification)로 인한 유동(drift) 이후 라이트 라인과 스캐닝 라인은 점선으로 도시한 도면.

도 3 은 라이트 라인의 길이가 PEL 슬라이스를 추가하여 제어되고, 개별 회로가 각 전자 포토그래픽 광 전도성 드럼과 사용되고 있는 본 발명의 전자 제어 장치의 논리 회로의 블록도.

도 4 는 도 3 의 회로에서 발생하는 여러 펄스의 타이밍 도.

도 5 는 도 1 의 색상 레이저 프린터의 전자 포토그래픽 광 전도성 드럼 중 하나의 드럼 상의 라이트 라인과 스캐닝 라인에 대하여 여러 펄스의 관계를 도시하는 타이밍도.

도 6 은 개별 회로가 각 전자 포토그래픽 광 전도성 드럼과 사용되고 있는, 레이저 빔에 의하여 전자 포토그래픽 광 전도성 드럼 중 하나의 드럼 상의 스캐닝의 시작과 종료 사이의 클록 타이밍 펄스의 개수를 카운트 하기 위한 본 발명의 전자 제어 장치의 논리 회로의 블록도.

도 7 은 각 전자 포토그래픽 광 전도성 드럼 대신에 교정을 위해 사용되며 희망하는 라이트 라인 거리와 동일한 광 센서들 사이의 게이지 또는 계측 거리를 한정하는 광센서를 구비하는 장착물(fixture)을 도시하는 개략도.

도 8 은 본 발명의 전자 제어 장치의 회로 블록도.

도 9 는 PEL 슬라이스가 출력 클록 타이밍 펄스 중 하나에 삽입되는, 도 4의 클록 타이밍 펄스와 도 5의 VIDEO 펄스의 타이밍 도.

도 10 은 개별 회로가 각 전자 포토그래픽 광 전도성 드럼과 사용되는, 라이트 라인의 길이가 PEL 슬라이스를 추가하거나 제거하여 제어되는 본 발명의 전자 제어 장치의 도 3 과 유사한 논리 회로의 다른 실시예의 블록도.

도 11은 라이트 라인의 길이를 제어하기 위하여 PEL 슬라이스를 삽입하거나 PEL 슬라이스를 제거하게 하는 도 10의 다중화기와 이 다중화기에 연결된 세 비트 클록 로드 레지스터의 블록도.

도 12 는 일정한 오프셋이 각 라이트 라인에 사용되는, PEL 슬라이스가 인접 라이트 라인에 추가되거나 제거되는 위치를 오프셋 하기 위한 회로의 블록도.

도 13 은 도 12의 회로에서 발생하는 여러 펄스의 타이밍도.

도 14 는 PEL 슬라이스가 인접 라이트 라인에 추가되거나 제거되는 위치를 임의적으로 오프셋 하기 위한 회로의 다른 실시예의 블록도.

도 15 는 PEL 슬라이스가 임의 위치에 있는 라이트 라인에 추가되거나 제거되는 도 12 또는 도 14의 회로와 사용하기 위한 회로의 블록도.

<도면 주요 부분에 대한 부호의 설명>

11, 12, 13, 14 : 24 : 전자 포토그래픽 광 전도성 드럼

15 : 토너 애더 롤 16 : 디벨로퍼 롤

24 : 레이저 시준기 25 : 회전 다각형 미러

26, 27, 29 : 폴드 미러 28 : 제 1 f-세타 렌즈

30 : 제 2 f-세타 렌즈 32 : 제 1 전달 매체(FTM)

도면과 특히 도 1을 참조하면, 네 개의 전자 포토그래픽 광 전도성 드럼(11, 12, 13, 및 14)을 구비하는 색상 레이저 프린터(10)의 일부가 도시되어 있다. 각 전자 포토그래픽 광 전도성 드럼(11, 12, 13, 및 14)은 토너 애더 롤(toner adder roll)(15)과 디벨로퍼 롤(deveoper roll)(16)을 통해 각 드럼에 전달된 토너를 가진다.

각 토너 애더 롤(15)은 토너 하우징(17)으로부터 특정 색상의 토너를 수신한다. 네 개의 전자 포토그래픽 광 전도성 드럼(11, 12, 13, 및 14)을 위한 토너의 색상은 각각 노랑색, 청록색(cyan), 자홍색(magenta), 및 흑색이다.

각 전자 포토그래픽 광 전도성 드럼(11, 12, 13, 및 14)은 각각 레이저 빔(20, 21, 22, 및 23)에 의하여 각각 스캐닝 된다. 레이저 빔(20)은 레이저를 포함하는 레이저 시준기(24)로부터 생성되고, 회전 다각형 미러(25)에 충돌하고 회전 다각형 미러로부터 반사된 레이저 빔(20)은 두 개의 폴드 미러(fold mirror)(26 및 27)에 의하여 제 1 f-세타 렌즈(f-theta lens)(28), 폴드 미러(29), 및 제 2 f-세타 렌즈(30)를 통하여 지나가도록 향해간다. 각 다른 레이저 빔(21, 22, 및 23)은 또다른 레이저 시준기(24)에 의하여 유사하게 생성된다.

각 전자 포토그래픽 광 전도성 드럼(11, 12, 13 및 14)은 각 드럼을 대전시키는 대전 롤(charge roll)(31)을 구비한다. 잠재 이미지(latent image)는 레이저 빔(20, 21, 22, 및 23)의 변조로 인하여 전자 포토그래픽 광 전도성 드럼(11, 12, 13, 및 14) 상에 각각 생성되며, 각 레이저 빔은 전자 포토그래픽 광 전도성 드럼(11, 12, 13, 및 14)을 각 드럼 상의 위치에서 각각 방전시킨다.

그후 이미지는 예를 들어 무한 벨트(endless belt)로 진행되는 종이와 같은 매체의 시트 또는 무한 구동 벨트일 수 있는 제 1 전달 매체(FTM : First Transfer Media)(32)에 전달된다. 어느 경우이든, FTM(32)은 FTM(32)에 노랑색 이미지를 전달하기 위해 전자 포토그래픽 광 전도성 드럼(11)으로부터 노랑색 이미지를 붙이기에 충분한 전하를 가지는 전달 롤(transfer roll)(33)과 전자 포토그래픽 광 전도성 드럼(11) 사이에 진행한다. 순차적으로, 전자 포토그래픽 광 전도성 드럼(12, 13, 및 14)으로부터 각각 제공되는 청록색, 자홍색, 및 흑색 이미지는 FTM(32) 상에 이전의 색상 또는 색상들과 오버라이 하기 위해 FTM(32)의 동일한 부분에 가해진다. 전자 포토그래픽 광 전도성 드럼(14)을 지난 후, FTM이 무한 벨트 에 의하여 진행되는 매체의 시트가 아니라면 FTM(32) 상의 이미지는 예를 들어 종이와 같은 매체의 시트에 전달되고 이 매체 시트 상에 고정된다.

레이저 빔(20, 21, 22, 및 23)은 각 회전 다각형 미러(25)의 새로운 면(new facet)이 각 시준기(24)로부터 나오는 각 레이저 빔의 경로를 차단할 때마다, 전자 포토그래픽 광 전도성 드럼(11, 12, 13, 및 14)을 횡단하여(across) 각각 새로운 라인을 스캐닝 하는 것을 시작한다. 각 회전 다각형 미러(25)를 위한 모터는 모든 미러가 본질적으로 동일한 평균 속도로 회전하도록 동일한 클록 주파수로 제어된다. 각 회전 다각형 미러(25)는 동일한 개수의 면(바람직한 실시예에서는 8 개 이지만 그 개수로 제한되는 것은 아니다)을 가진다. 따라서, 각 레이저 빔(20, 21, 22, 및 23)은 동일한 초당 스캐닝 률(rates of scans/second)을 가지며 따라서 한 번의 스캐닝에 대해 동일한 시간을 가진다.

이 스캐닝 률(scan rate)은 전자 포토그래픽 광 전도성 드럼의 표면 속도{초당 인치(inches/second)}를 곱한 전자 포토그래픽 광 전도성 드럼에서의 횡단 스캐닝 방향의 해상도{인치당 스캐닝 수(scans/inch)}에 기초를 두고 있다. 각 회전 다각형 미러(25)의 회전 속도는 회전 다각형 미러(25) 상의 면의 개수로 나눈 이 스캐닝 률에 의하여 결정된다. 그러므로, 이 스캐닝 률은 또한 회전 다각형 미러(25) 상의 면의 개수로 곱한 회전 다각형 미러(25)의 모터의 속도로 나타낼 수 있다.

프린터(10)는 각 네 개의 레이저 빔{20(도 1 참조), 21, 22, 및 23}에 대해 개별 스캐닝 시작점(SOS : Start Of Scan) 광 센서(34)(도 2 참조)를 가진다. 프린터(10)는 각 네 개의 레이저 빔{20(도 1 참조), 21, 22, 및 23}에 대해 개별 스캐닝 종료점(EOS : End Of Scan) 광 센서(35)(도 2 참조)를 가진다.

각 레이저 빔(20, 21, 22, 및 23)은 네 개의 전자 포토그래픽 광 전도성 드럼{11, 12(도 1 참조), 13, 및 14} 중 하나의 드럼에서의 스캐닝 동안 SOS 광 센서(34)(도 2 참조) 중 하나의 센서와 EOS 광 센서(35) 중 하나의 센서에 의해 감지된다. 광 센서{34(도 2 참조) 및 35}는 각 레이저 빔{20(도 1 참조), 21, 22, 및 23}에 대해 제 2 f-세타 렌즈(30)로부터 네 개의 각 전자 포토그래픽 광 전도성 드럼(11, 12, 13, 및 14)과 대략 동일한 거리에 라이트 라인의 외부에 위치되어 있다. 이 관계는 레이저 빔(20)과 전자 포토그래픽 광 전도성 드럼(11)에 대해 도 2 에 도시되어 있다.

SOS 광 센서(34)(도 2 참조)와 EOS 센서(35) 사이의 거리는 미리 결정된 거리이며 계측 라인을 구성한다. 허용 오차(tolerances)로 인해, SOS 광 센서(34)와 EOS 광 센서(35) 사이의 미리 결정된 거리는 프린터(10)(도 1 참조)의 광 센서(34 및 35)의 네 개의 세트에 대해 약간 변경될 수 있다.

도 5 에 도시되어 있는 바와 같이, 수평 동기화(Hsync) 신호는 SOS 광 센서(34)(도 2 참조)가 예를 들어 레이저 빔(20)을 감지할 때 로우(low)가 된다. Hsync 신호가 도 5 에 도시된 바와 같이 로우가 될 때, 프린트 지연 시간(DTP time : Delay-To-Print time)이 시작된다.

각 네 개의 레이저 빔{20(도 1 참조), 21, 22, 및 23}에 대한 DTP 시간은 스캐닝 방향으로의 시스템에 대해 변동 사항을 정정하기 위해 각 네 개의 레이저 빔{20(도 1 참조), 21, 22, 및 23}에 대해 라이트 위치의 시작점을 이동(shift)시키기 위해 각 빔에 대해 서로 다를 수 있다. 각 DTP의 시간 값(도 5 참조)은 각 레이저 빔{20(도 1 참조), 21, 22, 및 23}의 변조가 서로 다른 시간에 시작될 수 있지만, 각 경우에 라이트 라인은 특정 레이저 빔에 대해 DTP 시간의 종료시에 시작하도록 제조사에서 교정(calibrate)된다.

DTP 시간이 완료될 때, 로우 라인 동기화(Lsync) 펄스는 도 5 에 하이와 로우 사이를 변경시키는 VIDEO 회로{36(도 8 참조), 37, 38, 및 39} 중 하나의 회로로부터 VIDEO 신호로 나타나 있는 바와 같이 네 개의 레이저 빔{20(도 1 참조), 21, 22, 및 23}의 변조를 시작하기 위해 생성된다. 도 5 에 도시된 바와 같이, Lsync 신호는 미리 결정된 시간 주기 후에는 하이가 되지만 레이저 빔{20(도 1 참조), 21, 22, 또는 23}의 변조는 라이트 라인에 대한 총 시간이 도 5 에 도시된 바와 같이 만료하기까지 계속된다.

네 개의 전자 포토그래픽 광 전도성 드럼{11(도 1 참조), 12, 13, 및 14} 각각 상에 라이트 라인의 시작점과 종료점 사이에 (스캐닝 시간과 스캐닝 효율성으로 결정되는) 라이트 시간이 있다. 전자 포토그래픽 광 전도성 드럼을 따르는 레이저 빔이 희망하는 평균 속도를 가진다면, 이 속도는 약 215.9㎜ 의 길이를 가지는 라이트 라인을 생성할 것이다. 그러나, 각 네 개의 전자 포토그래픽 광 전도성 드럼(11, 12, 13, 및 14)에 대한 희망하는 평균 속도는 제조사에서 항상 달성되지 않거나 그 속도는 프린터(10)의 가열로 인해 라인 배율(line magnification)의 변화를 일으키기 때문에 프린터(10)의 동작 동안 변경된다.

레이저 빔(20)이 EOS 광 센서(35)(도 2 참조)로 감지될 때, 로우 EOS 펄스(도 5 참조)가 생성된다. 스캐닝에 대하여 고정된 시간이 종료할 때까지 스캐닝은 계속된다.

해상도가 인치당 600도트(dpi : dots per inch)이고 라이트 라인 길이가 215.9㎜(8.5inches)라면, 전체 라이트 라인에 대한 개개 프린트 요소(PEL) 또는 도트의 개수는 5,100PEL 이 될 것이다. 8.5"의 전체 라이트 라인은 매체의 시트의 폭이 된다.

PEL 당 8 개의 슬라이스가 있다면, 40,800 슬라이스가 각 라이트 라인에 대해 생성된다. PEL 당 슬라이스의 개수는 8 개와는 다르게 될 것이고 라이트 라인은 8.5"와는 다르게 될 것이라는 것을 이해해야 한다.

전력이 초기에 프린터(10)(도 1 참조)에 가해질 때, 리셋 회로는 미리 결정된 시간 주기에 대해 로우 POR(low Power-On-Reset) 펄스(도 4 참조)를 발생시킨다. 이 미리 결정된 시간 주기는, Bit-Clk 카운터(45)(도 3 참조), Insert-Freq 카운터(46), 및 D-타입 플립 플롭(47 및 48)이 그 희망하는 상태로 초기화되는 것을 보장하기에 충분하다. 카운터(45 및 46)는 각 카운터가 주문형 ASIC(Application Specific Integrated Circuit) 장치에 내장될 수 있을 지라도 74 LS 161 타입의 카운터인 것이 바람직하다. 미리 결정된 시간 주기가 종료된 후, POR 신호는 도 4 에 도시된 바와 같이 하이가 되고 프린터(10)(도 1 참조)에 전력이 공급되는 한 이 상태로 유지된다.

도 3 에 도시된 바와 같이, 로우 POR 펄스는 AND 게이트(49)를 통해 카운터(45)의 LOAD 입력에 가해진다. 카운터(45)의 LOAD 입력이 로우 POR 펄스로 인해 AND 게이트(49)의 출력으로부터 활성 로우 동기 입력을 수신할 때, Bit-Clk 로드 레지스터(Bit-Clk load register)(50)로부터 데이터가 카운터(45)로 공급되다. 카운터(45)의 전형적인 로딩(typical loading)은 Bit-Clk에서 도 4 에 도시되어 있다.

로우 POR 펄스는 또한 AND 게이트(51)(도 3 참조)에 공급된다. AND 게이트(51)의 출력은 Insert-Freq 로드 레지스터(52)로부터 카운터(46)에서 카운트를 로드(load)하기 위해 논리 로우(a logic low)를 카운터(46)의 LOAD 입력에 전송한다. 레지스터(50 및 52)에서의 카운트는 이후 설명되는 바와 같이 제조 시에 제조 교정(factory calibrations)에 의하여 결정된다.

각 카운터(45 및 46)는 CLR 입력을 구비하며, CLR 입력은 카운터가 활성 로우 비동기 입력을 수신할 때 카운터(45 또는 46)의 카운터를 제로(0)로 리셋한다. 각 카운터(45 및 46)가 레지스터(50 및 52)로부터 각각 초기값을 미리 로드하기 때문에, 각 카운터(45 및 46)의 CLR 입력은 각 카운터가 절대 사용되지 않도록 논리 하이(a logic high)로 연결된다.

카운터(45)가 네 비트의 카운터이고 PEL 당 8 개의 슬라이스가 있다면, 카운터(45)는 0 내지 FHex 의 범위를 가지며 PEL 에서의 슬라이스의 개수의 2의 보수(2's complement)인 값으로 로드 된다.

카운터(46)가 16 비트 카운터이면, 카운터(46)는 0000 내지 FFFFHex 의 범위를 가지며 PEL 슬라이스의 인서트(insert) 사이에 PEL의 개수의 2의 보수로 로드 된다. 일례로, 제조시 교정에서 만약 PEL 슬라이스가 매 668개의 PEL 마다 인서트 되어야 한다고 결정된다면, FD64Hex 의 값이 레지스터(52)로부터 로드 될 것이다.

POR 신호는 또한 플립 플롭(47)의 PRE 입력에 공급된다. POR 신호가 로우일 때, 플립 플롭(47)의 출력(Q)은 논리 하이에 셋팅된다.

PEL 슬라이스 클록(53)(도 8 참조)은 제조시 교정되어 고정된 주파수에서 PHXTL-IN 클록 타이밍 펄스를 발생시킨다. 이 PHXTL-IN 클록 타이밍 펄스는 도 4 에 도시되어 있다.

PHXTL-IN 클록 타이밍 펄스는 PEL 슬라이스 클록(53)(도 8 참조)으로부터 카운터(45)(도 3 참조)의 CLK 입력과 카운터(46)의 CLK 입력에 공급된다. PHXTL-IN 클록 타이밍 펄스가 하이일 때마다, 이 클록 타이밍 펄스의 정(正)의 에지(positive edge)는 각 카운터(45 및 46)의 ENABLE 입력이 활성 하이를 수신한다고 가정하면 카운터의 CLK 입력이 PHXTL-IN 클록 타이밍 펄스의 정의 에지를 수신할 때 각 카운터(45 및 46)의 카운트를 일(one)만큼 증분시킨다. 만약 카운터(45 및 46) 중 어느 하나의 ENABLE 입력이 하이 입력을 수신하지 못한다면, 그 카운트는 PHXTL-IN 클록 타이밍 펄스의 정의 에지 만큼 증분되지 않을 것이다.

각 카운터(45 및 46)는 OVF 출력을 가진다. 이것은 카운터(45 또는 46)가 0까지 증분될 때 일 클록 타이밍 펄스에 논리 하이 출력을 제공한다.

카운터(45)의 OVF 출력이 하이일 때마다, 그 출력은 그 다음 PHXTL-IN 클록 타이밍 펄스가 업(up)일 때 그 카운트를 증분시키기 위해 카운터(46)의 ENABLE 입력에 공급된다. 이리하여, 카운터(45)에서의 카운트가 8개의 최대값에 있을 때마다, 카운터(46)에서의 카운트는 일만큼 증가한다. 이것은 도 4 에 Insert-Freq 카운터(46)에서의 카운트를 일만큼 증가시키는 Bit-Clk 카운터(45)의 OVF 출력 상에 각 하이 펄스로 도시되어 있다.

카운터(45)(도 3 참조)의 OVF 출력이 8 개의 최대 카운트에 이르는 카운터(45)로 인해 하이에 있을 때마다, 카운터(45)의 하이 OVF 출력은 인버터(54)를 통해 AND 게이트(49)에 공급되는데, 이것에 의해 카운터(45)의 LOAD 입력은 레지스터(50)로부터 카운터(45)를 다시 로드 하기 위해 AND 게이트(49)로부터 활성 로우 동기 입력을 수신한다.

카운터(45)의 OVF 출력은 또한 NAND 게이트(55)에 대한 두 입력 중 하나이다. NAND 게이트(55)에 대한 다른 입력은 카운터(46)의 OVF 출력이다.

NAND 게이트(55)의 출력은 입력 모두 하이가 아니라면 하이가 된다. 따라서, 카운터(46)에서의 카운트가 OVF 출력이 하이가 되게 하는 오버플로우 상태에 있는 때를 제외하고는, NAND 게이트(55)로부터의 하이는 PHXTL-IN 클록 타이밍 펄스가 PHXTL-OUT 클록 타이밍 펄스로서 AND 게이트(56)로부터 공급되게 한다. 이리하여, 도 4 에 도시된 바와 같이, PHXTL-OUT 클록 타이밍 펄스는 카운터(46)(도 3 참조)의 OVF 출력이 하이가 아닌 한 PHXTL-IN 클록 타이밍 펄스를 추적한다(track).

그러므로, 카운터(46)의 OVF 출력이 하이일 때 카운터(45)의 OVF 출력이 항상 하이이기 때문에 카운터(46)의 OVF 출력이 하이가 될 때에만 NAND 게이트(55)로부터 로우 출력이 있게 된다. 이것이 일어날 때, NAND 게이트(55)의 출력이 도 4 에 도시된 바와 같이 로우에 유지되기 때문에 하나의 카운트 동안 AND 게이트(56)의 출력으로부터 PHXTL-OUT 클록 타이밍 펄스는 존재하지 않는다. AND 게이트(56)(도 3 참조)로부터의 로우 출력은, 도 3 의 회로가 사용되는 각 레이저 빔{20(도 8 참조), 21, 22, 또는 23}에 대한 추가적인 PEL 슬라이스를 효과적으로 인서트 하기 위하여 현 PEL 슬라이스에 대한 클록 펄스를 도 9 에 도시된 바와 같이 두 개의 클록 사이클의 길이로 확장시킨다(stretches). 즉, 네 개의 레이저 빔(20, 21, 22, 및 23)에 대한 인서트 회로(Insertion circuits){40(도 8 참조), 41, 42, 및 43}의 부분으로서 도 3 의 회로 중 하나가 있게 된다.

각 VIDEO 회로{36(도 8 참조), 37, 38, 및 39}가 클록 타이밍 베이스로서 PHXTL-OUT 신호를 사용하기 때문에, 각 인서트 회로(40, 41, 42, 및 43)에서 확장하는 클록은 각각 비디오 회로(36, 37, 38, 및 39) 내 동기 논리 회로(the synchronous logic)의 출력이 정적 상태(static state)에 유지되게 한다. 이것은 해당 레이저 빔{20(도 8 참조), 21, 22, 및 23}을 각각 제어하는 각 VIDEO 회로(36, 37, 38, 및 39)의 출력을 포함한다.

NAND 게이트(55)(도 3 참조)로부터 출력이 로우가 될 때, 로우 신호는 플립 플롭(47)의 D 입력에 래치(latch) 된다. 이것은 플립 플롭(47)의 Q 출력이 플립 플롭(47)의 CLK 입력에서 그 다음 PHXTL-IN 클록 타이밍 펄스의 정의 에지 상에서 로우로 되게 하며, 이것에 의하여 AND 게이트(51)의 출력이 로우가 된다. AND 게이트(51)로부터 로우 출력은 카운터(46)의 LOAD 입력이 되며, 카운터(46)는 레지스터(52)로부터 카운터(46)로 데이터가 로드 되게 하는 활성 로우 동기 입력을 수신한다.

카운터(46)의 OVF 출력이 하이일 때, 카운터(45)의 OVF 출력도 그 시간에 하이가 된다. 따라서, 두 카운터(45 및 46)는 동시에 재 로드 된다. 물론, 카운터(45)는 카운터(46)보다 더 많은 횟수로 재 로드 된다.

플립 플롭(48)은 카운터(45)의 ENABLE 입력에 연결된 Q 출력을 가진다. 플립 플롭(48)은 항상 하이인 D 입력을 가진다.

Hsync 신호가 도 3 의 회로가 사용되는 해당 레이저 빔{20(도 8 참조), 21, 22, 또는 23}을 감지하는 SOS 센서(34)(도 2 참조)로 인해 로우가 될 때, 플립 플롭(48)은 CLR 입력에 논리 로우(a logic low)를 수신한다. 이것은 플립 플롭(48)의 PRE 입력에 공급되는 Lsync 신호가, Hsync 신호가 도 5 에 도시된 바와 같이 로우가 될 때, 하이이기 때문에 제로로 가는 Q 출력이 된다.

Lsync 신호는 레이저 빔(20, 21, 22, 또는 23)이 각각 변조될 때 논리 하이 값과 논리 로우 값 사이의 각 VIDEO 회로{36(도 8 참조), 37, 38, 및 39}의 VIDEO 출력 신호를 각각 변경하는 것을 통해 라이트 하는 것이 바람직할 때 로우가 된다. 이때, Hsync 신호(도 5 참조)는 이미 하이가 되어 있다. 그러므로, 플립 플롭(48)(도 3 참조)의 PRE 입력에서 로우 Lsync 신호는 Q 출력을 논리 하이로 셋팅한다.

앞서 언급된 바와 같이, 플립 플롭(48)의 Q 출력은 카운터(45)의 ENABLE 입력에 연결된다. 이것은 카운터(45)가 그 다음 PHXTL-IN 클록 타이밍 펄스의 정의 에지를 수신할 때 카운터(45)가 일의 카운터(a count of one)만큼 증분되게 한다. 따라서, 플립 플롭(48)의 Q 출력은 그 다음 Hsync 신호가 플립 플롭(48)의 CLR 입력에서 그 다음 스캐닝의 시작점에서 수신되기 까지 하이로 유지된다.

제조시 교정 동안, 프린터(10)(도 1 참조)는 각 레이저 빔{20(도 1 참조), 21, 22, 및 23}에 대해 개별 장착물{60(도 7 참조)}을 갖는다. 각 장착물{60(도 7 참조)}은 공칭 프린터 동작(normal printer operations) 동안 각 전자 포토그래픽 광 전도성 드럼(11, 12, 13, 및 14)에 의하여 점유될 수 있는 바와 같은 레벨에 프린터(10)(도 1 참조)에 위치되어 있는 표면(61)을 가진다. 각 장착물{60(도 7 참조)}은 네 개의 레이저 빔(20, 21, 22, 및 23) 모두가 프린트 매체 상의 병렬 이미지가 되도록 하는 정확한 위치에 전자 포토그래픽 광 전도성 드럼(11, 12, 13, 및 14) 상에 각각 입사하도록 스큐(skew)와 오프셋(offset)을 위해 네 개의 레이저 빔{20(도 1 참조), 21, 22, 및 23} 중 하나의 빔을 조정하는데 사용된다.

각 장착물(60)의 표면(61)(도 7 참조)은 광 센서{34(도 2 참조) 및 35} 사이의 각 전자 포토그래픽 광 전도성 드럼{11(도 1 참조), 12, 13, 및 14}을 횡단하여 지나간(swept) 유효 거리보다 더 작으며 서로에 대해 고정 거리(Xg)로 그 장착물 상에 위치하고 있는 두 개의 광 센서(62 및 63)를 구비한다. Xg는 215.9㎜±20㎛ 이고 라이트 라인의 바람직한 거리이다. 각 장착물(60) 상의 두 광 센서{60(도 7 참조) 및 63} 사이의 정확한 거리(Xg)는 교정 과정(calibration procedure)에 의하여 결정된다.

제조 허용 오차로 인하여, 각 장착물(60) 상의 두 광 센서(62 및 63) 사이의 정확한 거리(Xg)는 약간 달라질 수 있다. 이리하여 Xg 에 대해 이들 서로 다른 거리를 결정하고 레이저 빔{20(도 1 참조), 21, 22, 및 23}의 라이트 라인의 길이를 서로에 대하여 실질적으로 동일하고 희망하는 거리 215.9㎜와 실질적으로 동일하게 정정하는 것이 필요하다.

표 1에서, 개시된 Xg, Xs, Li, 및 Vi 의 실제 값은 일례를 제공하기 위해 취해진 것이다. 테스트가 실행되지는 않았지만 이들 취해진 값들은 제조 교정이 어떻게 이루어지는가를 보여준다.

Xs 는 광 센서{34(도 2참조) 및 35} 사이의 거리이다. Li는 각 레이저 빔{20(도 1 참조), 21, 22, 및 23}의 라이트 라인의 초기 길이를 보여준다(identify).

각 레이저 빔(20, 21, 22, 및 23)의 초기 평균 속도(Vi)는 ㎜/sec 의 단위이다. 이것은 레이저 빔(20, 21, 22, 및 23) 중 하나의 빔이 해당 장착물(60) 상의 두 개의 광 센서{60(도 7 참조) 및 63} 사이를 움직이는 시간에 의하여 결정된다.

표 1 내지 표 4 중 각각에 있어서, C20은 전자 포토그래픽 광 전도성 드럼(11) 상의 레이저 빔{20(도 1 참조)}의 라이트 라인을 보여주고, C21은 전자 포토그래픽 광 전도성 드럼(12) 상의 레이저 빔(21)의 라이트 라인을 보여주고, C22는 전자 포토그래픽 광 전도성 드럼(13) 상의 레이저 빔(22)의 라이트 라인을 보여주며, C23은 전자 포토 그래픽 광 전도성 드럼(14) 상의 레이저 빔(23)의 라이트 라인을 보여준다.

실제값 계측값 계산값
라인	Xg	Xs	Li	Vi	Cg1	Cs1	V1	L1	Li-L1
C20	215.920	233.011	216.600	382692	40667	43890	382703	216.606	-0.006
C21	215.910	232.130	216.250	382074	40733	43795	382083	216.255	-0.005
C22	215.880	232.610	215.200	382018	40932	44100	380225	215.204	-0.004
C23	215.890	231.612	215.550	380837	40866	43840	380839	215.551	-0.001
최대㎜	215.920	233.011	216.600	382692
최소㎜	215.880	231.612	215.200	380218
차 ㎜	0.040	1.399	1.400	2474

표 1에서, Cg1은 제조 교정에서 관련 장착물(60) 상의 두 개의 광 센서{62(도 7 참조) 및 63} 사이에 측정된 PEL 슬라이스 클록(53)(도 8 참조)의 주파수에서 PEL 슬라이스 카운트의 개수를 나타낸다. Cs1은 제조 교정에서 광 센서{34(도 2 참조) 및 35} 사이에 측정된 PEL 슬라이스 클록(53)(도 8 참조)의 주파수에서 PEL 슬라이스 카운트의 개수를 나타낸다.

V1은 레이저 빔이 각 레이저 빔{20(도 1 참조), 21, 22, 및 23}에 대한 장착물(60) 중 하나 상의 두 개의 광 센서{62)(도 7 참조) 및 63} 사이에서 진행할 때 각 레이저 빔{20(도 1 참조), 21, 22, 및 23}의 평균 속도를 ㎜/sec 단위로 나타낸 것이다.

각 레이저 빔(20, 21, 22, 및 23)에 대해, V1 은 이하의 수학식 1을 사용하여 계산된다.

여기서 Ti 는 PEL 슬라이스 클록 타이밍 펄스나 카운트에 대해 초기 시간 주기이며 이 예에서 13.87nanoseconds 와 같다.

라이트 라인의 라인 길이(L1)는 이하 수학식 2에서 각 레이저 빔(20, 21, 22, 및 23)에 대해 수학식 1 로 결정된 평균 속도(V1)를 사용하여 각 레이저 빔(20, 21, 22, 및 23)에 대해 계산된다.

각각 네 개의 레이저 빔(20, 21, 22, 및 23)에 대해 표 1 의 모든 네 개의 라이트 라인(C20, C21, C22, 및 C23)은 동일한 라이트 시간(writing time)을 가지기 때문에, 네 개의 라이트 라인(C20, C21, C22, 및 C23) 중에서 가장 긴 길이(L1)이 가장 높은 속도를 가지는 라이트 라인이 될 것이다. 표 1에서의 데이터로부터, C20은 네 개의 라이트 라인(C20, C21, C22, 및 C23) 중 가장 긴 길이를 가진다.

그 다음 단계는 네 개의 라이트 라인(C20, C21, C22, 및 C23) 중 가장 긴 길이가 약 215.9㎜이도록 PEL 슬라이스 클록(53)(도 8 참조)의 주파수를 조정하는 것이다. 그후, 다른 라이트 라인을 PEL 슬라이스 클록(53)의 새로운 고정 주파수에서 C20의 길이로 조정하는 것이 필요하다.

따라서, PEL 슬라이스 클록(53)의 새로이 선택된 고정 주파수(f1)는 초기 측정값으로부터 다음 수학식 3과 수학식 4와 같이 계산된다.

또는

f1=(Li/215.9)fi

fi 는 PEL 슬라이스 클록(53)의 초기 고정 주파수이다. Li 는 이 예에서 라이트 라인(C20)의 길이이다.

그러므로, T1{이 예에서 라이트 라인(C20)에 대한 새로운 PEL 슬라이스 시간 주기}은 이하 수학식 5와 같다.

T1=1/f1

Wt1 은 라이트 라인 당 40,800 PEL 슬라이스에 대한 라이트 시간이다. 이리하여,

수학식 4 내지 수학식 6 은 f1 = 72.32MHz, T1 = 13.83nanoseconds, 및 Wt1 = 564.16microseconds 의 계산 값을 발생시킨다.

Xg, Xs, 및 V1 은 이 값들이 PEL 슬라이스 타이밍에 독립적이기 때문에 PEL 슬라이스 클록(53)(도 8 참조)의 주파수가 변화함에 따라 상수로 유지된다. PEL 슬라이스 클록(53)의 주파수가 이제 f1(새로이 선택된 고정 주파수)이라면, 장착물(61)에서 광 센서{62(도 7 참조) 및 63} 사이에 측정된 카운트의 개수는 Cg2 이다. 마찬가지로 광 센서{34(도 2 참조) 및 35} 사이에 측정된 주파수(f1)에서 PEL 슬라이스 클록 타이밍 펄스의 개수는 Cs2 이다.

카운터가 비록 주문형 ASIC 모듈로 구현될 수 있을지라도, 74 LS 161 타입의 카운터(a 74 LS 161 type counter)인 것이 바람직한 CS 카운터(65)(도 6 참조)는, 레이저 빔{20(도 1 참조), 21, 22, 및 23} 중 하나의 빔이 광 센서(34)(도 2 참조)로부터 광 센서(35)로 움직임에 따라, PEL 슬라이스 클록 타이밍 펄스, 즉 PHXTL-IN 의 개수를 카운트 한다. 각 레이저 빔{20(도 1 참조), 21, 22, 및 23}에 대해 카운터(65)(도 6 참조) 중 하나의 개별 카운터가 존재한다. 이리하여, 카운터(65)(도 6 참조) 중 하나의 카운터는 인서트 회로(Insertion circuits){40(도 8 참조), 41, 42, 및 43} 각각 내에 있다.

카운터(65)(도 6 참조)는 D 타입의 플립 플롭(66)의 Q 출력에 연결된 ENABLE 입력을 구비한다. 프린터(10)(도 1 참조)가 턴 온 될 때, POR 신호는 도 4에서 도시된 바와 같이 AND 게이트(67)(도 6 참조)를 통해 카운터(65)의 CLR 입력에 로우 펄스를 공급하기 위해 로우가 된다. AND 게이트(67)로부터의 이 로우 출력은 카운터(65)를 제로(0)로 리셋 한다.

이리하여, POR 신호가 자신의 하이 레벨로 되돌아갈 때, AND 게이트(67)는 하이가 된다. 그후, Hsync 신호는 Enable-CS 신호가 로우인 동안 로우가 될 때, 플립 플롭(66)의 Q 출력은 CS 카운터(65)가 카운트를 시작하게 하기 위해 하이로 된다. 카운터(65)의 CLK 입력에 대한 각 PHXTL-IN 클록 타이밍 펄스는 카운터(65)의 ENABLE 입력이 하이인 한 정의 에지 상에서 카운트 된다.

마이크로프로세서(68)(도 8 참조)는 Enable-CS 신호가, OR 게이트(69)(도 6 참조)가 로우 Hsync 신호를 수신하기 이전에 도 5 에 도시된 바와 같이, 로우로 되게 한다. 레이저 빔{20(도 1 참조), 21, 22, 또는 23}은 SOS 광 센서(34)(도 2 참조)에 의하여 감지될 때, Hsync 신호는 도 5 에 도시된 바와 같이 로우가 된다.

따라서, 두 개의 로우 신호가 OR 게이트(69)(도 6 참조)에 공급되면, OR 게이트의 출력은 플립 플롭(66)의 PRE 입력에 논리 로우를 공급한다. 이것은 카운터(65)가, SOS 광 센서(34)(도 2 참조)가 레이저 빔{20(도 1 참조), 21, 22, 또는 23}의 존재를 감지함과 동시에, PHXTL-IN 클록 타이밍 펄스를 카운트 하기 시작하도록 하이 상태에 있는 플립 플롭(66)의 Q 출력을 래치한다(latches). 플립 플롭(66)(도 6 참조)의 Q 출력은 플립 플롭(66)이 CLR 입력 상에 로우를 수신할 때까지 하이로 유지될 것이다.

EOS 광 센서(35)(도 2 참조)가 레이저 빔{20(도 1 참조), 21, 22, 또는 23}의 존재를 감지 할 때, EOS 신호는 도 5 에 도시된 바와 같이 로우로 된다. 이것은 플립 플롭(66)(도 6 참조)의 CLR 입력이 로우가 되게 한다. 그 결과, 플립 플롭(66)의 Q 출력은 카운터(65)가 PHXTH-IN 클록 타이밍 펄스를 카운트 하는 것을 정지시키기 위해 로우가 된다.

비록 EOS 신호가 아주 짧은 시간 주기 동안에만 로우로 남아있을지라도, 플립 플롭(66)의 Q 출력은 로우로 된다. 이것은 플립 플롭(66)의 PRE 입력이 하이이기 때문이다.

도 5 에 도시된 바와 같이, 마이크로프로세서(68)(도 8 참조)는 Read-CS 신호가 로우가 되게 한다. 로우 Read-CS 신호는 삼상 버퍼(tri-state buffer)(73)(도 6 참조)의 ENABLE 입력에 공급된다. 로우 Read-CS 신호는 버퍼(73)가 카운터(65)에서의 카운트를 데이터 버스에 전달하게 한다.

마이크로프로세서(68)(도 8 참조)가 도 5 에 도시된 바와 같이 Resd-CS 신호의 상태를 변경시킨 후에, 카운터(65)(도 6 참조)에서의 카운트는 바로 직후 제로로 되돌아간다. 이것은 Clear-CS 신호가 도 5에서 도시된 바와 같이 Read-CS 신호가 하이가 된 바로 후에(shortly after) 로우가 되기 때문이며, 이것에 의하여 AND 게이트(67)(도 6 참조)의 출력이 로우가 된다. AND 게이트(67)로부터의 로우 출력은 카운터(65)의 CLR 입력이 이 로우 비동기 입력에 의하여 제로(0)로 리셋되게 한다.

따라서, 카운터(65)는 레이저 빔{20(도 1 참조), 21, 22, 또는 23}이 두 개의 광 센서{34(도 2 참조) 및 35} 사이를 이동하는 시간을 나타내는 PHXTL-IN 클록 타이밍 펄스의 카운트를 얻을 수 있다.

L2 는 제조시에서의 주파수를 선택된 고정 주파수로 조정한 후 각 라이트 라인(C20, C21, C22, 및 C23)의 새로운 길이이다. 모든 이들 값은 표 2 에 도시되어 있다.

라인	실제값L2	계측값Cg2	계측값Cs2	계산된 비	PEL 슬라이스 크기	델타 길이	추가된 슬라이스
C20	215.900	40799	44033	93%	0.00529	0.000	0
C21	215.551	40865	43938	93%	0.00528	0.349	66
C22	214.505	41065	44243	93%	0.00526	1.395	266
C23	214.853	40998	43982	93%	0.00527	1.047	199

표 2에서 Cg2/Cs2 의 비는 두 개의 측정값(Cg2 및 Cs2)이 취해진 후 계산된다. 이 비는 장착물(60)(도 7 참조)이 제조시 교정이후 프린터(10)(도 1 참조)로부터 제거되기 때문에 프린터(10)(도 1 참조)의 비휘발성 RAM에 저장된다. 그러므로, 이 비는 장착물(60)(도 7 참조)이 프린터(10)(도 1 참조)로부터 제거된 후에는 Cg 거리가 측정될 수 없기 때문에 프린터(10)의 동작 동안 얻어진 Cs의 거리로부터 Cg 거리를 항상 접근(approximate)시키는데 사용된다.

PEL 슬라이스 클록(53)(도 8 참조)의 주파수를 f1으로 변경시킴으로써 라이트 라인(C20)을 희망하는 길이로 조정하여, 각 라이트 라인(C21, C22, 및 C23)의 길이를 라이트 라인(C20)과 본질적으로 동일하게 조정하는 것이 필요하다. AS2(표 3 참조)가 라이트 라인(C20)에 대한 Cg2의 카운트와 각 다른 라이트 라인(C21, C22, 및 C23)에 대한 Cg2의 카운트 사이의 PEL 슬라이스 카운트에서의 차이를 나타내므로, 카운트의 차이가 얻어진다.

델타 길이(delta length)(표 2 참조)는 가장 긴 라이트 라인(C20)과 각 다른 라이트 라인(C21, 22, 및 C23) 사이의 차이를 ㎜ 단위로 나타낸다.

추가적인 PEL 슬라이스 클록 타이밍 펄스가 각 라이트 라인(C21, C22, 및 C23)의 초기 40,800 PEL 슬라이스 클록 타이밍 펄스에 추가되어, 새로운 라이트 시간(Wt2)은 이하의 수학식 7로부터 얻어진다.

수학식 7에서 Wt1을 40,800 x T1으로 대체하면, 수학식 8 과 같다.

표 3에서, L3 은 PEL 슬라이스 클록(53)(도 8 참조)의 주파수를 f1(선택된 고정 주파수)로 조정하고 추가된 슬라이스에 따라 표 2에 개시되고 표 3에서 AS2 로서 PEL 슬라이스의 개수를 추가한 후, 각 라이트 라인(C20, C21, C22, 및 C23)의 새로운 실제의{가정된(assumed)} 길이를 나타낸다.

계산값 실제값 제조시 셋팅값
라인	AS2	Wt2	Insert Freq	L3	Cg2	Cs2	AS2	비(ratio)
C20	0	564.161	N.A	215.900	40799	44033	0	92.66%
C21	66	565.074	618	215.900	40865	43938	66	93.01%
C22	266	567.839	153	215.903	41065	44243	266	92.82%
C23	199	566.913	205	215.901	40998	43982	199	93.22%
			최대 ㎜	215.903
			최소 ㎜	215.8998
			차 ㎜	0.003193
			원래의 라인 에러 ㎜	1.4

따라서, 프린터(10)(도 1 참조)는 제조사로부터 선적될 때, 각 라이트 라인(C20, C21, C22, 및 C23)의 길이(L3)는 표 3 에 도시된 바와 거의 동일하다. 더욱이, 주파수(f1)는 PEL 슬라이스 클록(53)(도 8 참조)이 각 라이트 라인(C20, C21, C22, 및 C23)에 대해 클록 타이밍 펄스(PHXTL-IN)를 발생시키는 주파수이다.

동작시, 프린터(10)(도 1 참조)에서의 열적 변화는 라이트 라인(C20, C21, C22, 및 C23)의 길이가 표 4 에 예를 들어 도시된 바와 같이 유동(drift)하게 할 수 있다.

실제값 계측값 계산값 추정값
라인	L3	유동값(drift)㎜	L4	V4	Cs4	Cg4	Cg2-Cg4	AS4	Wt4	L5
C20	215.900	0.350	216.250	383312.4	43962	40733	66	0	0.000564	216.250
C21	215.8998	0.175	216.0748	382383.3	43902	40831	34	32	0.000566	216.244
C22	215.903	-0.350	215.553	379602	44315	41131	-66	132	0.00057	216.2459
C23	215.9013	-0.175	215.7263	380528.1	44018	41031	-33	99	0.000568	216.2472
최대㎜	215.903		216.250							216.25
최소㎜	215.8998		215.553							216.244
차㎜	0.003193		0.69699							0.005986

프린터(10)(도 1 참조)에서 광 센서{34(도 2 참조) 및 35} 사이의 카운트의 개수는 프린터(10)의 동작 동안 주기적으로 측정된다. 프린터(10)가 동작 동안 가열되고 냉각됨에 다라, 라이트 라인(C20, C21, C22, 및 C23)의 길이는 프린터(10)의 광학 성분의 효과로 인해 증가되거나 감소될 것이다. Cs4, 즉 새로운 Cs 카운트는 표 4에서 새로운 Cg4 카운트를 계산하기 위해 표 3 에 도시된 바와 같이 제조사 교정 동안 얻어진 Cg2/Cs2의 비 만큼 곱해진다. Cg2 및 Cg4 사이의 PEL 슬라이스 클록 카운트의 차이는 표 4 에 도시된 바와 같이 라이트 라인의 길이의 변화를 반영한다. 가장 큰 Cg2 - Cg4 값을 갖는 라이트 라인은 새로운 가장 긴 라이트 라인이다.

표 4에서, AS4 는 각 라이트 라인(C20, C21, C22, 및 C23)에 추가되는 PEL 슬라이스 클록 타이밍 펄스의 개수를 나타낸다. AS4 는 각 Cg2-Cg4 값으로부터 가장 큰 Cg2-Cg4 값을 감산하여 계산된다.

각 라이트 라인(C20, C21, C22, 및 C23)의 변경 후의 실제 길이는 L4로 나타난다. L5는 추가적인 PEL 슬라이스 클록 타이밍 펄스, 즉 AS4가 각 라이트 라인(C20, C21, C22, 및 C23)에 대해 인서트 된 후에 각 라이트 라인(C20, C21, C22, 및 C23)의 실제 길이를 나타낸다.

표 4에서, Wt4 는 추가적인 PEL 슬라이스 클록 타이밍 펄스가 라이트 라인(C20, C21, C22, 및 C23)에 추가된 후에 각 라이트 라인(C20, C21, C22, 및 C23)에 대한 새로운 라이트 시간이다. Wt4는 이하의 방정식으로 계산된다. Wt4 = Wt1 + (AS2 x T1) + (AS4 xT1).

이전에 개시된 회로는 모든 이들 PEL 슬라이스 카운트가 클록(53)(도 8 참조)으로 생성된 클록 타이밍 펄스에서 희망하는 위치에 인서트 되게 해준다.

도 10을 참조하면, 라이트 라인의 길이의 제어가 PEL 슬라이스를 추가하거나 제거하는 것을 통해 달성될 수 있는 VIDEO 회로{36(도 8 참조), 37, 38, 및 39}와 도 3 의 논리 회로의 변형이 도시되어 있다. 도 10 의 회로는 각 VIDEO 회로{36(도 8 참조), 37, 38, 및 39}에 대하여 PEL-CLK와 같이 나타나 있는 새로운 제어 신호를 포함한다. PEL-CLK 신호의 상승 에지(rising edge)에서, 각 VIDEO 회로{36(도 8 참조), 37, 38, 및 39}는 그 다음 PEL을 이미지 처리한다. PEL-CLK 주기에서의 슬라이스의 개수는 Bit-Clk 카운터(45)(도 10 참조)로 로드 되는 값으로 결정된다.

카운터(45)가 Bit-Clk 로드 레지스터(50)(도 3 참조)로부터 카운터의 입력을 수신하는 대신에, 카운터(45)는 세 개의 Bit-Clk 로드 레지스터{75(도 11 참조), 76, 및 77} 중 하나의 레지스터로부터 공급된 카운터의 입력을 가진다.

세 개의 Bit-Clk 로드 레지스터(75, 76, 및 77)는 각각 다중화기(78)에 공급된 레지스터의 출력을 갖는다. 두 개의 입력 라인(79 및 80)은 세 개의 Bit-Clk 로드 레지스터(75, 76, 및 77) 중 어느 것이 다중화기(78)를 통해 카운터(45)(도 10 참조)에 공급된 출력을 가지는지를 결정하기 위해 다중화기(78)의 입력(S0 및 S1)에 각각 연결된다.

Bit-Clk 로드 레지스터(75)(도 11 참조)의 출력이 다중화기(78)를 통해 카운터(45)(도 10 참조)에 로드 되도록 선택될 때, PEL 슬라이스는 라이트 라인에 추가될 수 있다. Bit-Clk로드 레지스터(76)(도 11)의 출력이 다중화기(78)를 통해 카운터(45)(도 10 참조)에 로드 되도록 선택될 때, 어떠한 PEL 슬라이스도 라이트 라인으로부터 추가되거나 제거되지 않을 것이다. Bit-Clk 로드 레지스터(77)(도 11 참조)의 출력이 다중화기(78)를 통해 카운터(45)(도 10참조)로 로드 되도록 선택될 때, PEL 슬라이스는 라이트 라인으로부터 제거될 것이다.

따라서, 카운터(45)가 업카운터(up-counter)이기 때문에, Bit-Clk 로드 레지스터(750(도 11 참조)의 출력이 사용될 때, 9의 2의 보수(2's complement of nine)인, 7이 다중화기(78)를 통해 카운터(45)(도 10 참조)에 공급된다. Bit-Clk 로드 레지스터(76)(도 11 참조)의 출력의 사용은 다중화기(78)로부터 카운터(45)(도 10 참조)에 8의 2의 보수, 즉 8을 제공한다. Bit-Clk 로드 레지스터(77)(도 11 참조)의 출력이 다중화기(78)를 통해 카운터(45)(도 10 참조)에 로드 될 때, 7의 2의 보수, 즉 9가 카운터(45)에 공급된다.

도 3 의 논리 회로에서 도 10 의 논리 회로로의 또하나의 변화는 AND 게이트(56)의 생략이다. PHXTL-OUT 클록 타이밍 펄스는 PHXTL-IN 클록 타이밍 펄스를 추적하고 동일한 타이밍을 가진다. PHXTL-OUT 클록 타이밍 펄스에 의하여 PHXTL-IN 클록 타이밍 펄스 중 어느 것도 생략되지 않는다.

도 10 에 도시된 바와 같이, NAND 게이트(55)의 출력은 여전히 플립 플롭(47)의 D 입력에 공급된다. 추가적으로 NAND 게이트(55)의 출력은 라인(79)(도 11 참조)을 통해 다중화기(78)의 입력(S0)에 공급된다. 다중화기(78)는 마이크로프로세서(68)(도 8 참조)로부터 입력을 수신하기 위해 라인(80)에 의하여 연결된 입력(S1)을 가진다.

NAND 게이트(55)(도 10 참조)의 출력은 정상적으로 PEL 슬라이스가 라이트 라인으로부터 추가되거나 제거되어야 하지 않는다면, 하이이다. 즉, 카운터(46)의 OVF 출력이, 카운터(45)의 OVF 출력이 하이임과 동시에 하이가 될 때, NAND 게이트(55)는 로우 출력을 가진다.

만약 어떠한 PEL 슬라이스도 추가되거나 제거되어야 하지 않는다면, 로드 레지스터(52)에서의 카운트는 매우 커서 카운터(46)의 OVF 출력이 하나의 스캐닝 라인 동안 결코 하이가 되지 않는다. 이리하여, NAND 게이트(55)의 출력은 어떠한 PEL 슬라이스도 추가되거나 제거되어야 하지 않을 때는 항상 하이로 유지된다.

따라서, NAND 게이트(55)가 로우일 때, 다중화기(78)의 출력{Q0(도 11 참조), Q1, Q2, 및 Q3}은 입력(I0, I1, I2, 및 I3) 또는 입력(K0, K1, K2, 및 K3)로부터 그 입력을 수신한다. 아래의 표는 세 개의 로드 레지스터(75, 76, 및 77) 중 어느 것으로부터 그 출력(Q0, Q1, Q2, 및 Q3)이 그들 입력을 수신하는지를 결정하는 다중화기(78)의 입력(S0 및 S1)의 상태들 사이의 관계를 도시한다.

S1	S0	Q 출력
0	0	I
0	1	J
1	0	K
1	1	L

NAND 게이트(55)(도 10 참조)가 하이 출력을 가질 때, 다중화기(78)의 Q0 - Q3 출력(도 11 참조)에 대한 입력은 논리 회로가 PEL 슬라이스 추가 모드(PEL slice add mode) 또는 PEL 슬라이스 제거 모드(PEL slice remove mode)에서 동작하고 있는지에 관계없이 로드 레지스터(76)로부터 수신된다.

도 10의 논리 회로가 PEL 슬라이스 추가 모드에서 동작하고 있을 때, 마이크로프로세서(68)(도 8 참조)는 라인(80)(도 10 참조) 상의 하이를 다중화기(78)의 입력(S1)에 제공한다. 이것은 로드 레지스터(75)(도 11 참조)에 저장되어 있는 7의 값을 갖는 로드 레지스터(75)(도 11 참조)로부터 출력(Q0- Q3)으로 로드 되는 다중화기(78)의 입력(K0- K3)을 다중화기(78)가 경로 지정하게 한다.

도 10의 논리 회로가 PEL 슬라이스 제거 모드에서 동작하고 있을 때, 마이크로프로세서(68)(도 8 참조)는 라인(80)(도 11 참조)을 통해 로우를 다중화기(78)의 입력(S1)에 공급한다. 이것은 로드 레지스터(77)(도 11 참조)에 저장된 9의 값을 갖는 로드 레지스터(77)(도 11 참조)로부터 출력(Q0-Q3)에 로드 되는 입력(I0-I3)을 다중화기(78)가 경로 지정하게 한다.

도 10의 논리 회로가 어느 모드에서 동작할 것인지는 라이트 라인의 길이에 의하여 결정된다.

9 또는 7의 값은 카운터(45)에서 카운트 하는 하나의 PEL 동안에만 카운터(45)(도 10 참조)로 로드 된다. 카운터(46)에 의한 잔여 카운트 동안{for the remainder of the counting by the counter(46)}, 카운터(45)는 8의 값으로 로드 된다. 이리하여, 예를 들어 카운터(46)의 OVF 출력이 하이로 되기 전에 카운터(46)에 의하여 카운트 하는 동안 카운터(45)의 OVF 출력으로부터 한번만 하이가 되게 하는 9의 카운트만이 있게 된다. 이것은 카운터(46)의 OVF 출력이 하나의 PEL 슬라이스가 제거되게 하는 것보다 한 카운트 더 빨리 카운터(46)의 하이에 도달하게 한다.

도 3에서, PEL 슬라이스는 이들 인서트(these inserts)들이 어떻게 인접하는 라이트 라인과 정렬하는지에 대한 어떤 고려도 없이 각 라이트 라인에 인서트된다. 도 10에서, PEL 슬라이스는 이들 인서트 또는 제거(these inserts or removals)가 인접하는 라이트 라인과 어떻게 정렬되는지에 대한 어떤 고려도 없이 각 라이트 라인에 인서트 되거나 제거된다. 즉, 모든 PEL 슬라이스는 진행 방향으로 인서트 되거나 제거된 슬라이스의 열(columns)을 형성하기 위해 각 라이트 라인에 대해 동일한 PEL 위치에서 인서트되거나 제거된다. 이들 정렬된 열은 프린트 된 패턴에 따라 프린트 매체 상에 가시화될 수 있다. 예를 들어, 라이트 라인당 5,100개의 PEL이고 51 개의 PEL 슬라이스가 인서트 되거나 제거된다고 할 때, 각 새로운 PEL 슬라이스는 매 100(5100/51)PEL 마다 추가되거나 제거될 수 있다. 따라서 처음 PEL 슬라이스는 PEL 100에서, 두 번째는 PEL 200에서, 세 번째는 PEL 300에서, 및 네 번째는 PEL 400에서 인서트 되거나 제거될 수 있다. 이런 동일한 간격이 5,100개의 PEL의 라이트 라인 전체에 걸쳐 반복된다.

PEL 슬라이스가 인서트 되거나 제거되는 위치에서 매체 상의 가시적인 프린트 결함이 있을 수 있는 가능성을 피하기 위하여, PEL 슬라이스의 인서트 또는 제거의 위치 오프셋이 사용될 수 있다. 이것은 인서트되거나 제거되는 슬라이스가 가시적인 열 즉 패턴을 형성하지 못하도록 인서트되거나 제거되는 슬라이스를 분포(distribute)시킨다. 예를 들어, 규칙적인 오프셋에서, 각 라이트 라인은 예를 들어 인접하는 라이트 라인으로부터 25개의 PEL과 같은 동일한 개수의 PEL의 일정한 오프셋(a constant offset)을 가질 수 있다.

도 12를 참조하면, 규칙적인 오프셋을 발생시키기 위해 도 3 또는 도 10의 논리 회로와 사용하기 위한 회로가 도시되어 있다. 이 회로는 예를 들어 이전에 논의된 바와 같이 25와 같이 레지스터(85)에 저장된 값을 갖는 단계 크기 레지스터(a step size register)(85)를 포함한다. 단계 크기 레지스터(85)에서의 값은 가산기(86)의 입력(B)에 공급된다. 가산기(86)는 오프셋 레지스터(87)의 출력(Q)의 값의 피드백을 수신하는 가산기(86)의 입력(A)을 가진다.

오프셋 레지스터(87)는 하이 Begin-Write 펄스가 D-타입 플립 플롭(88)의 출력(Q)으로부터 오프셋 레지스터(87)의 LOAD 입력에 공급될 때마다, 가산기(86)의 출력(F)으로 입력(D)에 로드 된다. 가산기(86)의 출력은 오프셋 레지스터(87)에 저장된 이전의 값과 단계 크기 레지스터(85)에 저장된 값의 합이다. 단계 크기 레지스터(85), 가산기(86), 오프셋 레지스터(87), 플립 플롭(88), OR 게이트(90), 및 NOR 게이트(91)는 오프셋 논리 회로(89)를 포함한다.

전력이 턴 온될 때, POR 신호는 로우이다. POR 신호는 플립 플롭(88)의 CLR 입력에서 하이로 반전된다. 이것은 플립 플롭(88)의 출력(Q)이 0 이 되도록 플립 플롭(88)의 출력(Q)을 삭제시킨다(clear).

Begin-Write 펄스는, Lsync 신호가 도 13에 도시된 바와 같이 로우가 된 이후 첫 번째 PHXTL-IN 상승 에지 상에 하나의 PHXTL-IN 주기 동안, 하이가 된다. Begin-Write 신호가 하이일 때, NOR 게이트(91)(도 12 참조)의 출력은 로우 상태로 되돌아간다. 이리하여, PHXTL-IN 의 그 다음 상승 에지는 로우 상태로 Begin-Write 신호를 되돌아가게 할 것이다; 이것은 오프셋 레지스터(87)가 활성 로우 Lsync 신호의 선언(the assertion)의 결과로 단 한번만 로드 되는 것을 보장해 준다.

로우 POR 신호는 또한 OR 게이트(90)에 하나의 입력으로서 공급되기 이전에 반전된다. 이것은 OR 게이트(90)가 초기에 하이 출력을 가지게 해주며, 이 하이 출력은 오프셋 레지스터(87)의 CLR 입력에 공급된다. 이것은 오프셋 레지스터(87)의 출력(Q)을 0으로 셋팅시킨다.

Lsync 신호는 도 13에 도시된 바와 같이 각 라이트 라인의 시작점 이전에 로우가 될 때, NOR 게이트(91)(도 12 참조)의 두 입력은 로우가 되는데, 이것에 의하여 NOR 게이트의 하이 출력은 플립 플롭(88)의 입력(D)에 공급된다. 플립 플롭(88)의 CLK 입력에 공급되는 PHXTL-IN 클록 타이밍 펄스의 그 다음 펄스는 플립 플롭(88)의 입력(D) 상의 하이를 플립 플롭(88)의 출력(Q)으로 전달되게 한다.

그러므로, 플립 플롭(88)의 출력(Q)에서 Begin-Write 펄스가 하이 일 때, 이것은 오프셋 레지스터(87)가 가산기(86)의 출력(F)의 값을 그 다음 PHXTL-IN 클록 타이밍 펄스 상의 오프셋 레지스터(87)로 로드 되게 해준다. 오프셋 레지스터(87)의 출력(Q)은, 그 다음 라이트 라인의 시작점에서 오프셋 레지스터(87)가 단계 크기 레지스터(85)에 저장된 값과 오프셋 레지스터(87)의 현재 값을 더한 값이 로드 될 수 있게 하기 위해 가산기(86)의 입력(A)에 다시 공급된다. Begin-Write 펄스는 오프셋 레지스터가 각라이트 라인에 한번만 로드 되게 하기 위하여 각 라이트 라인당 한번만 하이가 된다.

오프셋 레지스터(87)는 다중화기(92)의 입력(A)에 연결되며 출력(Q)의 반대(the inverse)인 레지스터(87)의 QN 출력을 구비한다. 다중화기(92)는 로드 레지스터(52)의 출력에 연결된 다중화기의 입력(B)을 구비한다. 이전에 논의된 바와 같이, 로드 레지스터(52)는 각 PEL 슬라이스가 라이트 라인에 추가되거나 라이트 라인으로부터 제거되어야 하는 PEL 들 사이의 간격과 동일한 로드 레지스터(52)의 값을 가진다.

다중화기(92)는 다중화기(92)의 입력(S)의 상태에 따라 입력(A 또는 B)을 다중화기(92)의 출력(Y)으로 가진다. 다중화기(92)의 출력(Y)은 Insert-Freq 카운터(46)의 입력에 연결된다.

다중화기(92)의 입력(S)은 Hsync 신호와 동일하다. Hsync 신호가 라이트 라인의 시작점에서 로우일 때, 다중화기(92)에 대한 입력(A)은 출력(Y)으로 경로 지정된다. 이것은 오프셋 레지스터(87)의 QN 출력이다.

Hsync 신호가 하이일 때, 다중화기(92)에 대한 입력(B)은 출력(Y)으로 경로 지정된다. 이것은 로드 레지스터(52)의 출력이다.

도 13 에 도시된 바와 같이, Lsync 신호가 로우일 때 Hsync 신호가 하이인 동안, Hsync 신호는 하이이기 이전에 로우에 있다. 따라서, 오프셋 레지스터(87)의 출력(Q)(도 12 참조)은 먼저 Lsync 신호가 로우가 되기 이전에 카운터(46)에 로드 된다. 이리하여, 오프셋 레지스터(87)의 출력(Q)의 변화는 순차적인 라이트 라인 상의 카운터(46)에 실제로 가해질 수 있다.

그러므로, POR 동안, QN 은 오프셋 레지스터(87)가 삭제되었기 때문에 FF가 된다. 이리하여, 처음 PEL 슬라이스가 PEL1 에 인서트 되거나 제거된다.

오프셋 레지스터(87)의 출력(Q)이 가산기(86)의 입력(A)에 다시 공급되기 때문에, 오프셋 레지스터(87)의 출력(Q)은, 단계 크기 레지스터(85)가 25의 상수 값으로 로드 되는 이 예에서 첫 라이트 라인에 대해 0의 값을 가지며 두 번째 라이트 라인에 대해 25의 값을 가진다. 25의 상수 값이 가산기(86)의 입력(B)에 공급될 때, 오프셋 레지스터(87)의 출력(Q)은 세 번째 라이트 라인에 대해 50의 값을 가진다.

오프셋 레지스터(87)의 출력(Q)이 125의 값에 도달할 때, 그 다음 사이클은 가산기(86)가 가산기(86)의 OVF 출력이 OR 게이트(90)를 통해 오프셋 레지스터(87)의 CLR 입력에 하이를 제공하게 해준다. 이것은 가산기(86)가 가산기의 OVF 출력이 출력(F)에서의 값이 127을 초과할 때 하이가 되도록 7 비트 가산기(a seven bit adder)인 것이 바람직하기 때문이다.

카운터(46)가 16 비트 카운터인 것이 바람직한 한편 오프셋 레지스터(87)는 7 비트 출력을 공급하기 때문에, 다중화기(92)로의 입력은 상위 9비트를 하이 논리 상태에 결합시켜서(tying) 16 비트로 확장된다(expanded). 이것은 표 5 에 도시되어 있다. 가산기(86)의 OVF 출력이 하이로 될 때, 오프셋 레지스터(87)의 출력(Q)은 표 5에 개시되어 있는 바와 같이 그 다음 사이클(일곱번째 라이트 라인)에 대해 제로(0)로 셋팅된다.

	단계 크기	오프셋 Q	오프셋 Q(이진수)	오프셋 QN(이진수)	오프셋 QN으로부터 다중화기(92) 입력(이진수)	첫 번째 PEL슬라이스의인서트 위치 또는제거 위치
라이트 라인1	25	0	0	1111111	1111111111111111	PEL 1
라이트 라인2	25	25	11001	1100110	1111111111100110	PEL 26
라이트 라인3	25	50	110010	1001101	1111111111001101	PEL 51
라이트 라인4	25	75	1001011	110100	1111111110110100	PEL 76
라이트 라인5	25	100	1100100	11011	1111111110011011	PEL 101
라이트 라인6	25	125	1111101	10	1111111110000010	PEL 126
라이트 라인7	25	0	0	1111111	1111111111111111	PEL 1
라이트 라인8	25	25	11001	1100110	1111111111100110	PEL 26

표 5 에 도시된 바와 같이, 첫 번째 라이트 라인에서 PEL 슬라이스의 인서트 또는 제거는 PEL1에서 시작될 수 있다. 두 번째 라이트 라인에서, PEL 슬라이스의 인서트 또는 제거는 PEL 26(1+25)에서 시작될 수 있다. 세 번째 라이트 라인은 PEL 슬라이스의 인서트 또는 제거가 PEL51(1+50)에서 시작되게 할 수 있다. 네 번째 라이트 라인에서, PEL 슬라이스의 인서트 또는 제거는 PEL 76(1+75)에서 시작될 수 있다. 다섯 번째 라이트 라인은 PEL 101(1+100)에서 인서트 되거나 제거된 첫 번째 PEL 슬라이스를 가질 수 있으며, PEL 슬라이스의 인서트 또는 제거는 여섯 번째 라이트 라인에서 126(1+125)에서 시작될 수 있다. 여섯 개의 라이트 라인에 대해 PEL 슬라이스의 인서트 또는 제거 이후에, 그 순서는 그 다음 여섯 개의 라이트 라인에 대해 반복될 수 있다.

	단계 크기	오프셋 Q	오프셋 Q(이진수)	오프셋 QN(이진수)	오프셋 QN으로부터 다중화기(92) 입력(이진수)	첫 번째 PEL슬라이스의인서트 위치 또는제거 위치
라이트 라인1	25	0	0	1111111	1111111111111111	PEL 1
라이트 라인2	25	25	11001	1100110	1111111111100110	PEL 26
라이트 라인3	25	50	110010	1001101	1111111111001101	PEL 51
라이트 라인4	25	75	1001011	110100	1111111110110100	PEL 76
라이트 라인5	25	100	1100100	11011	1111111110011011	PEL 101
라이트 라인6	25	125	1111101	10	1111111110000010	PEL 126
라이트 라인7	25	22	10110	1101001	1111111111101001	PEL 23
라이트 라인8	25	47	101111	1010000	1111111111010000	PEL 48

표 6 은 가산기(86)(도 12 참조)가 OR 게이트(90)에 연결된 OVF 출력을 가지지 않을 때 PEL 슬라이스의 인서트 또는 제거의 위치를 보여준다. 도 12 의 회로의 이 변경에서, 7 비트 가산기(86)는 출력(F)이 가산 동작(the addition operation)의 하위 7 비트(the lower seven bits)를 포함하도록 F=(A+B)와 128의 모듈로 함수{F=(A+B) Modulo 128}를 수행한다.

도 14 는 각 라이트 라인의 기간 동안 가해지는 의사-임의 오프셋 값(a pseudo-random offset value)을 발생시키는 회로를 개시한다. 각 라이트 라인이 단계 크기 레지스터(85)에 저장된 크기만큼 이전의 라이트 라인으로부터 오프셋 되는 도 12의 회로와는 다르게, 도 14 의 회로는 임의 오프셋 ROM(96)으로부터 붙잡힌(fetched) 의사-임의 번호(a pseudo-random number)만큼 각 라이트 라인을 오프셋 한다. 이 구성에서, 각 라이트 라인의 PEL 슬라이스에 가해지는 오프셋은 인접 라이트 라인에 가해지는 오프셋과는 관련이 없다.

도 14의 회로는 도 12의 회로의 Insert-Freq 카운터(46), Insert-Freq 로드 레지스터(52), 및 다중화기(92)를 포함한다. 다중화기(92)는 도 12에 대하여 설명된 바와 동일한 방식으로 Hsync 신호의 상태에 의하여 제어된다.

플립 플롭(88)과 NOR 게이트(91)는 또한 도 12에 대하여 설명된 바와 동일한 방식으로 사용된다. 플립 플롭(88)의 출력(Q)은 도 12에 대하여 설명된 바와 동일한 방식으로 하이 Begin-Write 펄스를 발생시킨다.

도 14 의 회로에서, Begin-Write 펄스는 주소 카운터(95)의 ENABLE 입력에 공급된다. 주소 카운터(95)는 임의 오프셋 ROM(96)의 AD 입력에 연결된 주소 카운터(95)의 출력(Q)을 가진다. 임의 오프셋 ROM(96)은 외부적으로 임의적으로 발생되고 그후 임의 오프셋 ROM(96)에 저장되는 서로 다른 오프셋 값을 각각 포함하는 다수의 주소를 포함한다.

따라서, 7 비트 카운터인 것이 바람직한 주소 카운터(95)가 카운터(95)의 ENABLE 입력에서 하이 Begin-Write 펄스를 수신하는 각 시간 이후, 주소 카운터(95)의 CLK 입력에 대한 그 다음 PHXTL-IN 클록 타이밍 펄스는 일의 카운트(a count of one)만큼 주소 카운터(95)의 출력(Q)을 증분시킨다. 주소 카운터(95)의 출력(Q)이 일만큼 증분될 때, 임의 오프셋 ROM(96)에서의 새로운 주소가 선택된다.

ROM(96)에서의 각 주소는 서로 다른 임의 값을 가진다. 이 임의 값은 ROM(96)의 출력(Q)으로부터 다중화기(92)로 공급된다. 도 12에 대하여 설명된 바와 동일한 방식으로, ROM(96)(도 14 참조)의 출력(Q)은 다중화기(92)에 의하여, 라이트 라인의 시작점 이전에 카운터(46)로 경로 지정된다. 로드 레지스터(52)에 저장된 값은 PEL 슬라이스가 인서트 되거나 제거되는 PEL 들 사이의 간격과 동일하고 잔여 라이트 라인(the remainder of the write line)에 대한 다중화기(92)를 통해 카운터(46)에 경로 지정된다.

원한다면 ROM(96)이 RAM일 수 있다는 것을 이해할 수 있을 것이다. RAM 은 마이크로프로세서(68)(도 8 참조)로부터 소프트웨어에 의하여 로드 될 수 있다.

플립 플롭(88)(도 14 참조), NOR 게이트(91), 주소 카운터(95), 및 임의 오프셋 ROM(96)은 오프셋 논리 회로(97)를 포함할 수 있다.

도 15를 참조하면, 각 PEL 슬라이스의 임의 배치 또는 제거(random placement or removal of each of the PEL slices)가 오프셋 논리 회로(89)(도 12 참조), 표 6 으로 도시된 바와 같은 오프셋 논리 회로(89)의 변경된 장치, 또는 오프셋 논리 회로(97)(도 14 참조)와 함께 사용될 수 있는 회로가 도시되어 있다.

더욱이, 도 15 의 회로는 임의의 오프셋 논리 회로 없이도 사용될 수 있다. 즉, 로드 레지스터(52)만이 가산기(100)의 입력(A)에 연결될 수 있다. 이것은 PEL 슬라이스가 인서트 되거나 제거 되는 곳에서도 오프셋이 없는 각 라이트 라인 전체를 거쳐 PEL 슬라이스의 가산 또는 감산을 임의 배치하게 할 수 있다(This would result in random placement of a PEL slice addition or subtraction throughout each write line with no offset of where the PEL slices are inserted or removed.).

다중화기(92)(도 15)의 출력은 가산기(100)의 입력(A)에 공급된다. 임의 배치 논리 회로(101)는 임의 배치 ROM(102)과 주소 카운터(103)를 포함한다. 임의 배치 ROM(102)은 각 주소가 서로 다른 값, 바람직하게는 0 과 15 사이의 값을 갖는 다수의 주소를 가진다. 각 주소에 저장된 값은 외부적으로 임의적으로 생성되고 그후 이 장치가 제조될 때 ROM(102)에 저장된다.

주소 카운터(103)는 4 비트 카운터인 것이 바람직하다. POR 신호가 시작점에서 로우일 때, POR 신호는 반전되고 카운터(103)에서 카운트를 제로(0)로 셋팅하기 위해 주소 카운터(103)의 CLR 입력에 하이로서 가해진다.

카운터(46)가 카운터(46)의 OVF 출력이 하이가 되게 할 때마다, 주소 카운터(103)의 ENABLE 입력은 주소 카운터(103)의 CLK 입력에서 그 다음 PHXTL-IN 클록 타이밍 펄스가 주소 카운터(103)에서의 카운트를 일(1)만큼 증가시키게 한다. 그러므로, 주소 카운터(103)의 출력(Q)은 ROM(102)의 AD 입력에서 그 다음 주소를 선택하기 위해 일(1)의 카운트 만큼 증가한다. 이것은 특정 주소에 대한 출력(Q)에서의 값이 가산기(100)의 입력(B)에 가해지게 한다.

따라서, 카운터(46)가 카운터(46)의 OVF 출력이 하이인 카운트에 도달하기 때문에 PEL 슬라이스가 라이트 라인으로부터 인서트되거나 제거되어야 할 때마다, 가산기(100)의 출력(F)으로부터의 카운터(46)에서 그 다음 카운트는 다중화기(92)의 출력(Y) 뿐만 아니라 ROM(1O2)의 새로운 출력에 의하여도 변경된다.

원한다면 ROM(102)이 RAM일 수 있다는 것을 이해하여야 할 것이다. RAM 은 마이크로프로세서(68)(도 8 참조)로부터 소프트웨어에 의하여 로드 될 수 있다.

이리하여, 라이트 라인에서 PEL 슬라이스의 각 인서트 또는 제거를 임의 배치 하게 된다(there is random placement of each insertion or removal of a PEL slice in a write line). 이것은 해프 톤 셀의 그룹 지정(in a grouping of half tone cells)에 있어서 가시적인 결함의 존재를 방지해 준다.

본 발명의 전자 제어 장치가 색상 레이저 프린터(10)(도 1 참조)와 사용하기 위해 도시되고 설명되어 왔을지라도, 본 장치가 비-색상 레이저 프린터와 사용될 수 있다는 것도 이해하여야 할 것이다. 비-색상 레이저 프린터인 경우, 본 발명의 전자 제어 장치는 비-색상 레이저 프린터에서 예비 프린트 양식 상에 프린트 할 때 특히 희망하는 바와 같이 라이트 라인의 길이를 실질적으로 상수로 유지하게 사용될 수 있다.

전자 제어 장치가 제조시 조정 동안 각 라이트 라인에 대해 센서{62(도 7 참조) 및 63} 사이의 거리(Xg)를 계측하는 것으로 도시되고 설명되어 왔을 지라도, 본 장치는 센서(62 및 63) 사이의 거리(Xg)를 가정하는 것도 사용될 수 있다는 것도 이해하여야 할 것이다. 그러나, 이것은 거리(Xg)의 가정이 각 라이트 라인에 대하여 동일한 거리를 기초로 하고 있기 때문에 실질적으로 더 큰 에러를 발생시킬 수 있는 반면, 이 거리의 허용 오차는 이전에 논의한 바와 같이 길이들 사이의 실질적인 차이를 발생시킬 것이다. 예를 들어, 표 4 에 도시된 바와 같이 라이트 라인(C20-C23)의 길이들 사이의 최대 차이(에러)가 0.004㎜가 아니라, 라이트 라인(C20-C23)의 길이들 사이의 최대 차이(에러)가 거의 10배 더 큰 0.039㎜로 증가될 수 있다.

더욱이, 각 전자 포토그래픽 광 전도성 드럼{11(도 1 참조), 12, 13, 및 14} 상의 라이트 라인의 길이는 예를 들어 FTM(32) 상의 라이트 라인을 측정하여 결정될 수 있다. FTM(32)은 예를 들어 무한 벨트로 진행되는 종이와 같은 매체 시트 또는 구동되는 무한 벨트를 포함할 수 있다.

전자 포토그래픽 광 전도성 드럼{11(도 1 참조), 12, 13, 및 14}이 레이저 빔(20, 21, 22, 및 23)으로 각각 스캐닝 되는 광 전도체로서 도시되고 설명되어 왔을지라도, 임의의 다른 적절한 광 전도체(photoconductor) 또는 필름과 같은 광 수용 요소(light receiving element)가 원하는 경우 사용될 수 있다.

본 발명의 이점은 본 발명이 실질적으로 동일한 길이의 라이트 라인을 얻기 위하여 하나 이상의 라이트 라인 중 선택된 PEL에서 PEL 슬라이스의 개수를 전자적으로 변경시키는 점에 있다. 본 발명의 다른 이점은 라이트 라인의 길이를 정정하기 위하여 스캐너 광학 장치의 실제적 조정이 없어도 된다는 점이다.

예시를 위하여, 본 발명의 바람직한 실시예들이 본 발명의 가장 현실적인 이해에 따라 도시되고 설명되어졌다. 그러나, 장치와 장치에서 부분 구성의 변화와 변경이 본 발명의 사상과 범주를 벗어남이 없이 나타날 수 있다는 것도 명백할 것이다.

Claims (64)

1. 색상 레이저 프린터(a color laser printer)에 있어서,

   다수의 광 전도체(photoconductors),

   상기 광 전도체의 개수와 동일한 개수의 다수의 스캐닝 수단으로서, 각 상기 스캐닝 수단은 상기 광 전도체의 서로 다른 광 전도체를 동시에 스캐닝하기 위하여 레이저 빔을 포함하는 상기 다수의 스캐닝 수단,

   상기 각 스캐닝 수단에 의하여 생성된 라이트 라인(write lines)의 초기 길이가 실질적으로 동일하지 않을 때 상기 라이트 라인을 실질적으로 동일하게 하기 위하여 각 상기 광 전도체 상에 스캐닝 되는 상기 하나 이상의 라이트 라인의 길이를 전자적으로 변경시키기 위한 전자 제어 수단으로서, 상기 각 광 전도체는 상기 라이트 라인을 따라 임의의 PEL 에서 서로 다르게 선택된 색상을 생성시키기 위하여 상기 스캐닝 수단 중 하나의 수단의 상기 레이저 빔에 의하여 스캐닝 된 후에 상기 라이트 라인을 따라 선택적으로 서로 다르게 선택된 색상을 생성시키는, 상기 전자 제어 수단, 및

   상기 각 라이트 라인의 길이와 실질적으로 동일한 매체 상에 최종 색상 라인을 형성하기 위하여 오버라이 관계(overlying relation)로 매체 상에 상기 광 전도체의 각 색상 이미지를 증착시키기 위한 수단을 포함하는 색상 레이저 프린터.
2. 제 1 항에 있어서, 상기 전자 제어 수단은 상기 각 스캐닝 수단에 공급하기 위해 동일한 주파수의 동일한 클록 타이밍 펄스를 생성하기 위하여 고정 주파수에서 동작하는 클록(clock)과,

   상기 모든 광 전도체 상의 상기 라이트 라인의 길이를 실질적으로 동일하게 하기 위하여 상기 하나 이상의 광 전도체 상에 있는 하나 이상의 상기 라이트 라인에서 선택된 PEL에 대해 클록 타이밍 펄스의 개수를 전자적으로 선택하여 변경시키기 위한 개별 선택 변경 수단(separate selective changing means)을 포함하는 색상 레이저 프린터.
3. 제 2 항에 있어서, 상기 전자 제어 수단은 상기 각 광 전도체 상의 하나 이상의 상기 라이트 라인의 길이를 주기적으로 결정하기 위한 주기적으로 결정하는 수단(periodically determining means)을 포함하고,

   상기 각 개별 선택 변경 수단은 상기 모든 광 전도체 상의 상기 라이트 라인의 길이를 실질적으로 동일하게 하기 위하여 상기 하나 이상의 광 전도체 상의 상기 라이트 라인의 길이를 변경하기 위해 상기 광 전도체 중 하나 이상의 전도체 상의 상기 하나 이상의 라이트 라인에 대해 상기 선택된 PEL을 위한 클록 타이밍 펄스의 개수를 변경하는 수단을 포함하는 색상 레이저 프린터.
4. 제 3 항에 있어서, 상기 레이저 빔의 개수와 동일한 개수이며 상기 각 레이저 빔을 위한 개별 빔 감지 수단(separate beam sensing means)을 포함하고,

   상기 각 개별 빔 감지 수단은 두 감지 수단 사이에 계측 라인(a measuring line)을 제공하기 위하여 미리 결정된 거리만큼 서로 떨어져 배치되어 있으며 상기 레이저 빔 중 하나의 빔에 의하여 통과되는 상기 두 개의 감지 수단(sensing means)으로서,

   상기 주기적으로 결정하는 수단은 상기 다른 하나의 광 전도체 상의 상기 계측 라인의 길이에 상대적인 상기 계측 라인의 길이를 얻기 위하여 상기 각 레이저 빔이 상기 개별 빔 감지 수단 중 하나의 상기 개별 빔 감지 수단에 있는 상기 두 개의 감지 수단 사이를 이동하는데 요구되는 클록 타이밍 펄스의 개수를 계측하기 위한 계측 수단을 포함하는, 상기 두 개의 감지 수단과,

   상기 라이트 라인의 길이를 상기 모든 광 전도체 상에 실질적으로 동일하게 하기 위하여, 상기 하나 이상의 광 전도체 상의 상기 라이트 라인의 길이를 변경하기 위해 상기 계측 수단에 의하여 계측된 클록 타이밍 펄스의 개수와, 상기 계측 라인의 길이에 대한 상기 라이트 라인의 길이의 비의 저장 값의 곱을 사용하기 위한 수단을 포함하는, 색상 레이저 프린터.
5. 제 4 항에 있어서, 상기 계측 라인의 길이에 대한 상기 라이트 라인의 길이의 비의 상기 저장 값을 제공하기 위해 상기 계측 라인의 길이에 대한 상기 라이트 라인의 길이의 비를 결정하기 위한 비 결정 수단(ratio determining means)을 포함하는 색상 레이저 프린터.
6. 제 5 항에 있어서, 상기 비 결정 수단은 상기 클록의 초기 주파수에서 상기 각 광 전도체에 대해 상기 계측 라인과 상기 라이트 라인의 길이를 결정하기 위한 길이 결정 수단(length determing means),

   상기 라이트 라인 중 하나의 길이를 미리 결정된 길이와 실질적으로 동일하게 하기 위하여 상기 클록의 주파수를 상기 선택된 고정 주파수로 조정하는 수단, 및

   상기 각 광 전도체 상의 상기 계측 라인의 길이에 대한 상기 라이트 라인의 길이의 상기 비가 결정되도록 상기 클록의 상기 조정된 주파수에서 상기 각 광 전도체에 대해 상기 계측 라인과 상기 라이트 라인의 길이를 결정하기 위한 결정 수단을 포함하는 색상 레이저 프린터.
7. 제 6 항에 있어서, 상기 각 광 전도체는 전자 포토그래픽 광 전도체 드럼인 색상 레이저 프린터.
8. 제 3 항에 있어서, 상기 선택 변경 수단의 상기 변경 수단은 상기 하나 이상의 광 전도체 상의 상기 라이트 라인의 길이를 연장시키거나 단축시키기 위해 상기 클록 타이밍 펄스의 개수를 증가시키거나 감소시키는 색상 레이저 프린터.
9. 제 2 항에 있어서, 상기 선택된 각 PEL에 대해 상기 클록 타이밍 펄스의 개수가 변경되는 상기 각 광 전도체 상의 상기 각 라이트 라인에서의 위치에서 오프셋을 생성시키기 위한 오프셋 발생 수단을 포함하는 색상 레이저 프린터.
10. 제 9 항에 있어서, 상기 오프셋 생성 수단(said offset producing means)은 상기 각 광 전도체 상의 상기 각 라이트 라인에 대하여 일정한 오프셋(constant offset)을 생성시키지만 인접 라이트 라인과는 서로 다른 PEL에서 상기 각 라이트 라인에 대한 첫 번째 오프셋(the first offset)을 시작하기 위한 수단을 포함하는 색상 레이저 프린터.
11. 제 9 항에 있어서, 상기 오프셋 생성 수단은 상기 각 광 전도체 상의 상기 각 라이트 라인에 대하여 서로 다른 임의 값의 오프셋을 생성시키기 위한 수단을 포함하는 색상 레이저 프린터.
12. 제 2 항에 있어서, 상기 각 선택된 PEL에 대한 상기 클록 타이밍 펄스의 개수가 변경되는 상기 각 광 전도체 상의 상기 각 라이트 라인에서의 각 위치를 임의적으로 이동시키기 위한 이동 수단(shifting means)을 포함하는 색상 레이저 프린터.
13. 제 2 항에 있어서, 상기 각 레이저 빔에 대한 상기 전자 제어 수단의 상기 개별 선택 변경 수단은 PEL 의 불충분한 개수가 없는 경우라면 적어도 비활성 부분(at least an inactive portion)을 가지는 PEL 또는 비활성 PEL에서만 상기 클록 타이밍 펄스의 개수를 변경시키는 색상 레이저 프린터.
14. 제 2 항에 있어서, 상기 각 레이저 빔에 대한 상기 전자 제어 수단의 상기 개별 선택 변경 수단은 PEL의 불충분한 개수가 없는 경우라면 실질적으로 서로 등간격으로 떨어져 있는 적어도 비활성 부분을 가지는 PEL 또는 비활성 PEL에서만 상기 클록 타이밍 펄스의 개수를 변경시키는 색상 레이저 프린터.
15. 제 1 항에 있어서, 상기 전자 제어 수단은 상기 모든 광 전도체 상의 상기 라이트 라인이 실질적으로 동일(equal)하도록 상기 하나 이상의 광 전도체 상의 상기 라이트 라인의 길이를 변경하기 위해 상기 광 전도체 중 하나 이상의 광 전도체 상의 상기 라이트 라인의 선택된 PEL 이 상기 레이저 빔 중 하나의 빔에 의하여 스캐닝 되는 시간을 변경하기 위한 수단을 포함하는 색상 레이저 프린터.
16. 레이저 프린터에 있어서,

    하나 이상의 광 전도체(photoconductor),

    상기 하나 이상의 광 전도체 상의 다수의 라이트 라인(write lines)을 스캐닝 하기 위해 레이저 빔을 포함하는 하나 이상의 스캐닝 수단, 및

    상기 하나 이상의 스캐닝 수단에 의하여 생성된 상기 라이트 라인의 길이의 적어도 두 개의 길이(at least two of the lengths of the write lines)가 실질적으로 일정하게 유지되도록 상기 하나 이상의 광 전도체 상에 스캐닝 된 상기 라이트 라인의 길이를 전자적으로 제어하기 위한 전자 제어 수단을 포함하는 레이저 프린터.
17. 제 16 항에 있어서, 상기 전자 제어 수단은 상기 각 스캐닝 수단에 공급하기 위하여 동일한 주파수의 동등한 클록 타이밍 펄스를 생성하기 위해 고정 주파수에서 동작하는 클록과,

    상기 라이트 라인의 길이를 미리 결정된 길이와 실질적으로 동일하도록 하기 위하여 상기 하나 이상의 광 전도체 상의 상기 라이트 라인의 선택된 PEL에 대해 상기 클록 타이밍 펄스의 개수를 전자적으로 선택하여 변경하기 위한 선택 변경 수단을 포함하는 레이저 프린터.
18. 제 17 항에 있어서, 상기 각 선택된 PEL에 대한 상기 클록 타이밍 펄스의 개수가 변경되는 상기 하나 이상의 광 전도체 상의 상기 각 라이트 라인의 위치에서 오프셋을 생성시키기 위한 오프셋 생성 수단을 포함하는 레이저 프린터.
19. 제 18 항에 있어서, 상기 오프셋 생성 수단은 상기 하나 이상의 광 전도체 상의 상기 각 라이트 라인에 대하여 일정한 오프셋을 생성시키지만 인접 라이트 라인과는 서로 다른 PEL 에서 상기 각 라이트 라인에 대한 첫 번째 오프셋을 시작하기 위한 수단을 포함하는 레이저 프린터.
20. 제 18 항에 있어서, 상기 오프셋 생성 수단은 상기 하나 이상의 광 전도체 상의 상기 각 라이트 라인에 대한 서로 다른 임의 값의 오프셋을 생성시키기 위한 수단을 포함하는 레이저 프린터.
21. 제 17 항에 있어서, 상기 하나 이상의 스캐닝 수단의 상기 레이저 빔에 대한 상기 전자 제어 수단의 상기 개별 변경 수단은 PEL의 불충분한 개수가 없는 경우에는 적어도 비활성 부분을 가지는 PEL 또는 비활성 PEL 에서만 상기 클록 타이밍 펄스의 개수를 변경하는 레이저 프린터.
22. 제 17 항에 있어서, 상기 하나 이상의 스캐닝 수단의 상기 레이저 빔에 대한 상기 전자 제어 수단의 상기 선택 변경 수단은 PEL의 불충분한 개수가 없는 경우에는 실질적으로 서로 동일한 간격으로 떨어져 있는 적어도 비활성 부분을 가지는 PEL 또는 비활성 PEL에서만 상기 클록 타이밍 펄스의 개수를 변경시키는 레이저 프린터.
23. 제 17 항에 있어서, 상기 각 광 전도체는 전자 포토그래픽 광 전도성 드럼(an electorphotographic photoconductive drum)인 레이저 프린터.
24. 제 17 항에 있어서, 상기 선택 변경 수단은 상기 하나 이상의 광 전도체 상의 상기 라이트 라인의 길이를 연장(extend)하거나 단축(shorten)시키기 위해 상기 클록 타이밍 펄스의 개수를 증가시키거나 감소시키는 레이저 프린터.
25. 제 16 항에 있어서, 상기 클록 타이밍 펄스의 개수가 상기 선택 변경 수단에 의하여 변경되는 상기 각 라이트 라인의 각 위치를 임의적으로 이동시키기 위한 이동 수단을 포함하는 레이저 프린터.
26. 레이저 빔에 의하여 광 전도체 상에 생성된 라이트 라인의 길이를 실질적으로 동일하게 유지하기 위하여, 색상 레이저 프린터에서 프린트헤드의 상기 각 광 전도체를 동시에 스캐닝하는 서로 다른 레이저 빔에 의하여 생성된 다수의 각 광 전도체 상의 상기 라이트 라인의 길이를 제어하기 위한 방법에 있어서,

    상기 각 광 전도체 상의 상기 라이트 라인의 길이를 결정하는 단계와,

    상기 모든 광 전도체 상의 상기 라이트 라인의 길이가 실질적으로 동일하도록 상기 하나 이상의 광 전도체 상의 상기 라이트 라인의 길이를 변경하는 단계를 포함하는 라이트 라인 길이 제어 방법.
27. 제 26 항에 있어서, 상기 각 광 전도체 상의 상기 각 라이트 라인의 길이를 포함하는 PEL 슬라이스 클록의 PEL 슬라이스 클록 타이밍 펄스의 개수를 결정함으로써 상기 각 광 전도체 상의 상기 라이트 라인의 길이를 결정하는 단계와,

    상기 모든 광 전도체 상의 상기 라이트 라인의 길이가, 상기 모든 광 전도체 상의 상기 라이트 라인의 길이가 실질적으로 동일하도록 하나 이상의 광 전도체 상의 상기 라이트 라인에 대해 상기 PEL 슬라이스 클록 타이밍 펄스의 개수를 변경함으로써 실질적으로 동일하게 되도록 상기 하나 이상의 광 전도체 상의 상기 라이트 라인의 길이를 변경시키는 단계를 포함하는 라이트 라인 길이 제어 방법.
28. 제 27 항에 있어서, 계측 라인(measuring line)을 스캐닝 하는 상기 레이저 빔에 의하여 상기 각 광 전도체에 대해 상기 프린트헤드 상의 개별 계측 라인의 길이를 포함하는 상기 PEL 슬라이스 클록 타이밍 펄스의 개수를 주기적으로 결정하는 단계와,

    상기 동일한 광 전도체와 사용하기 위하여 상기 해당 계측 라인의 길이에 대한 상기 각 광 전도체 상의 상기 라이트 라인의 길이의 이전에 결정된 비(a previously determined ratio)와, 상기 동일한 광 전도체 상의 상기 라이트 라인의 실제 길이에 상관된 상기 PEL 슬라이스 클록 타이밍 펄스의 개수를 결정하기 위해 상기 동일한 광 전도체에 대해 상기 PEL 슬라이스 클록 타이밍 펄스의 상기 주기적으로 결정된 개수(the periodically determined number)와의 곱을 사용하여,

    상기 모든 광 전도체 상의 상기 라이트 라인이 실질적으로 동일하게 되도록 상기 하나 이상의 광 전도체 상의 상기 라이트 라인에 대한 상기 PEL 슬라이스 클록 타이밍 펄스의 개수를 변경하는 단계를 포함하는 라이트 라인 길이 제어 방법.
29. 제 28 항에 있어서, 상기 각 선택된 PEL 에 대한 상기 PEL 슬라이스 클록 타이밍 펄스의 개수가 변경되는 상기 각 라이트 라인의 위치들 사이의 오프셋을 생성하는 단계를 포함하는 라이트 라인 길이 제어 방법.
30. 제 29 항에 있어서, 상기 각 라이트 라인에 대하여 일정한 오프셋을 생성하지만 인접 라이트 라인과는 서로 다른 PEL에서 상기 각 라이트 라인에 대하여 첫 번째 오프셋을 시작하는 단계를 포함하는 라이트 라인 길이 제어 방법.
31. 제 29 항에 있어서, 상기 각 라이트 라인에 대하여 임의 값의 오프셋을 생성시키는 단계를 포함하는 라이트 라인 길이 제어 방법.
32. 제 28 항에 있어서, 상기 PEL 슬라이스 클록 타이밍 펄스의 개수가 변경되는 상기 각 라이트 라인의 각 위치를 임의적으로 이동시키는 단계를 포함하는 라이트 라인 길이 제어 방법.
33. 제 27 항에 있어서, 상기 모든 광 전도체 상의 상기 라이트 라인이 실질적으로 동일하도록 상기 하나 이상의 광 전도체 상의 상기 라이트 라인으로 인서트 되거나 상기 라이트 라인으로부터 제거된 상기 PEL 슬라이스 클록 타이밍 펄스의 개수를 변경시키는 단계를 포함하는 라이트 라인 길이 제어 방법.
34. 레이저 빔에 의하여 광 전도체 상에 생성된 라이트 라인의 길이를 실질적으로 일정하게 유지하기 위하여 레이저 프린터에서 프린트헤드의 상기 광 전도체를 스캐닝 하는 레이저 빔에 의하여 생성된 상기 광 전도체 상의 상기 라이트 라인의 길이를 제어하기 위한 방법에 있어서,

    상기 광 전도체를 스캐닝 하는 상기 레이저 빔에 의하여 상기 광 전도체 상의 두 라이트 라인의 각각의 길이(the length of each of two write lines)를 결정하는 단계와.

    상기 두 라이트 라인이 실질적으로 동일하도록 상기 라이트 라인 중 하나의 라이트 라인의 길이를 변경하는 단계를 포함하는 라이트 라인 길이 제어 방법.
35. 제 34 항에 있어서, 상기 광 전도체를 스캐닝 하는 상기 레이저 빔에 의하여 상기 광 전도체 상의 상기 두 라이트 라인의 각각의 길이를 포함하는 PEL 슬라이스 클록의 PEL 슬라이스 클록 타이밍 펄스의 개수를 결정함으로써 상기 광 전도체를 스캐닝 하는 상기 레이저 빔에 의하여 상기 광 전도체 상의 상기 두 라이트 라인의 각각의 길이를 결정하는 단계와,

    상기 두 라이트 라인이 실질적으로 동일하도록 상기 라이트 라인 중 하나의 라이트 라인의 길이를 변경하는 단계로서, 상기 하나의 라이트 라인(the one write lines)의 상기 PEL 슬라이스 클록 타이밍 펄스의 개수를 변경시킴으로써 달성되는, 상기 하나의 라이트 라인의 길이를 변경하는 단계를 포함하는 라이트 라인 길이 제어 방법.
36. 제 35 항에 있어서, 상기 각 선택된 PEL에 대한 상기 클록 타이밍 펄스의 개수가 변경되는 상기 각 라이트 라인의 위치들 사이의 오프셋을 생성시키는 단계를 포함하는 라이트 라인 길이 제어 방법.
37. 제 36 항에 있어서, 상기 각 라이트 라인에 대하여 일정한 오프셋을 생성시키지만 인접 라이트 라인과는 서로 다른 PEL에서 상기 각 라이트 라인에 대하여 첫 번째 오프셋을 시작하는 상기 일정한 오프셋을 생성시키는 단계를 포함하는 라이트 라인 길이 제어 방법.
38. 제 36 항에 있어서, 상기 각 라이트 라인에 대해 임의의 값의 오프셋을 생성시키는 단계를 포함하는 라이트 라인 길이 제어 방법.
39. 제 35 항에 있어서, 상기 광 전도체를 스캐닝 하는 동안 상기 프린트헤드 상의 계측 라인의 길이와 상기 계측 라인을 포함하는 상기 PEL 슬라이스 클록 타이밍 펄스의 개수를 상기 레이저 빔에 의하여 주기적으로 결정하는 단계,

    상기 프린트헤드 상의 상기 계측 라인의 길이에 대한 상기 광 전도체 상의 라이트 라인의 길이의 이전에 결정된 비(a previously determined ratio)와, 상기 광 전도체 상의 상기 두 라이트 라인의 각각의 길이를 포함하는 상기 PEL 슬라이스 클록 타이밍 펄스의 개수를 결정하기 위해 상기 PEL 슬라이스 클록 타이밍 펄스의 상기 주기적으로 결정된 개수(the periodically determined number)와의 곱을 사용하여,

    및 상기 라이트 라인의 길이가 실질적으로 동일하도록 상기 두 라이트 라인 중 하나의 라이트 라인에 대한 상기 PEL 슬라이스 클록 타이밍 펄스의 개수를 변경시키는 단계를 포함하는 라이트 라인 제어 방법.
40. 제 35 항에 있어서, 상기 PEL 슬라이스 클록 타이밍 펄스의 개수가 변경되는 상기 각 라이트 라인의 각 위치를 임의적으로 이동시키는 단계를 포함하는 라이트 라인 제어 방법.
41. 광 전도체 상에 생성된 라이트 라인의 길이를 실질적으로 동일하게 유지하기 위하여 색상 레이저 프린터에서 상기 각 광 전도체를 동시에 스캐닝 하는 서로 다른 레이저 빔에 의하여 생성된 다수의 각 광 전도체 상의 상기 라이트 라인의 길이를 상기 레이저 빔에 의하여 제어하기 위한 방법에 있어서,

    상기 각 광 전도체 상의 상기 라이트 라인이 실질적으로 동일하도록 상기 각 레이저 빔에 대하여 동일한 클록 타이밍 펄스를 생성시키는 클록의 고정 주파수를 선택하는 단계,

    상기 모든 광 전도체 상의 상기 라이트 라인의 길이가 실질적으로 동일하도록 상기 각 레이저 빔에 대해 동일한 클록 타이밍 펄스를 생성시키는 클록의 선택된 고정 주파수에서 상기 동일한 광 전도체 상의 계측 라인의 길이에 대한 상기 각 광 전도체 상의 상기 라이트 라인의 길이의 비를 결정하는 단계,

    상기 각 광 전도체 상의 상기 라이트 라인을 스캐닝 하는 동안 상기 각 레이저 빔에 대해 생성된 클록 타이밍 펄스의 개수에 의하여 상기 각 계측 라인의 길이를 그 해당 레이저 빔에 의하여 주기적으로 결정하는 단계,

    상기 각 광 전도체에 대하여 상기 동일한 광 전도체 상의 상기 계측 라인의 길이에 대한 상기 각 광 전도체 상의 상기 라이트 라인의 길이의 비와, 상기 하나 이상의 광 전도체 상의 상기 라이트 라인의 길이가 변경되었는지와 변경의 크기를 확인(ascertain)하기 위하여 그 해당 레이저 빔에 의하여 상기 각 광 전도체를 스캐닝 하는 동안 클록 타이밍 펄스의 상기 주기적으로 결정되는 개수와의 곱을 사용하여,

    및 상기 모든 광 전도체 상의 상기 라이트 라인의 길이가 실질적으로 동일하도록 상기 선택된 값과 실질적으로 동일하지 않은 상기 각 라이트 라인의 길이를 변경하기 위해 상기 선택된 값과 실질적으로 동일하지 않은 상기 각 라이트 라인의 길이를 갖는 상기 각 레이저 빔에 대해 선택된 PEL에서 상기 클록의 상기 선택된 고정 주파수를 변경하지 않고 상기 클록 타이밍 펄스의 상기 선택된 개수를 변경하는 단계를 포함하는 라이트 라인 길이 제어 방법.
42. 제 41 항에 있어서, 상기 각 선택된 PEL에 대한 상기 클록 타이밍 펄스의 개수가 변경되는 상기 각 광 전도체 상의 상기 각 라이트 라인의 위치 사이의 오프셋을 생성시키는 단계를 포함하는 라이트 라인 길이 제어 방법.
43. 제 42 항에 있어서, 인접 라이트 라인과는 서로 다른 PEL에서 상기 각 라이트 라인에 대하여 첫 번째 오프셋을 시작하지만 상기 각 라이트 라인에 대해 일정한 오프셋을 생성시키는 단계를 포함하는 라이트 라인 길이 제어 방법.
44. 제 42 항에 있어서, 상기 각 라이트 라인에 대해 임의의 값의 오프셋을 생성시키는 단계를 포함하는 라이트 라인 길이 제어 방법.
45. 제 41 항에 있어서, 상기 동일한 광 전도체 상의 상기 계측 라인의 길이에 대한 상기 각 광 전도체 상의 상기 라이트 라인의 길이의 비(the ratio)가,

    상기 동일한 클록 타이밍 펄스를 생성시키는 상기 클록의 초기 주파수에서 상기 각 광 전도체 상의 상기 계측 라인과 상기 라이트 라인의 길이를 초기에 결정하는 단계,

    상기 하나 이상의 광 전도체 상의 상기 라이트 라인의 길이가 상기 선택된 값과 실질적으로 동일하도록 상기 선택된 고정 주파수로 상기 클록의 주파수를 조정하는 단계,

    상기 클록의 상기 선택된 고정 주파수에서 상기 각 광 전도체 상의 상기 계측 라인과 상기 라이트 라인의 길이를 계측하는 단계, 및

    상기 클록의 상기 선택된 고정 주파수에서 상기 동일한 광 전도체 상의 상기 계측 라인의 길이에 대한 상기 각 광 전도체 상의 상기 라이트 라인의 길이의 상기 비를 결정하는 단계를 통하여 결정되는 라이트 라인 길이 제어 방법.
46. 제 41 항에 있어서, 상기 PEL 슬라이스 클록 타이밍 펄스의 개수가 변경되는 상기 각 라이트 라인의 각 위치를 임의적으로 이동시키는 단계를 포함하는 라이트 라인 길이 제어 방법.
47. 상기 광 전도체 상에 생성된 라이트 라인의 길이를 레이저 빔에 의하여 실질적으로 일정하게 유지하기 위하여 레이저 프린터에서 상기 광 전도체를 스캐닝 하는 상기 레이저 빔에 의하여 생성된 상기 광 전도체 상의 상기 라이트 라인의 길이를 제어하기 위한 방법에 있어서,

    상기 라이트 라인이 희망하는 길이를 가지도록 상기 레이저 빔에 대하여 동일한 클록 타이밍 펄스를 생성시키는 클록의 고정 주파수를 선택하는 단계,

    상기 라이트 라인이 희망하는 길이를 가지도록 상기 레이저 빔에 대해 동일한 클록 타이밍 펄스를 생성시키는 클록의 상기 선택된 고정 주파수에서 계측 라인의 길이에 대한 상기 광 전도체 상의 상기 라이트 라인의 길이의 비를 결정하는 단계,

    상기 레이저 빔에 의하여 상기 광 전도체 상의 상기 계측 라인을 스캐닝 하는 동안 생성된 클록 타이밍 펄스의 개수에 의하여 상기 계측 라인의 길이를 주기적으로 결정하는 단계,

    상기 광 전도체 상의 상기 계측 라인의 길이에 대한 상기 광 전도체 상의 상기 라이트 라인의 길이의 비와, 상기 라이트 라인의 길이가 변경되었는지와 변경의 크기를 확인하기 위하여 상기 레이저 빔에 의하여 상기 광 전도체를 스캐닝 하는 동안 클록 타이밍 펄스의 상기 주기적으로 결정된 개수와의 곱을 사용하여,

    및 상기 라이트 라인의 길이가 변경되었다면 상기 라이트 라인의 길이를 상기 희망하는 길이로 변경하기 위하여 상기 라이트 라인을 따라 선택된 PEL에서 상기 클록의 상기 선택된 고정 주파수를 변경하지 않고 상기 라이트 라인에 대하여 상기 클록 타이밍 펄스의 상기 선택된 개수를 변경하는 단계를 포함하는 라이트 라인 길이 제어 방법.
48. 제 47 항에 있어서, 상기 각 선택된 PEL에 대하여 상기 클록 타이밍 펄스의 개수가 변경되는 상기 광 전도체 상의 상기 각 라이트 라인의 위치 사이에서 오프셋을 생성시키는 단계를 포함하는 라이트 라인 길이 제어 방법.
49. 제 48 항에 있어서, 인접 라이트 라인과는 서로 다른 PEL에서 상기 각 라이트 라인에 대하여 첫 번째 오프셋을 시작하지만 상기 각 라이트 라인에 대해 일정한 오프셋을 생성시키는 단계를 포함하는 라이트 라인 길이 제어 방법.
50. 제 48 항에 있어서, 상기 각 라이트 라인에 대하여 임의의 값의 오프셋을 생성시키는 단계를 포함하는 라이트 라인 길이 제어 방법.
51. 제 47 항에 있어서, 상기 광 전도체 상의 상기 계측 라인의 길이에 대한 상기 광 전도체 상의 상기 라이트 라인의 길이의 비는,

    상기 동일한 클록 타이밍 펄스를 생성시키는 상기 클록의 초기 주파수에서 상기 계측 라인과 상기 라이트 라인의 길이를 초기에 결정하는 단계,

    상기 라이트 라인의 길이가 상기 라이트 라인의 희망하는 길이와 실질적으로 동일하도록 상기 선택된 고정 주파수로 상기 클록의 주파수를 조정하는 단계,

    상기 클록의 상기 선택된 고정 주파수에서 상기 라이트 라인과 상기 계측 라인의 길이를 계측하는 단계, 및

    상기 클록의 상기 선택된 고정 주파수에서 상기 광 전도체 상의 상기 계측 라인의 길이에 대한 상기 광 전도체 상의 상기 라이트 라인의 길이의 비를 결정하는 단계를 통해 결정되는 라이트 라인 길이 제어 방법.
52. 제 47 항에 있어서, 상기 PEL 슬라이스 클록 타이밍 펄스의 개수가 변경되는 상기 각 라이트 라인의 각 위치를 임의적으로 이동시키는 단계를 포함하는 라이트 라인 길이 제어 방법.
53. 레이저 프린터에 있어서,

    다수의 광 수신 요소(light receiving elements),

    각 스캐닝 수단이 상기 광 수신 요소의 서로 다른 광 수신 요소를 동시에 스캐닝 하기 위해 레이저 빔을 포함하는, 다수의 스캐닝 수단, 및

    상기 각 스캐닝 수단에 의하여 생성된 상기 라이트 라인의 길이가 실질적으로 동일하지 않을 때 상기 모든 광 수신 요소 상의 상기 라이트 라인을 실질적으로 동일하게 하기 위하여 상기 하나 이상의 광 수신 요소 상에 스캐닝 된 상기 라이트 라인의 길이를 전자적으로 변경하기 위한 전자 제어 수단을 포함하는 레이저 프린터.
54. 제 53 항에 있어서, 상기 전자 제어 수단은 상기 각 스캐닝 수단에 공급하기 위하여 동일한 주파수의 동일한 클록 타이밍 펄스를 생성하기 위해 고정 주파수로 동작하는 클록과,

    상기 모든 광 수신 요소 상의 상기 라이트 라인의 길이를 실질적으로 동일하게 하기 위하여 상기 하나 이상의 광 수신 요소 상의 상기 라이트 라인에서 선택된 PEL 에 대해 클록 타이밍 펄스의 개수를 전자적으로 선택하여 변경하기 위한 개별 선택 변경 수단을 포함하는 레이저 프린터.
55. 제 54 항에 있어서, 상기 전자 제어 수단은 상기 각 라이트 라인의 길이를 주기적으로 결정하기 위한 주기적으로 결정하는 수단(periodically determining means)을 포함하고, 상기 각 개별 선택 변경 수단은 상기 라이트 라인의 길이를 실질적으로 동일하게 하기 위하여, 상기 하나 이상의 광 수신 요소 상의 상기 라이트 라인의 길이를 변경하기 위해 상기 하나 이상의 광 수신 요소 상의 상기 라이트 라인에 대해 상기 선택된 PEL에 대한 클록 타이밍 펄스의 개수를 변경하기 위한 수단을 포함하는 레이저 프린터.
56. 제 55 항에 있어서, 상기 레이저 빔의 개수와 동일한 개수이며 상기 각 레이저 빔을 위한 개별 빔 감지 수단을 포함하고,

    상기 각 개별 빔 감지 수단은 두 개의 감지 수단(two sensing means) 사이에 계측 라인을 제공하기 위해 미리 결정된 거리로 서로 떨어져 있으며 상기 레이저 빔 중 하나의 레이저 빔이 통과되는 상기 두 개의 감지 수단,

    상기 주기적으로 결정하는 수단은 상기 광 수신 요소 중 다른 하나의 광 수신 요소 상의 상기 계측 라인의 길이에 상대적인 상기 계측 라인의 길이를 얻기 위하여 상기 각 레이저 빔이 상기 개별 빔 감지 수단 중 하나의 개별 빔 감지 수단의 상기 두 개의 감지 수단 사이를 이동하는데 요구되는 클록 타이밍 펄스의 개수를 계측하기 위한 계측 수단을 포함하고,

    및 상기 모든 광 수신 요소 상의 상기 라이트 라인의 길이를 실질적으로 동일하게 하기 위하여 상기 하나 이상의 광 수신 요소 상의 상기 하나 이상의 라이트 라인의 길이를 변경하기 위해, 상기 계측 수단에 의하여 계측된 클록 타이밍 펄스의 개수와, 상기 계측 라인의 길이에 대한 상기 라이트 라인의 길이의 비의 저장 값과의 곱을 사용하기 위한 수단을 포함하는, 레이저 프린터.
57. 제 56 항에 있어서, 상기 계측 라인의 길이에 대한 상기 라이트 라인의 길이의 비의 상기 저장 값을 제공하기 위해 상기 계측 라인의 길이에 대한 상기 라이트 라인의 길이의 비를 결정하기 위한 비 결정 수단(ratio determining means)을 포함하는 레이저 프린터.
58. 제 57 항에 있어서, 상기 비 결정 수단은 상기 클록의 초기 주파수에서 상기 각 광 수신 요소에 대한 상기 계측 라인과 상기 라이트 라인의 길이를 결정하기 위한 길이 결정 수단(length determining means),

    상기 라이트 라인 중 하나의 라이트 라인의 길이를 미리 결정된 길이와 실질적으로 동일하게 하기 위하여 상기 클록의 주파수를 상기 선택된 고정 주파수로 조정하는 수단,

    및 상기 각 광 수신 요소 상의 상기 계측 라인의 길이에 대한 상기 라이트 라인의 길이의 비가 결정되도록 상기 클록의 상기 조정된 주파수에서 상기 각 광 수신 요소에 대한 상기 계측 라인과 상기 라이트 라인의 길이를 결정하기 위한 결정 수단(determinating means)을 포함하는 레이저 프린터.
59. 제 58 항에 있어서, 상기 각 광 수신 요소는 전자 포토그래픽 광 전도성 드럼인 레이저 프린터.
60. 제 55 항에 있어서, 상기 각 선택된 PEL에 대한 상기 클록 타이밍 펄스의 개수가 변경되는 상기 각 광 수신 요소 상의 상기 각 라이트 라인의 위치에서 오프셋을 생성시키기 위한 오프셋 생성 수단을 포함하는 레이저 프린터.
61. 제 60 항에 있어서, 상기 오프셋 생성 수단은 인접 라이트 라인과는 다른 PEL에서 상기 각 라이트 라인에 대하여 첫 번째 오프셋을 시작하지만 상기 각 광 수신 요소 상의 상기 각 라이트 라인에 대하여 일정한 오프셋을 생성시키기 위한 수단을 포함하는 레이저 프린터.
62. 제 60 항에 있어서, 상기 오프셋 생성 수단은 상기 각 광 수신 요소 상의 상기 각 라이트 라인에 대하여 서로 다른 임의의 값의 오프셋을 생성시키기 위한 수단을 포함하는 레이저 프린터.
63. 제 55 항에 있어서, 상기 선택 변경 수단의 상기 변경 수단은 상기 하나 이상의 광 수신 요소 상의 상기 라이트 라인의 길이를 연장시키거나 단축시키기 위해 클록 타이밍 펄스의 개수를 증가시키거나 감소시키는 레이저 프린터.
64. 제 55 항에 있어서, 상기 각 선택된 PEL에 대한 상기 클록 타이밍 펄스의 개수가 변경되는 상기 각 라이트 라인의 각 위치를 임의적으로 이동시키기 위한 이동 수단(shifting means)을 포함하는 레이저 프린터.