KR20010006312A - 과전류 보호 스위치 모드 전원 - Google Patents

Abstract

동조된 스위치 모드 전원에서, 트랜지스터 스위치가 오프 또는 온될 때의 스위치 천이 시간 동안 트랜지스터 스위치(Q3)에 걸쳐 0 V 전압이 유지된다. 동조된 스위치 모드 전원 장치는 커런트-펄스 바이 커런트-펄스(current-pulse by current-pulse)기반의 전류 모드 제어하에서 동작한다. 과전류 보호 회로(200)는 과전류가 트랜지스터 스위치의 소정의 전류 펄스의 주기보다 실질적으로 긴 제1 시간 간격보다 오래 지속되면 트랜지스터 스위치를 불능화한다. 과전류 상태가 제1 시간 간격보다 짧은 기간에만 지속된다면 트랜지스터 스위치의 동작은 방해받지 않는다.

Description

과전류 보호 스위치 모드 전원{SWITCH-MODE POWER SUPPLY WITH OVER-CURRENT PROTECTION}

통상적인 스위치 모드 전원(switch-mode power supply; 이하 SMPS라 칭함)은 인덕턴스와 양방향 제어 가능 스위치의 직렬 연결을 포함하며, 상기 스위치는 입력 공급 전압 단자에 연결되어 입력 공급 전압을 받는다. 스위치는 트랜지스터와 댐퍼 다이오드의 병렬 연결로 구성된다. 구동 회로 또는 제어 회로는 스위치 펄스를 제공하여 스위치를 선택적으로 통전 및 차단 상태로 하며, 스위치의 통전 시간은 출력 전압에 의존하며 발진의 정류 스위치가 차단되는 동안 발생한 발진 정류에 의하여 제어될 수 있다.

종래의 SMPS의 정류 제어 회로의 변조기는 에러 증폭기의 에러 신호에 응답하여 양방향 스위치가 통전될 때의 시간 간격을 변화시킨다. 인덕턴스내의 전류의 피크값은 그것에 의하여 제어된다. 이러한 방식으로, 양방향 스위치가 오프되었을 때 발생한 공진 펄스 전압의 진폭이 제어되어 출력 전압이 정류된다.

SMPS는 커런트-펄스 바이 커런트-펄스 제어(current-pulse by current-pulse control) 기반의 전류 모드 제어 하에서 동작될 수 있다. 트랜지스터 스위치의 전류 흐름은 에러 신호에 의해 결정되는 문턱 레벨에 도달할 때 종료된다. 에러 신호는 트랜지스터 스위치와 결합된 인덕턴스내의 피크 전류를 실질적으로 제어한다. 이러한 방식으로, 제어 회로는 에러 증폭기의 다이나믹 레인지(dynamic range)를 사용함이 없이 피드 포워드(feed forward) 방식으로 입력 전압의 변화를 즉각적으로 교정할 수 있다.

트랜지스터 스위치 및 이것에 통상 결합되는 변압기의 권선은, 초과 전류 기간이 짧다면 트랜지스터 스위치의 허용치를 초과하는 전류에 의하여 손상되지 않을 것이다. 예를 들어, 비디오 디스크 드라이버에 사용되는 모터의 짧은 시동 기간이나 SMPS의 충전 기간 등이다. 그러나, 고장 상태가 발생하고 초과 전류가 상당기간 지속되면, 트랜지스터 스위치 및 변압기 권선이 손상될 수 있다.

따라서, 전류 모드 제어 회로에 의해 결정된 전류 제한치보다 낮은 레벨에서 상당 기간 지속되는 초과 전류로부터 SMPS를 보호하는 것이 바람직하다. 이러한 방식으로, 보다 낮은 최대 전류 제한치를 가지는 트랜지스터 스위치가 사용될 수 있다. 보다 낮은 최대 전류 제한치를 가지는 트랜지스터 스위치는 저렴하다는 잇점이 있다.

본 발명은 스위치 모드 전원(switch-mode power supply)에 관한 것이다.

도 1은 본 발명에 따른 구체화된 동조된 SMPS를 도시한 회로도.

도 2는 도 1의 동조된 SMPS의 설명에 유용한 파형도.

본 발명에 따른 스위치 모드 전원 장치는 입력 공급 전압의 공급원 및 입력 공급 전압의 공급원에 결합되는 인덕턴스를 포함한다. 제1 트랜지스터 스위치는 인덕턴스와 결합되고, 주기적인 스위치 제어 신호에 응답하여 인덕턴스의 전류 펄스를 발생시키고, 상기 인덕턴스는 부하 회로에 결합되어 전원의 출력을 발생시킨다. 정류기는, 커런트-펄스 바이 커런트-펄스 기반의 전류 모드 제어하에서, 소정의 전류 펄스를 지시하는 신호에 응답하여 스위치 제어 신호를 발생시켜 전원 출력을 제어한다. 과전류 보호 회로는, 과전류 상태가 발생했을 때, 전류 펄스 지시 신호에 응답하여 전원 출력을 차단한다. 전류 센서는 소정의 전류 펄스에 응답하여 전류 펄스 지시 신호를 발생시키고, 상기 신호는 상응하는 신호선을 거쳐 과전류 보호 회로와 정류기에 결합된다.

도 1에 본 발명에 따른 동조된 SMPS(100)를 도시하였다. 도 1에서, N-형 금속 산화물 반도체(MOS) 전력용 트랜지스터(Tr)가 트랜지스터 스위치로서 동작하며 입력 단자(20)에 결합되는 드레인 전극을 가지고, 상기 입력 단자(20)는 변압기(T1)의 1차측 권선(L1)을 통하여 직류 전압(B+)을 공급한다. 전압(B+)은, 예를 들어, 주 공급 전압을 정류하는 브리지 정류기(도시되지 않음)와 결합된 필터 커패시터로부터 유도된다.

트랜지스터(Tr)의 소스 전극은 전류 센서 또는 샘플링 저항(R12)을 통해 접지 또는 공통 단자에 결합된다. 댐퍼 다이오드(D6)는 스위치로서 동작하며 트랜지스터(Tr)와 병렬로 결합되고, 양방향 스위치(22)를 형성하기 위하여 트랜지스터(Tr)와 동일한 패키지에 포함된다. 커패시터(C6)는 다이오드(D6)와 병렬로 결합되고 권선(L1)과 직렬로 결합되어 스위치(22)가 통전되지 않을 때 권선(L1)의 인덕턴스와 더불어 공진 회로(21)를 형성한다.

변압기(T1)의 2차 권선(L2)은 피크 정류 다이오드(D8)의 애노드와 접지에 결합되고, 다이오드(D8)의 캐소드와 결합된 필터 커패시터(C10)의 출력 전압(VOUT)을 발생시킨다. 전압(VOUT)은 부하 저항(도시되지 않음)에 결합된다. 이와 유사하게, 필터 커패시터(C9)의 출력 전압(VOUT')은 피크 정류 전압이고 정류 다이오드(D7)에 의해 발생한다.

에러 증폭기(23)는 전압(VOUT) 및 기준 전압(VREF)에 응답한다. 포토커플러(IC1)는 발광 다이오드를 포함한다. 포토커플러(IC1)의 트랜지스터의 에미터 전극은 저항(R4)을 거쳐 음의 직류 전압(V3)와 결합된다. 포토커플러(IC1)의 트랜지스터의 콜렉터 전극은 커패시터(C3)와 결합된다. 회로 구성에서 옵토커플러(opto-coulper)가 분리를 위해 사용될 수 있다. 옵토커플러(IC1)의 에러 콜렉터 전류(Ie)는 전압(VOUT)이 기준 전압(VREF)보다 큰 양, 즉 두 전압의 차이를 나타낸다.

비교기 트랜지스터(Q2)의 베이스 전극은 저항(R11)을 거쳐 트랜지스터(Tr)의 소스 전극과 전류 센서 저항(R12) 사이의 접합 단자와 결합된다. 트랜지스터(Q2)는 트랜지스터(Q2)의 베이스 전압(VBQ2)과 트랜지스터(Q2)의 에미터에서 발생한 에러 전압(VEQ2)을 비교한다. 전압(VBQ2)은 트랜지스터(Tr)의 소스-드레인 전류(ID)에 비례하는 제1 부분을 포함한다. 직류 전압(V2)은 저항(R6)을 거쳐 트랜지스터(Q2)의 베이스와 결합되어 저항(R11) 양단에 걸리는 전압(VBQ2)의 제2 부분을 발생시킨다.

또한, 직류 전압(V2)은 저항(R5)을 거쳐 커패시터(C3)에 의해 형성된 피드백 루프 필터에 결합되어 커패스터(C2)를 충전하는 전류원을 형성한다. 에러 전류(Ie)는 커패시터(C3)에 결합되어 커패시터(C3)를 방전시킨다. 다이오드(D5)는 트랜지스터(Q2)의 에미터와 접지사이에 결합된다. 다이오드(D5)는 전압(VEQ2)을 다이오드(D5)의 순방향 전압으로 제한하고 트랜지스터(Tr)의 최대 전류를 제한한다.

트랜지스터(Q2)의 콜렉터 전극은 트랜지스터(Q1)의 베이스 전극에 결합되고 트랜지스터(Q1)의 콜렉터 전극은 트랜지스터(Q2)의 베이스 전극에 결합되어 재생 스위치(regenerative swich)(31)를 형성한다. 트랜지스터(Tr)의 제어 전압(VG)은, 재생 스위치(31)의 출력 단자를 형성하고 저항(R10)을 거쳐 트랜지스터(Tr)의 게이트 전극에 결합되는 트랜지스터(Q1)의 에미터에서 발생한다.

변압기(T1)의 2차측 권선(L3)은 저항(R9)을 거쳐 결합되어 교류 전압(V1)을 생성한다. 전압(V1)은 커패시터(C4)와 저항(R8)을 거쳐 트랜지스터(Q1)의 에미터에 교류 결합되어(AC-coupled) 트랜지스터(Tr)의 구동 전압(VG)을 발생시킨다. 교류 결합된 전압(V1)은 콜렉터 저항(R7)을 거쳐, 트랜지스터(Q2)의 콜렉터 전극에 결합되고 트랜지스터(Q1)의 베이스 전극에 결합된다. 또한, 다이오드(D2)는 전압(V1)을 정류하여 전압(V3)을 생성하고 다이오드(D3)는 전압(V1)을 정류하여 전압(V2)을 생성한다.

저항(R3)은 전압(B+)의 공급원 및 커패스터(C4)의 단자(30)사이에 결합되어 전원 인가시나 기동시에 커패시터(C4)를 충전하며, 상기 커패시터(C4)는 권선(L3)의 영향을 받지 않는다. 트랜지스터(Tr)의 게이트 전극의 전압(VG)이 MOS 트랜지스터(Tr)의 임계 전압을 초과할 때, 트랜지스터(Tr)는 통전되고 트랜지스터(Tr)의 드레인 전압(VD)은 감소한다. 그 결과로써, 전압(V1)은 양이되고 전압(VG)을 강화하여 정귀환 방식(positive feedback)으로 트랜지스터(Tr)를 완전히 온되게 유지한다.

도 2a 내지 도 2c에 도 1의 동조된 SMPS의 동작을 설명하기 유용한 파형을 도시하였다. 도 2a 내지 도 2c에서, 도 1과 유사한 심볼과 참조 번호가 유사한 장치나 기능을 나타내기 위하여 사용된다.

도 2의 (c)에 도시된 소정의 주기(T)내의 기간(t0-t1)에서, 도 1의 통전된 트랜지스터(Tr)의 전류(ID)가 업-램핑(up-ramping)한다. 결과적으로, 권선(L1) 전류(IL1)의 상응하는 비공진 전류 부분이 업-램핑하고 변압기(T1)의 권선(L1)과 연관된 인덕턴스에 자기 에너지를 저장한다. 도 2의 (c)에 도시된 시점(t1)에서, 도 1의 전압(VBQ2)은 저항(R12)의 양단간 전압으로부터 파생되는 업-램핑부를 포함하고, 전압(VEQ2)에 의해 결정되는 재생 스위치(31)의 트리거 레벨을 초과하여 트랜지스터(Q2)를 온되게 한다. 트랜지스터(Q1)의 베이스와 재생 스위치(31)에 흐르는 전류는 트랜지스터(Tr)의 게이트 전극에 낮은 임피던스를 공급한다. 결과적으로, 도 2의 (a)에 도시된 게이트 전극 전압(VG)은 0 V에 가깝게 감소되고 도 1의 트랜지스터(Tr)은 오프된다. 트랜지스터(Tr)가 오프되면, 도 2의 (b)에 도시된 드레인 전압(VD)이 증가하고 권선(L3)과 결합된 도 1의 전압(V1)이 감소한다. 게이트-소스간의 커패시턴스(CG)에 저장되는 전하는 도 2의 (a)에 도시된 시점(t2)까지 래치 모드 동작을 유지한다.

전압(VG)이 도 1의 트랜지스터(Q1)의 충분한 콜렉터 전류를 유지하기 위해 요구되는 것보다 적게 될 때, 트랜지스터(Q2)의 베이스 전극에서 순방향 통전 상태는 멈추고, 결과적으로, 재생 스위치(31)의 래치 동작 모드는 기능 정지된다. 그 후에, 지속적으로 감소하는 전압(V1)은 도 2의 (a)에 도시된 전압(VG)의 음의 영역(40)이 도 1의 트랜지스터(Tr)의 오프 상태를 유지하게 한다.

트랜지스터(Tr)가 오프될 때, 도 2의 (b)에 도시된 기간(t1-t2)동안 드레인 전압(VD)이 증가한다. 도 1의 커패시터(C6)는 전압(VD)의 증가율을 제한하여, 전압(VD)이 영 이상으로 확실히 증가하기 전에 트랜지스터(Tr)가 완전한 비통전 상태가 되게 한다. 이것에 의해, 스위치 손실과 스위치 잡음의 방사가 감소되는 잇점이 있다. 커패시터(C6)와 권선(L1)을 포함하는 공진 회로(21)는, 도 1의 트랜지스터(Tr)가 오프될 때, 도 2의 (b)에 도시된 기간(t1-t3)에서 발진한다. 커패시터(C6)는 전압(VD)의 피크 레벨을 제한한다. 따라서, 스너버 다이오드(snubber diode) 및 저항이 필요하지 않게 되어 효율이 개선되고 스위치 잡음이 감소하는 잇점이 있다.

도 2의 (b)에 도시된 시점(t3) 전의 전압(VD)의 감소는, 도 1의 전압(V1)을 양의 전압이 되게 한다. 도 2의 (b)에 도시된 시점(t3)에서, 전압(VD)은 영에 가까우며 약간 음의 값을 갖게 되어, 도 1의 댐퍼 다이오드(D6)가 온되고 도 2의 (b)에 도시된 전압(VD)은 0 V에 근사하게 클램프된다. 그러므로, 도 1의 공진 회로(21)는 발진의 반사이클(half cycle)을 나타낸다. 도 2의 (b)에 도시된 시점(t3) 이후에는, 도 2의 (a)에 도시된 전압(VG)이 전술한 도 1의 전압(V1)의 극성 변화로 인하여, 양의 값으로 더욱 증가한다.

트랜지스터(Tr)의 후속되는 온 상태는, 전압(VD)이 거의 0 V인 도 2의 (b)에 도시된 시점(t3) 이후까지, 저항(R8) 및 게이트 커패시턴스(CG)의 시상수에 의해 결정되는 지연 시간 만큼 지연된다. 따라서, 온될 때의 손실이 최소화되고 스위치 잡음이 줄게 된다.

전압(VOUT)의 부귀환 정류는 필터 커패시터(C3)의 전압(VEQ2)을 변화하여 얻는다. 전압(VOUT)이 전압(VREF)보다 클 때, 전류(Ie)는 커패시터(C3)를 방전시키고 전압(VEQ2)을 감소시킨다. 따라서, 비교기 트랜지스터(Q2)의 임계 레벨이 감소된다. 결과적으로, 트랜지스터(Tr)의 전류(ID)의 피크값과 부하 회로(도시되지 않음)로 공급되는 전력은 감소한다. 반면에, 전압(VOUT)이 전압(VREF)보다 낮을 때, 전류(Ie)는 영이고 저항(R5)의 전류는 전압(VEQ2)을 증가시킨다. 결과적으로, 트랜지스터(Tr)의 전류(ID)의 피크값 및 부하 회로(도시되지 않음)로 공급되는 전력은 증가한다. 따라서, 재생 스위치(31)를 포함하는 트랜지스터(Q3)의 제어 회로는 전압(VEQ2)에 따라 트랜지스터(Q3)의 전류(ID)의 동작 주기 변조(duty cycle modulation)를 제공한다. 동조된 SMPS(100)는 커런트 펄스 바이 커런트 펄스 기반의 전류 모드 제어하에서 동작한다. 도 2의 (c)에 도시된 기간(t0-t1)동안, 전류(ID)의 전류 펄스는 도 1의 트랜지스터(Tr)를 흐르고, 도 1의 트랜지스터(Q2)의 임계 레벨에 도달할 때 도 2의 (c)에 도시된 시점(t1)에서 소멸되며, 상기 임계 레벨은 전압(VEQ2)에 의해 결정되고 에러 신호를 형성하는 에러 전류(Ie)에 의해 확실하게 된다. 에러 신호는 권선(L1)의 인덕턴스를 흐르는 전류(ID)의 전류 펄스의 피크 전류를 실질적으로 제어한다. 제어 회로는 에러 증폭기(23)의 다이나믹 레인지(dynamic range)를 이용하지 않고 피드 포워드(feed forward) 방식으로 전압(B+)의 입력 전압의 변화를 즉각적으로 보정할 수 있는 잇점이 있다. 이러한 방식으로, 전류 모드 정류와 동조된 SMPS의 잇점이 모두 얻어진다.

본 발명에 따른 과전류 보호 회로(200)는 정류기(200a)를 포함한다. 정류기(200a)는 저항(R18)을 포함하고, 상기 저항은 정류 다이오드(D19)와 직렬로 결합되는데 이 다이오드(D19)는 전압(VR12)이 발생되는 접합 단자와 적분기 커패시터(C11)사이에 결합된다. 저항(R19)은 커패시터(C11)와 병렬로 결합되어 커패시터(C11)에 저장된 전하에 방전 경로를 제공한다. 커패시터(C11)의 전압은 저항(R20)에 의해 제한되는 베이스 전류를 거쳐 트랜지스터(Q6)의 베이스 전극에 결합된다. 트랜지스터(Q6)는 트랜지스터(Q5)에 결합되어 R-S 플립플롭 또는 래치(200b)를 형성한다. 트랜지스터(Q5)의 에미터는 트랜지스터(Q1)의 베이스에 결합되어 트랜지스터(Q5)가 통전 상태일 때 트랜지스터(Q3)를 불능화(disable)하는 방식으로 트랜지스터(Q1)을 온시킨다.

저항(R18)과 적분기 커패시터(C11)의 시상수는 저항(R12)에 걸린 전압(VR12)의 장기 피크값(long-term peak value)을 결정한다. 과부하 전류가 트랜지스터(Q3)의 과전류(ID)를 생성할 때, 충분히 긴 시간(대략 수 백 msec)동안, 커패시터(C11) 전압은 전류(ID)의 매 사이클마다 증가한다. 커패시터(C11)의 전압이 트랜지스터(Q6)가 온될 정도로 충분히 커질 때, 재생 동작(regenerative action)이 트랜지스터(Q5)를 온되게 한다. 그 결과로써, 래치(200b)는 통전 스위치로서 작동하고 트랜지스터(Q3)의 구동 전압(VG)을 분로(shunt)시킨다. 결과적으로, 전원은 발진을 멈추고 부하로의 전력 공급을 중단한다.

본 발명의 특징에 따르면, 과전류 보호 회로(200)는 과전류 상태가 트랜지스터(Q3)의 안전한 동작을 위하여 허용되는 시간보다 장시간(수 백 msec 이상) 지속될 때 트랜지스터(Q3)를 불능화한다. 반대로, 과전류 상태가 보다 짧은 시간 동안만 지속되면, 트랜지스터(Q3)의 동작은 방해받지 않는다.

유리하게도, 전류(ID)의 피크 레벨은 전류(ID)가 높은 기간이 상대적으로 짧은 기간 조건하에서, 짧은 기간 동안은 미리 결정된 안전치를 초과할 수 있다. 회로(200)가 짧은 기간 및 미리 결정된 전류(ID)의 장기 운전시의 안전한 값을 설정한다. 트랜지스터(Q3)의 요구되는 최대 전류 허용 범위는, 초과 전류의 지속 기간이 짧다면 트랜지스터(Q3)가 허용 구간을 초과하는 전류(ID)에 의해 손상되지 않을 수 있으므로, 완화될 수 있다. 짧은 기간의 예는 비디오 디스크 드라이버의 모터의 시동에 소요되는 짧은 시간이나 SMPS(100)에 의해 충전되는 시간 등이다. 그러나, 고장 상태가 발생하거나 잠재적으로 유해한 초과 전류가 상당 기간 계속된다면, 트랜지스터(Q3)는 과전류 상태로부터 보호받는다.

전원 차단 후, 커패시터(C11)는 점차 방전된다. 트랜지스터(Q5, Q6)의 전류 흐름이 래치 상태를 유지하는 레벨 이하로 떨어질 때, 통전되지 않고 전원은 통상적인 시동 절차를 시작한다. 온 및 오프 사이클은 비정상 고부하가 있는 동안 지속된다. 저항(R19)은 커패시터(C11)에 방전 경로를 제공하여 래치(200b)의 트랜지스터가 온 되지 않은 상태에서 정상 피크 부하 전류를 허용한다. 전술한 바와 같이, 직류 전압(V2)은 저항(R6)을 거쳐 트랜지스터(Q2)의 베이스에 결합되어 저항(R11)에 걸린 전압(VBQ2)의 제2 부분을 발생시킨다. 도 2의 (c)에 도시된 기간(t0-t1)사이에 도 1의 전압(V2)은 전압(B+)에 변압기(T1)의 권선(L3)과 권선(L1)의 권선비를 곱한 값과 같다.

트랜지스터(Q2)의 임계 레벨은 전압(V2)에 따라 변화하며 결국 전압(B+)에 따라 변화한다. 그러므로, 전류(ID)의 피크값 또한 전압(B+)에 따라서 변화한다. 상기 특징은 SMPS(100)의 일정 전력 공급 능력을 유지하여 초과 전력이 높은 교류 주 공급 전압(도시되지 않음)으로 공급될 수 없게 하는 잇점이 있다.

본 발명의 다른 특징에 따르면 전압(VR12)은 동작 주기 변조기의 비교기 트랜지스터(Q2)에 결합되고, 트랜지스터(Q3)를 포함하지 않은 신호선을 거쳐 과전류 보호 회로(200a)에 결합된다. 동작 주기 변조기 및 과전류 보호 회로(200a)에 공통인 전압(VR12)을 발생시키기 위하여 전류 센서 저항(R12)을 사용함으로써, 회로가 단순화되는 잇점이 있다.

Claims (13)

1. 입력 공급 전압의 공급원과,

   상기 입력 공급 전압의 상기 공급원에 결합되는 인덕턴스와,

   상기 인덕턴스에 결합되고 주기적인 스위치 제어 신호에 응답하여, 부하 회로에 결합되어 전원의 출력을 발생시키는 상기 인덕턴스에 전류 펄스을 발생시키는 제1 트랜지스터 스위치와,

   커런트-펄스 바이 커런트-펄스 기반의 전류 모드 제어하에서, 소정의 전류 펄스를 지시하는 신호에 응답하여 상기 스위치 제어 신호를 발생시켜 상기 전원 출력을 제어하는 변조기와,

   과전류 상태가 상기 전류 펄스가 반복되도록 지속될 때 상기 전류 펄스 지시 신호에 응답하여 상기 전원 출력을 감소시키고, 상기 과전류 상태가 약간의 전류 펄스 발생 기간 동안만 지속되었을 때는 상기 전원 출력 감소 동작이 불능화되는 과전류 보호 회로와,

   소정의 전류 펄스에 응답하여 상응하는 신호 경로를 거쳐 상기 과전류 보호 회로 및 상기 변조기에 각각 결합되는 상기 전류 펄스 지시 신호를 발생시키는 전류 센서를 포함하는

   스위치 모드 전원 장치.
2. 제1항에 있어서, R11, R18을 거치는 상기 신호 경로는 상기 제1 트랜지스터 스위치를 포함하지 않는 것인 장치.
3. 제1항에 있어서, 상기 과전류 보호 회로(200)는 정류기(D19) 및 검출기(Q6)를 포함하는 것으로서, 여기서 상기 정류기(D19)는 상기 전류 펄스 지시 신호(VR12)에 응답하고 필터 커패시터(C11)에 결합되어 각 전류 펄스가 발생할 때 상기 커패시터에 연관된 시상수(R18, C11)에 따라 결정되는 비율로 램프하는 램핑 커패시터 전압을 발생시키고, 상기 검출기(D6)는 상기 과전류 상태와 연관된 임계 레벨에 램핑 커패시터 전압이 도달할 때를 검출하는 것인 장치.
4. 제3항에 있어서, 상기 커패시터(C11)는, 상기 제1 트랜지스터 스위치(Q3)의 제어 단자(게이트)에 결합되는 상기 재생 스위치(Q5, Q6)와 결합되어, 상기 커패시터 전압이 상기 재생 스위치의 트리거 레벨에 도달했을 때 상기 제1 트랜지스터 스위치(Q3)를 불능화하는 것인 장치.
5. 제1항에 있어서, 상기 과전류 보호 회로(200)는 과전류 상태가 상기 소정의 전류 펄스(IL1)보다 실질적으로 장기간 지속될 때 전원 출력을 불능화하는 것인 장치.
6. 제1항에 있어서, 상기 인덕턴스(L1)에 결합하여 동조된 공진 회로(21)를 형성하는 커패시턴스(C6)를 더 포함하고, 스위치 제어 신호는 상기 제1 트랜지스터 스위치가 온된 때 상기 제1 트랜지스터 스위치(Q3)의 한 쌍의 주전류 통전 단자(소스-드레인) 사이를 실질적으로 0 V 전압으로 유지하게 발생되는 것인 장치.
7. 제6항에 있어서, 상기 제1 트랜지스터 스위치의 소정의 스위치 주기에서, 상기 공진 회로(21)내에 하나의 반주기 발진을 형성하는, 상기 공진 회로의 공진 펄스(VD)가 발생되는 것인 장치.
8. 제6항에 있어서, 제1 트랜지스터 스위치(Q3)에 결합되어 낮은 임피던스를 상기 주전류 통전 단자(소스-드레인)사이에 제공하여, 상기 제1 트랜지스터 스위치가 온된 때, 상기 제1 트랜지스터 스위치(Q3)의 주전류 통전 단자간의 전압을 실질적으로 0 V 전압으로 유지하는 제2 스위치(D6)를 더 포함하는 것인 장치.
9. 제8항에 있어서, 상기 제2 스위치(D6)는 제1 트랜지스터 스위치(Q3)에 병렬 결합된 댐퍼 다이오드를 포함하는 것인 장치.
10. 제1항에 있어서, 제2 신호(23)에 따라 상기 전원의 상기 출력(VOUT)을 제어하는 제2 신호의 공급원을 더 포함하고, 상기 전류 센서(R12)는 저항을 포함하는 것으로서, 여기서 상기 저항은 제1 트랜지스터 스위치(Q3)와 직렬 결합되어 상기 전류 펄스(IL1)의 램핑 부분을 지시하는 램핑 전압(VR12)을 발생하고 변조기(Q2)에 결합되어 상기 소정의 전류 펄스의 램핑 기간 동안에 상기 소정의 전류 펄스가 상기 제2 신호에 의해 결정된 상기 임계 레벨을 초과할 때 상기 스위치 제어 신호(VG)의 상태가 변하게 하는 것인 장치.
11. 입력 공급 전압(RAW+)의 공급원과,

    상기 입력 공급 전압의 상기 공급원에 결합된 인덕턴스(L1)와,

    상기 인덕턴스에 결합되고 주기적인 스위치 제어 신호(VG)에 응답하여, 상기 부하 회로에 결합되어 상기 전원의 출력(VOUT)을 발생하는 상기 인덕턴스내의 전류 펄스를 발생하는 트랜지스터 스위치(Q3)와,

    소정의 전류 펄스에 응답하여 상기 스위치 제어 신호를 발생하여 커런트-펄스 바이 커런트-펄스 기반의 전류 모드 제어하에서 상기 소정의 전류 펄스를 제어하며, 상기 전류 펄스는 램핑 방식으로 변화하고 제1 재생 스위치(Q1, Q2)에 결합되며, 상기 제1 재생 스위치는 상기 트랜지스터 스위치의 제어 단자에 결합되어 상기 제1 재생 스위치의 임계 레벨을 초과할 때 상기 전류 펄스의 매 주기에서 상기 트랜지스터 스위치를 불능화하는 것인 변조기(Q2)와,

    전류 펄스에 응답하고, 제2 재생 스위치(Q5, Q6)를 포함하여 과전류 상태가 발생할 때 상기 트랜지스터 스위치를 기능 정지시키고, 상기 과전류 상태는 상기 전류 펄스의 크기가 제1 값을 초과하고 제1 시간 간격보다 오래 지속되어 실질적으로 상기 소정의 전류 펄스의 주기 보다 길 때 발생하며, 상기 전류 펄스의 크기가 상기 제1 시간 간격보다 짧은 기간동안 상기 제1 값을 초과할 때는 상기 트랜지스터 스위치의 동작이 방해되지 않는 과전류 보호 회로(200)를

    포함하는 것인 스위치 모드 전원 장치.
12. 제1항에 있어서, 상기 과전류 보호 회로의 신호 경로에 결합되고 상기 변조기의 신호 경로에 결합되지 않는 펄스 적분기를 더 포함하는 것인 장치.
13. 제12항에 있어서, 상기 펄스 적분기는 커패시터를 포함하여 상기 소정의 전류 펄스 부분을 적분하는 것인 장치.