KR20010003407A - 파워 온 리셋 회로 - Google Patents

파워 온 리셋 회로 Download PDF

Info

Publication number
KR20010003407A
KR20010003407A KR1019990023700A KR19990023700A KR20010003407A KR 20010003407 A KR20010003407 A KR 20010003407A KR 1019990023700 A KR1019990023700 A KR 1019990023700A KR 19990023700 A KR19990023700 A KR 19990023700A KR 20010003407 A KR20010003407 A KR 20010003407A
Authority
KR
South Korea
Prior art keywords
node
potential
power supply
supply voltage
power
Prior art date
Application number
KR1019990023700A
Other languages
English (en)
Other versions
KR100301252B1 (ko
Inventor
서성환
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019990023700A priority Critical patent/KR100301252B1/ko
Priority to JP2000188885A priority patent/JP4049515B2/ja
Priority to US09/599,641 priority patent/US6329852B1/en
Publication of KR20010003407A publication Critical patent/KR20010003407A/ko
Application granted granted Critical
Publication of KR100301252B1 publication Critical patent/KR100301252B1/ko

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches

Landscapes

  • Electronic Switches (AREA)
  • Power Sources (AREA)

Abstract

본 발명은 전원 전압의 램프 업 시간에 관계없이 리셋 신호를 발생시켜 칩의 동작을 안정화시킬 수 있는 파워 온 리셋 회로에 관한 것으로, 제 2 노드의 전위에 따라 제 1 노드의 전위를 제 1 전위로 조절하기 위한 제 1 수단과, 상기 제 1 노드의 전위에 따라 램프 업되는 전원 전압을 상기 제 2 노드로 공급하기 위한 제 2 수단과, 상기 제 2 노드의 전위를 반전 지연시켜 제 3 노드의 전위를 결정하기 위한 제 3 수단과, 상기 제 3 노드의 전위에 따라 제 4 노드의 전위를 제 2 전위로 조절하기 위한 제 4 수단과, 상기 제 4 노드의 전위를 반전 지연시키기 위한 제 5 수단과, 상기 제 5 수단의 출력 신호 및 이의 반전 신호에 따라 상기 제 3 노드의 전위를 출력 단자로 출력하기 위한 제 6 수단과, 상기 제 5 수단의 출력 신호의 반전 신호에 따라 상기 출력 단자의 신호를 조절하기 위한 제 7 수단을 포함하여 이루어진다.

Description

파워 온 리셋 회로{Power on reset circuit}
본 발명은 파워 온 리셋 회로(power on reset circuit)에 관한 것으로, 특히 전원 전압의 램프 업 시간(ramp up time) 또는 공정 변화(variation)에 관계없이 안정적으로 동작할 수 있는 파워 온 리셋 회로에 관한 것이다.
플래쉬 이이피롬(flash EEPROM)은 로직 회로를 포함하고 있는데, 전원 전압이 셋업(set up)되고 나서 로직 회로들은 일정한 상태를 가지고 초기화가 이루어져야 한다. 따라서, 전원 전압이 셋업되는 순간 초기화를 이룰 수 있는 신호가 발생되어야 하는데, 이를 위해 파워 온 리셋 회로가 사용된다.
종래의 파워 온 리셋 회로를 도 1을 참조하여 설명하면 다음과 같다.
도 1은 종래의 파워 온 리셋 회로도로서, 다음과 같이 구성된다.
전원 단자와 제 2 노드(Q2) 사이에는 제 1 내지 제 3 PMOS 트랜지스터(P1 내지 P3)가 접속되는데, 제 1 PMOS 트랜지스터(P1)은 제 1 노드(Q1)의 전위에 따라 구동되고, 제 2 PMOS 트랜지스터(P2)는 다이오드 역할을 하며, 제 3 PMOS 트랜지스터(P3)는 게이트 단자가 접지 단자(Vss)와 접속되어 턴온 상태를 유지하게 된다. 제 1 내지 제 5 NMOS 트랜지스터(N1 내지 N5)는 제 2 노드(Q2)와 접지 단자(Vss) 사이에 접속되며, 게이트 단자가 전원 단자와 접속되어 항상 턴온 상태를 유지한 다. 제 6 NMOS 트랜지스터(N6)는 전원 단자와 제 2 노드(Q2) 사이에 접속되며, 게이트 단자가 제 2 노드(Q2)에 접속된다. 제 2 노드(Q2)와 접지 단자(Vss) 사이에는 제 2 캐패시터(C2)가 접속된다. 전원 단자와 제 3 노드(Q3) 사이에는 제 4 및 제 5 PMOS 트랜지스터(P4 및 P5)가 접속되는데, 제 4 PMOS 트랜지스터(P4)는 제 1 노드 (Q1)의 전위에 따라 구동되고, 제 5 PMOS 트랜지스터(P5)는 접지 단자(Vss)와 접속되어 항상 턴온 상태를 유지하게 된다. 제 3 노드(Q3)와 접지 단자(Vss) 사이에는 제 7 내지 제 9 NMOS 트랜지스터(N7 내지 N9)가 접속되는데, 이들의 게이트 단자는 각각 제 2 노드(Q2)와 접속된다. 전원 단자와 제 3 노드(Q3) 사이에 제 3 및 제 4 캐패시터(C3 및 C4)가 병렬 접속되고, 제 3 노드(Q3)와 접지 단자(Vss) 사이에는 제 10 내지 제 13 NMOS 트랜지스터(N10 내지 N13)가 접속되는데, 이들의 게이트 단자는 각각 제 1 노드(Q1)와 접속된다. 제 3 노드(Q3)의 전위는 제 1 내지 제 6 인버터(I1 내지 I6)를 통해 지연되어 리셋 신호(RST)를 출력한다. 한편, 전원 단자와 제 1 노드(Q1) 사이에는 직렬로 접속된 다수의 PMOS 트랜지스터와 제 14 NMOS 트랜지스터(N14)가 접속되고, 제 15 NMOS 트랜지스터(N15)가 접속된다. 직렬로 접속된 다수의 PMOS 트랜지스터는 각각의 게이트 단자가 접지 단자(Vss)와 접속된다. 제 1 노드(Q1)와 접지 단자(Vss) 사이에는 제 1 캐패시터(C1)가 접속된다.
상기와 같이 구성되는 종래의 파워 온 리셋 회로의 구동 방법을 설명하면 다음과 같다.
초기 상태에서 제 1 노드(Q1)는 로우 상태를 유지하고 있기 때문에 PMOS 트랜지스터의 문턱 전압(Vpn) 이상으로 전원 전압(Vcc)이 공급되면 제 1 및 제 4 PMOS 트랜지스터(P1 및 P4)는 턴온된다. 전원 전압(Vcc)은 턴온된 제 1 PMOS 트랜지스터(P1)와 제 2 및 제 3 PMOS 트랜지스터(P2 및 P3)를 통해 제 2 노드(Q2)로 공급된다. 그러나, 전원 단자가 게이트와 접속되고 제 2 노드(Q2)와 접지 단자(Vss) 사이에 접속된 제 1 내지 제 5 NMOS 트랜지스터(N1 내지 N5)를 통해 제 2 노드(Q2)의 전위는 로우 상태를 유지하게 된다. 제 2 노드(Q2)가 로우 상태를 유지하므로 제 6 NMOS 트랜지스터(N6)가 턴온되어 전원 전압(Vcc)이 제 6 NMOS 트랜지스터(N6)를 통해 제 2 노드(Q2)로 공급되고, 이 전위는 제 2 캐패시터(C2)에 차지되면서 접지 전압(Vss)으로 강하된다. 따라서, 제 2 노드(Q2)와 게이트가 접속되고 제 3 노드(Q3)와 접지 단자(Vss) 사이에 접속된 제 7 내지 제 9 NMOS 트랜지스터(N7 내지 N9)는 턴오프된다. 한편, 전원 전압(Vcc)은 턴온된 제 4 PMOS 트랜지스터(P4)와 제 5 PMOS 트랜지스터(P5)를 통해 제 2 노드(Q2)에 공급되고, 제 7 내지 제 9 NMOS 트랜지스터(N7 내지 N9)가 턴오프되어 있기 때문에 제 2 노드(Q2)는 하이 상태를 유지하게 된다. 그런데, 게이트 단자가 제 1 노드(Q1)와 접속되고, 제 3 노드(Q3)와 접지 단자(Vss) 사이에 접속된 제 10 내지 제 13 NMOS 트랜지스터(N10 내지 N13)가 로우 상태를 유지하고 있는 제 1 노드(Q1)의 전위에 의해 턴오프되어 있기 때문에 제 3 노드(Q3)는 하이 상태를 유지하게 된다. 하이 상태를 유지하는 제 3 노드(Q3)의 전위는 제 1 내지 제 6 인버터(I1 내지 I6)를 통해 소정 시간 지연되어 리셋 (RST) 신호를 출력하여 칩을 리셋시킨다.
그런데, 점차적으로 상승되는 전원 전압(Vcc)은 직렬로 연결된 다수의 PMOS 트랜지스터와 제 1 캐패시터(C1)에 의해 소정 시간 지연되어 제 1 노드(Q1)로 공급되고, 이 전압에 의해 제 1 노드(Q1)의 전위는 상승하게 된다. 이로 인해 제 1 및 제 4 PMOS 트랜지스터(P1 및 P4)는 턴오프되어 전원 전압(Vcc)의 공급이 차단되고, 제 10 내지 제 13 NMOS 트랜지스터(N10 내지 N13)는 턴온되어 제 3 노드(Q3)의 전위를 로우 상태로 만든다. 이로써 제 1 내지 제 6 인버터(I1 내지 I6)를 통해 로우 상태의 신호가 출력되므로 리셋 동작을 멈추게 된다.
도 2 및 도 3은 램프 업 시간에 따른 도 1의 출력 파형도로서, 도 2는 5msec 램프 업시의 출력 파형도이고, 도 3은 200msec 램프 업시의 출력 파형도이다. 도 2에서 볼 수 있는 바와 같이 도 1과 같은 파워 온 리셋 회로는 전원 전압(Vcc)이 인가되어 상승할 때 약 2msec까지 약 2V 정도의 리셋 신호가 발생된다. 그러나, 도 3에서 볼 수 있는 바와 같이 200msec 램프 업시에는 리셋 신호가 발생되지 않음을 알 수 있다. 즉, 최적의 파라메터인 200msec의 느린 램핑(slow ramping)에서는 리셋 신호가 발생되지 않아 칩을 리셋시키지 못한다.
따라서, 본 발명은 전원 전압의 램프 업 시간에 관계없이 리셋 신호를 발생시킬 수 있는 파워 온 리셋 회로를 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 제 2 노드의 전위에 따라 제 1 노드의 전위를 제 1 전위로 조절하기 위한 제 1 수단과, 상기 제 1 노드의 전위에 따라 램프 업되는 전원 전압을 상기 제 2 노드로 공급하기 위한 제 2 수단과, 상기 제 2 노드의 전위를 반전 지연시켜 제 3 노드의 전위를 결정하기 위한 제 3 수단과, 상기 제 3 노드의 전위에 따라 제 4 노드의 전위를 제 2 전위로 조절하기 위한 제 4 수단과, 상기 제 4 노드의 전위를 반전 지연시키기 위한 제 5 수단과, 상기 제 5 수단의 출력 신호 및 이의 반전 신호에 따라 상기 제 3 노드의 전위를 출력 단자로 출력하기 위한 제 6 수단과, 상기 제 5 수단의 출력 신호의 반전 신호에 따라 상기 출력 단자의 신호를 조절하기 위한 제 7 수단을 포함하여 이루어진 것을 특징으로 한다.
도 1은 종래의 파워 온 리셋 회로도.
도 2 및 도 3은 도 1의 동작을 설명하기 위한 파형도.
도 4는 본 발명에 따른 파워 온 리셋 회로도.
도 5 및 도 6은 도 4의 동작을 설명하기 위한 파형도.
도 7(a) 및 도 7(b)는 본 발명에 따른 파워 온 리셋 회로의 모델 파라메터 변화에 따른 동작을 설명하기 위한 파형도.
첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 4는 본 발명에 따른 파워 온 리셋 회로도로서, 다음과 같이 구성된다.
제 1 PMOS 트랜지스터(P21)는 전원 단자와 제 1 노드(Q21) 사이에 접속되어 제 2 노드(Q22)의 전위에 따라 구동된다. 제 1 및 제 2 NMOS 트랜지스터(N21 및 N22)는 제 1 노드(Q21)와 접지 단자(Vss) 사이에 접속되며, 다이오드 형태로 구성된다. 제 2 내지 제 4 PMOS 트랜지스터(P22 내지 P24)는 전원 단자와 제 2 노드(Q22) 사이에 접속되며, 이들 각각은 제 1 노드(Q21)의 전위에 따라 구동된다. 제 2 노드(Q22)와 접지 단자(Vss) 사이에는 제 1 캐패시터(C21)가 접속되며, 전원 단자와 제 2 노드(Q22) 사이에는 제 2 노드(Q22)의 전위에 따라 구동되는 제 3 NMOS 트랜지스터(N23)가 접속된다. 제 1 내지 제 3 인버터(I21 내지 I23)는 제 2 노드(Q22)의 전위를 반전 지연시켜 제 3 노드(Q23)의 전위를 결정한다. 제 5 PMOS 트랜지스터(P25)는 전원 단자와 제 4 노드(Q24) 사이에 접속되어 제 3 노드(Q23)의 전위에 따라 구동된다. 전원 단자와 제 4 노드(Q24) 사이에는 제 6 및 제 7 PMOS 트랜지스터(P26 및 P27)가 접속되는데, 제 6 PMOS 트랜지스터(P26)는 게이트 단자가 접지 단자(Vss)와 접속되어 항상 턴온 상태를 유지하고, 제 7 PMOS 트랜지스터 (P27)는 게이트 단자가 제 4 노드(Q24)와 접속되어 제 4 노드(Q24)의 전위에 따라 구동된다. 제 4 노드(Q24)와 접지 단자(Vss) 사이에는 제 5 NMOS 트랜지스터(N25) 및 저항(R)이 접속되는데, 제 5 NMOS 트랜지스터(N25)는 제 3 노드(Q23)의 전위에 따라 구동된다. 제 6 및 제 7 PMOS 트랜지스터(P26 및 P27), 그리고 제 5 NMOS 트랜지스터(N25) 및 저항(R)은 전원 전압 검출부(10)로 작용한다. 제 4 노드(Q24)의 전위는 제 4 내지 제 6 인버터(I24 내지 I26)를 통해 반전 지연되어 전송 게이트 (M21)의 NMOS 트랜지스터측으로 입력되며, 제 7 인버터(I27)를 통해 반전되어 PMOS 트랜지스터측으로 입력되고 출력 단자와 접지 단자 사이에 접속된 제 4 NMOS 트랜지스터(N24)의 게이트에 입력된다. 전송 게이트(M21)를 통해 리셋(RST) 신호가 출력되어 칩을 리셋시킨다.
상기와 같이 구성되는 본 발명에 따른 파워 온 리셋 회로의 구동 방법을 설명하면 다음과 같다.
전원 전압(Vcc)이 램프 업되기 전 초기 상태에서 제 2 노드(Q22)는 NMOS 트랜지스터의 문턱 전압(Vtn) 이상 올라가지 않도록 초기값을 가져야 한다. 이를 위해 제 3 NMOS 트랜지스터(N23)가 전원 단자와 제 2 노드(Q22) 사이에 접속되어 있고, 제 2 노드(Q22)의 초기값을 안정적으로 유지하기 위해 제 2 노드(Q22)와 접지 단자 사이에 10pF 이상의 제 1 캐패시터(C21)가 접속되어 있다. 제 2 노드(Q22)가 로우 상태를 유지하기 때문에 제 1 내지 제 3 인버터(I21 내지 I23)를 통해 전위가 결정되는 제 3 노드(Q23)는 하이 상태의 전위를 갖게 된다. 하이 상태를 유지하는 제 3 노드(Q23)의 전위에 의해 제 5 PMOS 트랜지스터(P25)는 턴오프되고, 전원 전압 검출부(10)로 작용하는 제 5 NMOS 트랜지스터(N25)는 턴온되어 제 4 노드(Q24)는 로우 상태를 유지하게 된다. 제 4 노드(Q24)가 로우 상태를 유지하기 때문에 전원 전압 검출부(10)의 제 6 및 제 7 PMOS 트랜지스터(P26 및 P27)에 의해 전원 전압(Vcc)이 인가되지만, 턴온된 제 5 NMOS 트랜지스터(N25)에 의해 접지 단자로 패스가 형성되어 제 4 노드(Q24)는 로우 상태를 계속적으로 유지한다. 로우 상태를 유지하는 제 4 노드(Q24)의 전위는 제 4 내지 제 6 인버터(I24 내지 I26)를 통해 반전 지연되어 하이 상태로 전송 게이트(M21)의 NMOS측으로 입력되고, 제 7 인버터 (I27)를 통해 로우 상태로 반전되어 PMOS측으로 입력되어 전송 게이트(M21)를 턴온시킨다. 한편, 제 7 인버터(I27)를 통한 로우 상태의 신호에 의해 제 4 NMOS 트랜지스터(N24)는 턴오프된다. 따라서, 리셋 신호(RST)가 출력된다.
제 2 노드(Q22)가 로우 상태를 유지하기 때문에 제 1 PMOS 트랜지스터(P21)가 턴온되어 램프 업되는 전원 전압(Vcc)이 PMOS 트랜지스터의 문턱 전압(Vtp)보다 높을 때 전원 전압(Vcc)이 제 1 노드(Q21)로 공급된다. 공급되는 전원 전압(Vcc)은 제 1 및 제 2 NMOS 트랜지스터(N21 및 N22)를 턴온시킬 수 있는 2Vtn이 될 때까지 제 1 노드(Q21)의 전위를 상승시킨다. 제 1 노드(Q21)의 전위가 2Vtn이 되기 전까지 제 2 노드(Q22)는 로우 상태를 유지하기 때문에 상기에서 설명한 방법과 마찬가지로 리셋 신호(RST)를 출력하게 된다.
제 1 노드(Q21)의 전위는 계속해서 상승하다가 전원 전압(Vcc)이 제 1 및 제 2 NMOS 트랜지스터(N21 및 N22)를 턴온시킬 수 있는 2Vtn 이상으로 상승하면 접지 전위로 강하하게 된다. 따라서, 제 1 노드(Q21)와 게이트 단자가 접속된 제 2 내지 제 4 PMOS 트랜지스터(P22 내지 P24)를 턴온시켜 전원 전압(Vcc)이 제 2 노드(Q22)로 공급된다. 이로 인해 제 2 노드(Q22)는 하이 상태를 유지하게 되고, 제 1 내지 제 3 인버터(I21 내지 I23)를 통해 반전 지연되어 제 3 노드(Q23)로 공급된다. 로우 상태를 유지하는 제 3 노드(Q23)의 전위에 의해 제 5 PMOS 트랜지스터(P25)는 턴온되고, 제 5 NMOS 트랜지스터(N25)는 턴오프된다. 따라서, 제 4 노드(Q24)는 턴온된 제 5 PMOS 트랜지스터(P25)에 의해 공급된 전원 전압(Vcc)에 의해 하이 상태를 유지하게 되고, 이 신호가 제 4 내지 제 6 인버터(I24 내지 I26)를 통해 반전지연되어 로우 상태로 전송 게이트(M21)의 NMOS 측으로 입력되고, 제 7 인버터(I27)를 통해 하이 상태로 반전되어 PMOS 측으로 입력되어 전송 게이트(M21)를 턴오프시킨다. 또한, 제 4 NMOS 트랜지스터(N24)를 턴온시켜 출력 단자를 접지 전위로 강하시키므로 리셋 신호(RST)의 공급을 차단한다.
도 5는 상기와 같이 구성 및 구동되는 본 발명에 따른 파워 온 리셋 회로의 1000msec 램프 업시의 출력 파형도로서, 전원 전압(Vcc)이 1000msec 동안 5V로 상승하는 동안 약 420msec까지 약 2.1V의 리셋 신호가 발생된다.
도 6는 본 발명에 따른 파워 온 리셋 회로의 50μsec 램프업시의 출력 파형도로서, 빠른 램핑 시간에서도 본 발명에 따른 파워 온 리셋 회로에 의해 리셋 신호가 발생되는 것을 보여주고 있으며, 또한 이를 이용하여 전원 전압 검출부의 기능을 살펴 볼 수 있다.
전원 전압 검출부(10)는 전원 전압(Vcc)이 빠르게 램핑하였을 때 발생할 수 있는 문제를 보완하기 위해 설치한다. 도 6에서와 같이 전원 전압의 램프 업 시간을 50μsec로 하였을 때 전원 전압 레벨이 완전히 상승된 후 제 1 노드(Q1)는 약 3.5V를 유지하고, 제 2 내지 제 4 PMOS 트랜지스터(P22 내지 P24)가 약하게 턴온된 상태이기 때문에 제 2 노드(Q22)가 하이 상태로 될 때까지 시간이 소요되게 된다. 전원 전압(Vcc)이 셋업된 후 50μsec후에 칩이 동작될 수 있는 조건이 되어야 하는데, 제 2 노드(Q22)가 하이 상태로 될 때까지 더 오랜 시간이 소요된다면 칩이 동작해야 하는 시점에서 계속 리셋 신호가 하이 상태로 출력되어 칩이 오동작하게 된다. 따라서, 제 3 노드(Q23)는 전원 전압(Vcc)의 셋업 시간 이후에도 계속해서 하이 상태를 유지하게 된다. 만약 제 3 노드(Q23)의 전위를 파워 온 리셋 신호로 사용한다면 상기에서 언급한 바와 같이 칩이 오동작하게 된다. 따라서, 도 4에 도시된 바와 같은 전원 전압 검출부(10)를 설치하여 제 3 노드(Q23)가 하이 상태를 가질 때 전원 전압 검출부(10)의 인에이블 신호로 제 3 노드(Q23)의 전위를 이용하여 제 3 노드(Q23)의 전위를 어떤 일정한 전원 전압(Vcc) 레벨에서 검출하도록 한다. 이로 인해 전송 게이트로 입력되는 신호를 로우 상태로 조절하여 전송 게이트를 턴오프시켜 제 3 노드(Q23)의 전위가 출력되는 것을 방지하고, 제 4 NMOS 트랜지스터 (N24)를 이용하여 파워 온 리셋 신호가 로우 상태로 출력되도록 한다.
도 7(a) 및 도 7(b)는 본 발명에 따른 파워 온 리셋 회로의 5000msec 램프업시의 모델 파라메터 변화에 따른 파형도로서, 본 발명에 따른 파워 온 리셋 회로는 종래의 파워 온 리셋 회로와는 달리 느린 램핑에서 모델 파라메터의 변화에도 동작하는 것을 보여주고 있다.
상술한 바와 같이 본 발명에 의하면 전원 전압의 램프 업 시간에 관계없이 파워 온 리셋 신호를 발생시킬 수 있어 칩의 오동작을 방지할 수 있고, 이로 인해 소자의 신뢰성을 향상시킬 수 있다.

Claims (8)

  1. 제 2 노드의 전위에 따라 제 1 노드의 전위를 제 1 전위로 조절하기 위한 제 1 수단과,
    상기 제 1 노드의 전위에 따라 램프 업되는 전원 전압을 상기 제 2 노드로 공급하기 위한 제 2 수단과,
    상기 제 2 노드의 전위를 반전 지연시켜 제 3 노드의 전위를 결정하기 위한 제 3 수단과,
    상기 제 3 노드의 전위에 따라 제 4 노드의 전위를 제 2 전위로 조절하기 위한 제 4 수단과,
    상기 제 4 노드의 전위를 반전 지연시키기 위한 제 5 수단과,
    상기 제 5 수단의 출력 신호 및 이의 반전 신호에 따라 상기 제 3 노드의 전위를 출력 단자로 출력하기 위한 제 6 수단과,
    상기 제 5 수단의 출력 신호의 반전 신호에 따라 상기 출력 단자의 신호를 조절하기 위한 제 7 수단을 포함하여 이루어진 것을 특징으로 하는 파워 온 리셋 회로.
  2. 제 1 항에 있어서, 전원 단자와 상기 제 2 노드 사이에 접속되어 상기 제 2 노드의 전위에 따라 상기 전원 전압을 공급하기 위한 NMOS 트랜지스터와,
    상기 제 2 노드와 접지 단자 사이에 접속된 캐패시터를 더 포함하는 것을 특징으로 하는 파워 온 리셋 회로.
  3. 제 1 항에 있어서, 상기 제 1 수단은 상기 전원 단자와 상기 제 1 노드 사이에 접속되어 상기 제 2 노드의 전위에 따라 상기 전원 전압을 상기 제 1 노드에 공급하기 위한 PMOS 트랜지스터와,
    상기 제 2 노드와 접지 단자 사이에 접속되어 상기 제 2 노드의 전위에 따라 구동되는 제 1 NMOS 트랜지스터 및 상기 제 1 NMOS 트랜지스터의 출력에 따라 구동되는 제 2 NMOS 트랜지스터로 이루어진 것을 특징으로 하는 파워 온 리셋 회로.
  4. 제 1 항에 있어서, 상기 제 2 수단은 상기 전원 단자와 상기 제 2 노드 사이에 접속되어 상기 제 1 노드의 전위에 따라 구동되는 다수의 PMOS 트랜지스터로 이루어진 것을 특징으로 하는 파워 온 리셋 회로.
  5. 제 1 항에 있어서, 상기 제 4 수단은 상기 제 3 노드의 전위에 따라 전원 전압을 상기 제 4 노드로 공급하기 위한 PMOS 트랜지스터와,
    상기 제 4 노드의 전위 및 상기 제 3 노드의 전위에 따라 상기 제 4 노드의 전위를 조절하기 위한 전원 전압 검출부로 이루어진 것을 특징으로 하는 파워 온 리셋 회로.
  6. 제 5 항에 있어서, 상기 전원 전압 검출부는 전원 단자와 상기 제 4 노드 사이에 접속되어 상기 제 4 노드의 전위에 따라 전원 전압을 상기 제 4 노드로 공급하기 위한 PMOS 트랜지스터와,
    상기 제 4 노드와 접지 단자 사이에 접속되어 상기 제 3 노드의 전위에 따라 상기 제 4 노드의 전위를 접지 전위로 강하시키기 위한 NMOS 트랜지스터로 이루어진 것을 특징으로 하는 파워 온 리셋 회로.
  7. 제 1 항에 있어서, 상기 제 6 수단은 전송 게이트인 것을 특징으로 하는 파워 온 리셋 회로.
  8. 제 1 항에 있어서, 상기 제 7 수단은 NMOS 트랜지스터인 것을 특징으로 하는 파워 온 리셋 회로.
KR1019990023700A 1999-06-23 1999-06-23 파워 온 리셋 회로 KR100301252B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019990023700A KR100301252B1 (ko) 1999-06-23 1999-06-23 파워 온 리셋 회로
JP2000188885A JP4049515B2 (ja) 1999-06-23 2000-06-23 パワーオンリセット回路
US09/599,641 US6329852B1 (en) 1999-06-23 2000-06-23 Power on reset circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990023700A KR100301252B1 (ko) 1999-06-23 1999-06-23 파워 온 리셋 회로

Publications (2)

Publication Number Publication Date
KR20010003407A true KR20010003407A (ko) 2001-01-15
KR100301252B1 KR100301252B1 (ko) 2001-11-01

Family

ID=19594521

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990023700A KR100301252B1 (ko) 1999-06-23 1999-06-23 파워 온 리셋 회로

Country Status (3)

Country Link
US (1) US6329852B1 (ko)
JP (1) JP4049515B2 (ko)
KR (1) KR100301252B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6650155B1 (en) 2002-08-07 2003-11-18 Lsi Logic Corporation Power-on reset circuit
US7310760B1 (en) 2002-12-11 2007-12-18 Chung Sun Apparatus and method for initializing an integrated circuit device and activating a function of the device once an input power supply has reached a threshold voltage
KR100557539B1 (ko) * 2003-05-30 2006-03-03 주식회사 하이닉스반도체 리셋신호 발생회로
US7710105B2 (en) * 2006-03-14 2010-05-04 Atmel Corporation Circuit reset testing methods
KR101646910B1 (ko) * 2011-01-11 2016-08-09 페어차일드코리아반도체 주식회사 파워 온 리셋 회로를 포함하는 반도체 소자
CN102957407B (zh) * 2012-11-22 2015-09-30 江苏格立特电子有限公司 一种复位时间可调的复位电路
KR20140122567A (ko) * 2013-04-10 2014-10-20 에스케이하이닉스 주식회사 파워 온 리셋 회로를 포함하는 반도체 장치
TWI545541B (zh) * 2015-06-02 2016-08-11 瑞鼎科技股份有限公司 應用於顯示裝置之閘極驅動器的電源開啓重置電路

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3895239A (en) * 1973-12-26 1975-07-15 Motorola Inc MOS power-on reset circuit
IT1204808B (it) * 1986-02-18 1989-03-10 Sgs Microelettronica Spa Circuito di reset all'accensione per reti logiche in tecnologia mos,particolarmente per periferiche di microprocessori
JPS6314399A (ja) 1986-07-04 1988-01-21 Fujitsu Ltd 半導体不揮発性記憶装置
JPS63233560A (ja) 1987-03-23 1988-09-29 Toshiba Corp 入力保護回路を備えた半導体集積回路
JPH02189614A (ja) 1989-01-18 1990-07-25 Fujitsu Ltd 半導体回路装置
JPH0474015A (ja) * 1990-07-13 1992-03-09 Mitsubishi Electric Corp 半導体集積回路装置
US5115146A (en) * 1990-08-17 1992-05-19 Sgs-Thomson Microelectronics, Inc. Power-on reset circuit for controlling test mode entry
US5111067A (en) * 1991-04-29 1992-05-05 Intel Corporation Power up reset circuit
JPH0522084A (ja) 1991-07-09 1993-01-29 Mitsubishi Denki Eng Kk 半導体集積回路
US5369309A (en) 1991-10-30 1994-11-29 Harris Corporation Analog-to-digital converter and method of fabrication
JP2739809B2 (ja) 1993-07-30 1998-04-15 日本電気株式会社 半導体集積回路
JP3080520B2 (ja) 1993-09-21 2000-08-28 富士通株式会社 シンクロナスdram
US6005423A (en) * 1994-02-10 1999-12-21 Xilinx, Inc. Low current power-on reset circuit
JP3380823B2 (ja) 1994-06-23 2003-02-24 三菱電機エンジニアリング株式会社 半導体記憶装置
US5552725A (en) * 1994-08-05 1996-09-03 Advanced Micro Devices, Inc. Low power, slew rate insensitive power-on reset circuit
EP0700159A1 (en) * 1994-08-31 1996-03-06 STMicroelectronics S.r.l. Threshold detection circuit
JPH0897695A (ja) 1994-09-28 1996-04-12 Hitachi Ltd パワーオンリセット回路
US5555166A (en) * 1995-06-06 1996-09-10 Micron Technology, Inc. Self-timing power-up circuit
DE69628729D1 (de) * 1996-03-29 2003-07-24 St Microelectronics Srl Einschalt-Rücksetzsignal-Generatorschaltung
JPH1186525A (ja) * 1997-09-09 1999-03-30 Mitsubishi Electric Corp パワーオンリセット回路
US5942925A (en) 1997-09-30 1999-08-24 Siemens Aktiengesellschaft Power-on detection and enabling circuit with very fast detection of power-off

Also Published As

Publication number Publication date
KR100301252B1 (ko) 2001-11-01
JP4049515B2 (ja) 2008-02-20
US6329852B1 (en) 2001-12-11
JP2001044813A (ja) 2001-02-16

Similar Documents

Publication Publication Date Title
US6005423A (en) Low current power-on reset circuit
KR20030002421A (ko) 내부 전원전압 발생장치
KR102340550B1 (ko) 전원 제어장치
GB2300984A (en) Power-up reset in semiconductor devices with back bias voltage
KR100753034B1 (ko) 내부 전원전압 발생 회로
KR100301252B1 (ko) 파워 온 리셋 회로
KR100656463B1 (ko) 파워-업 회로 및 이를 포함하는 반도체 메모리 장치
US5825698A (en) Redundancy decoding circuit for a semiconductor memory device
US9557788B2 (en) Semiconductor memory device including array e-fuse
KR0157885B1 (ko) 전원 공급 감지 회로
US7053689B2 (en) High voltage switch circuit
US7973526B2 (en) Reference voltage generator having improved setup voltage characteristics and method of controlling the same
KR100723526B1 (ko) 단락 전류를 제어할 수 있는 출력 드라이버
US7514976B2 (en) Pulsed flip-flop and method of controlling the same
KR100933801B1 (ko) 링 오실레이터와 이를 이용한 내부전압 생성장치
KR20030027198A (ko) 반도체 메모리 장치의 파워-업 발생회로
US20060103438A1 (en) Initialization signal generation apparatus for use in a semiconductor device
KR0167680B1 (ko) 반도체 메모리 장치의 내부전원전압 발생회로
US9025401B2 (en) Semiconductor memory device including bulk voltage generation circuit
KR100965054B1 (ko) 파워 온 리셋 회로
KR102248931B1 (ko) 반도체시스템
KR100379554B1 (ko) 내부 전원 발생 장치
US6066963A (en) MOS output driver, and circuit and method of controlling same
KR100673730B1 (ko) 낸드 플래시 소자의 파워업 신호 생성 회로
KR100192585B1 (ko) 전원 감지회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130523

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140523

Year of fee payment: 14

FPAY Annual fee payment
LAPS Lapse due to unpaid annual fee