KR20010003141A - 반도체 소자의 트렌치형 소자 분리막 형성방법 - Google Patents

Abstract

본 발명은 반도체 기술에 관한 것으로, 특히 소자간의 전기적 분리를 위한 소자 분리막 형성 공정에 관한 것이며, 더 자세히는 트렌치형 소자 분리막 형성방법에 관한 것이다. 본 발명은 트렌치 상부 모서리 및 하부 모서리 부분의 급격한 프로파일에 의한 전계 집중 현상, 게이트 열화 및 접합 누설전류를 억제할 수 있는 트렌치형 소자 분리막 형성방법을 제공하는데 그 목적이 있다. 본 발명은 트렌치 소자 분리 공정 중 트렌치 측벽 희생 산화 공정 또는 트렌치 측벽 산화 공정에서 저온/고온 산화의 2단계 열산화 공정을 진행함으로써 트렌치 상/하부 모서리가 라운딩(round) 되도록 한다.

Description

반도체 소자의 트렌치형 소자 분리막 형성방법{Method of forming trench type isolation layer in semiconductor device}

본 발명은 반도체 기술에 관한 것으로, 특히 소자간의 전기적 분리를 위한 소자 분리막 형성 공정에 관한 것이며, 더 자세히는 트렌치형 소자 분리막 형성방법에 관한 것이다.

트렌치 소자분리(shallow trench isolation, STI) 공정은 반도체 소자의 디자인 룰(design rule)의 감소에 따른 필드 산화막의 열화와 같은 공정의 불안정 요인과, 버즈비크(bird's beak)에 따른 활성 영역의 감소와 같은 문제점을 근본적으로 해결할 수 있는 소자분리 공정으로 부각되고 있으며, 1G DRAM급 이상의 초고집적 반도체 소자 제조 공정에의 적용이 유망한 기술이다.

종래의 STI 공정은 실리콘 기판 상에 패드 산화막 및 질화막을 형성하고, 이를 선택 식각하여 트렌치 마스크를 형성한 다음, 패터닝된 질화막을 식각 마스크로 사용하여 실리콘 기판을 건식 식각함으로써 트렌치를 형성하고, 계속하여 일련의 트렌치 측벽 희생산화 공정(건식 식각에 의한 실리콘 표면의 식각 결함의 제거 목적) 및 트렌치 측벽 재산화 공정을 실시한 후, 트렌치 매립용 산화막을 증착하여 트렌치를 매립하고, 화학·기계적 연마(chemical mechanical polishing, CMP) 공정을 실시한 다음, 질화막 및 패드 산화막을 제거하여 소자 분리막을 형성하게 된다.

그런데, 이러한 종래의 트렌치 소자분리 공정에서는, 질화막 제거 공정 이후에 행해지는 습식 식각 과정에서 필드 산화막이 등방성 식각되어 활성 영역과 필드 영역의 계면 부분 즉, 필드 산화막 상부 모서리에서 필드 산화막이 활성 영역보다 낮아지는 모트(moat)가 발생하게 된다.

첨부된 도면 도 1은 종래기술에 따라 형성된 필드 산화막 단면(게이트 산화막 성장 후)을 도시한 것으로, 종래기술에 따라 트렌치형 필드 산화막을 형성하는 경우, 활성 영역과 필드 영역의 계면 부분인 트렌치 상부 모서리(A)에서 필드 산화막(11)의 모트가 발생한 것과 트렌치 하부 모서리(B)에 급격한 각을 가지는 프로파일이 발생함을 나타내고 있다.

확대도를 참조하면, 모트가 형성된 트렌치 상부 모서리(A)의 실리콘 기판(10)이 거의 수직에 가까운 프로파일을 가지기 때문에 게이트 산화막(12)의 씨닝(thinning) 현상이 심해지고, 활성 영역의 가장자리에 전계가 집중되어 그 부분에서 게이트 산화막(12)이 열화된다.

또한, 발생한 급격한 각을 가지는 트렌치 하부 모서리(B)에 스트레스가 집중되어 문턱전압 보다 낮은 전압에서 큰 누설전류가 발생하게 되고, 이는 소자의 전기적 특성을 크게 열화시키는 결과로 이어진다.

본 발명은 트렌치 상부 모서리 및 하부 모서리 부분의 급격한 프로파일에 의한 전계 집중 현상, 게이트 열화 및 접합 누설전류를 억제할 수 있는 트렌치형 소자 분리막 형성방법을 제공하는데 그 목적이 있다.

도 1은 종래기술에 따라 형성된 필드 산화막 단면(게이트 산화막 성장 후)도.

도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 트렌치 소자분리 공정도.

* 도면의 주요 부분에 대한 부호의 설명

20 : 실리콘 기판 21 : 패드 산화막

22 : 질화막 23 : 희생 열산화막

24 : 측벽 산화막 25 : 화학기상증착 산화막

26 : 트렌치 매립 산화막 27 : 게이트 산화막

상기의 기술적 과제를 달성하기 위한 본 발명의 특징적인 트렌치형 소자 분리막 형성방법은, 반도체 기판 상에 산화방지막 패턴을 형성하는 제1 단계; 상기 제1 단계 수행 후, 노출된 상기 실리콘 기판을 식각하여 트렌치를 형성하는 제2 단계; 상기 제2 단계 수행 후, 700∼950℃의 온도에서 제1 희생 열산화막을 성장시키는 제3 단계; 950∼1100℃의 온도에서 제2 희생 열산화막을 성장시키는 제4 단계; 및 상기 제1 및 제2 희생 열산화막을 제거하는 제5 단계를 포함하여 이루어진다.

즉, 본 발명은 트렌치 소자 분리 공정 중 트렌치 측벽 희생 산화 공정 또는 트렌치 측벽 산화 공정에서 저온/고온 산화의 2단계 열산화 공정을 진행함으로써 트렌치 상/하부 모서리가 라운딩(round) 되도록 한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 설명한다.

첨부된 도면 도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 트렌치 소자 분리 공정을 도시한 것으로, 이하 이를 참조하여 그 공정을 살펴본다.

우선, 도 2a에 도시된 바와 같이 실리콘 기판(20) 상에 열산화 방식의 패드 산화막(21)과 질화막(22)을 각각 30∼300Å 및 500∼3000Å의 두께로 차례로 형성하고, 소자분리 마스크(도시되지 않음)를 사용한 사진 식각 공정을 실시하여 질화막(22) 및 패드 산화막(21)을 차례로 선택 식각하여 산화 방지막 패턴을 형성하고, 패드 산화막(21) 및 질화막(22)으로 이루어진 산화 방지막 패턴을 식각장벽으로 하여 실리콘 기판(20)을 1000∼5000Å 깊이로 건식 식각함으로써 트렌치를 형성한다.

계속하여, 도 2b에 도시된 바와 같이 트렌치 측벽 희생산화 공정을 실시하되, 우선 700∼950℃의 저온에서 50∼150Å 두께의 열산화막을 성장시키고, 계속하여 950∼1100℃의 고온에서 50∼150Å 두께의 열산화막을 성장시켜 전체 희생 열산화막(23)이 100∼300Å 두께로 형성되도록 한다. 이때, 트렌치 하부 모서리와 상부 모서리 부분이 라운딩(rounding) 된다.

다음으로, 희생 열산화막(23)을 습식 제거한 다은, 도 2c에 도시된 바와 같이 희생 열산화막(23) 형성시와 동일한 방법으로 측벽 산화막(24)을 성장시키고, 희생 열산화막(23) 제거를 위한 습식 식각시 패드 산화막(21)이 식각되어 질화막(22) 하부에 형성된 약간의 언더컷(undercut) 부분을 갭-필링하기 위한 화학기상증착 산화막(25)을 전체구조 표면을 따라 증착한다.

이어서, 도 2d에 도시된 바와 같이 고밀도 플라즈마 화학기상증착 또는 O₃-TEOS(teraethylothosilicate) 방식의 트렌치 매립 산화막(26)으로 트렌치를 매립한다.

다음으로, 도 2e에 도시된 바와 같이 화학·기계적 연마(CMP) 공정을 실시하여 트렌치 매립 산화막(26)을 평탄화시키고, 질화막(22)을 습식 제거하고, 희생산화 전 세정 및 희생 산화 공정 등을 거친 후, 활성 영역에 게이트 산화막(27)을 성장시킨다.

상기와 같은 공정을 진행하게 되면, 우선 트렌치 측벽 희생 산화 공정시 저온 및 고온으로 희생산화를 실시함으로써 트렌치 하부 모서리와 상부 모서리 부분이 라운딩 된다. 이는 고온 산화만을 실시할 경우 트렌치 상부 모서리 부분의 프로파일을 개선할 수 있으나 트렌치 하부 모서리의 프로파일이 악화되고, 이와 반대로 저온 산화만을 실시하게 되면 트렌치 하부 모서리의 프로파일은 개선할 수 있으나 트렌치 상부 모서리의 프로파일이 악화되는 것을 상호 보완한 것이다. 이는 고온 산화의 경우 트렌치 상부 모서리처럼 튀어나온 부분에서 산화가 빠르게 진행되고, 반대로 트렌치 하부 모서리처럼 오목한 부분에서는 산화가 잘 진행되지 않는 산화 특성과, 프로파일에 크게 의존하지 않고 전체적으로 균일한 산화 정도를 보이는 저온 산화 특성을 이용한 것이라 할 수 있다.

그러므로, 전술한 실시예와 같이 트렌치 측벽 희생 산화 공정과 후속 트렌치 측벽 산화 공정시에 모두 저온/고온 산화 공정을 실시할 수 있으며, 필요에 따라 두 공정 중 하나의 공정에만 저온/고온 산화 공정을 적용할 수 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

전술한 본 발명은 트렌치 상/하부 모서리 부분의 기판 프로파일을 라운드지게 하는 효과가 있으며, 이로 인하여 트렌치 상부 모서리 부분에의 전계 집중 현상 및 게이트 산화막 열화를 크게 완화시키고, 트렌치 하부 모서리 부분에서 각진 프로파일에 의해 발생하는 접합 누설전류를 크게 저감하여 소자의 전기적 특성 열화를 방지하는 효과가 있다.

Claims (4)

1. 반도체 기판 상에 산화방지막 패턴을 형성하는 제1 단계;

   상기 제1 단계 수행 후, 노출된 상기 실리콘 기판을 식각하여 트렌치를 형성하는 제2 단계;

   상기 제2 단계 수행 후, 700∼950℃의 온도에서 제1 희생 열산화막을 성장시키는 제3 단계;

   950∼1100℃의 온도에서 제2 희생 열산화막을 성장시키는 제4 단계; 및

   상기 제1 및 제2 희생 열산화막을 제거하는 제5 단계

   를 포함하여 이루어진 트렌치형 소자 분리막 형성방법.
2. 제1항에 있어서,

   상기 제5 단계 수행 후,

   700∼950℃의 온도에서 제1 트렌치 측벽 산화막을 성장시키는 제6 단계와,

   950∼1100℃의 온도에서 제2 트렌치 측벽 산화막을 성장시키는 제7 단계를 더 포함하여 이루어진 트렌치형 소자 분리막 형성방법.
3. 제1항에 있어서,

   상기 제1 및 제2 희생 열산화막이,

   각각 50∼150Å 두께인 것을 특징으로 하는 트렌치형 소자 분리막 형성방법.
4. 제2항에 있어서,

   상기 제1 및 제2 트렌치 측벽 산화막이,

   각각 50∼150Å 두께인 것을 특징으로 하는 트렌치형 소자 분리막 형성방법.