KR20000076760A

KR20000076760A - 차동 증폭기

Info

Publication number: KR20000076760A
Application number: KR1020000010422A
Authority: KR
Inventors: 딕불크하드
Original assignee: 롤페스 요하네스 게라투스 알베르투스; 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date: 1999-03-04
Filing date: 2000-03-02
Publication date: 2000-12-26
Also published as: EP1033809A1; JP2000261261A; EP1033809B1; DE50015652D1; ATE433224T1; US6300811B1; DE19909492A1; KR100699613B1

Abstract

베이스 터미널이 제 1 이미터-폴로어 트랜지스터의 이미터 터미널에 연결되는 제 1 증폭기 트랜지스터와,

베이스 터미널이 제 2 이미터-폴로어 트랜지스터의 이미터 터미널에 연결되는 제 2 증폭기 트랜지스터와,

제 1 및 제 2 증폭기 트랜지스터의 이미터 터미널들을 서로 연결시키는 제 1 이미터 임피던스를 적어도 포함하는 한편,

이미터-폴로어 트랜지스터들의 베이스 터미널이 차동 증폭기를 제어하는 차동 전압을 공급받을 수 있는 차동 증폭기에 대한 설명이 주어진다.

안정한 동작과 보다 큰 동적 범위에 대해 선형인 특성 곡선을 가능케하기 위해서, 본 발명에 따른 차동 증폭기는, 제 1 이미터-폴로어 트랜지스터와 제 2 증폭기 트랜지스터의 구성때문에 제 2 증폭기 트랜지스터의 컬렉터 터미널에서의 컬렉터 전류에 대한 기결정된 비율을 갖는 제 1 전류가 전압을 감결합하는 방식으로 제 1 이미터-폴로어 트랜지스터의 이미터 터미널에 공급되어, 제 1 이미터-폴로어 트랜지스터 상에 발생하는 베이스-이미터 전압이 제 2 증폭기 트랜지스터 상에 발생하는 베이스-이미터 전압에 대응하게 하며, 그리고 제 2 이미터-폴로어 트랜지스터와 제 1 증폭기 트랜지스터의 구성의 결과로 제 1 증폭기 트랜지스터의 컬렉터 터미널에서의 컬렉터 전류에 대한 기결정된 비율을 갖는 제 2 전류가 전압을 감결합하는 방식으로 제 2 이미터-폴로어 트랜지스터의 이미터 터미널에 인가되어, 제 2 이미터-폴로어 트랜지스터 상에 발생하는 베이스-이미터 전압이 제 1 증폭기 트랜지스터 상에 발생하는 베이스-이미터 전압에 적어도 대응하게 하는 전력 전달 회로를 포함한다.

Description

차동 증폭기{DIFFERENTIAL AMPLIFIER}

바이폴라 회로 기술에서, 이미터 네가티브 피드백이 차동 증폭기를 선형화하기 위해 이용되는 방법은 공지됐다. 차동 증폭기를 형성하는 바이폴라 트랜지스터들의 이미터 터미널들은 서로 직접 연결되는 것이 아니라, 바람직하게는 오옴 저항에 의해 형성되는 적어도 하나의 이미터 임피던스를 통해 연결된다. 트랜지스터의 이미터 터미널에 있는 트랜지스터 내부 저항과 비교하여 이 이미터 임피던스의 저항 값이 클수록, 배치된 차동 증폭기의 전달 특성이 더욱더 선형이 된다. 그러나, 차동 증폭기 트랜지스터들의 전압 스윙(swing)이 그들의 베이스 터미널을 통해 차동 신호에 의해 증가하기 때문에, 차동 증폭기 트랜지스터들 각각의 전류는 점점더 감소하고, 결과적으로 이미터 터미널의 내부 저항이 증가하며, 이들 큰 전압 스윙에 대해 이미터 임피던스의 선형화 효과가 그에따라 줄어든다.

도 1은 제 1 증폭기 트랜지스터(1), 제 2 증폭기 트랜지스터(2) 및 직렬로 접속되며 증폭기 트랜지스터들(1,2)의 이미터 터미널들을 서로 접속하는 2개의 이미터 저항기들(3,4)을 포함하는 이미터로 연결되는 차동 증폭기에 대한 배치도를 보여준다. 도시된 회로도에서 그라운드(6)에 접속되는 정전류원(5)은 이미터 터미널들로부터 떨어져있는 이미터 저항기들(3,4)의 상호 접속된 터미널에 접속된다. 이미터 저항기들(3,4) 각각은 이미터 임피던스을 형성한다.

도 1에 도시된 회로 장치가 동작될 시, 정전류원(5)이 정전류(IO1)를 제공한다. 이 정전류(IO2)는 증폭기 트랜지스터들(1,2)의 베이스 터미널들 사이에 인가된 차동 전압(DU)에 따라 2개의 증폭기 트랜지스터들(1,2)의 컬렉터 이미터 경로 상에 분포되며, 이 차동 전압(DU)은 도 1에 도시된 차동 증폭기의 입력 전압으로 이용된다. 증폭기 트랜지스터들(1,2) 중 하나의 컬렉터 이미터 경로에서의 전류 증가는 증폭기 트랜지스터들(1,2) 중 다른 하나의 컬렉터 이미터 경로에서의 전류를 감소시킨다. 아래의 설명을 위해, 전압 스윙으로 야기되는 그들의 동작점으로부터의 전류 이탈만이 고려되며, 즉 정전류(IO1) 값의 반 이탈만이 고려된다. 이들 이탈은 컬렉터 전류(IC) 또는 제 1 증폭기 트랜지스터(1) 상의 이미터 전류(IE)로서 도 1에 도시되는 교류 전류를 형성하는 한편, 설명의 간략성을 위해 증폭기 트랜지스터들(1,2)의 충분히 큰 전류 이득때문에 이 들 전류들은 본질적으로 매칭된다고 가정될 수 있다. 따라서, 인용 부호 IC 또는 IE로 개시되는 교류 전류는 제 1 증폭기 트랜지스터의 컬렉터 터미널로부터, 그것의 컬렉터 이미터 경로, 2개의 이미터 저항기들(3,4) 및 제 2 증폭기 트랜지스터의 컬렉터 이미터 경로를 경유하여, 그러나 제 1 증폭기 트랜지스터(1)와 비교하여 반대 방향인 제 2 증폭기 트랜지스터를 통해 제 2 증폭기 트랜지스터(2)의 컬렉터 터미널로 흐른다.

도 2는 제 1 증폭기 트랜지스터(1)의 컬렉터 전류(IC)와 증폭기 트랜지스터들(1,2)의 베이스 터미널들에서의 차동 전압(UD) 간의 전달 특성 곡선에 대한 기본적인 회로도를 보여주며, 이 특성 곡선은 이미터 네가티브 피드백 차동 증폭기 장치를 가지고 성취될 수 있다. 이미터 임피던스들(3,4)에 의한 이미터 네가티브 피드백은 원점(UD=0, IC=0) 근처 범위에서 이 특성 곡선의 선형화를 제공하며, 보다 큰 전압 스윙, 즉 UD의 보다 큰 값에 대해 라운딩(rounding)이 양 및 음의 방향으로, 즉 이 특성 곡선에서 비선형 영향이 도시된다.

도 2 특성 곡선을 계산함으로써 증폭기 트랜지스터들(1,2)의 2개의 베이스-이미터 전압들 간의 차가 도 1에 도시된 회로 장치의 전달 함수에 포함됨을 보여준다. 베이스-이미터 전압들 간의 이 차는 컬렉터 전류(IC)와 비선형으로 결합되어, 결과적으로 도 2에 도시된 특성 곡선에 비선형을 제공하는데 기여한다.

차동 증폭기 특성 곡선에 대한 더이상의 선형화를 위해, 도 3에 도시된 회로 장치가 제안된다. 그안에 포함되며 도 1 소자들에 대응하는 소자들이 동일한 문자들로 인용된다. 또한, 도 3에 도시된 회로 장치는 이미터 터미널들이 이미터 저항기들(3,4)을 통해 상호 접속되는 2개의 증폭기 트랜지스터들(1,2)을 구비하는 차동 증폭기를 포함하는 한편, 그라운드(6)에 접속되는 정전류원은 이미터 저항기들(3,4) 사이의 노드에 접속되며, 이 정전류원은 정전류(IO2)를 공급하며 15로 인용된다. 도 3에서, 제 1 및 제 2 이미터-폴로어 트랜지스터들(11,12) 각각은 그것이 도 1에 대응하는 한 이 장치에 부가된다. 제 1 증폭기 트랜지스터(1)의 베이스 터미널은 제 1 이미터-폴로어 트랜지스터(11)의 이미터 터미널에 연결되며, 제 2 증폭기 트랜지스터(2)의 베이스 터미널은 제 2 이미터-폴로어 트랜지스터(12)의 이미터 터미널에 연결된다. 이러한 연결이 직접적인 DC 접속에 의해 도 3에서 이루어진다. 더욱이, 이미터-폴로어 트랜지스터(11)의 이미터 터미널은 제 2 증폭기 트랜지스터(2)의 컬렉터 터미널에 접속되며, 제 2 이미터-폴로어 트랜지스터(12)의 이미터 터미널은 제 1 증폭기 트랜지스터(1)의 컬렉터 터미널에 접속된다. 결과적으로, 쌍안전 멀티바이브레이터(multivibrator) 방식으로 교차 연결 또는 피드백이 존재한다. 이미터-폴로어 트랜지스터들(11,12)로부터 그들의 컬렉터 터미널들이 태핑(tapping)되며, 컬렉터 전류는 도 3에 따른 차동 증폭기 장치의 출력 전류로서 이용된다. 이미터 전류(IE) 및 컬렉터 전류(IC)는 도 1과 같은 AC 전류라 여겨진다.

도 3에 도시된 회로 장치에서, 전달 함수가 컬렉터 전류(IC) 및 이미터-폴로어 트랜지스터들(11,12)의 베이스 터미널을 통해 이용될 수 있는 차동 전압(UD) 간의 관계로 계산되는 경우, 증폭기 트랜지스터들(1,2)의 베이스-이미터 전압들이 미치는 비선형 영향이 이미터-폴로어 트랜지스터들(11,12)의 베이스-이미터 전압이 미치는 반대 방향의 비선형 영향을 보상하여, 컬렉터 전류(IC)와 차동 전압(UD) 간의 특성 곡선에 대한 상당히 개선된 선형화가 성취되게 하여 준다. 특히 제 2 이미터-폴로어 트랜지스터(12)의 베이스-이미터 전압이 미치는 비선형 영향은 제 1 증폭기 트랜지스터(1)의 베이스-이미터 전압이 미치는 비선형 영향을 상쇄하며, 제 1 이미터-폴로어 트랜지스터(11)의 베이스-이미터 전압이 미치는 비선형 영향은 제 2 증폭기 트랜지스터(2)의 베이스-이미터 전압이 미치는 비선형 영향을 상쇄한다. 컬렉터 전류(IC) 및 이미터 전류(IE)는 차동 전압(UD) 및 이미터 저항기들(3,4)의 저항 합으로부터 오옵의 법칙에 따라 근사화될 수 있다. 그러나, 도 3에 도시된 차동 증폭기 장치의 이들 입력과 출력 크기들 사이의 위상은 도 1에 도시된 차동 증폭기 장치에 대한 관계와 비교하여 180°가 바뀌게 되어, 그 결과로 도 4에 도시된 것처럼 네가티브 상승을 갖는 특성 곡선이 된다. 컬렉터 전류(IC) 값이 정전류(IO2)에 접근할 시 이 특성 곡선의 비선형 라운딩은 도 2에 도시된 특성 곡선의 각각의 왜곡보다 훨씬 작다.

그러나, 도 3에 도시된 회로 장치는 어떤 동작 상황들에 대해서는 단점을 갖는다. 이 장치가 (바이폴라 트랜지스터에 대해) 약 500mV를 초과하는 차동 전압을 갖는 전압 스윙을 보여줄 시, 증폭기 트랜지스터들(1,2)은 포화된다. 이러한 차동 증폭기 장치와 증폭기 트랜지스터들(1,2)이 일반적인 방식으로 만들어진 반도체 크리스탈 상에 통합되기 때문에, 높은 누설 전류가 반도체 크리스탈 기판에 방출되며, 이것이 원하지 않는 효과를 야기하므로, 어떻게 해서든지 피해야 한다. 이러한 이유로, 차동 증폭기 장치의 동적 범위가 매우 제한된다. 더욱이, 쌍안정 멀티바이브레이터에 의해, 즉 폐(closed) 네가티브 피드백 루프를 갖는 도 3에 도시된 차동 증폭기 장치는, 특히 상대적으로 작은 저항이 이미터 저항기(3,4)로 선택될 시 불안정하게 될 위험이 항상 존재하므로, 기정의된 컬렉터 전류의 경우에 이미터 저항기들(3,4) 양단에 걸리는 전압을 제한하는 것이 필요하다. 경계선상의 경우에, 도 3에 도시된 회로 장치는 쌍안정 멀티바이브레이터 행동을 보여준다.

도 3에 도시된 회로 장치에서, 증폭기 트랜지스터들(1,2)이 상대적으로 빨이 포화됨으로써, 컬렉터 전류(IC)의 위상은 보다 큰 전압 스윙이 존재할 시 도 1,2에 도시된 장치에 따른 위상 위치로 돌아오게된다. 도 3에 도시된 차동 증폭기 장치가 폐 루프 제어 시스템에 포함되는 경우, 포화일 시 발생하는 이러한 위상 이동이 전체 제어 시스템을 불안정하게 할 수 있다.

본 발명의 목적은 보다 큰 동적 범위에 걸쳐 선형이며 그리고 안정하게 동작하게 하여주는 특성 곡선을 갖는 차동 증폭기를 제공하는 것이다.

본 발명에 따른 이러한 목적은 전압이 감결합(decoupling)되는 동안, 제 1 이미터-폴로어 트랜지스터의 이미터 터미널이 제 1 이미터-폴로어 트랜지스터와 제 2 증폭기 트랜지스터의 구성으로 기정의된 제 2 증폭기 트랜지스터의 컬렉터 터미널에서의 컬렉터 전류에 비례하는 제 1 전류를 공급받아서, 제 1 이미터-폴로어 트랜지스터 상에 발생하는 베이스-이미터 전압이 제 2 증폭기 트랜지스터 상에 발생하는 베이스-이미터 전압을 적어도 매칭시키게 하며, 그리고 제 2 이미터-폴로어 트랜지스터와 제 1 증폭기 트랜지스터의 구성으로 기정의된 제 1 증폭기 트랜지스터의 컬렉터 터미널에서의 컬렉터 전류에 비례하는 제 2 전류가, 전압이 감결합된 제 2 이미터-폴로어 트랜지스터의 이미터 터미널에 인가되어, 제 2 이미터-폴로어 트랜지스터 상에 발생하는 베이스-이미터 전압이 제 1 증폭기 트랜지스터 상에 발생하는 베이스-이미터 전압을 적어도 매칭시키게 하는 전력 전달 회로에 의해 서두 문구에 정의된 유형의 차동 증폭기를 가지고 성취된다.

본 발명은 포화가 도 3에 도시된 차동 증폭기 회로에 발생하는 증폭기 트랜지스터들(1,2)의 포화가 이 차동 증폭기 회로의 제한된 전압 스윙 가능성 및 그들의 불안정해질려는 경향에 대한 주된 이유임을 인식하는 것에 기초한다. 이 포화는 차동 증폭기 장치가 보다 큰 전압 스윙을 보여줄 시, 즉 차동 전압 값이 증가될 시 증폭기 트랜지스터들(1,2)의 베이스 터미널 및 컬렉터 터미널의 다음 전위에 의해 영항을 받는다.

그러나, 개시된 전력 전달 회로를 포함하는 본 발명을 따르는 차동 증폭기 장치의 실시예를 가지고, 전술된 차동 증폭기 장치의 동작으로부터 일어나는 이미터 전류 및 컬렉터 전류를 적어도 변하지 않게 유지할 수 있어서, 증폭기 트랜지스터들의 컬렉터, 베이스 또는 이미터 터미널의 전위가 포화에 영향을 미치지 않게 된다. 이것으로 인해 한편으로는 도 3에 도시된 차동 증폭기 장치에서 발견되는 선형화를 이루며, 다른 한편으로는 개선된 전압 스윙 가능성 및 개선된 안정성을 이룬다. 본 발명에 따른 차동 증폭기는 대개 상대적으로 간단한 구조를 가지며, 특히 반도체 몸체에 통합될 수 있다. 이 차동 증폭기는 매우 작은 공급 전압으로 동작할 수 있다.

편리하게도, 본 발명에 따른 차동 증폭기의 전력 전달 회로는 증폭기 트랜지스터의 컬렉터 전류로부터 제 1 또는 제 2 전류를 각각 유도하는 적어도 하나의 전류 미러(mirror) 장치를 포함한다. 일반적으로, 전류 미러 장치는 특히 통합 반도체 회로에서 전위를 이 전위로부터 감결합된 또다른 전위로 전류를 전달하는 간단하고도 효과적인 장치를 나타낸다.

본 발명에 따른 차동 증폭기의 또다른 실시예에서, 전력 전달 회로는 제 2 증폭기 트랜지스터의 컬렉터 전류로부터 제 1 전류를 유도하는 제 1 브랜치(branch) 및 제 1 증폭기 트랜지스터의 컬렉터 전류로부터 제 2 전류를 유도하는 제 2 브랜치를 포함한다. 따라서, 증폭기 트랜지스터의 베이스 터미널과 이미터-폴로어 트랜지스터의 이미터 터미널의 연결과 관계있는 크로스(cross)를 통해 증폭기 트랜지스터의 컬렉터 터미널과 이미터-폴로어 트랜지스터의 이미터 터미널 간의 전류 연결이 도 3에 도시된 차동 증폭기 장치에 대해 비교 가능한 방식으로 이루어진다. 제 1 이미터-폴로어 트랜지스터의 이미터 터미널에 인가된 제 1 전류는, 본 발명에 따른 차동 증폭기의 이 또다른 실시예서, 제 1 브랜치에 있는 제 2 증폭기 트랜지스터의 컬렉터 전류로부터 유도되며, 따라서 제 1 이미터-폴로어 트랜지스터의 이미터 터미널에 인가되는 제 2 전류는 제 2 브랜치에 있는 제 1 증폭기 트랜지스터의 컬렉터 터미널로부터 유도된다. 바람직하게는, 이러한 유도는 전류 미러 장치를 통해 이루어지는 반면, 제 1 및 제 2 브랜치들 각각은 적어도 하나의 전류 미러 장치를 포함한다.

특히 대칭으로 구성된 차동 증폭기 장치에서, 증폭기 트랜지스터들의 컬렉터 이미터 경로로 흐르는 교류는 서로 같다. 결과적으로, 제 1 전류는 제 1 증폭기 트랜지스터의 컬렉터 전류로부터 유도될 수 있으므로, 제 2 전류 또한 제 2 증폭기 트랜지스터의 컬렉터 전류로부터 유도될 수 있다. 본 발명에 따른 차동 증폭기의 대응하는 또다른 실시예에서, 전력 전달 회로는 제 1 증폭기 트랜지스터의 컬렉터 전류로부터 제 1 전류를 유도하는 제 1 브랜치 및 제 2 증폭기 트랜지스터의 컬렉터 전류로부터 제 2 전류를 유도하는 제 2 브랜치를 포함한다.

그러나, 제 2 증폭기 트랜지스터의 컬렉터 전류, 즉 교류가 제 1 증폭기 트랜지스터의 컬렉터 전류와 반대 방향으로 흐르기 때문에, 정확한 전류 위상 관계를 유지하기 위해서 각각의 전류 반전이 고려되어야 한다. 이것은 바람직하게는 적어도 하나의 전류 미러 장치 및 게다가 적어도 하나의 전류 반전단을 각각 포함하는 제 1 및 제 2 브랜치의 결과이다.

본 발명에 따른 차동 증폭기에서, 출력 전류는 회로에서 상이한 점들로부터 태핑(tapping)될 수 있으며, 예컨대 출력 전류를 태핑하는 상이한 장치들이 준비될 수 있다. 제 1 실시예에서, 본 발명에 따른 차동 증폭기는

베이스 터미널이 제 1 증폭기 트랜지스터의 베이스 터미널에 연결되는 제 3 증폭기 트랜지스터와,

베이스 터미널이 제 2 증폭기 트랜지스터의 베이스 터미널에 연결되는 제 4 증폭기 트랜지스터와,

제 3 및 제 4 증폭기 트랜지스터의 이미터 터미널들을 서로 연결시켜주는 적어도 하나의 제 2 이미터 임피던스를 포함하며

차동 증폭기의 출력 전류가 제 3 및 제 4 증폭기 트랜지스터의 컬렉터 터미널로부터 유도될 수 있는 것을 특징으로 한다.

본 발명에 따른 차동 증폭기의 이러한 실시예에서, 제 1 및 제 2 증폭기 트랜지스터를 포함하는 장치는 차동 증폭기의 전달 함수를 선형화하는데만 이용된다. 본 발명에 따른 이러한 실시예에서, 출력 전류, 즉 차동 증폭기로부터 유용한 신호로서 태핑될 증폭기 트랜지스터의 컬렉터 전류를 증폭하기 위해서, 제 3 및 제 4 증폭기 트랜지스터에 의해 형성되는 부가적인 차동 증폭기 장치는 제 1 및 제 2 증폭기 트랜지스터에 의해 형성되는 제 1 차동 증폭기 장치와 병렬로 구동되도록 제공된다. 바람직하게는, 이들 2개의 차동 증폭기 장치는 동일하게 치수가 정해진다.

본 발명에 따른 차동 증폭기의 또다른 실시예는 전력 전달 회로의 제 1 및 제 2 브랜치들의 전류 미러 장치들 각각이 차동 증폭기의 출력 전류들 각각을 유도하도록 배치되어 제공된다. 전술된 부가적인 차동 증폭기 장치 대신에, 상기 전류 미러 장치는 전류가 출력 전류로서 태핑될 수 있는 부가적인 전류 경로들을 갖는다.

본 발명에 따른 차동 증폭기의 또다른 실시예에서, 이것의 출력 전류는 이미터-폴로어 트랜지스터들의 컬렉터 터미널로부터 태핑될 수 있다. 이 경우에, 출력 전류를 태핑하는 부가적인 장치는 생략될 수 있다.

본 발명은 베이스 터미널이 제 1 이미터-폴로어(emitter-follower) 트랜지스터의 이미터 터미널에 연결되는 제 1 증폭기 트랜지스터와,

제 1 및 제 2 증폭기 트랜지스터들의 이미터 터미널들을 서로 연결시켜주는 제 1 이미터 임피던스를 적어도 포함하는 한편, 이미터-폴로어 트랜지스터의 베이스 터미널이 차동 증폭기를 제어하는 차동 전압을 공급받을 수 있는 차동 증폭기에 관한 것으로, 보다 큰 동적 범위에 걸쳐 선형이며 그리고 안정하게 동작하게 하여주는 특성 곡선을 갖는 차동 증폭기를 제공하는 것이다.

도 1은 제일 처음 개시된, 이미터로 연결되는 차동 증폭기 장치,

도 2는 도 1에 도시된 장치의 특성 곡선,

도 3은 두번째로 개시된, 선형화된 차동 증폭기 장치,

도 4는 도 3에 도시된 장치의 특성 곡선,

도 5는 본 발명에 따른 차동 증폭기의 제 1 실시예,

도 6은 도 5에 도시된 장치의 특성 곡선,

도 7은 본 발명에 따른 차동 증폭기의 제 2 실시예를 도시한다.

도 6에 도시된 특성 곡선은 도 7 실시예에도 해당된다.

도면의 주요 부분에 대한 부호의 설명

21,22,23,24 : 전류 미러 장치 29,30,25,26 : 정전류원

UD : 차동 전압 3,4,43,44 : 이미터 임피던스

27 : 제 1 전류 반전단 28 : 제 2 전류 반전단

본 발명의 실시예로서 도 5에 도시된 차동 증폭기는 2개의 이미터 저항기들(3,4)을 통해 연결된 2개의 이미터로 연결된 증폭기 트랜지스터들(1,2)로 이루어진 장치를 포함한다. 이미터 저항기들(3,4)의 노드로부터, 정전류원(25)이 그라운드(6)에 접속된다. 정전류원(25)은 크기 I011를 갖는 직류를 운반한다. 제 1 증폭기 트랜지스터(1)는 제 1 이미터-폴로어 트랜지스터(11)의 이미터 터미널에 연결되며, 제 2 증폭기 트랜지스터(2)의 베이스 터미널은 제 2 이미터-폴로어 트랜지스터(12)의 이미터 터미널에 연결된다. 도 5에 도시된 차동 증폭기의 입력 전압으로서 작동하는 차동 전압(UD)이 이미터-폴로어 트랜지스터들(11,12)의 베이스 터미널들 사이에 인가된다.

도 5에 도시된 장치는 현재의 실시예에 전류 미러 장치들(21,22,23,24)을 포함하는 전력 전달 회로를 더 포함한다. 전력 전달 회로에서, 제 1 전류 미러 장치(21) 및 제 2 전류 미러 장치(22)는 제 1 브랜치를 형성하는 반면, 제 3 전류 미러 장치(23) 및 제 4 전류 미러 장치(24)는 제 2 브랜치를 형성한다. 전력 전달 회로의 제 1 브랜치(21,22)는 제 1 전류를 제 1 이미터-폴로어 트랜지스터(11)의 이미터 터미널에 전달하며, 이 전류는 제 2 증폭기 트랜지스터(2)의 컬렉터 전류로부터 전류 미러 장치들(21,22)에 의해 유도되며, 결과적으로 이 컬렉터 전류에 대해 기정의된 비율을 갖는다. 간략화를 위해 도 5에 도시된 실시예에 대해, 제 1 이미터-폴로어 트랜지스터(11), 제 2 증폭기 트랜지스터(2) 및 전류 미러 장치들(21,22)이, 베이스 전류를 제외한, 제 2 증폭기 트랜지스터의 컬렉터 전류가 제 1 전류에 대응하도록 설계된다고 가정될 수 있다. 각각의 경우에, 제 1 이미터-폴로어 트랜지스터(11) 상에 발생하는 베이스-이미터 전압의 선택된 치수가 적어도 제 2 증폭기 트랜지스터(2) 상에 발생하는 베이스-이미터 전압에 대응한다. 결과적으로, 도 3에 대응하는 방식으로, 이들 베이스-이미터 전압들의 영향이 두드러지어, 그들의 비선형 영향이 차동 증폭기 특성 곡선 상에 어떤 영향도 미치지 못한다.

이것을 성취하기 위해서, 제 1 전류 미러 장치(21)의 입력(31)이 제 2 증폭기 트랜지스터(2)의 컬렉터 터미널에 접속된다. 제 1 전류 미러 장치(21)는 이미터 터미널이 공급 전압(VCC)용 터미널에 접속되는 2개의 베이스 연결 pnp 트랜지스터를 포함한다. 이들 트랜지스터들 중 하나는 제 1 전류 미러 장치(21)에 대한 입력(31)을 형성하는 컬렉터 터미널과 베이스 터미널 사이가 단락되며, 제 2 트랜지스터는 컬렉터 터미널과 함께 제 1 전류 미러 장치(21)의 출력(32)을 형성한다. 전류 미러 장치의 이러한 가장 간단한 형태는 예제에 의해서만 나타내어지며, 정밀한 전력 전달을 위해서는 이 장치대신에 이른바 Wilson 전류 미러가 이용될 수 있다.

제 1 전류 미러 장치(21)의 출력(32)은 제 2 전류 미러 장치(22)의 입력(33)에 접속된다. 제 2 전류 미러 장치(22)를 위해, 제 1 전류 미러 장치(21)에 필적하지만, 이미터 터미널이 그라운드(6)에 접속되는 npn형 트랜지스터를 갖는 회로가 도시된다. 제 2 전류 미러 장치(22)에 대해, 제 1 전류 미러 장치(21)에 관한 관측이 또한 유효하다. 제 1 전류는 제 2 전류 미러 장치(22)의 출력(34)으로부터 태핑되어, 이것이 제 1 이미터-폴로어 트랜지스터(11)의 이미터 터미널에 인가된다. 이 제 1 전류가 도면에서 이미터 전류(IE)로서 도시되며, 전술된 베이스 전류를 제외한, 차동 증폭기, 즉 증폭기 트랜지스터들(1,2)의 이미터 전류(IE)에 대응한다.

도 5에 도시된 실시예에서 전력 전달 회로의 제 2 브랜치(23,24)는 구조와 동작에 관해 제 1 브랜치(21,22)에 대응한다. 따라서, 제 2 브랜치(23,24)는 제 1 증폭기 트랜지스터(1)의 컬렉터 전류로부터 제 2 전류를 유도하며, 이 제 2 전류는 제 2 이미터-폴로어 트랜지스터(12)의 이미터 터미널에 인가된다. 이러한 목적을 위해, 제 3 전류 미러 장치(23)는 제 1 증폭기 트랜지스터(1)의 컬렉터 터미널에 접속되는 입력(35)을 갖는다. 제 3 전류 미러 장치(23)의 출력(36)은 제 4 전류 미러 장치(24)의 입력(37)에 접속된다. 제 4 전류 미러 장치(24)의 출력(38)에서, 이 출력이 제 2 이미터-폴로어 트랜지스터(12)의 이미터 터미널에 접속되어, 제 2 전류가 공급된다. 도 5에 도시된 실시예에서, 제 2 전류는 또한 상기 베이스 전류를 제외한 이미터 전류(IE)에 대응한다.

기본적으로, 증폭기 트랜지스터들(1,2), 이미터-폴로어 트랜지스터들(11,12) 및 전류 미러들(21 내지 24)은, 제 2 증폭기 트랜지스터(2)의 컬렉터 전류에 비례하는 제 1 전류 및 제 1 증폭기 트랜지스터(1)의 컬렉터 전류에 비례하는 제 2 전류가 증폭기 트랜지스터들(1,2) 상 및 이미터-폴로어 트랜지스터들(11,12)상의 상기 베이스-이미터 전압들이 그들의 비선형 영향에 관해 서로 보상하는 치수들이 선택되는 한 상이한 치수를 가질 수 있다. 특히, 전류 미러 장치들(21 내지 24)의 전류 미러 비율 및 증폭기 트랜지스터들(1,2)과 이미터-폴로어 트랜지스터들(11,12)의 표면 선택에 의해 이들 이율들이 조정될 수 있다. 또한, 이미터 저항기들(3,4) 대신에, 임의의 값들을 갖는 임의의 임피던스들이 이용될 수 있다. 그러나, 바람직하게는 대응하는 값들을 갖는 동일한 트랜지스터들과 오옴 이미터 저항기들이 이용될 수 있다. 전류 미러 장치들(21 내지 24)은 전류 미러 비율 1을 갖는다. 그때, 이미터 전류(IE)는 이미터 저항기들(3,4) 및 오옴의 법칙에 따른 차동 전압(UD)의 합이다.

제 1 전류 미러 장치(21)의 입력(31) 전위는 제 2 전류 미러 장치(22)의 출력(34) 전위에 의해 영향을 받지않기 때문에, 제 2 증폭기 트랜지스터(2)가 포화되지 않는다. 따라서, 전력 전달 회로의 제 2 브랜치(23,24) 및 제 1 증폭기 트랜지스터(1)에 해당된다.

도 5에 도시된 장치는 직렬로 배열된 2개의 이미터 저항기들(43,44)을 통해 이미터로 연결되는 제 3 및 제 4 증폭기 트랜지스터(41,42)를 각각 더 포함한다. 이미터 저항기들(43,44) 대신에, 또한 2개의 랜덤한 이미터 임피던스가 이용될 수 있다. 이미터 저항기들(43,44) 사이의 노드로부터, 정전류(I012)를 운반하는 정전류원(26)이 그라운드(6)에 접속된다.

바람직하게는, 증폭기 트랜지스터들(41,42), 이미터 저항기들(43,44) 및 정전류원(26)을 포함하는 이 장치는 증폭기 트랜지스터들(1,2) 및 그들의 배선과 동일한 방식으로 치수가 정해진다. 결과적으로, 정전류(I011,I012)도 이것에 대응한다. 증폭기 트랜지스터들(41,42)의 베이스 터미널이 증폭기 트랜지스터들(1,2)의 베이스 터미널과 동일한 차동 전압을 공급받기 때문에, 이러한 차동 장치(41,42)에서 컬렉터 전류(IC) 또는 이미터 전류(IE)는 각각 증폭기 트랜지스터들(1,2)에 관해 전술된 전류들에 대응한다. 증폭기 트랜지스터(41,42) 상의 컬렉터 전류(IC)는 차동 증폭기의 출력 전류로서 도 5에 도시된 회로로부터 태핑된다. 이 출력 전류 - 컬렉터 전류(IC) - 및 이미터-폴로어 트랜지스터들(11,12)의 베이스 터미널 상의 차동 전압(UD) 간의 특성 곡선이 도 6에 도시된다. 그것은 상측 동적 범위에서 뚜렷한 비선형 "굴곡"이 없는 주로 선형 특성 곡선이다. 컬렉터 전류(IC)에 대한 가장 높은 값에 도달할 시, 이 전류는 다소 큰 전압 스윙마저도 안정하게 된다.

도 7은 도 5에 대응하는 소자들이 동일한 기준 특성을 갖는, 도 5에 도시된 실시예의 수정본을 보여준다. 이것은 특히 이미터-폴로어 트랜지스터(11,12), 증폭기 트랜지스터들(1,2,41,42), 이미터 저항기들(3,4,43,44) 및 관련 정전류원들(25,26)에 관한 것이다.

도 7에 도시된 실시예는 전력 전달 회로를 나타내며, 이것의 제 1 브랜치는 제 1 증폭기 트랜지스터(1)의 컬렉터 전류로부터 제 1 전류를 유도하는데 이용되며, 이것의 제 2 브랜치는 제 2 증폭기 트랜지스터(2)의 컬렉터 전류로부터 제 2 전류를 유도하는데 이용된다. 이러한 목적을 위해서, 도 7에 도시된 전력 전달 회로 실시예의 제 1 브랜치는 제 1 전류 미러 장치(21) 및 제 2 전류 미러 장치(22)에 대한 대체물로서 이용되는 제 1 전류 반전단(27)을 포함한다. 따라서, 도 7에 도시된 전력 전달 회로의 제 2 브랜치는 제 3 전류 미러 장치(23)외에 제 2 전류 반전단(28)을 포함한다. 본배 제 1 전류 반전단(27)은 정전류(I03)를 운반하는 정전류원(29)을 포함한다. 정전류원(29)은 자신의 터미널들 중 하나와 함께, 제 1 이미터-폴로어 트랜지스터(11)의 이미터 터미널과 제 1 전류 미러 장치(21)의 출력(32) 사이의 접속부에 접속된다. 이것의 제 2 터니널과 함께 정전류원(29)은 그라운드(6)에 접속된다. 따라서, 도 7에 도시된 전력 전달 회로의 제 2 브랜치에 있는 제 2 전류 반전단(28)은 본래 정전류(I04)를 공급하며, 그라운드(6)의 한측면에 접속되는 정전류원(30)을 포함하는 반면, 다른 한 측면 상에서 제 2 이미터-폴로어 트랜지스터(12)의 이미터 터미널 및 제 3 전류 미러 장치(23)의 출력(36) 사이의 노드에 접속된다. 증폭기 트랜지스터들(1,2)의 베이스 터미널은 이미터-폴로어 트랜지스터들(11,12)의 이미터 터미널들에 항상 접속된다.

도 7에 도시된 전력 전달 회로에서, 이것의 제 1 브랜치(21,27)의 컬렉터 전류는 제 1 증폭기 트랜지스터(1)에 의해 제 1 전류 미러 장치(21)의 입력(31)에 인가되며, 거기에서 출력(32)으로 미러(mirror)된다. 거의 어떤 전류도 소모하지 않는 증폭기 트랜지스터들(1,41)의 베이스 터미널과, 단지 정전류(I03)만을 운반하는 정전류원(29)에 접속되는 것과는 별도로, 이 출력(32)은 전류 반전단(27)의 접속 결과로 제 1 이미터-폴로어 트랜지스터(11)의 이미터 터미널에만 접속된다. 결과적으로, 적어도 제 1 증폭기 트랜지스터(1)의 이미터 전류(IE)의 모든 AC 성분들은 제 1 전류 미러 장치(21)의 출력(32)으로부터 제 1 이미터-폴로어 트랜지스터(11)의 이미터 터미널 내로 흐를 것이다. 도 7에서, 이들 전류 방향은 이전 도면들과 같이 화살표로 나타내어진다. 따라서, AC 성분이 제 1 증폭기 트랜지스터(1)의 AC 성분에 대응하며 또한 IE로 인용되는 제 2 증폭기 트랜지스터(2)의 컬렉터 전류가, 제 3 전류 미러 장치(23) 및 제 2 브랜치의 제 2 전류 반전단(28)을 통해 제 2 이미터-폴로어 트랜지스터(12)의 이미터 터미널에 인가된다. 증폭기 트랜지스터들(1,2) 각각의 컬렉터 터미널 전위로부터의 이미터-폴로어 트랜지스터들(11,12)의 이미터 터미널 전위에 대한 감결합은 전류 미러 장치들(21,23)에 의해서만 영향을 받는다.

도 7에 도시된 실시예는 도 5에 도시된 실시예와 비교하여 필요한 회로 소자 수를 감소시키므로, 회로를 간략화 시킨다. 여기서 이미터 임피던스들(3,4,43,44)은 원하는대로 선택될 수 있지만, 대응하는 값들을 갖는 오옴 이미터 저항기들이 선택된다. 정전류원들(29,30,25,26) 각각의 모든 정전류들(I03,I04,I011,I012)은 바람직하게는 같게 선택된다. 또한, 제 1 증폭기 트랜지스터(1) 및 제 2 이미터-폴로어 트랜지스터(12)의 이미터 전류도 제 2 증폭기 트랜지스터(2) 및 제 1 이미터-폴로어 트랜지스터(11)의 이미터 전류에 대응한다. 도 6에 특성 곡선이 도시된다.

도 7에 도시된 실시예에서, 증폭기 트랜지스터 쌍(41,42)이 유용한 신호를 증폭하기 위해, 즉 출력 전류를 제공하기 위해 이용된다. 기본적으로, 증폭기 트랜지스터들(1,2)은 원하는 선형화된 컬렉터 전류를 전달한다. 그러나, 그들은 전류 미러 장치(21,23)용 입력 전류로서 필요하다. 출력 전류를 유도하기 위해, 이미터-폴로어 트랜지스터들(11,12)의 컬렉터 전류가 또한 이용될 수 있으며, 또는 그에따라 전류 미러 장치들(21,23)이 서로로부터 멀어질 수 있다. 도 7에 도시된 실시예에서 그밖의 것, 즉 이미터 저항기들(3,4)에 대한 매우 작은 저항기들이 안정성에 악영향을 미치지 않고도 이용될 수 있다.

본 발명으로부터, 보다 큰 동적 범위에 걸쳐 선형이며 그리고 안정하게 동작하게 하여주는 특성 곡선을 갖는 차동 증폭기를 제공할 수 있다.

Claims

베이스 터미널이 제 1 이미터-폴로어 트랜지스터의 이미터 터미널에 연결되는 제 1 증폭기 트랜지스터와,

베이스 터미널이 제 2 이미터-폴로어 트랜지스터의 이미터 터미널에 연결되는 제 2 증폭기 트랜지스터와,

상기 제 1 및 제 2 증폭기 트랜지스터들의 이미터 터미널들을 서로 연결시키는 제 1 이미터 임피던스를 적어도 구비하는 한편,

상기 이미터-폴로어 트랜지스터들의 베이스 터미널들이 차동 증폭기를 제어하는 차동 전압을 공급받을 수 있는 차동 증폭기에 있어서,

전압이 감결합되는 동안, 상기 제 1 이미터-폴로어 트랜지스터의 이미터 터미널이, 상기 제 1 이미터-폴로어 트랜지스터와 상기 제 2 증폭기 트랜지스터의 구성에 의해 기결정되는, 상기 제 2 증폭기 트랜지스터 컬렉터 터미널에서의 컬렉터 전류에 비례하는 제 1 전류를 공급받아서, 상기 제 1 이미터-폴로어 트랜지스터 상에 발생하는 베이스-이미터 전압이 상기 제 2 증폭기 트랜지스터 상에 발생하는 베이스-이미터 전압을 적어도 매칭시키게 하며, 상기 제 2 이미터-폴로어 트랜지스터와 상기 제 1 증폭기 트랜지스터의 구성으로 미리 결정되는 상기 제 1 증폭기 트랜지스터의 컬렉터 터미널에서의 컬렉터 전류에 비례하는 제 2 전류가 전압이 감결합되는 상기 제 2 이미터-폴로어 트랜지스터의 이미터 터미널에 인가되어, 상기 제 2 이미터-폴로어 트랜지스터 상에 발생하는 베이스-이미터 전압이 상기 제 1 증폭기 트랜지스터 상에 발생하는 베이스-이미터 전압을 적어도 매칭시키는 전력 전달 회로를 특징으로 하는 차동 증폭기.
제 1 항에 있어서,

본 발명에 따른 차동 증폭기의 상기 전력 전달 회로는 상기 증폭기 트랜지스터들의 컬렉터 전류들로부터 제 1 또는 제 2 전류를 각각 유도하는 적어도 하나의 전류 미러 장치를 포함하는 것을 특징으로 하는 차동 증폭기.
제 1 항 또는 2 항에 있어서,

상기 전력 전달 회로는 상기 제 2 증폭기 트랜지스터의 컬렉터 전류로부터 상기 제 1 전류를 유도하는 제 1 브랜치와, 상기 제 1 증폭기 트랜지스터의 컬렉터 전류로부터 상기 제 2 전류를 유도하는 제 2 브랜치를 포함하는 것을 특징으로 하는 차동 증폭기.
제 1 항 또는 2 항에 있어서,

상기 제 1 및 제 2 브랜치는 적어도 하나의 전류미러 장치를 각각 포함하는 것을 특징으로 하는 차동 증폭기.
제 3 항에 있어서,

상기 전력 전달 회로는 상기 제 1 증폭기 트랜지스터의 컬렉터 전류로부터 상기 제 1 전류를 유도하는 제 1 브랜치와, 상기 제 2 증폭기 트랜지스터의 컬렉터 전류로부터 상기 제 2 전류를 유도하는 제 2 브랜치를 포함하는 것을 특징으로 하는 차동 증폭기.
제 5 항에 있어서,

상기 제 1 및 제 2 브랜치는 적어도 하나의 전류 미러 장치 및 적어도 하나의 전류 반전단을 각각 포함하는 것을 특징으로 하는 차동 증폭기.
선행 항들 중 어느 한 항에 있어서,

베이스 터미널이 제 1 증폭기 트랜지스터의 베이스 터미널에 연결되는 제 3 증폭기 트랜지스터와,

베이스 터미널이 상기 제 2 증폭기 트랜지스터의 베이스 터미널에 연결되는 제 4 증폭기 트랜지스터와,

상기 제 3 및 제 4 증폭기 트랜지스터의 이미터 터미널들을 서로 연결시키는 적어도 하나의 제 2 이미터 임피던스를 포함하고,

상기 차동 증폭기의 출력 전류가 상기 제 3 및 제 4 증폭기 트랜지스터들의 컬렉터 터미널로부터 유도될 수 있는 것을 특징으로 하는 차동 증폭기.
제 1 항 내지 4 항에 있어서,

상기 전력 전달 회로의 제 1 및 제 2 브랜치들의 전류 미러 장치들 각각은 상기 차동 증폭기의 출력 전류들 중 하나를 유도하도록 배치되는 것을 특징으로 하는 차동 증폭기.
제 1 항 내지 6 항 중 어느 한 항에 있어서,

상기 차동 증폭기의 출력 전류들은 상기 이미터-폴로어 트랜지스터들의 컬렉터 터미널로부터 태핑되는 것을 특징으로 하는 차동 증폭기.