KR20000070227A - 반도체 장치의 장착 구조 및 장착방법 - Google Patents

반도체 장치의 장착 구조 및 장착방법 Download PDF

Info

Publication number
KR20000070227A
KR20000070227A KR1019997006453A KR19997006453A KR20000070227A KR 20000070227 A KR20000070227 A KR 20000070227A KR 1019997006453 A KR1019997006453 A KR 1019997006453A KR 19997006453 A KR19997006453 A KR 19997006453A KR 20000070227 A KR20000070227 A KR 20000070227A
Authority
KR
South Korea
Prior art keywords
epoxy resin
semiconductor device
circuit board
weight
meth
Prior art date
Application number
KR1019997006453A
Other languages
English (en)
Other versions
KR100563158B1 (ko
Inventor
이이다가즈토시
위그햄존
와타나베마사키
메구로다케시
Original Assignee
유진 에프. 밀러
록타이트 코오포레이션
모리시타 요이찌
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유진 에프. 밀러, 록타이트 코오포레이션, 모리시타 요이찌, 마쯔시다덴기산교 가부시키가이샤 filed Critical 유진 에프. 밀러
Publication of KR20000070227A publication Critical patent/KR20000070227A/ko
Application granted granted Critical
Publication of KR100563158B1 publication Critical patent/KR100563158B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/176—Removing, replacing or disconnecting component; Easily removable component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Epoxy Resins (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 단 시간 열경화(10)로 회로 기판(5)에 CSP/BGA와 같은 반도체 장치(4)를 안전하게 고정할 수 있는 반도체 장치를 장착하는 구조를 제공하며 이것은 좋은 생산성 및 뛰어난 열 쇼크성(또는 열 주기 특성)을 가진다. 또한, 불량이 있을 경우에 회로 기판에서 반도체 장치를 쉽게 제거할 수 있도록 한다. 본 발명은 또한 반도체 장치를 장착하는 방법을 제공한다.

Description

반도체 장치의 장착 구조 및 장착방법{MOUNTING STRUCTURE AND MOUNTING PROCESS FROM SEMICONDUCTOR DEVICES}
최근 카메라-일체형 비디오 테잎 리코더("VTR") 및 휴대용 전화기 등과 같은 소형 전자기기의 대중화가 LSI 장치 크기의 소형화를 요구하고 있다. 이러한 크기 소형화 요구의 결과로, 칩 사이즈 또는 칩 스케일 패키지("CSP") 및 볼 그리드 어레이("BGA")가 패키지의 크기를 본질적으로 베어(bare) 칩의 크기로 소형화하는데 사용된다. 그러한 CSP 및 BGA가 LSI 등의 반도체 베어 칩을 보호하고 그 테스트를 용이하게 하여 많은 작동 특징을 계속 유지하면서 그 전자 장치 특성을 향상시킨다.
보통 CSP/BGA 조립체는 땜납 접속 등에 의해 회로기판 상의 전도체와 접속된다. 그러나 결과 구조가 열 사이클에 노출되면 회로기판과 CSP/BGA 사이의 땜납 접속의 신뢰성이 종종 의심된다. 최근에 CSP/BGA 조립체가 회로기판 상에 장착된 후 CSP/BGA 조립체 및 회로기판 사이의 공간에 봉합 수지(종종 언더필 봉합제로 언급됨)를 채워 넣어 열 사이클에 의한 스트레스를 완화함으로써 열 쇼크성을 향상시키고 그 구조의 신뢰성이 강화된다.
그러나 전형적으로 언더필 봉합 재료로서 열경화성 수지가 사용되기 때문에 회로기판에 CSP/BGA 조립체를 장착한 후에 불량이 발견된 때에 그 전체 구조를 파괴 또는 긁어 내지 않고는 CSP/BGA 조립체를 교체하는 것이 매우 곤란하였다.
그러한 목적으로 CSP/BGA 조립체의 회로기판 상에의 장착과 본질적으로 유사한 기술로서 베어 칩을 회로기판 상에 장착하는 기술이 받아들여지고 있다. 그러한 기술 중 하나로 일본 특허 공개 번호 제102343/93호에 광경화성 접착제를 사용하여 베어 칩을 회로기판 상에 고정 및 접속하고 불량이 있는 경우에는 이 베어칩을 제거하는 장착방법이 개시되어 있다. 그러나 이 기술로는 회로기판으로서 뒷쪽으로부터 광조사가 가능한 투명 기판(예를 들면 유리)에 한정되고 또한 그 결과된 구조는 열 쇼크성에 열등한 문제점이 있다.
일본 특허 공개 번호 제69280/94호에는 베어 칩과 기판과의 고정 및 접속을 소정 온도에서 경화 가능한 수지를 사용하여 행하는 방법이 개시되어 있다. 불량이 있는 경우에 이 소정 온도보다 높은 온도에서 수지를 연화시켜 베어 칩을 기판으로부터 제거한다. 그러나 특정한 수지의 개시가 없고 기판에 남은 수지의 처리에 관해서 개시가 없다. 따라서 개시된 방법은 불완전하다.
일본 특허 공개 번호 제77264/94호에서 지적한 바와 같이 회로기판 상에 남은 수지 잔류물의 제거에 관해 종래기술로서 용제를 사용한다. 그러나, 용제로 수지를 부풀어오르게 하는 데에 시간이 걸리고 용제로서 흔히 사용하는 부식성 있는 유기산이 회로 기판의 신뢰성을 떨어트린다. 대신에 전자기파를 조사하여 수지 잔류물을 제거하는 방법이 개시되고 있다.
또한 일본 특허 공개 번호 제251516/93호에도 비스페놀A형 에폭시 수지 (마츠시타 전자공업 주식회사에서 제조된 CV5183 또는 CV5183S)를 사용하는 장착방법이 개시되어 있다. 그러나 이 제거방법으로는 칩의 제거가 용이하지 않고 경화 단계가 증가된 온도에서 장시간을 요하고 일반적으로 공정의 생산성이 나빠지는 문제점이 있다.
따라서, 불량을 찾아낼 경우에 쉽게 제거할 수 있는 반도체 기판용 장착구조및 상기 구조를 제조하기 위한 방법을 갖는 것이 바람직하다.
(발명의 개요)
본 발명은 반도체 장치나 접속 불량의 경우에 회로 기판에서 CSP/BGA 조립체가 쉽게 제거되도록 하고 뛰어난 열 쇼크성(열 사이클 특성)으로 설명되는 좋은 생산성을 가지고 있으며, 단시간의 열 경화로 캐리어 기판 위에 장착된 반도체 칩(CSP/BGA 조립체와 같은)을 포함한 반도체 장치를 회로 기판에 안전하게 접속하는 반도체 장치의 장착구조를 제공한다. 본 발명은 또한 상기 장착 구조를 리페어하는 방법을 제공한다.
장착 구조는 캐리어 기판 위에 장착된 반도체 칩을 그 자체로 포함하는 반도체 장치, 및 반도체 장치가 전기적으로 접속된 회로 기판을 포함한다. 회로 기판과 반도체 장치의 캐리어 기판 사이의 공간이 열경화성 수지 조성물의 반응산물로 봉합된다. 이 조성물은 약 100중량부의 에폭시 수지, 약 3 내지 약 60중량부의 경화제 및 약 1 내지 약 90 중량부의 가소제를 포함한다.
본 발명은 반도체 장치의 장착 방법에 관한 것으로, 반도체 장치를 회로 기판에 전기적으로 접속하는 단계; 캐리어 기판 위에 장착된 반도체 칩을 가진 반도체 장치의 캐리어 기판과 회로 기판 사이의 공간을 열경화성 수지 조성물로 침투시키는 하는 단계; 및 가열 적용에 의한 열경화수지 조성물의 경화 단계를 포함한다.
반도체 장치가 장착된 후, 본 발명의 장착 방법은, 반도체 장치가 장착된 회로 기판의 전기적 특성을 테스트하는 단계; 테스트 단계에서 불량이 있을 경우, 불량 위치의 인접부근을 가열하는 동안 불량 위치에서 반도체 장치를 제거하는 단계; 소정의 온도에서 가열 적용함으로써 또는 가열 적용을 하지않고 유기 용제를 주입함으로써, 또는 소정의 온도에서 가열함으로써, 열경화 수지 조성물의 반응산물의 잔류물을 회로 기판으로부터 또는 반도체 장치의 하부로부터 제거하는 단계; 및 전도성 물질을 회로 기판으로부터 또는 반도체 장치의 하부로부터 제거하는 단계를 더 포함할 수 있다. 이러한 방법으로, 결함 부분을 리페어할 수 있다.
비록 본 발명의 열경화성 수지 조성물이 비교적 저온에서 짧은 시간 안에 경화함에도 불구하고 그 경화 반응 산물은 우수한 열 쇼크성을 갖고 더구나 가열 조건 하에 힘을 가하면 쉽게 제거할 수 있다. 또한, 회로기판 등에 부착된 경화된 반응산물은 가열하거나, 또는 용제로 부풀어오르게 하거나, 또는 가열하에 용제로 부풀어오르게 함으로써 그것을 쉽게 제거할 수 있다.
열경화성 수지 조성물을 이용함으로써 CSP/BGA 조립체 등의 반도체 장치를 단시간의 가열 경화로 생산성 좋게 회로기판에 확실히 접속할 수 있고, 결과의 장착 구조가 우수한 열 쇼크성(또는 열 사이클성)을 가진다. 더구나 불량이 있는 경우 그 반도체 장치는 쉽게 제거될 수 있다. 이것은 반도체 장치 또는 회로기판을 재이용 할 수 있도록 하여 생산 공정의 수율 향상 및 생산비 절감을 꾀할 수 있다.
본 발명은 캐리어 기판 위에 대규모 집적 회로(LSI)와 같은 반도체 칩을 장착하는 구조 및 방법에 관한 것이다.
본 발명은 다음의 도면을 참조로 더 쉽게 이해될 수 있을 것이다.
도 1은 본 발명에 장착 구조의 실시예를 도시하는 단면도를 설명한다.
도 2는 본 발명에 따른 리페어를 위하여 회로 기판으로부터 제거되는 반도체 기판의 단면도를 설명한다.
본 발명의 장착구조의 실시예가 도 1에 도시되어 있다. 본 발명에서 사용된 반도체 장치(4)는 LSI와 같은 반도체 칩("베어 칩")(2)을 캐리어 기판(1)에 접속하고 수지(3)로 그들사이의 공간을 봉합함으로써 형성된다. 반도체 장치는 회로 기판(5)의 소정의 위치에 장착되고, 전극(8,9)은 땜납과 같은 적당한 접속 방법에 의해 전기적으로 접속된다. 신뢰성 향상을 위해, 캐리어 기판(1)과 회로 기판(5) 사이의 공간이 열경화 수지 조성물로 봉합된 다음, 반응 산물(10)으로 경화된다. 열경화 수지 조성물의 경화된 반응 산물(10)이 캐리어 기판(1)과 회로 기판(5) 사이의 공간을 완전히 채울 필요는 없으나, 열 사이클에 의한 스트레스 감소를 위해서는 어느 정도 충분하게 채워야 한다.
캐리어 기판은 Al2O3, SiN3및 물라이트(Al2O3-SiO2)로 만들어진 세라믹 기판;폴리이미드와 같은 내열성 수지로 만들어진 기판 또는 테잎; 또한 회로 기판으로 일반적으로 사용되는 유리-보강된 에폭시, ABS, 및 페놀 기판; 및 기타 같은 종류의 것들로 구성될 수 있다.
반도체 칩을 캐리어 기판에 전기적으로 접속하는 방법에 특별한 제한을 두지 않으며, 고융점 땜납에 의한 접속 또는 전도성(이방성) 접착제, 와이어본딩, 및 기타 같은 종류의 접속이 사용될 수 있다. 접속을 쉽게 하기위해, 전극이 돌기상 (bump)으로 형성될 수 있다. 더우기, 접속의 지속성과 신뢰성 향상을 위해, 반도체 칩과 캐리어 기판 사이의 공간이 적당한 수지로 봉합될 수 있다.
본 발명에서 사용될 수 있는 반도체 장치는 CSP와 BGA를 포함한다.
본 발명에서 사용되는 회로 기판의 타입으로는 특별한 제한을 두지 않으며,유리-보강된 에폭시, ABS, 및 페놀 기판과 같은 임의의 다양한 일반 회로 기판이 사용될 수 있다.
반도체 장치와 그 반도체 장치가 전기적으로 접속된 회로기판 사이에 언더필 봉합제로서 사용된 열경화성 수지 조성물은 약 100 중량부의 에폭시 수지, 약 3 내지 약 60 중량부의 경화제, 및 약 1 내지 약 90 중량부의 가소제를 포함한다.
본 발명에서 사용되는 에폭시 수지는 일반적인 에폭시 수지가 사용될 수 있다. 이러한 에폭시 수지는 적어도 하나의 다관능성 에폭시 수지 및 적어도 하나의 단관능성 에폭시 수지를 포함하는데 후자는 총 에폭시 수지에 대하여 20중량% 등의 0 내지 30중량%에 해당하고 반응성 희석제 또는 가교 밀도 조절제로서 사용된다.
다관능성 에폭시 수지의 예는 비스페놀A형 에폭시 수지, 비스페놀F형 에폭시 수지, 페놀-노볼락 형의 에폭시 수지, 크레졸-노볼락 형의 에폭시 수지 및 그것들의 적절한 조합을 포함한다. 에폭시 수지의 점성 및 다른 특성을 고려하여야 하고 일반적으로 그 다관능성 에폭시 수지는 비스페놀A형 에폭시 수지를 대략 10 내지 100%의 범위 내의 양으로 포함해야 한다. 바람직하게는 비스페놀A형 수지의 양은 약 50 내지 100%의 범위내이어야 한다.
단관능성 에폭시 수지는 하나의 에폭시 기를 갖는다. 통상 그 에폭시 기는 탄소수 약 6 내지 약 28의 알킬 기를 갖는 것이 바람직하고 그 예로서 C6-C28알킬 글리시딜 에테르, C6-C28지방산 글리시딜 에스테르 및 C6-C28알킬페놀 글리시딜 에테르를 들 수 있다.
본 발명에서 사용되는 가소제는 끓는점이 적어도 130℃의 비교적 난휘발성이고 그것이 수지 경화된 반응산물의 Tg를 저하시킨다. 수지가 경화된 때에 현미경 상의 분리를 유발하는 가소제 물질을 사용하는 것이 바람직하다. 이와 같은 물질이 여기에서 가소제로서 언급되는 반면 그것들은 종래적으로 가소제와 관련된 기능을 수행할 필요가 없다.
그러한 가소제의 예는 (메트)아크릴산 에스테르류 및 방향족 또는 지방족 에스테르류를 포함한다.
본 발명에서 가소제로서 유용한 (메트)아크릴산 에스테르류는 단관능성(메트)아크릴산 에스테르로서 선형 또는 분지의 지방족 알코올의 (메트)아크릴산 에스테르, 방향족 탄화수소 치환기를 갖는 지방족 알코올의 (메트)아크릴산 에스테르, 지방족 고리계 알코올의 (메트)아크릴산 에스테르, 히드록실-함유 (메트)아크릴산 알킬 에스테르 및 히드록시 지방족 아민의 (메트)아크릴산 에스테르 등을 들 수 있고; 다관능성 (메트)아크릴산 에스테르로서 폴리에테르의 (메트)아크릴산 에스테르 및 다가 에폭시 화합물의 (메트)아크릴산 에스테르 등을 포함한다.
본 발명에서 가소제로서 유용한 선형 또는 분지의 지방족 알코올의 (메트)아크릴산 에스테르는 (메트)아크릴산 n-부틸, (메트)아크릴산 이소부틸, (메트)아크릴산 t-부틸, (메트)아크릴산 2-에틸헥실, (메트)아크릴산 n-옥틸, (메트)아크릴산 이소데실, (메트)아크릴산 라우릴, (메트)아크릴산 트리데실, (메트)아크릴산 테트라데실 및 (메트)아크릴산 세틸 등의 탄소수 약 4 내지 약 16을 갖는 것들을 포함한다. 방향족 탄화수소 치환기를 갖는 지방족 알코올의 (메트)아크릴산 에스테르는 (메트)아크릴산 벤질 등의 방향족 탄화수소 치환기를 갖는 탄소수 1 내지 약 8의 지방족 지방족 알코올의 (메트)아크릴산 에스테르를 포함한다.
본 발명의 가소제로서 유용한 지방족 고리계 알코올의 (메트)아크릴산 에스테르는 (메트)아크릴산 시클로헥실 및 (메트)아크릴산 이소보르닐을 포함한다.
본 발명의 가소제로서 유용한 히드록실-함유 (메트)아크릴산 알킬 에스테르는 (메트)아크릴산 히드록시에틸, (메트)아크릴산 히드록시프로필, 및 (메트)아크릴산 3-페녹시-2-히드록시프로필을 포함한다.
본 발명에서 유용한 히드록시 지방족 아민의 (메트)아크릴산 에스테르류는 NR1R2R3로 표현되는 아민의 (메트)아크릴산 에스테르를 포함하는데, 여기에서 R1, R2및 R3는 독립적으로 수소, 알킬기, 히드록시알킬기 또는 히드로-폴리(옥시알킬렌) 기를 나타내고, R1, R2및 R3중 적어도 하나는 히드록시알킬기 또는 히드로-폴리(옥시알킬렌)기이다.
구체적으로는 (메트)아크릴산 N,N'-디메틸아미노에틸 및 (메트)아크릴산 N,N'-디에틸아미노에틸 등의 N,N'-디알킬-치환 디모노알칸올 아민의 (메트)아크릴산 에스테르; (메트)아크릴산 N-에틸-N'-히드록시에틸아미노에틸 및 디(메트)아크릴산 에틸디히드록시에틸아민 등의 N-알킬 치환 디알칸올아민의 모노- 또는 디(메트)아크릴산 에스테르; (메트)아크릴산 트리에탄올아민, 디(메트)아크릴산 트리에탄올아민 및 트리(메트)아크릴산 트리에탄올아민 등의 트리알칸올아민의 (메트)아크릴산 에스테르; 일반적으로 아크릴화된 아민 올리고머로 알려진 (메트)아크릴산 알칸올아민의 혼합물; (CH3)2N-(CH2CH2O)2H의 (메트)아크릴산 에스테르, CH3N[-(CH2CH2O)2H]2의 모노- 또는 디(메트)아크릴산 에스테르 및 N[-(CH2CH2O)2H]3의 모노-, 디- 또는 트리(메트)아크릴산 에스테르 등의 히드로-폴리(옥시알킬렌)의 (메트)아크릴산 에스테르를 포함한다.
특히 바람직한 것은 화학식 (HOR4)3-xN[R4OCOC(R5)=CH2]x에 속하는 화합물을 포함하는데, 여기에서 R4는 탄소수 약 2 내지 약 12의 알킬렌기 또는 R6가 -CH2CH2- 또는 -CH2CH(CH3)-이고 m이 1 내지 6의 정수인 -R6-(OR6)m이고; R5는 수소 또는 메틸기이고; x는 1 내지 3의 정수이다.
폴리에테르의 (메트)아크릴산 에스테르의 예는 디(메트)아크릴산 에틸렌 글리콜, 디(메트)아크릴산 디에틸렌 글리콜, 디(메트)아크릴산 트리에틸렌 글리콜, 디(메트)아크릴산 테트라에틸렌 글리콜, 디(메트)아크릴산 1,3-부틸렌 글리콜 및 트리(메트)아크릴산 트리메틸올프로판을 포함한다. 다가 에폭시 화합물의 (메트)아크릴산 에스테르의 예는 비스페놀A 에피클로로히드린 반응 산물의 디(메트)아크릴산 에스테르를 포함한다.
본 발명의 가소제로서 유용한 방향족 또는 지방족 에스테르류는 예컨대 프탈산 디메틸, 프탈산 디에틸, 프탈산 디-n-옥틸, 프탈산 디-2-에틸헥실 및 프탈산 옥틸 데실 등의 프탈산 디(C1-C12알킬)과 같은 방향족 카르복실산의 디알킬 에스테르; 올레산 부틸 및 모노-올레산 글리세롤 등의 지방족 일염기산 에스테르; 아디프산 디부틸, 아디프산 디-2-에틸헥실, 세바신산 디부틸 및 세바신산 디-2-에틸헥실 등의 지방족 이염기산 에스테르를 포함한다.
이러한 가소제 중에서도 특히 바람직한 것은 상기 화학식으로 나타낸 알칸올아민 또는 히드로-폴리(옥시알킬렌)아민의 (메트)아크릴산 에스테르, 프탈산 디(C1-C12알킬), 히드록실-함유 (메트)아크릴산 알킬 에스테르 및 지방족 고리계 알코올의 (메트)아크릴산 에스테르이다.
가소제의 사용량은 에폭시 수지 100중량부에 대해서 통상 1 내지 약 90 중량부, 바람직하게는 5 내지 50 중량부이다.
본 발명의 열경화성 수지 조성물은 모든 구성성분이 서로 혼합된 1-파트 조성물 또는 에폭시 수지 및 경화제를 각각 보존하여 그 이후 사용시에 혼합하는 2-파트 조성물로 조제될 수 있다. 따라서 본 발명에 사용되는 경화제는 일반적으로 1-파트 및 2-파트 에폭시 수지 조제물에 사용되는 경화제 중 어떤 것이 될 수 있다. 그러나 본 발명에 사용되는 바람직한 경화제는 아민 화합물, 이미다졸 화합물, 변성 아민 화합물 및 변성 이미다졸 화합물을 포함한다.
아민 화합물은 디시안디아미드; 디에틸렌트리아민, 트리에틸렌테트라아민 및 디에틸아미노프로필아민 등의 지방족 폴리아민; m-크실렌디아민 및 디아미노디페닐아민 등의 방향족 폴리아민; 이소포론디아민 및 멘텐디아민 등의 지방족 고리계 폴리아민; 및 폴리아미드를 포함한다.
이미다졸 화합물의 예는 2-메틸 이미다졸, 2-에틸-4-메틸이미다졸 및 2-페닐이미다졸을 포함한다.
변성 아민 화합물의 예는 에폭시 화합물에 아민 화합물의 부가로 형성된 에폭시 부가 폴리아민을 포함하고 변성 이미다졸 화합물의 예는 에폭시 화합물에 이미다졸 화합물의 부가로 형성된 이미다졸 부가물을 포함한다.
이러한 경화제 중에서도 1액성의 에폭시 수지에 사용되는 잠재성 경화제가 특히 바람직하다. 리페어성의 관점으로부터 특히 경화제 총중량의 95 내지 5 중량%의 디시안디아미드와 조합한 5 내지 95 중량%의 변성 아민을 경화제 사용하는 것이 바람직하다. 경화제의 배합량은 통상 에폭시 수지 100 중량부에 대해서 약 3 내지 약 60 중량부이고 바람직하게는 5 내지 40 중량부이다.
또한 본 발명의 열경화성 수지 조성물은 상기 가소제 및 단관능성 에폭시 수지를 둘을 합하여 5 내지 40 중량% 포함하고 있는 것이 바람직하다.
본 발명에 따른 열경화성 수지 조성물은 회로기판 및 반도체 장치의 사이 공간 안으로 침투할 수 있다. 본 발명의 조성물은 또한 적어도 증가된 온도의 조건하에서 감소된 점성을 나타내므로 그 공간 안으로 침투할 수 있다. 회로기판 및 반도체 장치의 사이 공간(예컨대 100 내지 200μm)으로의 침투력을 향상시키기 위해 25℃에서 점도가 50,000mPa·s이하, 특히 30,000mPa·s이하가 되도록 각 성분의 종류 및 비율을 선택하여 열경화성 수지 조성물을 제조하는 것이 바람직하다.
본 발명의 열경화성 수지 조성물은 탈포제, 레벨링제, 염료, 안료 및 충전제 등의 다른 첨가물을 더욱 함유할 수가 있다. 또한 광중합 개시제 및 그것으로부터 생성된 조성물 또는 반응 산물의 특성에 해가 되지 않는 한 배합해도 좋다.
다음에 본 발명의 장착 구조를 만드는 장착 방법이 아래 설명되어 있다.
우선 회로기판의 필요 위치에 크림 땜납을 인쇄하고 적절히 용매를 배출하기 위해 건조시킨다. 다음, 회로기판상의 패턴에 맞춰 반도체 장치를 장착한다. 이 회로기판을 환류로를 통해 땜납을 용융시켜 땜납 부착을 행한다.
반도체 장치와 회로기판과의 전기적인 접속은 크림 땜납에 한정되는 것은 아니고 땜납 볼을 사용한 접속도 된다. 그렇지 않으면 전도성 접착제 또는 이방성 전도성 접착제를 사용하여 접속해도 된다. 또한 크림 땜납 등의 도포 또는 형성은 회로기판측 또는 반도체 장치측 어느 곳에서 행하여도 좋다.
사용되는 땜납, 전도성 또는 이방성 전도 접착제는 뒤따르는 리페어를 용이하게 하기 위하여 적당한 융점, 접착강도 등을 선택하여 사용한다.
이와 같은 방식으로 반도체 장치와 회로기판을 전기적으로 접속한 후 그 결과된 구조는 통상 전도의 연속성 테스트 등의 검사를 행하고 합격한 경우에 수지 조성물을 사용하여 반도체 장치를 거기에 고정한다. 이 방법에서 불량이 발견된 경우에는 수지 조성물로 그것을 고정하기 전에 반도체 장치를 제거하는 것이 더 쉽다.
다음에 디스펜서 등의 적당한 도포 수단을 사용하여 반도체 장치의 주위에 열경화성 수지 조성물을 도포한다. 이 조성물을 반도체 장치에 도포한 때에 수지 조성물은 모세관 현상에 의해 회로기판 및 반도체 장치의 캐리어 기판 사이 공간안으로 침투한다.
다음에 가열하여 열경화성 수지 조성물을 경화시킨다. 이 가열의 초기에 있어서 그 열경화성 수지 조성물은 점도가 크게 저하하고 그로인해 유동성이 높아져서 회로기판 및 반도체 장치 사이의 공간으로 더욱 쉽게 침투하게 된다. 또한 회로기판에 적당한 배출 구멍을 장착하여 놓음으로써 그 열경화성 수지 조성물을 회로기판 및 반도체 장치 사이의 전체 공간안으로 충분히 침투시킬 수 있다.
열경화성 수지 조성물의 도포량은 회로기판 및 반도체 장치 사이의 공간을 거의 채우기 위해 적절히 조정한다.
상기 기술한 열경화성 수지 조성물을 사용하는 경우 통상 120℃ 내지 150℃에서 약 5 내지 20분 동안 가열하여 경화시킨다. 따라서 본 발명은 비교적 저온 및 단시간의 경화 조건을 채용할 수 있기 때문에 생산성이 매우 좋다. 이와 같은 방식으로 도1에 나타낸 장착구조가 완성된다. 한편 열경화성 수지 조성물 중의 가소제로서 (메트)아크릴산 에스테르를 사용하고 또한 광중합 개시제를 거기에 첨가하는 경우에는 열경화 수지 조성물을 열경화에 앞서 광조사에 의해 가경화시키는 것도 가능하다.
본 발명의 열경화성 수지 조성물을 사용하는 장착방법에 있어서는 상기와 같이 반도체 장치를 회로기판 상에 장착한 후에 그 결과된 구조를 반도체 장치의 특성, 반도체 장치와 회로기판과의 접속, 그 외의 전기적 특성 및 봉합 상태에 대하여 테스트한다. 이 때 만약 불량이 발견되는 경우에는 다음과 같은 방식으로 리페어 할 수 있다.
불량 개소의 반도체 장치 부분을 약 190 내지 약 260℃의 온도에서 약10초 내지 약1분 동안 가열한다. 가열수단은 특히 제한이 없지만 부분적으로 가열하는 것이 바람직하다. 열풍을 불량개소에 가하는 등의 비교적 간단한 수단을 이용할 수 있다.
땜납이 용융하는 동시에 수지가 연화하여 접착강도가 저하하는 경우에 반도체 장치를 잡아 뜯어 분리한다.
도2에 나타낸 것과 같이 반도체 장치(4)를 제거한 후 회로기판(5) 상에는 열경화성 수지 조성물의 경화된 반응산물의 잔류물(12)및 땜납의 잔류물(14)이 남아 있다. 열경화성 수지 조성물의 경화된 반응산물 잔류물은 예컨대 소정 온도로 가열하거나 용제로 부풀어오르게 하거나 또는 소정 온도로 가열하면서 용제로 부풀어오르게 함으로써 그것을 연화시킨 후 긁어내는 등의 방법에 의해 제거할 수 있다.
가장 쉽게 잔류물을 제거하는 방법은 가열과 용제 둘다를 사용하는 것이다. 예컨대 100℃정도 (통상 80 내지 120℃의 범위)로 회로기판 전체를 보온하면서 용제로 수지의 잔류물을 부풀어오르게 하여 연화시킨 후에 긁어낼 수 있다.
이 목적으로 사용되는 용제는 열경화성 수지 조성물의 경화된 반응산물을 부풀어오르게하여 회로기판으로부터 긁어낼 수 있을 정도로 접착강도를 저하시키는 용제이다. 유용한 용제는 예컨대 염화 메틸렌 등의 염화 알킬류; 에틸 셀룰로스 및 부틸 셀룰로스 등의 글리콜 에테르류; 숙신산 디에틸 등의 2염기산의 디에스테르류; 및 N-메틸피롤리돈 등의 유기 용제를 포함한다. 물론 적절한 조합 또한 사용할 수 있다.
회로 보호용의 레지스트가 회로기판과 이미 접속되어 있는 경우 선택된 용제는 레지스트에 손상을 유발하지 않아야 한다. 바람직한 용제는 글리콜 에테르 및 N-메틸피롤리돈을 포함한다.
또한 땜납의 잔류물은 예컨대 땜납 흡수용 편조선 등을 사용하여 제거할 수 있다.
마지막으로 상기 기술된 절차에 따라 깨끗하게 된 회로기판 상에 상기와 같은 방법에 의해 다시 새 반도체 장치를 장착하는 것으로 불량 개소의 리페어를 완료한다.
한편 회로기판측에 불량이 있는 경우는 반도체 장치 하부 상에 남은 열경화성 수지 조성물의 경화된 반응 산물의 잔류물(13) 및 땜납 잔류물(15)를 상기와 같은 방식으로 제거하고 그 반도체 장치를 다시 이용할 수 있다.
본 발명은 다음의 무제한의 실시예로 더 설명될 것이다.
실시예 1
열경화성 수지 조성물
열경화성 수지 조성물은 아래 설명된 양의 에폭시 수지(i), 경화제(ii), 가소제(iii)에 탈포제 0.1 중량부를 혼합하여 제조하였다. 그렇게 형성된 조성물의 점도는 5,200MPa·s로 측정되었다.
(i) 에폭시 수지: 비스페놀 A형 에폭시 수지 85중량부, 노볼락 에폭시 수지 4중량부, 탄소수 12 내지 14의 알킬 글리시딜 에테르 혼합물 11중량부.
(ii) 경화제: 디시안디아미드 3중량부 및 아민의 에폭시 부가물 19중량부.
(iii) 가소제: 아크릴화된 아민 올리고머 12중량부.
장착방법
칩 사이즈가 20mm 스퀘어인 패키지, 전극경(직경) 0.5mm, 전극 피치 1.0mm 및 알루미늄으로 된 캐리어 기판을 갖는 CSP를 회로가 장착된 두께 1.6mm의 유리-보강 에폭시 기판상에 크림 땜납(하리마 Chemicals, Inc. 제 PS10R-350A-F92C)을 사용하여 장착했다.
그 후 열경화성 수지 조성물을 디스펜서를 사용하여 CSP의 주위에 도포하고 계속하여 약150℃로 약5분간 가열하여 경화시켰다. 이때 열경화성 수지 조성물은 완전히 경화하기 전에 반도체 장치와 회로기판 사이 공간 안으로 침투했다.
열쇼크 테스트
상기 기술한 바와 같이 제조된 25개 시료들을 약 -40℃에서 약 30분간, 이어서 실온에서 약3분간, 그 후 약 +80℃에서 약 30분간 지속하는 열 사이클에 적용시켰다. 소정의 열 사이클 수에 도달한 후에 시료의 전도연속성 테스트를 행하여 CSP 및 회로기판 사이의 전기적 접속을 확인했다. 1000 사이클 이상에서도 전도연속성이 있는 것을 합격으로 하고 이 사이클 수에 도달하기 전에 단선 등에 의해 비연속성이 된 것을 불합격시켰다. 이 실시예의 반도체 장착 구조는 1000 사이클을 넘어서도 25 시료 모두가 합격했다.
리페어
상기와 같이 회로기판에 열경화성 수지 조성물로 고착된 CSP 부근을 열풍 발생기를 사용하여 250℃의 열풍을 1분간 가함으로써 가열했다. 그 후 CSP 및 유리-보강 에폭시 기판의 사이에 금속조각을 삽입하고 그 CSP를 들어 올림으로써 CSP를 쉽게 제거할 수 있었다.
유리-보강 에폭시 회로기판을 핫 플레이트 상에 놓고 (또는 원적외선 히터 등으로 가열해도 좋다.) 약 100℃로 보온하면서 PS-1(다이-이치 고교 세이야크 Co.,Ltd 제) 또는 7360(록타이트 코오퍼레이션 제) 등의 용제를 사용하여 유리-보강 에폭시 기판 상에 남아 있는 수지를 부풀어오르게 하여 주걱으로 긁어냈다. 또한 유리 보강 에폭시 기판 상에 남아 있는 땜납을 땜납 흡수용 편조선으로 제거하였다. 이 리페어에 필요한 시간은 3분 이내이고 그것은 실용적인 관점에서 볼 때 충분히 짧다.
상기 기술한 방법으로 CSP가 제거된 유리-보강 에폭시 기판 상에 다시 크림 땜납을 도포하고 새로운 CSP를 그 위에 장착했다. 이 때 새로운 CSP측에 크림 땜납을 인쇄해도 된다.
상기와 같은 방법으로 열경화성 수지 조성물을 CSP의 주위에 도포하고 계속하여 150℃에서 5분간 가열하여 열경화성 수지 조성물을 경화시켰다.
이와 같이 리페어된 CSP 장착 기판은 전기적 접속이 확실히 장착되어 있다. 또한 열 쇼크 테스트에 있어서도 이 장착구조는 리페어 하지 않은 경우와 같이 우수한 특성을 나타내었다.
실시예 2 ~ 5
실시예1에서 가소제로서 사용된 아크릴화된 아민 올리고머의 양을 다음과 같이 변경시킨 것을 제외하고는 실시예1의 절차를 반복하였다. 그 결과된 장착구조는 열쇼크 테스트에 합격하였고 리페어 시간도 3분 이내였다.
실시예2: 1.2 중량부
실시예3: 6.0 중량부
실시예4: 21.0 중량부
실시예5: 50.0 중량부
비교예 1
가소제를 사용하지 않는 것을 제외하고는 실시예1의 절차를 반복하였다. 그 결과된 장착구조는 리페어성은 합격하였지만 열쇼크성은 1000 사이클 미만에서 시료가 비연속성이 되어 불합격하였다.
비교예 2
실시예1에서 가소제로서 사용된 아크릴화된 아민 올리고머의 양을 120 중량부로 변경한 것을 제외하고는 실시예1의 절차를 반복했다. 그 결과된 장착구조는 리페어성은 합격하였지만 열쇼크 테스트는 1000 사이클 미만에서 시료가 비연속성이 되어 불합격하였다.
실시예 6 ~ 9
실시예1에서 사용된 탄소수 12 내지 14의 알킬 글리시딜 에테르 혼합물의 양을 다음과 같이 변경한 것을 제외하고는 실시예1의 절차를 반복하였다. 그 결과된 장착구조는 열쇼크 테스트에 합격하였고 리페어 시간도 3분 이내였다.
실시예6: 0 중량부
실시예7: 2.7 중량부
실시예8: 5.3 중량부
실시예9: 20.0 중량부
비교예 3
실시예1에서 사용된 탄소수 12 내지 14의 알킬 글리시딜 에테르 혼합물의 양을 40 중량부로 변경한 것을 제외하고는 실시예1의 절차를 반복했다. 그 결과된 장착구조는 리페어성은 합격이었지만 열쇼크 테스트는 1000 사이클 미만에서 시료가 비연속성이 되어 불합격하였다.
실시예 10 ~ 실시예 12
실시예1에서 가소제로서 사용된 아크릴화된 아민 올리고머 대신 하기 화합물 각각을 사용한 것 이외에는 실시예1의 절차를 반복하였다 그 결과된 장착구조는 열쇼크 테스트에서 합격하였고 리페어 시간도 3분 이내였다.
실시예10: DOP (프탈산 디옥틸)
실시예11: 이소보르닐 아크릴산염
실시예12: 2-히드록시에틸 메트아크릴산염
실시예 13
실시예1에서 경화제로서 사용한 아민의 에폭시 부가물 대신 이미다졸의 에폭시 부가물을 사용한 것을 제외하고는 실시예1의 절차를 반복하였다. 그 결과된 장착구조는 열쇼크 테스트에 합격했고 리페어 시간도 3분 이내였다.
비교예 4
실시예1에서 사용한 열경화성 수지 조성물 대신 아크릴산염 올리고머, 아크릴산염 모노머 및 광중합 개시제를 포함하는 접착제 ( Three Pond Co., Ltd 제 TB3006B)를 사용하여 반도체 장치 및 회로기판 사이의 공간을 통한 광조사와 가열에 의해 접착제를 경화시킨 것을 제외하고는 실시예1의 절차를 반복하였다. 이 접착제를 사용하면 반경화 상태에서는 쉽게 반도체 장치를 제거할 수 있다. 그 접착제를 완전히 경화시킨 후 그 결과된 장착구조에 대해 열 쇼크 테스트를 행했지만 1000 사이클 미만에서 비연속성이 되어비연속성이 되어 불합격했다.
비교예 5
실시예1에서 사용한 열경화성 수지 조성물 대신 에폭시 수지 봉합제(아사히 가켄 Co.,Ltd.제 SA-51-2)를 실시예1과 같은 방법으로 도포하고 100℃에서 90초간 가열하여 경화시켰다. 열쇼크 테스트에서 그 결과된 장착구조가 실시예1과 같은 정도의 신뢰성을 보였지만 리페어를 위해 가열하여 반도체 장치를 분리하려고 시도했지만 실패했다.
본 발명의 전체 범위는 특허청구범위로 결정된다.

Claims (19)

  1. 캐리어 기판 위에 장착된 반도체 칩을 포함하는 반도체 장치, 및
    상기 반도체 장치가 전기적으로 접속된 회로 기판을 포함하는 반도체 장치의 장착 구조에 있어서,
    상기 반도체 장치의 캐리어 기판과 상기 회로 기판 사이의 공간이 약 100중량부의 에폭시 수지, 약 3 내지 약 60중량부의 경화제 및 약 1 내지 약 90 중량부의 가소제를 포함하는 열경화성 수지 조성물의 반응 산물로 봉합되어 있는 것을 특징으로 하는 구조.
  2. 제 1 항에 있어서, 상기 가소제가 (메트)아크릴산 에스테르류, 방향족 또는 지방족 에스테르, 및 그것의 조합으로 구성된 군에서 선택된 종인 것을 특징으로 하는 구조.
  3. 제 1 항에 있어서, 상기 경화제가 아민 화합물, 이미다졸 화합물, 변성 아민 화합물, 변성 이미다졸 화합물, 및 그것의 조합으로 구성된 군에서 선택된 종인 것을 특징으로 하는 구조.
  4. 제 1 항에 있어서, 상기 에폭시 수지가 적어도 하나의 다관능성 에폭시 수지, 및 상기 에폭시 수지의 총 중량에 대하여 0 내지 약 30 중량%의 적어도 하나의 단관능성 에폭시 수지를 포함하는 것을 특징으로 하는 구조.
  5. 제 4 항에 있어서, 상기 가소제 및 상기 단관능성 에폭시 수지의 합계가 총 조성물 중에 약 5 내지 약 40 중량%인 것을 특징으로 하는 구조.
  6. 제 4 항에 있어서, 상기 단관능성 에폭시 수지가 탄소수 약 6 내지 약 28의 알킬기를 갖는 것을 특징으로 하는 구조.
  7. 제 4 항에 있어서, 상기 다관능성 에폭시 수지가 약 10 내지 약 100 중량%의 비스페놀 A형 에폭시 수지를 포함하는 것을 특징으로 하는 구조.
  8. 제 1 항에 있어서, 상기 가소제가 히드록시 지방족 아민의 (메트)아크릴산 에스테르인 것을 특징으로 하는 구조.
  9. 제 1 항에 있어서, 상기 열경화성 수지 조성물의 점도가 25℃의 온도에서 약 50,000mPa·s미만인 것을 특징으로 하는 구조.
  10. 반도체 장치의 장착 방법에 있어서,
    캐리어 기판 위에 장착된 반도체 칩을 포함하는 반도체 장치를 회로 기판에 전기적으로 접속하는 단계;
    100중량부의 에폭시 수지, 약 3 내지 약 60중량부의 경화제 및 약 1 내지 약 90 중량부의 가소제를 포함하는 열경화성 수지 조성물을 상기 반도체 장치의 캐리어 기판과 상기 회로 기판 사이의 공간에 침투시키는 단계; 및
    가열 적용에 의해 상기 열경화성 수지 조성물을 경화하는 단계를 포함하는 것을 특징으로 하는 방법.
  11. 제 10 항에 있어서, 상기 반도체 장치가 장착된 상기 회로 기판의 전기적 특성을 테스트하는 단계;
    상기 테스트 단계에서 불량이 발견되었다면, 불량 위치의 인접한 부근을 가열하는 동안 불량 위치에서 상기 반도체 장치를 제거하는 단계;
    소정의 온도에서 가열함으로써, 또는 유기 용제를 주입함으로써, 또는 소정의 온도에서 가열하는 동안 유기 용제를 주입함으로써, 상기 회로 기판 위에 또는 상기 반도체 장치 하부 상에 남겨진 열경화성 수지 조성물의 반응산물의 잔류물을 제거하는 단계; 및
    상기 회로 기판 위에 또는 상기 반도체 장치 하부 상에 남겨진 전도성 재료의 잔류물을 제거하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  12. 제 10 항에 있어서, 상기 가소제가 (메트)아크릴산 에스테르류, 방향족 또는 지방족 에스테르, 및 그것의 조합으로 구성된 군에서 선택된 적어도 하나의 화합물을 포함하는 것을 특징으로 하는 방법.
  13. 제 10 항에 있어서, 상기 경화제가 아민 화합물, 이미다졸 화합물, 변성 아민 화합물, 변성 이미다졸 화합물, 및 그것의 조합으로 구성된 종 선택된 적어도 하나의 화합물을 포함하는 것을 특징으로 하는 방법.
  14. 제 10 항에 있어서, 상기 에폭시 수지가 적어도 하나의 다관능성 에폭시 수지, 및 상기 에폭시 수지의 총 중량에 대하여 0 내지 약 30 중량%의 적어도 하나의 단관능성 에폭시 수지를 포함하는 것을 특징으로 하는 방법.
  15. 제 14 항에 있어서, 상기 가소제 및 상기 단관능성 에폭시 수지의 합계가 총 조성물 중에 약 5 내지 약 40 중량%인 것을 특징으로 하는 방법.
  16. 제 14 항에 있어서, 상기 단관능성 에폭시 수지가 탄소수 약 6 내지 약 28의 알킬기를 갖는 것을 특징으로 하는 방법.
  17. 제 14 항에 있어서, 상기 다관능성 에폭시 수지가 약 10 내지 약 100 중량%의 비스페놀 A형 에폭시 수지를 포함하는 것을 특징으로 하는 방법.
  18. 제 10 항에 있어서, 상기 가소제가 히드록시 지방족 아민의 (메트)아크릴산 에스테르인 것을 특징으로 하는 방법.
  19. 제 10 항에 있어서, 상기 열경화성 수지 조성물의 점도가 25℃의 온도에서 약 50,000mPa·s미만인 것을 특징으로 하는 방법.
KR1019997006453A 1997-01-17 1998-01-16 반도체 장치 어셈블리 및 이의 제조 방법 KR100563158B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP97-6575 1997-01-17
JP00657597A JP3543902B2 (ja) 1997-01-17 1997-01-17 半導体装置の実装構造および実装方法
PCT/US1998/000856 WO1998032159A2 (en) 1997-01-17 1998-01-16 Mounting structure and mounting process from semiconductor devices

Publications (2)

Publication Number Publication Date
KR20000070227A true KR20000070227A (ko) 2000-11-25
KR100563158B1 KR100563158B1 (ko) 2006-03-22

Family

ID=11642138

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997006453A KR100563158B1 (ko) 1997-01-17 1998-01-16 반도체 장치 어셈블리 및 이의 제조 방법

Country Status (9)

Country Link
EP (1) EP0970520A4 (ko)
JP (1) JP3543902B2 (ko)
KR (1) KR100563158B1 (ko)
CN (1) CN1112723C (ko)
BR (1) BR9806742A (ko)
CA (1) CA2278006A1 (ko)
ID (1) ID22705A (ko)
TW (1) TW396469B (ko)
WO (1) WO1998032159A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100757093B1 (ko) * 2005-07-20 2007-09-10 주식회사 룩스비타 카메라 모듈의 재생방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316528B1 (en) 1997-01-17 2001-11-13 Loctite (R&D) Limited Thermosetting resin compositions
JP3613367B2 (ja) * 1997-01-17 2005-01-26 ヘンケル コーポレイション 熱硬化性樹脂組成物
US6358354B1 (en) * 2000-07-05 2002-03-19 Lexmark International, Inc. UV and thermally curable adhesive formulation
JP5280597B2 (ja) * 2001-03-30 2013-09-04 サンスター技研株式会社 一液加熱硬化型エポキシ樹脂組成物および半導体実装用アンダーフィル材
JP2006303192A (ja) * 2005-04-20 2006-11-02 Sumitomo Bakelite Co Ltd 半導体装置及びチップの再生方法
US20100006329A1 (en) 2006-12-04 2010-01-14 Panasonic Corporation Sealing material and mounting method using the sealing material
JP5967489B2 (ja) * 2011-04-04 2016-08-10 パナソニックＩｐマネジメント株式会社 実装構造体
TWI695657B (zh) * 2015-03-30 2020-06-01 日商則武股份有限公司 柔性配線基板及其利用
EP3911132B1 (en) * 2020-05-12 2024-07-03 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with a solid body protecting a component carrier hole from foreign material ingression
CN118197987B (zh) * 2024-05-17 2024-08-13 日月新半导体(威海)有限公司 一种可返修半导体封装结构及其形成方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US355580A (en) * 1887-01-04 Elijah windsor
US4159976A (en) * 1977-03-10 1979-07-03 Loctite Corporation Curable systems containing epoxy resin and methanol or ethanol solvent to suppress the catalytic reaction between epoxy resin and an imidazole catalytic curing agent
JPS60147140A (ja) * 1984-01-11 1985-08-03 Hitachi Ltd 半導体素子チツプの実装方法
JPS61255032A (ja) * 1985-05-08 1986-11-12 Seiko Epson Corp 半導体集積回路素子交換方法
US4866108A (en) * 1988-01-19 1989-09-12 Hughes Aircraft Company Flexible epoxy adhesive blend
US5001542A (en) * 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
JP2620611B2 (ja) * 1989-01-12 1997-06-18 イビデン株式会社 電子部品搭載用基板
JP2679849B2 (ja) * 1989-07-26 1997-11-19 松下電器産業株式会社 電子部品の実装方法およびこの方法に用いる接着剤
US5089440A (en) * 1990-03-14 1992-02-18 International Business Machines Corporation Solder interconnection structure and process for making
JP2728106B2 (ja) * 1991-09-05 1998-03-18 インターナショナル・ビジネス・マシーンズ・コーポレイション 電子パッケージングにおける除去可能なデバイス保護のための開裂性ジエポキシド
JPH05109838A (ja) * 1991-10-21 1993-04-30 Fujitsu Ltd ベアチツプのリペア方法
US5274913A (en) * 1991-10-25 1994-01-04 International Business Machines Corporation Method of fabricating a reworkable module
JPH06103707B2 (ja) * 1991-12-26 1994-12-14 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体チップの交換方法
US5371328A (en) * 1993-08-20 1994-12-06 International Business Machines Corporation Component rework
US5567266A (en) * 1994-10-13 1996-10-22 Loctite Corporation Non-environmentally hazardous, non-volatile adhesive promoter composition for curing adhesives
JPH10107095A (ja) * 1996-10-01 1998-04-24 Matsushita Electric Ind Co Ltd 半導体装置の実装構造とリペア方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100757093B1 (ko) * 2005-07-20 2007-09-10 주식회사 룩스비타 카메라 모듈의 재생방법

Also Published As

Publication number Publication date
TW396469B (en) 2000-07-01
ID22705A (id) 1999-12-09
JPH10209342A (ja) 1998-08-07
WO1998032159A2 (en) 1998-07-23
CN1112723C (zh) 2003-06-25
JP3543902B2 (ja) 2004-07-21
EP0970520A2 (en) 2000-01-12
WO1998032159A3 (en) 1999-02-18
KR100563158B1 (ko) 2006-03-22
BR9806742A (pt) 2000-06-06
EP0970520A4 (en) 2000-08-30
CA2278006A1 (en) 1998-07-23
CN1243601A (zh) 2000-02-02

Similar Documents

Publication Publication Date Title
KR100554323B1 (ko) 열경화성 수지 조성물
US7341642B2 (en) Manufacturing method for electric device
KR100563158B1 (ko) 반도체 장치 어셈블리 및 이의 제조 방법
KR100372211B1 (ko) 조절가능하게 분해가능한 열경화성 수지 조성물, 상기 조성물을 사용하여 반도체 칩과 회로판 사이를 밀봉 언더필링하는 방법, 및 상기 조성물을 사용하여 제조한 전자 장치
US8217275B2 (en) Sealing material and mounting method using the sealing material
US6316528B1 (en) Thermosetting resin compositions
US6274389B1 (en) Mounting structure and mounting process from semiconductor devices
KR101308307B1 (ko) 언더필 밀봉제로서 유용하고 재작업성을 가지는 저발열성의열경화성 수지 조성물
JP3644340B2 (ja) エポキシ樹脂組成物
EP1153980B1 (en) Epoxy resin composition
KR20110069393A (ko) 에폭시 수지 조성물과 이를 포함하는 밀봉제
US20040155364A1 (en) Reworkable thermosetting resin compositions
CN115039218A (zh) 侧填充树脂组合物、半导体装置和用于除去侧填充构件的方法
MXPA99006673A (en) Mounting structure and mounting process from semiconductor devices
MXPA99006668A (en) Thermosetting resin compositions
JPH1067916A (ja) エポキシ樹脂組成物とその製造方法と半導体素子の実装方法および実装半導体素子のリペア方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130221

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee