KR20000064676A - 프로그램가능콘트롤러의서브어셈블리를버스에접속하기위한방법및버스인터페이스 - Google Patents

프로그램가능콘트롤러의서브어셈블리를버스에접속하기위한방법및버스인터페이스 Download PDF

Info

Publication number
KR20000064676A
KR20000064676A KR1019980707393A KR19980707393A KR20000064676A KR 20000064676 A KR20000064676 A KR 20000064676A KR 1019980707393 A KR1019980707393 A KR 1019980707393A KR 19980707393 A KR19980707393 A KR 19980707393A KR 20000064676 A KR20000064676 A KR 20000064676A
Authority
KR
South Korea
Prior art keywords
bus
evaluation circuit
subassemblies
variable resistor
signal
Prior art date
Application number
KR1019980707393A
Other languages
English (en)
Inventor
위르겐 마울
Original Assignee
칼 하인쯔 호르닝어
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칼 하인쯔 호르닝어, 지멘스 악티엔게젤샤프트 filed Critical 칼 하인쯔 호르닝어
Publication of KR20000064676A publication Critical patent/KR20000064676A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling

Abstract

프로그램 가능 콘트롤러의 버스(5)를 통해 이루어지는 데이터 트래픽을 방해하지 않으면서, 루틴 동작 동안에도 모듈형 프로그램 가능 콘트롤러의 서브어셈블리(2, 3)를 삽입하고 빼내기 위해, 본 발명에 따라 평가 회로(13)가 버스 인터페이스(5')내에 배치된다. 평가 회로(13)는 서브어셈블리(2, 3)의 공급 라인(11', 11") 중 하나에 배치된 가변 저항기(12)를, 서브어셈블리가 버스(5)에 접속될 때는 낮은 저항으로 제어하고, 평가회로(13)의 테스트 입력(14")에 있는 전위가 가속 시간(T3) 후에 예정된 값 범위를 벗어날 때는 다시 높은 저항으로 제어한다.

Description

프로그램 가능 콘트롤러의 서브어셈블리를 버스에 접속하기 위한 방법 및 버스 인터페이스
유럽 특허 공개 제 0 388 753 A1호에는 서브어셈블리에 앞서 콘택을 제공하고, 상기 콘택에 의해 전류 공급 콘택이 서브어셈블리의 다른 콘택에 앞서 서브어셈블리 지지체에 접촉되게 하는 것이 공지되어 있다. 스위치에 의해 연결되는 저항기는 서브어셈블리의 공급 라인내에 배치된다. 상기 스위치는 서브어셈블리상에 배치된 버퍼 커패시터가 충분히 충전될때야 비로소 작동된다.
독일 특허 제 39 42 480 C2호에는 유사한 회로 장치가 공지되어 있다. 여기서도 앞선 공급 콘택 및 전자 스위치가 제공되며, 전자 스위치는 공급라인 중 하나를 직접 부하에 결합시키고, 버퍼 커패시터가 충분히 충전될때야 비로소 상기 스위치가 폐쇄된다.
상기 선행 기술에 의해, 서브어셈블리가 정상적으로 동작하는 경우에는 삽입시 서브어셈블리가 접속되는 버스에 대한 허용되지 않는 반작용의 문제가 해결된다. 그러나, 고유 회로가 에러를 가지면, 특히 단락되면, 부가(에러를 수반한) 서브어셈블리의 삽입에 의해 전체 시스템의 전류 공급이 중단될 수 있다.
본 발명은
- 서브어셈블리가 적어도 제 1 및 제 2 공급 라인 및 신호 라인을 통해 버스에 접속될 수 있고,
- 가변 저항기가 공급 라인 중 적어도 하나에 배치되며, 상기 가변 저항기는 평가회로에 의해 높은 저항으로 또는 낮은 저항으로 제어될 수 있고,
- 평가회로가 버스에 접속되지 않은 서브어셈블리에서 가변 저항기를 높은 저항으로 제어하도록 구성된, 프로그램 가능 콘트롤러의 서브어셈블리를 버스에 접속하기 위한 방법에 관한 것이다. 본 발명은 또한
- 서브어셈블리가 적어도 제 1 및 제 2 공급 라인 및 신호 라인을 통해 버스에 접속될 수 있고,
- 제어 입력을 가진 가변 저항기가 공급 라인 중 적어도 하나에 배치되며, 상기 가변 저항기는 가변 저항기를 높은 저항으로 또는 낮은 저항으로 제어할 수 있는 평가회로에 접속되도록 구성된, 프로그램 가능 콘트롤러의 서브어셈블리를 버스에 접속하기 위한 버스 인터페이스에 관한 것이다.
도 1은 모듈형 프로그램 가능 콘트롤러의 블록 회로도이고,
도 2는 프로그램 가능 콘트롤러의 서브어셈블리를 버스에 접속한 실시예이며,
도 3은 서브어셈블리를 버스에 접속하기 위한 플로챠트이다.
본 발명의 목적은 작동 동안 에러를 가진 서브어셈블리가 전체 시스템에 접속되는 경우에도 다수의 서브어셈블리로 이루어진 전체 시스템이 루틴 동작을 하도록 하는 것이다.
접속 방법에 관련한 상기 목적은
- 서브어셈블리를 버스에 접속시킬 때 가변 저항기가 낮은 저항으로 제어되는 단계,
- 가변 저항기가 낮은 저항으로 제어된 후에 가속 시간이 대기되는 단계,
- 평가 회로의 테스트 입력에 인가된 전위가 가속 시간 후에 예정된 값 범위를 벗어나면, 가변 저항기가 다시 높은 저항으로 제어되는 단계를 포함하는 접속 방법에 의해 달성된다.
버스 인터페이스에 관련한 상기 목적은
- 평가 회로가 서브어셈블리에 인가된 전위를 검출하는 테스트 입력을 포함하고,
-평가 회로는
-- 서브어셈블리와 버스가 접속되지 않을 때 가변 저항기를 높은 저항으로 제어하고,
-- 서브어셈블리와 버스의 접속시 가변 저항기를 낮은 저항으로 제어하고,
-- 가변 저항기를 낮은 저항으로 제어한 후에, 가속 시간을 대기하고
-- 테스트 입력에 인가된 전위가 가속 시간 후에 예정된 값 범위를 벗어나면, 가변 저항기를 다시 높은 저항으로 제어하도록 형성됨으로써 달성된다.
청구범위 제 2항 및 10항에 따른 조치에 의해, 서브어셈블리의 모든 콘택이 대응하는 버스 콘택에 접속될 때야 비로소 서브어셈블리가 확실하게 버스에 접속된다. 따라서, 버스에 대한 허용될 수 없는 장애가 일어나지 않는다.
청구범위 제 3항 및 11항에 따른 조치에 의해 서브어셈블리가 버스에 부드럽게 결합된다. 이로 인해, 서브어셈블리의 접속시 버스에 대한 반작용이 더욱 감소된다.
청구범위 제 4항 및 12항에 따른 조치에 의해 에러를 가진 서브어셈블리의 접속시 버스를 통해 전송되는 신호가 가급적 적은 영향을 받는다.
청구범위 제 5항 및 6항 또는 13항에 따른 조치에 의해 서브어셈블리가 버스를 통해 통신할 수 있을 때에만 서브어셈블리가 데이터 기술적으로 버스에 접속된다. 이로 인해, 버스 트래픽의 장애가 제거된다.
다른 장점 및 세부사항은 하기의 실시예 설명 및 청구범위에 제시된다.
도 1에 따르면, 모듈형 프로그램 가능 콘트롤러는 전류 공급 서브어셈블리(1), 중앙 처리 장치(2) 및 주변 서브어셈블리(3)로 이루어진다. 주변 서브어셈블리(3)는 예컨대 디지탈 또는 아날로그 입력 또는 출력 서브어셈블리일 수 있다. 주변 서브어셈블리(3)는 또한 혼합된 입력/출력 서브어셈블리 또는 지능 기능 모듈일 수 있다. 중앙 처리 장치(2)는 주변장치(3)를 통해 기술적 프로세스(6), 예컨대 화학 시스템 또는 유압 프레스를 제어한다.
중앙 처리 장치(2) 및 서브어셈블리(3)는 제어 버스(4)를 통해 데이터 기술적으로 서로 접속된다. 중앙 처리 장치(2) 및 주변 서브어셈블리(3)는 또한 공급 라인(4'), (4")을 통해 전기 에너지를 공급받는다. 공급 라인(4")은 어스선이며, 공급 라인(4')은 통상적으로 +5V의 전위를 공급한다. 제어 버스(4) 및 공급라인(4'), (4")은 함께 프로그램 가능 콘트롤러의 백플레이트 버스(5)를 형성한다. 도 1에 나타나는 바와 같이, 백플레이트 버스(5)는 각각의 서브어셈블리(2), (3)에 할당되는 개별 버스 인터페이스(5')로 세분된다.
전술한 실시예에는 단지 2개의 주변 서브어셈블리(3)가 도시된다. 그러나, 프로그램 가능 콘트롤러는 다수의 서브어셈블리, 예컨대(5), (8), (10)...을 포함할 수 있다. 또한, 제어 버스(4)는 필요에 따라 설계될 수 있다. 제어 버스(4)는 예컨대 최소의 경우에 단 하나의 클록 및 데이터 라인을 포함하는 직렬 버스일 수 있다. 그러나, 제어 버스(4)가 다수의 어드레스, 데이터 및 제어 라인을 포함하는 병렬 버스일 수도 있다. 제어 버스(4)의 라인은 본 발명의 신호 라인을 형성한다.
도 2는 이러한 버스 인터페이스를 나타낸다. 도 2에 나타나는 바와 같이, 제어 버스(4)는 본 경우에 직렬 버스이다. 제어 버스(4)는 5개의 라인(4-1) 내지 (4-5)을 포함한다. 라인(4-1)은 양방향성 데이터 라인이다. 라인(4-2)은 클록 라인이다. 상기 클록 라인을 통해 모든 서브어셈블리(2), (3)에 공통인 클록 신호가 전송한다. 제어 라인(4-3) 및 (4-4)에 의해, 현재 데이터 및 명령 전송이 이루어지는지의 여부가 지시된다. 서브어셈블리(3)는 ACK 라인(4-5)을 통해 전송된 데이터를 정상적으로 송신 또는 수신했다는 것을 중앙 처리 장치(2)에 알린다. 라인(4-2) 내지 (4-5)은 일방향성으로 작동된다.
명령 전송시 접속된 서브어셈블리(3)는 스위치(7-1)에 의해 데이터 라인(4-1)을 연결시키고, 시프트 레지스터(7-2)를 데이터 라인(4-1)에 결합시킨다. 데이터 전송시 서브어셈블리(3)는 최후로 전송된 명령을 평가하고, 시프트 레지스터(7-2)를 데이터 라인(4-1)에 접속시키거나 또는 스위치(7-1)에 의해 데이터 라인(4-1)을 연결시킨다.
도 2에 나타나는 바와 같이, 버스(5)에 접속된 서브어셈블리(2), (3)는 내부 회로(7)를 포함한다. 주변 서브어셈블리(3)의 경우, 이것은 프로세스 라인(8)을 통해 기술적 프로세스(6)에 접속된다. 그러나, 모든 경우 서브어셈블리는 삽입 단자(9)를 통해 버스 인터페이스(5')의 삽입점(10)내로 삽입됨으로써 버스(5)에 접속된다. 버스(5)에 대한 서브어셈블리(2), (3)의 데이터 접속은 데이터 콘택(9-1a), (9-1b), (10-1a) 및 (10-1b), 클록 콘택(9-2) 및 (10-2), 제어 콘택(9-3), (10-3) 및 (9-4), (10-4) 및 ACK 콘택(9-5), (10-5)을 통해 이루어진다.
이와는 달리, 서브어셈블리(2), (3)의 전류 공급은 공급 콘택(9'), (9") 및 (10'), (10")을 통해 이루어진다. 공급 라인(4')과 공급 콘택(10') 사이의 접속 라인(11')내에 MOSFET(12)가 배치된다. MOSFET(12)의 체적 저항은 공지된 바와 같이 가변되거나 또는 세팅될 수 있다. 즉, 본 발명에서 MOSFET(12)는 가변 저항기이다. MOSFET(12)는 마찬가지로 공급 라인(4'), (4")에 접속된 평가회로(13)에 의해, MOSFET(12)의 제어 입력에 상응하는 제어 신호가 인가됨으로써 높은 저항으로 또는 낮은 저항으로 제어된다.
또한, 삽입점(10)은 테스트 콘택(14)을 갖는다. 테스트 콘택(14)은 평가 회로(13)의 테스트 입력(14")에 직접 그리고 풀(pull) 저항(15)을 통해 공급 라인(4')에 접속된다. 접속 라인(11")에는 고정 또는 가변 저항기가 배치되지 않는다.
입력 신호로서 공급 콘택(10')에 인가된 전위, 테스트 콘택(14)에 인가된 전위 및 ACK 콘택(10-5)에 인가된 전위가 평가회로(13)에 공급된다. 이러한 입력 신호의 평가에 의해 평가회로(13)가 (양방향성) 차단 가능한 드라이버(16-1a) 내지 (16-1d), 및 신호-접속 라인(11-1a), (11-1b) 및 (11-2) 내지 (11-5)내에 배치된 (마찬가지로 양방향성) 차단 가능한 드라이버(16-2) 내지 (16-5)를 트리거시킨다. 차단 가능한 드라이버(16-x)는 예컨대 트리스테이트-드라이버일 수 있다. 그러나, 다른 실시예도 가능하다.
트리거의 세부 사항을 도 2 및 3을 참고로 설명하면 하기와 같다.
삽입점(10)내로 서브어셈블리(2), (3)를 삽입하기 전, 버스 인터페이스(5')는 초기화 상태이다. 초기화시 블록(17)에 따라 먼저 마커(M)가 0에 세트된다. 마커(M)의 의미는 나중에 블록(33)과 관련해서 상세히 설명된다. 그리고 나서, 블록(18)에 따라
- 드라이버(16-1a), (16-1b) 및 (16-2) 내지 (16-5)의 차단에 의해 신호 콘택(10-1a), (10-1b) 및 (10-2) 내지 (10-5)이 제어 버스(4)로부터 분리되고,
- 드라이버(16-1c) 및 (16-1d)의 접속에 의해 평가회로(13)가 데이터 라인(4-1)에 접속된다. 블록(19)에 따라 MOSFET(12)가 평가회로(13)에 의해 높은 저항으로 제어된다.
그리고 나서, 블록(20)에서 서브어셈블리(2), (3)가 삽입점(10)내로 삽입되었는지의 여부가 체크된다. 이것은 테스트 콘택(14)에 인가된 전위의 평가에 의해 이루어진다. 상기 전위가 공급 라인(4')의 전위에 상응하면, 서브어셈블리(2), (3)가 삽입점(10)내로 삽입되지 않은 것이다. 이와는 달리, 서브어셈블리(2), (3)가 삽입점(10)내로 삽입되면, 테스트 콘택(14)이 역콘택(14')을 통해 직접 공급 라인(4")에 접속됨으로써, 평가회로(13)가 전위 변동을 검출할 수 있다.
서브어셈블리(2), (3)가 삽입점(10)내로 삽입되지 않으면(우측 분기), 마커(M)가 블록(21)에서 0에 세트되고 블록(20)에 따른 문의가 재차 이루어진다. 이와는 달리, 서브어셈블리(2), (3)가 삽입되면, 블록(22)에서 마커(M)가 값 0을 갖는지의 여부가 문의된다. 마커(M)가 값 0을 갖지 않으면(우측 분기), 재차 블록(20)이 실행된다.
이와는 달리, 마커(M)가 값 0을 가지면, 서브어셈블리(2), (3)가 재차 삽입된다. 이 경우에는 블록(23)이 실행되고, 그것에 따라 접속 시간(T1)이 대기된다. 그리고 나서, 블록(24)가 실행되고, 그것에 따라 서브어셈블리(2), (3)가 여전히 삽입점(10)내에 삽입되어 있는지가 문의된다. 상기 문의는 테스트 콘택(14)에 인가된 전위의 평가에 의해 이루어진다. 서브어셈블리(2), (3)가 더 이상 삽입점(10)내로 삽입되어 있지 않으면(우측 분기), 백플레이트 버스(5)에 대한 서브어셈블리(2), (3)의 부가 접속이 중단되고 블록(20)으로 되돌아 간다. 그렇지 않으면(하부 분기), 평가회로(13)가 블록(25)에 따라 MOSFET(12)를 응답 시간(T2) 동안 높은 저항으로부터 낮은 저항으로 제어한다. 이로 인해, MOSFET(12)가 갑자기가 아니라 응답 시간(T2) 동안 낮은 저항으로 제어됨으로써, 백플레이트 버스(5)의 전류 공급에 대한 서브어셈블리(2), (3)의 부드러운 접속이 이루어진다.
그리고 나서, 블록(26)에 따라 가속 시간(T3)이 대기된다. 상기 시간 동안 예컨대 서브어셈블리(2), (3)의 버퍼 커패시터(7')가 충전된다. 가속 시간(T3)의 경과 후에, 블록(27)에 따라 서브어셈블리(2), (3)에 전류가 정상적으로 공급되는 지의 여부가 체크된다. 이것은 공급 콘택(10')에 인가된 전위의 평가에 의해 이루어진다. 공급 콘택(10)에 인가된 전위가 대략 공급 라인(4')의 전위에 상응하면, 예컨대 그것의 전위와 최대 0.5 볼트 차이나면, 서브어셈블리(2), (3)에 대한 전류 공급이 정상적인 것으로 평가된다. 이 경우, 블록(28)이 속행된다. 그렇지 않으면, 블록(33)이 실행된다. 그것에 따라 마커(M)가 값 1에 세트되고 블록(19)이 속행된다.
블록(33)에서 마커(M)의 세팅은 서브어셈블리(2), (3)가 삽입점(10)으로부터 분리될 때까지 블록(20) 및 (22)이 실행되게 한다. 이로 인해, 평가회로(13)가 반복해서 교대로 MOSFET(12)를 먼저 낮은 저항으로 그리고 나서 다시 높은 저항으로 제어하는 것이 방지된다.
이와는 달리, 공급 콘택(10')의 전위가 허용 범위에 놓이면, 블록(28)에 따라 차단 가능한 드라이버(16-2) 내지 (16-5)가 영구히 접속된다. 또한, 중앙 처리 장치(2)로부터 주변 서브어셈블리 중 하나(3)로 데이터를 전송할 때 차단 가능한 드라이버(16-1a)가 접속된다. 이로 인해, 서브어셈블리(2), (3)가 제어 버스(4)를 통해 이루어지는 데이터 트래픽을 모니터링할 수 있기는 하지만, 액티브 신호를 제어 버스(4)를 통해 송신할 수는 없다. 이 상태에서, 차단 가능한 드라이버(16-1c) 및 (16-1d)가 영구 접속된다. 평가회로(13)는 제어 라인(4-3) 및 (4-4) 및 데이터라인(4-1)을 통해 모니터링되는 버스 트래픽에 의해 어떤 데이터 전송이 이루어지는지를 안다.
드라이버(16-x)의 접속 후에 블록(29)에 따라 허가 대기 시간(T4)이 대기된다. 이로 인해, 서브어셈블리(2), (3)가 초기화될 기회를 갖는다. 허가 대기 시간(T4) 동안 ACK 콘택 (10-5)에 인가된 신호가 평가회로(13)에 의해 평가된다. 도 2에 나타나는 바와 같이, ACK 콘택(10-5)은 풀 저항(7")을 통해 공급 라인(4')에 접속된다. 서브어셈블리(2), (3)가 모니터링 동작 동안 제어 버스(4)를 통해 이루어지는 데이터 트래픽을 중요한 것으로 해석하면, 서브어셈블리(2), (3)는 적합한 내부 결선에 의해 ACK 콘택(9-5) 및 ACK 콘택(10-5)을 공급 라인(4")의 전위에 접속시킨다. 이것은 평가 회로(13)에서 모니터링된다.
허가 대기 시간(T4) 후에 허가 신호가 평가회로(13)에 공급되지 않으면, 블록(30)에 따라 블록(18)으로 되돌아 간다. 그렇지 않으면, 평가 회로(13)가 블록(31)에 따라 데이터 라인(4-1)을 통해 전송되는 데이터 스트림을 체크한다. 평가회로(13)가 레지스터(13')내로 독입된 명령에 의해, 프로그램 가능 콘트롤러가 소위 식별을 수행하는 것을 식별하면, 즉 어떤 주변 서브어셈블리(3)가 중앙 처리 장치에 접속되는지를 중앙 처리 장치(2)가 검출하려고 하는 것을 식별하면, 평가 회로(13)가 블록(32)에 따라 차단 가능한 드라이버(16-1a) 및 (16-1b)를 영구 접속시키고 차단 가능한 드라이버(16-1c) 및 (16-1d)를 영구 차단시킨다. 이로 인해, 평가 회로(13)가 데이터 라인(4-1)으로부터 분리되고, 서브어셈블리(2), (3)가 제어 버스(4)에 접속된다. 따라서, 서브어셈블리(3)가 기록 및 판독을 위해 제어 버스(4)를 액세스할 수 있다.
도 3에는 편의상 개별 블록이 간단히 도시되어있다. 예컨대, 블록 그룹(23/24), (26/27) 및 (29/30)은 실제로 루프이며, 루프 동안 차단 기준이 주어지는지의 여부가 루틴하게 문의된다. 또한, 서브어셈블리(2), (3)가 여전히 삽입되어 있는지 그리고 전류 공급이 정상적으로 이루어지고 있는지의 여부가 루틴하게 체크된다. 상기 2개의 조건 중 하나가 충족되지 않으면, 즉각적으로 -경우에 따라 마커(M)가 값 1에 세팅된 후에- 블록(18) 또는 (19) 중 하나로 분기된다.
도 2에 나타나는 바와 같이, 모든 버스 라인(4-2) 내지(4-5)이 직접 평가회로(13)에 접속된다. 평가회로(13)가 그것에 할당된 서브어셈블리(2), (3)를 통한 버스 트래픽이 이루어지는지 또는 이루어지지 않는지를 알기 때문에, 서브어셈블리(2), (3)가 제어 버스(4)에 결합되지 않으면 평가 회로는 시프트 레지스터(13') 및 스위치(13")를 상응하게 조작한다. 달리 표현하면, 서브어셈블리(2), (3)의 모니터링 결합 후, 제 1 식별 과정 전에 평가회로(13)가 버스 트래픽을 모니터링하고,
- 스위치(13")에 의한 명령 전송시 데이터 라인(4-1)을 연결시키고 시프트 레지스터(13')를 데이터 라인(4-1)에 접속시키며,
- 스위치(13")에 의한 데이터 전송시 최후로 전송된 명령에 따라 데이터 라인(4-1)을 연결시키거나 스프트 레지스터(13')를 데이터 라인(4-1)에 접속시킨다.

Claims (15)

  1. - 서브어셈블리(2, 3)가 적어도 제 1 및 제 2 공급 라인(11', 11") 및 신호 라인(11-1a, 11-1b, 11-2 내지 11-5)을 통해 버스에 접속될 수 있고,
    - 가변 저항기(12)가 공급 라인 중 적어도 하나(11')에 배치되며, 상기 가변 저항기(12)는 평가 회로(13)에 의해 높은 저항으로 또는 낮은 저항으로 제어될 수 있고,
    - 평가 회로(13)가 버스(5)에 접속되지 않은 서브어셈블리(2, 3)에서 가변 저항기(12)를 높은 저항으로 제어하도록 구성된, 프로그램 가능 콘트롤러의 서브어셈블리(2, 3)를 버스(5)에 접속하기 위한 방법에 있어서,
    - 서브어셈블리(2, 3)와 버스(5)의 접속시 가변 저항기(12)가 낮은 저항으로 제어되는 단계,
    - 가변 저항기(12)가 낮은 저항으로 제어된 후에 가속 시간(T3)이 대기되는 단계,
    - 평가 회로(13)의 테스트 입력(14")에 인가된 전위가 가속 시간(T3) 후에 예정된 값 범위를 벗어나면, 가변 저항기(12)가 다시 높은 저항으로 제어되는 단계를 포함하는 것을 특징으로 하는 접속 방법.
  2. 제 1항에 있어서, 가변 저항기(12)가 접속 시간(T1) 후에야 비로소 낮은 저항으로 제어되는 것을 특징으로 하는 접속 방법.
  3. 제 1항 또는 2항에 있어서, 예정된 응답 시간(T2) 동안 가변 저항기(12)가 높은 저항으로부터 낮은 저항으로 제어되는 것을 특징으로 하는 접속 방법.
  4. 제 1항, 2항 또는 3항에 있어서, 평가 회로(13)의 테스트 입력(14")에 인가된 전위가 가속 시간(T3) 후에 예정된 값 범위내에 놓일 때야 비로소, 서브어셈블리(2,3)가 신호 라인(11-1a, 11-1b, 11-2 내지 11-5)을 통해 버스(5)에 접속되는 것을 특징으로 하는 접속 방법.
  5. 제 4항에 있어서, 서브어셈블리(2, 3)가 버스(5)에 접속된 후 신호 라인(11-1a, 11-1b, 11-2 내지 11-5)을 통해 전송되는 신호를 수신하지만, 신호 라인(11-1a, 11-1b, 11-2 내지 11-5)를 통해 신호를 송신하지 않는 것을 특징으로 하는 접속 방법.
  6. 제 5항에 있어서,
    -서브어셈블리(2, 3)가 신호 라인(11-1a, 11-1b, 11-2 내지 11-5)를 통해 전송된 신호를 평가하고,
    - 서브어셈블리(2, 3)가 신호 라인(11-1a, 11-1b, 11-2 내지 11-5)을 통해 전송된 신호를 평가할 수 있으면, 서브어셈블리(2, 3)가 평가회로(13)에 허가 신호를 전송하며,
    - 허가 대기 시간(T4) 후에 허가 신호가 평가 회로(13)에 공급되지 않으면, 평가 회로(13)가 가변 저항기(12)를 높은 저항으로 제어하는 것을 특징으로 하는 접속 방법.
  7. 제 1항 내지 6항 중 어느 한 항에 있어서,
    - 어떤 서브어셈블리(2, 3)가 버스(5)에 접속되는지가 때때로 검출되고,
    - 평가 회로가 허가 대기 시간(T4) 전에 허가 신호를 받으면, 허가 대기 시간(T4) 후에 수행되는, 접속된 서브어셈블리의 첫번째 검출시 평가 회로(13)가 서브어셈블리(2, 3)를 기록을 위해 버스(5)에 접속시키는 것을 특징으로 하는 접속 방법.
  8. 제 1항 내지 7항 중 어느 한 항에 있어서,
    - 평가 회로(13)가 버스(5)에 할당되고,
    - 적어도 신호 전송의 일부에서 신호 라인(4-1)이 서브어셈블리(2, 3)에 의해 루프로 되며,
    - 버스(5)에 접속되지 않은 서브어셈블리(2, 3)에서 평가 회로(13)가 상기 신호 전송시 평가 회로(13)에 할당된 시프트 레지스터(13')를 신호 라인(4-1)에 접속시키는 것을 특징으로 하는 접속 방법.
  9. - 서브어셈블리(2, 3)가 적어도 제 1 및 제 2 공급 라인(11', 11") 및 신호 라인(11-1a, 11-1b, 11-2 내지 11-5)을 통해 버스에 접속될 수 있고,
    - 제어 입력을 가진 가변 저항기(12)가 공급 라인 중 적어도 하나(11')에 배치되며, 상기 가변 저항기는 가변 저항기(12)를 높은 저항으로 또는 낮은 저항으로 제어할 수 있는 평가회로(13)에 접속되도록 구성된, 프로그램 가능 콘트롤러의 서브어셈블리(2, 3)를 버스(5)에 접속하기 위한 버스 인터페이스에 있어서,
    - 평가 회로(13)가 서브어셈블리(2, 3)에 인가된 전위를 검출하는 테스트 입력(14")을 포함하고,
    -평가 회로(13)가
    -- 버스(5)에 접속되지 않은 서브어셈블리(2, 3)에서 가변 저항기(12)를 높은 저항으로 제어하고,
    -- 서브어셈블리(2, 3)와 버스(5)의 접속시 가변 저항기(12)를 낮은 저항으로 제어하고,
    -- 가변 저항기(12)를 낮은 저항으로 제어한 후에, 가속 시간(T3)을 대기하고,
    -- 테스트 입력(14")에 인가된 전위가 가속 시간(T3) 후에 예정된 값 범위를 벗어나면, 가변 저항기(12)를 다시 높은 저항으로 제어하도록 형성되는 것을 특징으로 하는 버스 인터페이스.
  10. 제 9항에 있어서, 평가 회로(13)가 접속 시간(T1) 후에야 비로소 가변 저항기(12)를 낮은 저항으로 제어하도록 형성되는 것을 특징으로 하는 버스 인터페이스.
  11. 제 9항 또는 10항에 있어서, 평가 회로(13)가 예정된 응답 시간(T2) 동안 가변 저항기(12)를 낮은 저항으로 제어하도록 형성되는 것을 특징으로 하는 버스 인터페이스.
  12. 제 9항, 10항 또는 11항에 있어서, 평가 회로(13)의 테스트 입력(14")에 인가된 전위가 가속 시간(T3) 후에 예정된 값 범위 내에 놓일 때야 비로소, 서브어셈블리(2, 3)를 신호 라인(11-1a, 11-1b, 11-2 내지 11-5)을 통해 버스에 접속시키도록 평가 회로(13)가 형성되는 것을 특징으로 하는 버스 인터페이스.
  13. 제 12항에 있어서,
    - 서브어셈블리(2, 3)가 버스(5)에 접속 후
    -- 신호 라인(4-1)을 통해 전송된 신호를 수신하여 평가하지만, 신호 라인(4-1)을 통해 신호를 송신하지 않으며,
    -- 평가 회로(13)가 신호 라인(4-1)을 통해 전송된 신호를 평가할 수 있으면, 허가 신호가 평가 회로(13)에 전송되도록 형성되고,
    - 허가 대기 시간(T4) 후에 허가 신호가 평가 회로(13)에 공급되지 않으면, 가변 저항기(12)를 높은 저항으로 제어하도록 평가회로(13)가 형성되는 것을 특징으로 하는 버스 인터페이스.
  14. 제 9항 내지 13항 중 어느 한 항에 있어서,
    - 어떤 서브어셈블리(2, 3)가 버스(5)에 접속되는지가 때때로 검출되도록 버스(5)가 형성되고,
    - 평가 회로(13)가 허가 대기 시간(T4)의 경과 전에 허가 신호를 받으면, 허가 대기 시간(T4) 후에 수행되는, 접속된 서브어셈블리의 첫번째 검출시 평가 회로(13)가 서브어셈블리(2, 3)를 기록을 위해 버스(5)에 접속시키는 것을 특징으로 하는 버스 인터페이스.
  15. 제 9항 내지 14항 중 어느 한 항에 있어서,
    - 버스 인터페이스가 버스(5)에 할당되고,
    - 적어도 신호 전송의 일부에서 신호 라인(4-1)이 서브어셈블리(2, 3)에 의해 루프로 되며,
    - 버스(5)에 접속되지 않은 서브어셈블리(2, 3)에서 상기 신호 전송시 신호 라인(4-1)이 평가 회로(13)에 할당된 시프트 레지스터(13')를 신호 라인(4-1)에 접속시키게 하는 적어도 하나의 스위치(13")가 평가 회로(13)에 할당되는 것을 특징으로 하는 버스 인터페이스.
KR1019980707393A 1996-03-18 1997-03-06 프로그램가능콘트롤러의서브어셈블리를버스에접속하기위한방법및버스인터페이스 KR20000064676A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19610557A DE19610557A1 (de) 1996-03-18 1996-03-18 Anschaltverfahren und Busanschaltung zum Anschalten einer Baugruppe einer speicherprogrammierbaren Steuerung an einen Bus
DE19610557.9 1996-03-18
PCT/DE1997/000435 WO1997035261A1 (de) 1996-03-18 1997-03-06 Anschaltverfahren und busanschaltung zum anschalten einer baugruppe einer speicherprogrammierbaren steuerung an einen bus

Publications (1)

Publication Number Publication Date
KR20000064676A true KR20000064676A (ko) 2000-11-06

Family

ID=7788606

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980707393A KR20000064676A (ko) 1996-03-18 1997-03-06 프로그램가능콘트롤러의서브어셈블리를버스에접속하기위한방법및버스인터페이스

Country Status (11)

Country Link
US (1) US6339805B1 (ko)
EP (1) EP0888589B1 (ko)
JP (1) JP3819035B2 (ko)
KR (1) KR20000064676A (ko)
CN (1) CN1216130A (ko)
AT (1) ATE186136T1 (ko)
DE (2) DE19610557A1 (ko)
ES (1) ES2139451T3 (ko)
ID (1) ID16271A (ko)
TW (1) TW330269B (ko)
WO (1) WO1997035261A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10052623B4 (de) * 2000-10-24 2016-03-17 Abb Ag Busanschaltung für eine steckbare elektrische Einheit
JP4152178B2 (ja) * 2002-12-03 2008-09-17 株式会社ルネサステクノロジ メモリカード及び電子デバイス
US7025868B2 (en) 2003-01-07 2006-04-11 The Boeing Company Methods and apparatus for simultaneous chlorine and alkaline-peroxide production

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4245270A (en) * 1978-12-26 1981-01-13 Rockwell International Corporation Circuit card with soft power switch
US4510553A (en) * 1983-01-24 1985-04-09 Burroughs Corporation Electromechanical assembly for aligning, discharging, and sequentially engaging conductors of a P.C. board with a backplane
DE8903649U1 (ko) * 1989-03-22 1990-05-10 Siemens Ag, 1000 Berlin Und 8000 Muenchen, De
EP0402055A3 (en) * 1989-06-09 1991-09-18 International Business Machines Corporation Method and apparatus for a rapid interconnection to a computer bus
DE3942480C2 (de) * 1989-12-22 1993-09-30 Ant Nachrichtentech Baugruppeneinschub mit voreilenden Kontakten
EP0490010A1 (en) * 1990-12-07 1992-06-17 International Business Machines Corporation Hot-plugging circuit for the interconnection of cards to boards
US5099391A (en) * 1990-12-28 1992-03-24 Square D Company Housing for a rack mountable power supply for use with a programmable logic controller
US5157590A (en) * 1991-04-19 1992-10-20 Square D Company Mounting bracket for a programmable logic controller control module
NZ243743A (en) * 1991-07-31 1995-06-27 Alcatel Australia Channel selection switch with tuner and converter
WO1993015459A1 (en) 1992-02-03 1993-08-05 Micro Industries Live insertion of computer modules
EP0558770A1 (en) * 1992-02-29 1993-09-08 International Business Machines Corporation A hot pluggable electrical circuit
US5432907A (en) * 1992-05-12 1995-07-11 Network Resources Corporation Network hub with integrated bridge
US5473499A (en) * 1993-06-30 1995-12-05 Harris Corporation Hot pluggable motherboard bus connection method
DE9311361U1 (de) * 1993-07-29 1993-09-09 Siemens Ag Verpolschutzschaltung
US5572395A (en) * 1993-12-21 1996-11-05 International Business Machines Corporation Circuit for controlling current in an adapter card
JP3579856B2 (ja) * 1997-07-08 2004-10-20 株式会社日立製作所 半導体集積回路システム

Also Published As

Publication number Publication date
WO1997035261A1 (de) 1997-09-25
TW330269B (en) 1998-04-21
ES2139451T3 (es) 2000-02-01
JP3819035B2 (ja) 2006-09-06
CN1216130A (zh) 1999-05-05
ATE186136T1 (de) 1999-11-15
DE59700625D1 (de) 1999-12-02
ID16271A (id) 1997-09-18
EP0888589A1 (de) 1999-01-07
JP2000506652A (ja) 2000-05-30
US6339805B1 (en) 2002-01-15
DE19610557A1 (de) 1997-09-25
EP0888589B1 (de) 1999-10-27

Similar Documents

Publication Publication Date Title
US5519636A (en) Electronic control device for a valve range of modular design
US7299098B2 (en) Method and device for programming a control unit
US6237048B1 (en) Adapter card with vendor unique differentiation and customization using PCI sideband signals
US6460093B1 (en) Automatic configuration of primary and secondary peripheral devices for a computer
US4652873A (en) Access control for a plurality of modules to a common bus
US5274800A (en) Automatic signal configuration
KR100299149B1 (ko) I/o핀이n이하인n-비트데이타버스폭을갖는마이크로콘트롤러와그방법
KR100309082B1 (ko) 다중스테이션통신버스시스템,주스테이션및종속스테이션
US5600671A (en) Information transmission method for transmitting digital information
US5386515A (en) Automatic input/output address conflict resolution
KR20000064676A (ko) 프로그램가능콘트롤러의서브어셈블리를버스에접속하기위한방법및버스인터페이스
JP3195883B2 (ja) 車載用通信網及び車載用制御装置
US6021111A (en) Unit switching apparatus with failure detection
JPH0884154A (ja) バスラインシステム
JP4683845B2 (ja) 通信モジュールにおいて隠しアドレスを実装するシステムおよび方法
KR100272054B1 (ko) 스위칭상태 검출장치, 제어장치 및 전송장치
US5745787A (en) System for inhibiting by an as yet not initialized peripheral equipment that addressed by permission signal to forward permission signal to a following peripheral equipment
FI83569B (fi) Anpassningskrets.
US7437448B1 (en) Method and device for function selection of a control unit
JP2000165420A (ja) バスシステム
US5935222A (en) Arrangement with a signal processing connection and a functional unit
KR20000064640A (ko) 버스에프로그램가능한제어장치의서브어셈블리를접속하기위한버스세그먼트또는버스인터페이스
KR100216540B1 (ko) 주차 관리 시스템
JP3117600B2 (ja) バス接続システム
US6157969A (en) Device for connecting DMA request signals to a selected one of DMA input lines

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid