KR20000059424A - 골드리본이 프리-디자인된 와이어 본딩용 테이프 및 이를 이용한와이어 본딩 방법 - Google Patents

골드리본이 프리-디자인된 와이어 본딩용 테이프 및 이를 이용한와이어 본딩 방법 Download PDF

Info

Publication number
KR20000059424A
KR20000059424A KR1019990006991A KR19990006991A KR20000059424A KR 20000059424 A KR20000059424 A KR 20000059424A KR 1019990006991 A KR1019990006991 A KR 1019990006991A KR 19990006991 A KR19990006991 A KR 19990006991A KR 20000059424 A KR20000059424 A KR 20000059424A
Authority
KR
South Korea
Prior art keywords
tape
bonding
wire bonding
wire
gold
Prior art date
Application number
KR1019990006991A
Other languages
English (en)
Other versions
KR100523914B1 (ko
Inventor
송주성
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR10-1999-0006991A priority Critical patent/KR100523914B1/ko
Publication of KR20000059424A publication Critical patent/KR20000059424A/ko
Application granted granted Critical
Publication of KR100523914B1 publication Critical patent/KR100523914B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/4556—Disposition, e.g. coating on a part of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/787—Means for aligning
    • H01L2224/78703—Mechanical holding means
    • H01L2224/78704—Mechanical holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 골드리본이 프리-디자인된 테이프 및 본딩용 툴을 이용하여 한 번에 칩의 각 패드와 인너리드의 전기적 연결이 이루어지도록 하므로써, 와이어 본딩 공정의 생산 능력을 향상시킴과 더불어 와이어 본딩시 골드와이어의 루프 높이 조절이 용이하게 이루어질 수 있도록 한 것이다.
이를 위해, 본 발명은 상부층(100) 및 하부층(101)으로 이루어지며 3개가 하나의 단위 유니트를 이루는 통공이 권취되는 길이방향을 따라 연속적으로 일정간격 이격되어 형성되는 테이프(1)와, 상기 테이프(1)의 상부층(100) 및 하부층(101) 사이에 위치하는 한편 3개가 하나의 유니트를 이루는 상기 통공중에서 중앙부의 통공(102) 내의 일정지점과 좌측 통공(103) 내의 일정지점을 연결하거나 상기 중앙부의 통공(102) 내의 일정지점과 우측 통공(104) 내의 일정지점을 연결하도록 패터닝되어 반도체 칩(3) 상면 중앙의 본딩패드(300)와 인너리드(11)의 팁(tip)을 전기적으로 연결하게 되는 복수개의 골드리본(2)이 구비됨을 특징으로 하는 골드리본이 프리-디자인된 와이어 본딩용 테이프 및 이를 이용한 와이어 본딩 방법이 제공된다.

Description

골드리본이 프리-디자인된 와이어 본딩용 테이프 및 이를 이용한 와이어 본딩 방법{gold ribbon pre-designed wirc bonding tape tape for bonding wire and method for bonding wire with such wire bonding tape}
본 발명은 골드리본이 프리-디자인된 와이어 본딩용 테이프 및 이를 이용한 와이어 본딩 방법에 관한 것으로서, 더욱 상세하게는 와이어 본딩 공정의 생산 능력을 향상시킴과 더불어 와이어 본딩시 골드와이어의 루프 하이트(loop height) 조절이 용이하게 이루어질 수 있도록 한 것이다.
일반적으로, 반도체 칩의 패키징은 다음과 같은 과정을 거쳐 이루어지게 되며, 중앙에 본딩패드를 갖는 패키지를 예로들어 설명한다.
먼저, 웨이퍼에 집적회로를 형성하는 FAB공정(Fabrication Process)을 완료한 후, 웨이퍼 상에 만들어진 각 칩을 서로 분리시키는 다이싱(Dicing)을 수행하고, 분리된 단위 칩을 리드 프레임(Lead Frame)의 다이패드(도시는 생략함)(Die pad)에 안착시키는 칩 본딩(Chip Bonding)을 행하게 된다.
이어, 반도체 칩(3) 상면 중앙의 외부전원접속단자인 본딩패드(300)(Bonding pad)와 리드 프레임의 인너리드(11)(Inner Lead portion)를 전도성 연결부재인 골드와이어(9)로 연결하여 전기적으로 접속시키는 와이어 본딩(Wire Bonding) 작업을 도 1a 내지 도 1c에 나타낸 바와 같이 순차적으로 수행한다.
그 후, 반도체 칩(3)과 다이패드(도시는 생략함) 및 본딩된 골드와이어(9)를 감싸 보호하기 위한 몰딩(Molding)을 수행하게 된다.
한편, 몰딩을 수행한 후에는 리드 프레임의 써포트 바(Support Bar) 및 댐 바(Dam Bar)(도시는 생략함)를 자르는 트리밍(Triming) 및, 아웃터 리드부(Out Lead)를 소정의 형상으로 성형하는 포밍(Forming)을 차례로 수행하게 된다.
상기와 같이 트리밍 및 포밍 완료 후에는 최종적으로 솔더링(Soldering)을 실시하므로써 패키징을 완료하게 된다.
상기한 반도체 패키지 제조 과정중 와이어 본딩 과정은 1차본딩 및 2차본딩 과정으로 나누어지며, 이러한 과정을 도 2a 내지 도 2g를 참조하여 보다 구체적으로 설명하면 다음과 같다.
먼저, 도 2a에 나타낸 바와 같은 상태에서 캐필러리(8)(capillary)를 관통한 골드와이어(9)를 칩의 알루미늄 패드에 압착시키기 위해 토치(13)(torch)가 스파크를 발생시키고, 이때 발생하는 열에 의해 캐필러리(8)의 팁부분에 도 2b에 나타낸 바와 같이 골드와이어 볼(ball)(900)이 형성된다.
여기서, 상기 골드와이어(9)는 순도 99.9%의 Au로서, 클램프(10)에 의해 클램핑된 상태이다.
이어, 캐필러리(8)의 이동에 의해 골드와이어 볼(900)은 도 2c에 나타낸 바와 같이 칩의 알루미늄 패드(즉, 본딩패드(300)) 위에 위치하게 된다.
그 상태에서 클램프(10)의 클램핑 작용이 해제되고, 예열된 칩의 알루미늄 패드에 와이어 볼이 초음파 진동에 의해 도 2d에 나타낸 바와 같이 압착되면 알루미늄과 Au의 내부 확산이 일어나게 되며, 이러한 과정을 거쳐 인터-메탈릭층(inter-metallic layer)이 형성된다.
이와 같이하여 1차본딩이 완료된 상태에서 알루미늄 패드에 접합된 골드와이어(9)는 캐필러리(8)의 이동에 의해 도 2e 및 도 2f와 같이 일정 루프를 형성하면서 리드 프레임의 인너리드(11)까지 유도된다.
그 후, 유도된 골드와이어(9)는 캐필러리(8)의 이동 및 초음파 진동에 의해 도 2g에 나타낸 바와 같이 인너리드(11)의 팁(tip) 위에 압착되며, 이로써 골드와이어(9)와 인너리드(11)와의 접합을 완성하게 된다.
그러나, 종래에는 와이어 본딩 공정 진행시 상기한 동작에 의해 와이어 본딩의 1사이클이 완성된다.
즉, 종래에는 와이어 본딩을 필요한 패드 수만큼 반복하므로써 1개의 칩과 리드프레임 1개 유니트와의 전기적 결합을 완성하게 된다.
이에 따라, 종래에는 와이어 본딩 공정 진행시 다음과 같은 문제점이 있었다.
먼저, 본딩해야 하는 패드와 패키지의 핀수가 증가함에 따라 골드와이어(9)에 대한 본딩 사이클 횟수가 증가하게 되고, 이에 따라 본딩공정에 많은 시간이 소요되는 단점이 있었다.
그리고, 각각의 패드와 리드를 연결시킴에 있어 루프 높이의 제어가 필요하고, 특히 버스 바(7)(bus bar)(도시는 생략함)가 있는 구조에서는 골드와이어(9)와 버스 바(7)간의 전기적 절연(electrical insulation)을 위해 여유간격(clearance)을 확보할 필요가 있으며, 이에 따라 골드와이어의 루프(loop) 높이가 높아져 몰딩후의 골드와이어의 패키지바디 외부로의 노출가능성 및 몰딩시 와이어 휩쓸림(sweeping) 현상이 일어나기 쉬운 단점이 있었다.
본 발명은 상기한 제반 문제점을 해결하기 위한 것으로서, 골드리본이 프리-디자인된 테이프 및 본딩용 툴을 이용하여 한 번에 칩의 각 패드와 인너리드의 전기적 연결이 이루어지도록 하므로써, 와이어 본딩 공정의 생산 능력을 향상시킴과 더불어 와이어 본딩시 골드와이어의 루프 높이 조절이 용이하게 이루어질 수 있도록 한 골드리본이 프리-디자인된 와이어 본딩용 테이프 및 이를 이용한 와이어 본딩 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 종래의 와이어 본딩 과정을 설명하기 위한 사시도로서,
도 1a는 본딩패드가 중앙부에 형성된 반도체 칩을 나타낸 사시도
도 1b는 인너리드가 본딩패드 상부에 위치한 상태를 나타낸 사시도
도 1c는 와이어 본딩이 완료된 상태를 나타낸 사시도
도 2a 내지 도 2g는 도 1c의 와이어 본딩시 과정을 보다 세분하여 나타낸 단면도
도 3은 본 발명의 테이프를 나타낸 평면도
도 4는 도 3의 Ⅰ-Ⅰ선을 나타낸 종단면도
도 5는 와이어 본딩용 툴을 나타낸 사시도
도 6은 본 발명의 테이프를 이용한 와이어 본딩 과정을 나타낸 사시도
도 7은 도 6의 종단면도
도 8은 와이어 본딩 완료후의 모습을 나타낸 종단면도
도 9는 버스 바가 있는 경우의 와이어 본딩 과정을 나타낸 평면도
도 10은 도 9의 Ⅱ-Ⅱ선을 나타낸 종단면도
* 도면의 주요부분에 대한 부호의 설명 *
1:테이프 100:상부층
101:하부층 102:중앙부의 통공
103:좌측 통공 104:우측 통공
105:안내홀 2:골드리본
3:반도체 칩 300:본딩패드
4:윈도우 클램프 5:히터블록
6a,6b:텐션롤러 7:버스 바
8:캐필러리 9:골드와이어
900:골드와이어 볼 10:클램프
11:인너리드 2:본딩 툴
상기한 목적을 달성하기 위해, 본 발명은 상부층 및 하부층으로 이루어지며 3개가 하나의 유니트를 이루는 통공이 권취되는 길이방향을 따라 연속적으로 일정간격 이격되어 형성되는 테이프와, 상기 테이프의 상부층 및 하부층 사이에 위치하는 한편 3개가 하나의 유니트를 이루는 상기 통공중에서 중앙부의 통공 내의 일정지점과 좌측 통공 내의 일정지점을 연결하거나 상기 중앙부의 통공 내의 일정지점과 우측 통공 내의 일정지점을 연결하도록 패터닝되어 반도체 칩 상면 중앙의 본딩패드와 인너리드의 팁을 전기적으로 연결하게 되는 복수개의 골드리본이 구비됨을 특징으로 하는 골드리본이 프리-디자인된 와이어 본딩용 테이프가 제공된다.
한편, 상기한 목적을 달성하기 위한 본 발명의 다른 형태에 따르면, 본 발명은 반도체 칩이 부착된 리드프레임을 윈도우 클램프 하부에 위치한 히터블록 상면에 안착시키는 단계와, 상기 윈도우 클램프 상부로 골드리본이 프리-디자인된 와이어 본딩용 테이프의 단위 유니트를 텐션롤러를 이용하여 피딩시키는 단계와, 상기 와이어 본딩용 테이프의 단위 유니트 상에 패터닝된 골드리본과 반도체 칩 및 인너리드의 팁을 얼라인하는 단계와, 상기 와이어 본딩용 테이프 상부에 위치하는 본딩 툴이 하강하여 상기 각 골드리본의 양단을 반도체 칩의 해당 본딩패드 및 인너리드의 팁에 각각 압착시키는 단계와, 상기 본딩 툴이 하강한 상태에서 와이어 본딩용 테이프에 가해지는 인장력에 의해 통공 사이의 부분을 컷팅하는 단계가 순차적으로 수행됨을 특징으로 하는 골드리본이 프리-디자인된 와이어 본딩용 테이프를 이용한 와이어 본딩 방법이 제공된다.
이하, 본 발명의 일실시예를 첨부도면 도 3 내지 도 8을 참조하여 상세히 설명하면 다음과 같다.
도 3은 본 발명의 테이프를 나타낸 평면도이고, 도 4는 도 3의 Ⅰ-Ⅰ선을 나타낸 종단면도이며, 도 5는 와이어 본딩용 툴을 나타낸 사시도이고, 도 6은 본 발명의 테이프를 이용한 와이어 본딩 과정을 나타낸 사시도이며, 도 7은 도 6의 종단면도이고, 도 8은 와이어 본딩 완료후의 모습을 나타낸 종단면도이다.
본 발명에 적용되는 와이어 본딩용 테이프(1)의 구조는 다음과 같다.
상부층(100) 및 하부층(101)으로 이루어지는 테이프(1)상에 3개가 하나의 단위 유니트를 이루는 통공(102)(103)(104)이 길이방향을 따라 연속적으로 일정간격 이격되어 형성되고, 상기 테이프(1)의 상부층(100) 및 하부층(101) 사이에는 3개가 하나의 유니트를 이루는 통공(102)(103)(104)중에서 중앙부의 통공(102) 내측의 일정지점으로부터 좌측 통공(103) 내측의 일정지점에 이르거나 상기 중앙부의 통공(102) 내측의 일정지점으로부터 우측 통공(104) 내측의 일정지점에 이르도록 복수개의 골드리본(2)이 패터닝되어, 상기 골드리본(2)에 의해 반도체 칩(3) 상면 중앙의 본딩패드(300)와 인너리드(11)의 팁이 전기적으로 연결가능하도록 구성된다.
이때, 상기 테이프(1)의 양측 가장자리에는 테이프 이송 및 권취용 안내홀(105)이 일정 간격 이격되도록 연속적으로 형성된다.
한편, 상기 테이프(1)의 좌·우 양측 통공(103)(104) 사이의 부분은 컷팅이 용이하도록 가절취된다.
이와 같이 구성된 본 발명의 와이어 본딩용 테이프(1)를 이용한 새로운 와이어 본딩 과정을 설명하면 다음과 같다.
먼저, 반도체 칩(3)이 부착된 리드프레임을 윈도우 클램프(4) 하부에 위치한 히터블록(5) 상면에 안착시키게 된다(도 7 참조).
이 때, 상기 반도체 칩(3)으로서는 본딩패드(300)가 칩 상면의 중앙부에 일렬로 형성된 타입이 이용된다.
이어, 상기 윈도우 클램프(4) 상부로 골드리본(2)이 프리-디자인된 와이어 본딩용 테이프(1)의 단위 유니트를 텐션롤러(6a)(6b)를 이용하여 피딩(feeding)시키게 된다.(도 6 및 도 7 참조)
그 다음, 상기 와이어 본딩용 테이프(1)의 단위 패키징 유니트 상에 패터닝된 골드리본(2)과 반도체 칩(3) 및 인너리드(11)의 팁을 얼라인(Align)하게 된다.
즉, 골드리본(2)중 중앙부의 통공(102)을 중심으로 우측의 골드리본(2)은 리본 양단부가 칩 중앙부의 해당 본딩패드(300)와 칩 우측의 인너리드(11) 팁에 대해 정렬되도록 하고, 중앙부의 통공(102)을 중심으로 좌측의 골드리본(2)은 리본 양단부가 칩 중앙부의 해당 본딩패드(300)와 칩 좌측의 인너리드(11) 팁에 대해 정렬되도록 한다.
한편, 상기 와이어 본딩용 테이프(1) 상부에 위치하는 본딩 툴(12)이 하강하여 각 골드리본(2)의 양단부를 반도체 칩(3)의 본딩패드(300) 및 인너리드(11)의 팁에 각각 압착시키게 된다.
이어, 상기 본딩 툴(12)이 하강한 상태에서 텐션롤러(6a)(6b)를 구동시켜 상기 와이어 본딩용 테이프(1)에 가해지는 인장력을 높이므로써, 상기 테이프(1)의 좌·우 양측 통공(103)(104) 사이의 가절취된 부분을 컷팅시키게 된다.
그 후, 상기 본딩 툴(12)이 승강하여 테이프(1) 상부를 벗어나면 도 8에 나타낸 바와 같이 와이어 본딩이 완료된다.
즉, 본 발명에서는 본딩 툴(12)의 단 한번의 하강 및 상승 동작에 의해 와이어 본딩용 테이프(1) 상에 패터닝된 각각의 골드리본(2)이 일시에 각각 미리 정해진 본딩패드(300)와 인너리드(11)의 팁에 압착되므로써, 종래와 같이 다수회의 본딩 사이클에 의존하는 와이어 본딩과는 달리 와이어 본딩 공정에 소요되는 시간을 현저히 줄일 수 있게 된다.
또한, 골드리본(2)의 상부 및 하부에는 절연층인 테이프(1)가 위치하고 있으므로 버스 바(7)와 골드와이어(9)간의 전기적 절연을 유지하면서도 와이어 본딩시의 루프 하이트를 줄일 수 있게 된다.
한편, 도 9는 버스 바가 있는 경우의 와이어 본딩 과정을 나타낸 평면도이고, 도 10은 도 9의 Ⅱ-Ⅱ선을 나타낸 종단면도로서, 본 발명의 와이어 본딩용 테이프(1)는 버스 바(7)가 있는 리드프레임의 경우라도 골드리본(2) 상부 및 하부의 절연층으로 인해 버스 바(7)와의 절연거리를 확보하지 않아도 절연이 이루어지므로 루프 하이트를 고려하지 않아도 되며, 이로 인해 와이어 본딩 공정을 손쉽게 수행할 수 있을 뿐만 아니라 공정의 신뢰성을 높일 수 있게 된다.
이상에서와 같이, 본 발명은 골드리본이 프리-디자인된 테이프 및 본딩용 툴을 이용하여 단 한번의 본딩 툴의 승강 및 압착 작용에 의해 칩의 각 패드와 인너리드간의 전기적 연결이 이루어지도록 하므로써, 와이어 본딩 공정의 생산 능력을 향상시킬 수 있게 된다.
뿐만 아니라, 와이어 본딩시 골드와이어의 루프 높이 조절이 용이하게 이루어질 수 있게 되므로, 와이어 본딩 공정의 신뢰성을 높일 수 있게 된다.

Claims (3)

  1. 상부층 및 하부층으로 이루어지며 3개가 하나의 단위 유니트를 이루는 통공이 권취되는 길이방향을 따라 연속적으로 일정간격 이격되어 형성되는 테이프와,
    상기 테이프의 상부층 및 하부층 사이에 위치하는 한편 3개가 하나의 단위 유니트를 이루는 상기 통공중에서 중앙부의 통공 내의 일정지점과 좌측 통공 내의 일정지점을 연결하거나 상기 중앙부의 통공 내의 일정지점과 우측 통공 내의 일정지점을 연결하도록 패터닝되어 반도체 칩 상면 중앙의 본딩패드와 인너리드의 팁을 전기적으로 연결가능하게 하는 복수개의 골드리본이 구비됨을 특징으로 하는 골드리본이 프리-디자인된 와이어 본딩용 테이프.
  2. 제 1 항에 있어서,
    상기 테이프의 양측 통공 사이의 부분은 컷팅이 용이하도록 가절취됨을 특징으로 하는 골드리본이 프리-디자인된 와이어 본딩용 테이프.
  3. 반도체 칩이 부착된 리드프레임을 윈도우 클램프 하부에 위치한 히터블록 상면에 안착시키는 단계와,
    상기 윈도우 클램프 상부로 골드리본이 프리-디자인된 와이어 본딩용 테이프의 단위 유니트를 텐션롤러를 이용하여 피딩시키는 단계와,
    상기 와이어 본딩용 테이프의 단위 유니트 상에 패터닝된 골드리본과 반도체 칩 및 인너리드의 팁을 얼라인하는 단계와,
    상기 와이어 본딩용 테이프 상부에 위치하는 본딩 툴이 하강하여 상기 각 골드리본의 양단을 반도체 칩의 해당 본딩패드 및 인너리드의 팁에 각각 압착시키는 단계와,
    상기 본딩 툴이 하강한 상태에서 와이어 본딩용 테이프에 가해지는 인장력에 의해 통공 사이의 부분을 컷팅하는 단계;가 순차적으로 수행됨을 특징으로 하는 골드리본이 프리-디자인된 와이어 본딩용 테이프를 이용한 와이어 본딩 방법.
KR10-1999-0006991A 1999-03-03 1999-03-03 골드리본이 프리-디자인된 와이어 본딩용 테이프 및 이를 이용한 와이어 본딩 방법 KR100523914B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0006991A KR100523914B1 (ko) 1999-03-03 1999-03-03 골드리본이 프리-디자인된 와이어 본딩용 테이프 및 이를 이용한 와이어 본딩 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0006991A KR100523914B1 (ko) 1999-03-03 1999-03-03 골드리본이 프리-디자인된 와이어 본딩용 테이프 및 이를 이용한 와이어 본딩 방법

Publications (2)

Publication Number Publication Date
KR20000059424A true KR20000059424A (ko) 2000-10-05
KR100523914B1 KR100523914B1 (ko) 2005-10-25

Family

ID=19575463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0006991A KR100523914B1 (ko) 1999-03-03 1999-03-03 골드리본이 프리-디자인된 와이어 본딩용 테이프 및 이를 이용한 와이어 본딩 방법

Country Status (1)

Country Link
KR (1) KR100523914B1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100235107B1 (ko) * 1993-02-12 1999-12-15 윤종용 탭 패키지
JPH06252329A (ja) * 1993-03-01 1994-09-09 Toshiba Corp 半導体装置
KR970003894A (ko) * 1995-06-07 1997-01-29 김주용 절연 필름을 이용한 와이어 본딩 방법
KR200153438Y1 (ko) * 1995-12-29 1999-08-02 김영환 탭테이프를 이용한 칩스케일 패키지
JP2828056B2 (ja) * 1996-08-20 1998-11-25 日本電気株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR100523914B1 (ko) 2005-10-25

Similar Documents

Publication Publication Date Title
KR100285664B1 (ko) 스택패키지및그제조방법
US9905497B2 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
US5998856A (en) Semiconductor device
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
KR0179920B1 (ko) 칩 사이즈 패키지의 제조방법
US7541664B2 (en) Lead frame and semiconductor device having the lead frame
KR101638676B1 (ko) 워터폴 와이어 본딩
KR100721280B1 (ko) 반도체 칩 조립체의 형성 방법과 기판 상의 회로로부터반도체 칩으로 와이어 본드부를 형성하는 장치
US5408127A (en) Method of and arrangement for preventing bonding wire shorts with certain integrated circuit components
KR100523914B1 (ko) 골드리본이 프리-디자인된 와이어 본딩용 테이프 및 이를 이용한 와이어 본딩 방법
US8378468B2 (en) Semiconductor device and method of manufacturing the same
US5990544A (en) Lead frame and a semiconductor device having the same
JPH11214451A (ja) 半導体装置とその製造装置および製造方法
JPH08148623A (ja) 半導体装置
KR100480455B1 (ko) 높은 품질과 높은 생산성으로 ｔａｂ테이프들의 내부리드들을 전극패드들에 접합할 수 있는 접합도구와 접합방법
JPH02211643A (ja) 半導体装置
KR100721274B1 (ko) 반도체 칩 조립체의 형성 방법
JP3434633B2 (ja) 樹脂封止型半導体装置
JPH0428241A (ja) 半導体装置の製造方法
JP2846095B2 (ja) 半導体装置の製造方法
JPS6388833A (ja) テ−プキヤリヤ実装テ−プ
JPH01231333A (ja) 半導体装置の製造方法
CN118380402A (zh) 制造半导体器件的方法、对应带状件、装置和器件
JPH02202046A (ja) リードフレームおよびこれを用いた半導体装置の製造方法
JPH0561778B2 (ko)

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee