KR20000051273A - 멀티-뱅크 플래시 메모리 장치 - Google Patents

멀티-뱅크 플래시 메모리 장치 Download PDF

Info

Publication number
KR20000051273A
KR20000051273A KR1019990001613A KR19990001613A KR20000051273A KR 20000051273 A KR20000051273 A KR 20000051273A KR 1019990001613 A KR1019990001613 A KR 1019990001613A KR 19990001613 A KR19990001613 A KR 19990001613A KR 20000051273 A KR20000051273 A KR 20000051273A
Authority
KR
South Korea
Prior art keywords
bank
erase
addresses
signal
circuit
Prior art date
Application number
KR1019990001613A
Other languages
English (en)
Other versions
KR100517544B1 (ko
Inventor
김명재
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR10-1999-0001613A priority Critical patent/KR100517544B1/ko
Publication of KR20000051273A publication Critical patent/KR20000051273A/ko
Application granted granted Critical
Publication of KR100517544B1 publication Critical patent/KR100517544B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명에 따른 멀티-뱅크 플래시 메모리 장치는 입/출력 인터페이스 회로, 뱅크 및 주변 회로들, 소거 제어 회로, 프로그램 제어 회로, 섹터 정보 저장 회로 그리고 고전압 발생 회로를 포함한다. 상기 입/출력 인터페이스 회로는 소거 동작 동안에, 외부로부터의 소거 명령 및 복수 비트의 어드레스들을 받아들여서 상기 소거 명령 및 상기 어드레스들을 상기 소거 제어 회로로 공급한다. 상기 소거 제어 회로는 상기 소거 명령과 상기 어드레스들 및 상기 섹터 정보 저장 회로로부터의 뱅크 비지 신호와 뱅크 레디 신호의 제어에 의해 선택된 상기 뱅크 및 주변 회로들의 뱅크들 중 하나를 선택하는 선택 신호 및 상기 고전압 발생 회로를 제어하는 소거 제어 신호를 출력한다. 이로써, 상기 소거 명령에 대응되는 뱅크에 저장된 데이터는 소거된다. 그리고, 외부로부터 상기 소거 동작이 수행되는 뱅크 이외의 다른 뱅크에 저장된 데이터를 독출하기 위해 독출 명령 및 상기 어드레스들이 상기 입/출력 인터페이스 회로로 입력되면, 상기 입/출력 인터페이스 회로는 상기 어드레스들에 대응되는 블록 어드레스들 및 소거 동작이 수행되지 않는 뱅크를 선택하는 뱅크 선택 신호를 출력한다. 이와 같이, 하나의 뱅크가 소거될 때, 상기 입/출력 인터페이스 회로가 소거되지 않는 나머지 뱅크들 중 원하는 데이터를 저장한 뱅크를 선택함으로써, 소거 동작이 수행되지 않는 뱅크에 저장된 데이터를 독출할 수 있다.

Description

멀티-뱅크 플래시 메모리 장치{MULTI-BANK FLASH MEMORY DEVICE}
본 발명은 플래시 메모리 장치(flash memory device)에 관한 것으로서, 구체적으로는 소거 동작 동안에 독출 동작이 가능한 멀티-뱅크 플래시 메모리 장치에 관한 것이다.
도 1 및 도 2를 참조하면, 일반적인 플래시 메모리 셀은 반도체 기판(2)위에 소오스(3)-드레인(4) 사이에 형성되는 전류 경로(current pass) 및 상기 반도체 기판(2)위에 절연막들(7, 9)을 사이에 두고 연결되는 플로팅 게이트(floating gate)(9)와 컨트럴 게이트(control gate)(8)로 구성된다. 상기 메모리 셀의 프로그램(program) 동작은 아래의 [표]와 같이 상기 소오스 영역(3)과 상기 반도체 기판 즉, 벌크 영역(2)을 접지시키고, 상기 컨트럴 게이트(8)에 양의 고전압(10V)을 인가하고 그리고 상기 드레인(4)에 프로그램하기 위한 전압(5 ∼ 6V)을 인가하여 핫 캐리어(hot carrier)들을 발생시킴으로써 수행된다. 상기 핫 캐리어들은 상기 컨트럴 게이트(8)에 인가되는 상기 고전압(10V)의 전계(electric field)에 의해 상기 벌크 영역(2)의 전자들이 상기 플로팅 게이트(6)에 축적되고, 상기 드레인 영역(4)에 공급되는 상기 전압들이 계속적으로 누적되어 발생된다.
상기 플래시 메모리 셀의 소거(erase) 동작은 아래의 [표]와 같이 상기 컨트럴 게이트(8)에 음의 고전압(-10V)을 인가하고, 상기 벌크 영역(2)에 소정의 전압(5V)을 인가하여 F-N 터널링(Fowler-Nordheim tunneling)을 발생시킴으로써, 상기 벌크 영역(2)을 공유하는 섹터(sector) 단위로 동시에 수행된다. 상기 F-N 터널링은 상기 플로팅 게이트(6)에 축적된 전자들을 상기 소오스 영역(3)으로 방출시킴으로써, 상기 메모리 셀들이 약 '1V'에서 '3V'까지의 소거 드레솔드 전압(erase threshold voltage) 분포를 가지게 한다. 상기 프로그램 동작에 의해 상기 드레솔드 전압이 높아진 셀은 독출 동작시 상기 드레인 영역(4)으로부터 상기 소오스 영역(3)으로 전류가 주입되는 것이 방지되어 오프(off)된 것처럼 보인다. 그리고 상기 소거 동작에 의해 상기 드레솔드 전압이 낮아진 셀은 상기 드레인 영역(4)으로부터 상기 소오스 영역(3)으로 전류가 주입되어 온(on)된 것처럼 보인다.
[ 표 ]
동 작 모 드 Vg Vd Vs Vb
프 로 그 램 +10V +5V∼+6V 0V 0V
소 거 -10V Floating Floating +6V
소 거 정 정 +3V +5V∼+6V 0V 0V
독 출 +4.5V +1V 0V 0V
상기 메모리 셀들은 플래시 메모리 어레이의 구성에 있어서 고집적화를 위해 상기 벌크 영역(2)을 공유하도록 구성되므로, 하나의 상기 섹터(sector)에 포함되는 상기 메모리 셀들은 동시에 소거된다. 일련의 상기 소거 동작이 종료되면, 상기 각 플래시 메모리 셀의 상기 드레솔드 전압은 도 2와 같이 소거 전압 범위(예를 들어, 1 ∼ 3V)내에 분포하게 된다.
도 3을 참조하면, 멀티-뱅크 구조를 가지는 일반적인 노어 타입 플래시 메모리 장치는 입/출력 인터페이스 회로(10), 메모리 셀 어레이(20), 행 디코더(30), 열 디코더(40), 소거 제어 회로(50), 프로그램 제어 회로(60), 섹터 정보 저장 회로(70), 고전압 발생 회로(80) 그리고 래치 및 제어 회로(90)를 구비한다. 상기 입/출력 인터페이스 회로(10)는 외부로부터의 프로그램 및 소거 명령들(ECOM, PCOM)과 신호들(CEB, OEB, WEB, BYTEB, RESETB, RYB, BYBB, DQ) 및 어드레스들(A0, ..., A19)을 받아들여서 상기 메모리 셀 어레이(20)를 선택하는 뱅크 어드레스 및 프로그램 및 소거 제어 회로들(50, 60)을 제어하는 프로그램 및 소거 명령들(ECOM, PCOM)을 출력한다. 상기 메모리 셀 어레이(20)는 복수 개의 메모리 셀들을 가지는 복수 개의 섹터들을 구비하는 복수 개의 뱅크들을 구비한다. 상기 행 및 열 디코더들(30, 40)은 상기 입/출력 인터페이스 회로(10)로부터의 상기 뱅크 어드레스들(BA)을 디코딩한다. 상기 소거 제어 회로(50)는 상기 소거 명령(ECOM)과 비지 신호(BYB) 및 레디 신호(RY)의 제어에 의해 고전압 발생 회로(80)를 제어하는 소거 제어 신호(ECON)를 출력한다.
상기 프로그램 제어 회로(60)는 상기 프로그램 명령(PCOM)과 비지 신호(BYB) 및 레디 신호(RY)의 제어에 의해 고전압 발생 회로(80)를 제어하는 프로그램 제어 신호(PCON)를 출력한다. 상기 섹터 정보 저장 회로(70)는 상기 메모리 셀 어레이(20)의 각 섹터들의 정보를 저장한다. 상기 고전압 발생 회로(80)는 상기 프로그램 및 소거 동작시, 상기 프로그램 및 소거 제어 신호들(PCON, ECON)의 제어에 의해 프로그램 및 소거 전압들(Vpgm, Vera)을 발생한다. 상기 래치 및 제어 회로(90)는 상기 프로그램 동작시, 상기 입/출력 인터페이스 회로(10)로부터의 데이터를 기입 드라이버(도시되지 않음)로 공급하고 그리고 독출 동작시, 상기 메모리 셀 어레이(20)로부터의 데이터를 상기 입/출력 인터페이스 회로(10)로 공급한다.
종래의 기술에 따른 멀티-뱅크 구조를 가지는 상기 플래시 메모리 장치의 소거 동작은 복수 개의 섹터들을 포함하는 상기 뱅크 단위로 이루어진다. 그런데, 상기 소거 동작은 상기 뱅크 당 수백 마이크로 초(micro sec)에서 수초 정도가 소요됨으로 인해서 상기 소거 동작 동안에는 독출 동작과 같은 다른 동작을 전혀 수행하지 못한다. 만약, 상기 소거 동작 동안에, 상기 독출 동작을 수행하려면, 소거 동작을 중지한 후, 독출 동작을 수행한 다음에 상기 소거 동작을 다시 수행해야 하는 소거 서스팬드 및 리쥼(erase suspend & resume) 동작을 수행해야 하는 문제점이 발생된다.
따라서 본 발명의 목적은 소거 동작 동안에, 소거 동작이 수행되지 않는 뱅크의 데이터를 독출할 수 있는 멀티-뱅크 플래시 메모리 장치를 제공하는 것이다.
도 1은 일반적인 플래시 메모리 셀의 단면도;
도 2는 프로그램 및 소거 동작에 따른 메모리 셀의 드레솔드 전압 분포를 보여주는 도면;
도 3은 일반적인 멀티-뱅크 플래시 메모리 장치의 블록도;
도 4는 본 발명에 따른 멀티-뱅크 플래시 메모리 셀의 블록도 및;
도 5 내지 도 7은 도 4의 멀티-뱅크 플래시 메모리 장치의 동작 타이밍도이다.
(구성)
상술한 바와 같은 목적을 달성하기 위한 본 발명의 일특징에 의하면, 행 및 열 디코더, 센스 앰프, 기입 드라이버, 데이터 출력 버퍼 및 복수 개의 메모리 셀들로 구성된 다수 개의 섹터들을 각각 구비하는 적어도 두 개의 뱅크들을 가지는 멀티-뱅크 플래시 메모리 장치는 프로그램 및 소거 동작 동안에, 프로그램 및 소거 제어 신호에 응답해서 상기 프로그램 및 소거 전압 레벨에 상응하는 프로그램 전압 및 소거 전압을 대응되는 뱅크의 행 디코더로 공급하는 고전압 발생기와; 상기 소거 동작 동안에, 소거 명령, 복수 비트의 어드레스들, 뱅크 비지 신호 및 뱅크 레디 신호에 응답해서 상기 뱅크들의 섹터들 중 하나를 선택하는 섹터 선택 신호와 선택된 상기 뱅크의 소거 동작 수행을 알리는 뱅크 비지 신호와, 상기 뱅크의 소거 동작 완료를 알리는 뱅크 레디 신호 및 선택된 상기 뱅크의 소거를 제어하는 상기 소거 제어 신호를 출력하는 소거 제어 회로와; 상기 프로그램 및 소거 동작 동안에, 상기 뱅크 비지 신호 및 상기 뱅크 레디 신호를 저장하는 섹터 정보 저장 회로 및; 상기 소거 동작 동안에, 외부로부터의 상기 소거 명령, 상기 어드레스들, 상기 뱅크 비지 신호 및 상기 뱅크 레디 신호를 받아들여서 순차적으로 하나의 뱅크를 선택하는 상기 뱅크 선택 신호들을 출력하고 그리고 상기 소거 동작 동안에, 외부로부터의 독출 명령 및 복수 비트의 어드레스들을 받아들여서 상기 소거 동작이 수행되는 상기 뱅크 이외의 다른 하나의 뱅크를 선택하는 상기 뱅크 선택 신호 및 복수 비트의 뱅크 어드레스들을 출력하는 입/출력 인터페이스 회로를 포함한다.
이 실시예에 있어서, 상기 섹터 정보 저장 회로는 상기 뱅크 비지 신호와, 상기 뱅크 레디 신호 및 상기 뱅크 어드레스들에 대응되는 섹터의 프로텍트 및 언프로텍트 정보를 저장한다.
(작용)
이와 같은 장치에 의해서, 뱅크 단위의 소거 동작 동안에, 소거 동작이 수행되지 않는 뱅크에 저장된 데이터를 독출할 수 있다.
(실시예)
이하 본 발명의 실시예에 따른 참조도면 도 4 내지 도 7에 의거하여 상세히 설명한다.
도 4를 참조하면, 본 발명의 신규한 멀티-뱅크 플래시 메모리 장치는 입/출력 인터페이스 회로(100), 뱅크 및 주변 회로들(200, 300), 소거 제어 회로(400), 프로그램 제어 회로(500), 섹터 정보 저장 회로(600), 고전압 발생 회로(700)를 포함한다. 상기 입/출력 인터페이스 회로(100)는 소거 동작 동안에, 외부로부터의 소거 명령(ECOM)을 받아들여서 상기 소거 명령(ECOM) 및 복수 비트의 어드레스들(A0, ..., A19)을 상기 소거 제어 회로(400)로 공급한다. 상기 소거 제어 회로(400)는 상기 소거 명령(ECOM)과 상기 어드레스들(A0, ..., A19) 및 상기 섹터 정보 저장 회로(600)로부터의 뱅크 비지 신호(BBB)와 뱅크 레디 신호(BR)의 제어에 의해 상기 뱅크들의 섹터들 중 하나를 선택하는 선택 신호(SEL) 및 상기 고전압 발생 회로(700)를 제어하는 소거 제어 신호(ECON)를 출력한다. 이로써, 상기 소거 명령에 대응되는 뱅크에 저장된 데이터는 소거된다.
그리고, 외부로부터 상기 소거 동작이 수행되는 뱅크 이외의 다른 뱅크에 저장된 데이터를 독출하기 위해 독출 명령(RCOM) 및 상기 어드레스들(A0, ..., A19)이 상기 입/출력 인터페이스 회로(100)로 입력되면, 상기 입/출력 인터페이스 회로(100)는 상기 어드레스들(A0, ..., A19)에 대응되는 블록 어드레스들(BA) 및 소거 동작이 수행되지 않는 뱅크를 선택하는 뱅크 선택 신호(B_S)를 출력한다. 이와 같이, 하나의 뱅크가 소거될 때, 상기 입/출력 인터페이스 회로(100)가 소거되지 않는 나머지 뱅크들 중 원하는 데이터를 저장한 뱅크를 선택함으로써, 소거 동작이 수행되지 않는 뱅크에 저장된 데이터를 독출할 수 있다.
도 4 내지 도 7을 참조하면, 본 발명에 따른 멀티-뱅크 플래시 메모리 장치에서 주목할만한 것은 뱅크들이 순차적으로 소거될 때, 소거되지 않는 뱅크에 저장된 데이터를 독출한다는 점이다. 상기 멀티-뱅크 플래시 메모리 장치는 입/출력 인터페이스 회로(100), 뱅크 및 주변 회로들(200, 300), 소거 제어 회로(400), 프로그램 제어 회로(500), 섹터 정보 저장 회로(600), 고전압 발생 회로(700)를 포함한다. 상기 입/출력 인터페이스 회로(100)는 소거 동작 동안에, 외부로부터의 소거 명령(erase commend; ECOM) 및 복수 비트의 어드레스들(address; A0, ..., A19)과 상기 섹터 정보 저장 회로(600)로부터의 뱅크 비지 신호(bank busy bar; BBB)와 뱅크 레디 신호(bank ready; BR)를 받아들여서 상기 뱅크 및 주변 회로들(200, 300) 중 하나의 뱅크 및 주변 회로를 선택하는 뱅크 선택 신호들(bank 1 select; B1_S, bank 2 select; B2_S)과 상기 소거 명령(ECOM)과 상기 어드레스들(A0, ..., A19) 및 뱅크 어드레스들(bank 1 address; B1A, bank 2 address; B2A)을 출력하고 그리고 소거 동작 중의 독출 동작 동안에 소거되지 않는 다른 뱅크로 상기 뱅크 선택 신호들(B1_S, B2_S) 및 뱅크 어드레스들(B1A, B2A)을 공급한다.
상기 각 뱅크 및 주변 회로들(200, 300)은 복수 개의 메모리 셀들을 가지는 적어도 하나의 섹터를 가지는 뱅크들(210, 310), 상기 입/출력 인터페이스 회로(100)로부터의 상기 뱅크 선택 신호들(B1_S, B1_S)의 제어에 의해 상기 뱅크 어드레스들(B1A, B2A)을 디코딩하는 행 및 열 디코더들(220, 230, 320, 330) 그리고 상기 뱅크들(210, 310)로부터의 데이터 및 상기 입/출력 인터페이스 회로(100)로부터의 데이터를 래치하는 래치 및 제어 회로들(240, 340)을 포함한다. 상기 소거 제어 회로(400)는 상기 소거 명령(ECOM)과 상기 어드레스들(A0, ..., A19) 및 상기 섹터 정보 저장 회로(600)로부터의 상기 뱅크 비지 신호(BBB) 및 상기 뱅크 레디 신호(BR)의 제어에 의해 상기 뱅크 선택 신호(B_S)에 의해서 선택된 상기 뱅크 및 주변 회로들(200, 300)의 섹터들 중 하나의 하나를 선택하는 선택 신호(select; SEL) 및 소거 제어 신호(ECON)를 출력한다.
상기 프로그램 제어 회로(500)는 프로그램 동작시, 상기 입/출력 인터페이스 회로(100)로부터의 프로그램 명령(program control; PCOM)과 상기 섹터 정보 저장 회로(600)로부터의 상기 뱅크 비지 신호(BBB) 및 상기 뱅크 레디 신호(BR)의 제어에 의해 상기 고전압 발생 회로(700)를 제어하는 프로그램 제어 신호(PCON)를 출력한다. 상기 섹터 정보 저장 회로(600)는 상기 소거 및 프로그램 제어 회로들(400, 500)로부터의 상기 각 뱅크들(210, 310)이 가지는 섹터들에 대한 정보들(예를 들어, 섹터의 소거 여부를 알리는 프로텍트(protect) 및 언프로텍트(unprotect)와 상기 뱅크 비지 신호(BBB) 및 상기 뱅크 레디 신호(BR)를 저장하고 그리고 상기 뱅크 비지 신호(BBB) 및 상기 뱅크 레디 신호(BR)를 상기 입/출력 인터페이스 회로(100)에 공급한다. 상기 고전압 발생 회로(700)는 상기 프로그램 및 소거 제어 신호들(PCON, ECON)의 제어에 의해 프로그램 및 소거 전압들(program voltage; Vpgm, erase voltage; Vera)을 대응되는 상기 행 디코더들(210, 310)로 공급한다.
본 발명의 멀티-뱅크 플래시 메모리 장치는 소거 동작을 수행함과 동시에 독출 동작을 수행하는 것을 특징으로 한다. 본 발명에 따른 상기 멀티-뱅크 플래시 메모리 장치의 동작상의 특징은 독출 동작, 소거 동작 중의 독출 동작에서 나타난다. 상기 독출 동작은 도 5와 같이 외부로부터의 상기 독출 명령(read commend; RCOM) 및 상기 어드레스들(A0, ..., A19)의 제어에 의해 수행된다.
상기 독출 동작 동안에, 상기 독출 명령(RCOM) 및 상기 어드레스들(A0, ..., A19)이 상기 입/출력 인터페이스 회로(100)에 입력되면, 상기 입/출력 인터페이스 회로(100)는 상기 독출 명령(RCOM)에 따라 상기 어드레스들(A0, ..., A19)에 대응되는 뱅크 어드레스들(BA) 및 뱅크 선택 신호(B_S)를 대응되는 뱅크 및 주변 회로로 공급한다. 예를 들어, 상기 뱅크 및 주변 회로(200)의 뱅크(210)에 저장된 데이터를 독출하기 위해 상기 독출 명령(RCOM) 및 상기 어드레스들(A0, ..., A19)이 입력되면, 상기 입/출력 인터페이스 회로(100)는 상기 뱅크 및 주변 회로(200)를 선택하기 위해 활성화된 상기 뱅크 선택 신호(B1_S)를 상기 뱅크 및 주변 회로(200)로 공급하고 그리고 선택된 상기 뱅크(210)의 하나의 워드 라인(W/L) 및 비트 라인(B/L)을 선택하기 위한 상기 뱅크 어드레스들(B1A)을 상기 뱅크 및 주변 회로(200)의 행 및 열 디코더들(220, 230)로 공급한다.
상기 행 및 열 디코더들(220, 230)은 상기 뱅크 어드레스들(B1A)에 대응되는 상기 워드 라인(W/L) 및 비트 라인(B/L)을 선택한다. 상기 행 및 열 디코더들(220, 230)에 의해 선택된 상기 워드 라인(W/L) 및 비트 라인(B/L)에 연결된 메모리 셀의 데이터는 센스 앰프(도시되지 않음)에 의해 센싱되고 그리고 상기 래치 및 제어 회로(240)에 저장되어 상기 입/출력 인터페이스 회로(100)를 통해 외부로 출력된다.
본 발명에 따른 멀티-뱅크 플래시 메모리 장치의 상기 소거 동작 중의 독출 동작은 도 6과 같이 하나의 뱅크가 소거될 때, 소거 동작이 수행되지 않는 뱅크에 저장된 데이터를 독출하는 동작이다. 상기 소거 동작을 수행하기 위해 외부로부터 상기 소거 명령(ECOM)이 입력되면, 상기 입/출력 인터페이스 회로(100)는 상기 소거 명령에 대응되는 뱅크를 선택하는 뱅크 선택 신호(B_S)를 출력한다. 그리고 선택된 뱅크의 소거 동작 중 선택되지 않은 나머지 뱅크에 저장된 데이터를 독출하기 위해 상기 독출 명령(RCOM) 및 상기 어드레스들(A0, ..., A19)이 입력되면, 상기 입/출력 인터페이스 회로(100)는 상기 독출 명령(RCOM)에 대응되는 뱅크를 선택하기 위한 뱅크 선택 신호(B_S) 및 상기 뱅크 어드레스들(BA)을 출력한다.
예를 들어, 상기 뱅크(210)를 소거하는 동작 중에 상기 뱅크(310)에 저장된 데이터를 독출한다고 가정하자. 우선, 상기 뱅크(210)를 소거하기 위해 외부로부터 소거 명령(ECOM) 및 상기 어드레스들(A0, ..., A19)이 상기 입/출력 인터페이스 회로(100)로 입력되면, 상기 입/출력 인터페이스 회로(100)는 상기 섹터 정보 저장 회로(600)로부터의 뱅크 비지 신호(bank 1 busy bar; B1BB) 및 뱅크 레디 신호(bank 1 ready; B1R)의 제어에 의해 활성화된 상기 뱅크 선택 신호(B1_S)를 상기 행 디코더(220) 및 열 디코더(230)로 공급하고 그리고 상기 소거 명령(ECOM) 및 상기 어드레스들(A0, ..., A19)을 상기 소거 제어 회로(400)로 공급한다. 상기 소거 제어 회로(400)는 상기 소거 명령(ECOM)과 상기 어드레스들(A0, ..., A19)과 상기 뱅크 비지 신호(B1BB) 및 뱅크 레디 신호(B1R)의 제어에 의해 상기 뱅크 선택 신호(B1_S)에 의해 선택된 상기 뱅크(210)의 섹터들 중 하나를 선택하는 선택 신호(SEL) 및 상기 소거 제어 신호(ECON)를 출력한다. 상기 고전압 발생 회로(700)는 상기 소거 제어 신호(ECON)의 제어에 의해 상기 소거 전압(Vera, 예를 들어 '-10V')을 상기 행 디코더(220)로 공급한다. 이로써, 상기 뱅크(210)는 상기 행 디코더(210)를 통해 공급되는 상기 소거 전압(Vera)에 의해서 소거된다.
이때, 상기 뱅크(310)에 저장된 데이터를 독출하기 위해 외부로부터 상기 독출 명령(RCOM) 및 상기 어드레스들(A0, ..., A19)이 상기 입/출력 인터페이스 회로(100)로 입력되면, 상기 입/출력 인터페이스 회로(100)는 상기 독출 명령(RCOM)에 대응되는 상기 뱅크(310)를 선택하기 위해 활성화된 상기 뱅크 선택 신호(B2_S) 및 상기 어드레스(A0, ..., A19)에 대응되는 상기 뱅크 어드레스들(B2A)을 상기 뱅크 및 주변 회로(300)로 공급한다. 상기 뱅크 및 주변 회로(300)의 상기 행 디코더(320)와 상기 열 디코더(330) 그리고 상기 래치 및 제어 회로(340)는 상기 뱅크 선택 신호(B2_S)의 제어에 의해 상기 독출 동작을 수행한다.
상기 행 디코더(320)는 상기 뱅크 선택 신호(B2_S)의 제어에 의해 상기 뱅크 어드레스(B2A)에 대응되는 하나의 워드 라인(W/L)을 선택한다. 상기 열 디코더(330)는 상기 뱅크 선택 신호(B2_S)의 제어에 의해 상기 뱅크 어드레스(B2A)에 대응되는 하나의 비트 라인(B/L)을 선택한다. 상기 행 디코더(320) 및 상기 열 디코더(330)에 의해 선택된 메모리 셀의 데이터는 상기 센스 앰프에 의해 센싱되어 상기 래치 및 제어 회로(330)로 공급된다. 상기 래치 및 제어 회로(330)에 저장된 데이터는 상기 입/출력 인터페이스 회로(100)로 입력되는 신호들(OEB, DQ)의 제어에 의해 상기 입/출력 인터페이스 회로(100)를 통해 외부로 출력된다. 그리고 도 7과 같이, 상기 뱅크(210)의 소거 동작 및 상기 뱅크(310)의 독출 동작이 종료되고, 상기 뱅크(310)의 소거 동작이 시작되면, 상기 뱅크(210)의 독출 동작이 수행될 수 있는 것은 물론이다.
상기한 바와 같이, 본 발명에 따른 멀티-뱅크 플래시 메모리 장치는 뱅크 단위의 소거 동작 동안에, 외부로부터의 독출 명령 및 어드레스들에 대응되는 소거 동작이 수행되지 않는 뱅크를 선택하여 소거 동작이 수행되지 않는 뱅크에 저장된 데이터를 독출할 수 있다.
이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.
상기한 바와 같이, 뱅크 단위의 소거 동작 동안에, 소거 동작이 수행되지 않는 뱅크를 선택하여 독출 동작을 수행함으로써, 소거 동작 동안에 원하는 데이터를 독출할 수 있다.

Claims (2)

  1. 행 및 열 디코더, 센스 앰프, 기입 드라이버, 데이터 출력 버퍼 및 복수 개의 메모리 셀들로 구성된 다수 개의 섹터들을 각각 구비하는 적어도 두 개의 뱅크들을 가지는 멀티-뱅크 플래시 메모리 장치에 있어서:
    프로그램 및 소거 동작 동안에, 프로그램 및 소거 제어 신호에 응답해서 상기 프로그램 및 소거 전압 레벨에 상응하는 프로그램 전압 및 소거 전압을 대응되는 뱅크의 행 디코더로 공급하는 고전압 발생기와;
    상기 소거 동작 동안에, 소거 명령, 복수 비트의 어드레스들, 뱅크 비지 신호 및 뱅크 레디 신호에 응답해서 상기 뱅크들의 섹터들 중 하나를 선택하는 섹터 선택 신호와 선택된 상기 뱅크의 소거 동작 수행을 알리는 뱅크 비지 신호와, 상기 뱅크의 소거 동작 완료를 알리는 뱅크 레디 신호 및 선택된 상기 뱅크의 소거를 제어하는 상기 소거 제어 신호를 출력하는 소거 제어 회로와;
    상기 프로그램 및 소거 동작 동안에, 상기 뱅크 비지 신호 및 상기 뱅크 레디 신호를 저장하는 섹터 정보 저장 회로 및;
    상기 소거 동작 동안에, 외부로부터의 상기 소거 명령, 상기 어드레스들, 상기 뱅크 비지 신호 및 상기 뱅크 레디 신호를 받아들여서 순차적으로 하나의 뱅크를 선택하는 상기 뱅크 선택 신호들을 출력하고 그리고 상기 소거 동작 동안에, 외부로부터의 독출 명령 및 복수 비트의 어드레스들을 받아들여서 상기 소거 동작이 수행되는 상기 뱅크 이외의 다른 하나의 뱅크를 선택하는 상기 뱅크 선택 신호 및 복수 비트의 뱅크 어드레스들을 출력하는 입/출력 인터페이스 회로를 포함하는 것을 특징으로 하는 멀티-뱅크 플래시 메모리 장치.
  2. 제 1항에 있어서,
    상기 섹터 정보 저장 회로는 상기 뱅크 비지 신호와 상기 뱅크 레디 신호 및 상기 뱅크 어드레스들에 대응되는 섹터의 프로텍트 및 언프로텍트 정보를 저장하는 것을 특징으로 하는 멀티-뱅크 플래시 메모리 장치.
KR10-1999-0001613A 1999-01-20 1999-01-20 멀티-뱅크 플래시 메모리 장치 KR100517544B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0001613A KR100517544B1 (ko) 1999-01-20 1999-01-20 멀티-뱅크 플래시 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0001613A KR100517544B1 (ko) 1999-01-20 1999-01-20 멀티-뱅크 플래시 메모리 장치

Publications (2)

Publication Number Publication Date
KR20000051273A true KR20000051273A (ko) 2000-08-16
KR100517544B1 KR100517544B1 (ko) 2005-09-28

Family

ID=19571846

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0001613A KR100517544B1 (ko) 1999-01-20 1999-01-20 멀티-뱅크 플래시 메모리 장치

Country Status (1)

Country Link
KR (1) KR100517544B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100428807B1 (ko) * 2001-02-21 2004-04-29 삼성전자주식회사 낸드형 플래쉬 메모리 장치의 디코딩 회로
KR100434112B1 (ko) * 2002-07-11 2004-06-04 주식회사 하이닉스반도체 듀얼 뱅크 구조의 메모리 셀의 소거 방법
KR100907028B1 (ko) * 2007-09-28 2009-07-10 주식회사 휴원 플래시 메모리의 멀티뱅크 소거연산 관리방법
US7602643B2 (en) 2006-11-03 2009-10-13 Samsung Electronics Co., Ltd. Non-volatile memory devices capable of reading data during multi-sector erase operation, and data read methods thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5671392A (en) * 1995-04-11 1997-09-23 United Memories, Inc. Memory device circuit and method for concurrently addressing columns of multiple banks of multi-bank memory array
JPH09288614A (ja) * 1996-04-22 1997-11-04 Mitsubishi Electric Corp 半導体集積回路装置、半導体記憶装置およびそのための制御回路
US5815456A (en) * 1996-06-19 1998-09-29 Cirrus Logic, Inc. Multibank -- multiport memories and systems and methods using the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100428807B1 (ko) * 2001-02-21 2004-04-29 삼성전자주식회사 낸드형 플래쉬 메모리 장치의 디코딩 회로
KR100434112B1 (ko) * 2002-07-11 2004-06-04 주식회사 하이닉스반도체 듀얼 뱅크 구조의 메모리 셀의 소거 방법
US7602643B2 (en) 2006-11-03 2009-10-13 Samsung Electronics Co., Ltd. Non-volatile memory devices capable of reading data during multi-sector erase operation, and data read methods thereof
KR100907028B1 (ko) * 2007-09-28 2009-07-10 주식회사 휴원 플래시 메모리의 멀티뱅크 소거연산 관리방법

Also Published As

Publication number Publication date
KR100517544B1 (ko) 2005-09-28

Similar Documents

Publication Publication Date Title
US6240032B1 (en) Non-volatile semiconductor memory allowing user to enter various refresh commands
US7672170B2 (en) Flash memory device and program method thereof
US7072224B2 (en) Nonvolatile memory and method of erasing for nonvolatile memory
KR20130098643A (ko) 불휘발성 메모리 장치 및 그것을 포함하는 임베디드 메모리 시스템
US5801991A (en) Deselected word line that floats during MLC programming of a flash memory
JP2004227748A (ja) Ｎａｎｄ型フラッシュメモリのページバッファ
US6466480B2 (en) Method and apparatus for trimming non-volatile memory cells
CN103247340A (zh) 半导体存储装置、编程方法和数据处理系统
US20140313828A1 (en) Sharing support circuitry in a memory
US6781882B2 (en) Nonvolatile semiconductor storage device having a shortened time required for a data erasing operation and data erasing method thereof
JP2001319486A (ja) 不揮発性半導体記憶装置
EP0903748B1 (en) Nonvolatile semiconductor memory device
JP7074417B1 (ja) 半導体記憶装置
US6256702B1 (en) Nonvolatile memory device with extended storage and high reliability through writing the same data into two memory cells
US6870771B2 (en) Nonvolatile semiconductor memory device that can suppress effect of threshold voltage variation of memory cell transistor
US8296499B2 (en) Flash memory device and program method thereof
JPH07287989A (ja) 不揮発性半導体記憶装置
KR100517544B1 (ko) 멀티-뱅크 플래시 메모리 장치
US6377487B1 (en) Flash memory device
KR19990013057A (ko) 단일 비트 데이터와 다중 비트 데이터를 동일한 칩에 선택적으로 저장하는 플래시 메모리 장치의 독출 및 기입 방법
JP2000137992A (ja) フラッシュメモリ装置及びその検証方法
US7301820B2 (en) Non-volatile memory dynamic operations
KR101309113B1 (ko) 리드 와일 라이트 동작 시 발생하는 리드 전압의 변동을최소화할 수 있는 노아 플래시 메모리 장치 및 방법
JP2000315392A (ja) 不揮発性半導体記憶装置
US20240274171A1 (en) Page buffer performing memory operation

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee