KR20000048091A - 비동기 매체에 의해 배급된 동기 트래픽의 다중 스트림의동기화를 위한 장치 - Google Patents

비동기 매체에 의해 배급된 동기 트래픽의 다중 스트림의동기화를 위한 장치 Download PDF

Info

Publication number
KR20000048091A
KR20000048091A KR1019990056906A KR19990056906A KR20000048091A KR 20000048091 A KR20000048091 A KR 20000048091A KR 1019990056906 A KR1019990056906 A KR 1019990056906A KR 19990056906 A KR19990056906 A KR 19990056906A KR 20000048091 A KR20000048091 A KR 20000048091A
Authority
KR
South Korea
Prior art keywords
atm
information
stream
aal1
cell
Prior art date
Application number
KR1019990056906A
Other languages
English (en)
Inventor
페티노만더블유.
Original Assignee
루센트 테크놀러지스 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루센트 테크놀러지스 인크 filed Critical 루센트 테크놀러지스 인크
Publication of KR20000048091A publication Critical patent/KR20000048091A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
    • H04L2012/5654—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL] using the AAL1
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling
    • H04L2012/5675—Timeslot assignment, e.g. TDMA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

ATM 송신기의 ATM 셀 콘스트럭터(100)는 ATM 어댑테이션층 1(AAL1)을 이용하여 리슨 TDM 버스(102) 상에 수신된 일정 비트 레이트 트래픽의 프레임들의 스트림을 셀 페이로드(1104)로 어셈블한다. 8개의 셀 단위로, AAL1의 조직화된 데이터 전송(SDT) 셀 콘스트럭터 층(112)이 1 옥텟 SDT 오프셋 포인터(1120)를 페이로드로 수신한다. 상기 포인터는 트래픽 블록(TDM 프레임) 바운다리를 나타낸다. 첨부된 ATM 헤더와 함께 페이로드는 ATM 셀을 형성하고, 상기 콘스트럭터는 하나의 광대역 채널의 트래픽을 반송하는 ATM 셀의 스트림을 수신기로 전송한다. 수신기는 하나 이상의 송신기로부터 ATM 셀의 하나 이상의 스트림을 수신한다. 각각의 프레임 간격 동안, ATM 수신기의 ATM 셀 디콘스트럭터(2100)는 각각의 수신된 스트림의 수신된 ATM 셀로부터 트래픽의 블록의 가치를 디어셈블하고, 모든 스트림으로부터의 상기 디어셈블된 트래픽을 TDM 프레임으로 어셈블하여, 상기 프레임을 토크 TDM 버스(102) 상으로 전송한다. SDT 오프셋 포인터를 포함하는 ATM 셀로부터 트래픽의 전체 블록의 가치에 대한 디어셈블 개시에 응답하여, 상기 디콘스트럭터는 SDT 오프셋 포인터에 의해 지시된 블록 바운다리에서 트래픽의 전체 블록의 가치의 디어셈블링을 시작하도록 디어셈블링을 조정하여, 토크 TDM 버스 상의 프레임을 리슨 TDM 버스 상의 프레임과 정렬시킨다. 따라서, 상기 리슨 및 토크 TDM 버스는 서로 동기된다.

Description

비동기 매체에 의해 배급된 동기 트래픽의 다중 스트림의 동기화를 위한 장치{An arrangement for synchronization of multiple streams of synchronous traffic delivered by an asynchronous medium}
본 발명은 일반적으로 비동기 전송 모드(ATM) 시스템과 같은 패킷 교환 시스템에 관한 것으로서, 특히 그러한 시스템에서의 전송 지연 변동에 관한 것이다.
현재의 상업용 통신 환경은 두 개의 개별적인 네트워크 기본 구조, 즉, 실시간, 고신뢰도, 일정 비트 레이트(CBR) 접속을 특징으로 하는 음성 네트워크(예를 들면, 구내 교환 설비(PBX)) 및 고 대역폭 가변 비트 레이트(VBR) 접속을 특징으로 하는 데이터 네트워크(예를 들면, 패킷 네트워크)로 구성되어 있다. 다양한 네트워크 상의 정보에 대하여 간단한 유지, 관리, 억세스에 대한 상업상 필요에 의해 실시간 멀티미디어 네트워크들의 새로운 클래스와 함께 이들 네트워크들의 집중(convergence)이 강요되고 있다. 비동기 전송 모드(ATM)는 로컬 에이리어 네트워크 및 와이드 에이리어 네트워크 모두에 대하여 전술한 트래픽 타입(음성, 영상, 데이터)에 대한 스위칭 및 전송을 모두 효과적으로 유연하게 처리하는 하나의 기본 구조를 제공한다. 네트워크 집중을 행하기 위해서는 기존의 PBX 음성 트래픽을 ATM에 적응시킬 필요가 있다. ATM을 통한 음성 전화 통신(VTOA) 설명서에 의하면, 압축되거나 압축 해제된 음성 펄스 코드 변조(PCM) 데이터 스트림을 CBR 셀들의 스트림(가상 회로)으로 적응시킬 수 있다.
ATM 셀은 그것이 반송하는 트래픽에 관계없이, 53 옥텟 길이의 패킷이며, 48 옥텟의 페이로드가 5 옥텟의 헤더에 더해진다. 상기 헤더는 소스로부터 행선으로 상기 셀을 지정하여 상기 ATM 네트워크를 통한 트래픽 플로우의 약속된 특징들을 만족시키도록 하는데 사용된 어드레싱 및 관리 정보를 포함한다. CBR 트래픽은 ATM 어댑테이션층1(AAL1)을 이용하여 셀 페이로드로 어셈블된다. AAL1 셀 콘스트럭터(constructor) 층은 헤더를 위해 페이로드의 제 1 옥텟을 이용하고 나머지 47 옥텟은 CBR 정보를 전송하는데 사용된다. 여덟개의 셀들 단위로, AAL1로 조직화된 데이터 전송(SDT) 셀 콘스터럭터 층은 1 옥텟 포인터를 CBR 페이로드로 전송한다. 상기 포인터는 트래픽 블록 바운다리를 나타낸다. 이것은 ATM 트래픽을 T1 또는 E1(전화기 본체)으로 변환시키는 디바이스들에 대한 프레이밍 신호를 발생하기 위해 수신단에서 사용된다. ATM 셀 구조는 그 다음에 ATM 헤더를 상기 페이로드에 첨부함으로서 완료된다.
개개의 ATM 셀은 신호 협대역 또는 광대역 채널(단일 스트림)의 트래픽을 반송한다. 예를 들면, 협대역 채널은 시분할 다중(TDM) 버스의 각각의 연속적인 프레임의 단일 타임 슬롯에 의해 표시되지만, 광대역 채널은 TDM 버스의 각각의 연속적인 프레임의 복수의 타임 슬롯에 의해 표시된다. 만약 송신기가 복수의 채널을 다루고 있다면, 그것이 전송하는 ATM 셀들중 상이한 셀들이 상이한 채널들(스트림들)의 트래픽을 반송한다. 마찬가지로, 만약 수신기가 복수의 채널을 다루고 있다면, 그것이 수신하는 ATM 셀들 중 상이한 셀들이 상이한 채널들(스트림들)의 트래픽을 반송한다. 이와 유사하게, 수신기가 상이한 송신기들로부터 상이한 채널들의 트래픽을 수신할 수도 있다.
만약 임의의 채널들이 동기 채널들이라면, ATM 전송 네트워크의 비동기 성질은 이들의 동기에 악영향을 미친다. 예를 들면, 광대역 채널이 복수의 서브 채널(각각 TDM 버스의 각각의 연속하는 프레임의 단일 타임 슬롯에 의해 각각 표시된)로 이루어진 다중화된 채널이면, 동기의 손실로 인해 상기 서브 채널들의 트래픽이 수신기에서 수신기의 TDM 버스 상의 광대역 채널의 엉뚱한 타임 슬롯들로 전송된다. 특히, 수신된 ATM 트래픽을 T1 또는 E1(멀티 서브 채널) 트래픽으로 변환시키는 기존의 디바이스는 수신된 트래픽 블록들을 다른 소스(예를 들면, 행선 동기 소스)에 동기되는 T1, E1 또는 TDM 버스에 대한 적절한 비트와 동기시키지 않는다. 1998년 9월 15일 본 출원인이 출원한 미국특허 제 09/152,834호 "비동기 매체에 의해 반송된 동기 트래픽의 스트림의 동기 장치{An arrangement for synchronization of a stream of synchronous traffic delivered by an asynchronous medium}"에는 비동기 매체에 의해 반송된 동기 트래픽의 단일 스트림의 동기 장치가 개시되어 있다. 그러나, 상기 장치는 비동기 매체를 통하여 공통 수신기로 인입되는 다수의 동기 스트림들을 개별적으로 동기하기에는 적합하지 않다.
본 발명은 상기 및 다른 문제점들 및 종래 기술의 문제점들을 해결하기 위한 것이다.
도 1은 본 발명의 실시예를 포함하는 ATM 셀 콘스트럭터의 블록도.
도 2는 도 1의 ATM 셀 콘스트럭터의 시스템 시퀀서의 동작들의 기능적인 흐름도
도 3은 도 1의 ATM 셀 콘스트럭터의 AAL1_INDICATION_REQUEST 성분의 AAL1_REQUEST_SYNC 함수의 동작들의 기능적인 흐름도.
도 4는 도 1의 ATM 셀 콘스트럭터의 타임 슬롯 인터체인지(TSI)의 동작들의 기능적인 흐름도.
도 5는 도 1의 ATM 셀 콘스트럭터의 디지털 신호 프로세서(DSP)의 동작들의 기능적인 흐름도.
도 6 내지 8은 도 1의 ATM 셀 콘스트럭터의 AA1-REQUEST 성분의 동작들의 기능적인 흐름도.
도 9는 ATM 셀의 블록도.
도 10은 본 발명의 실시예를 포함하는 ATM 셀 디콘스트럭터(deconstruction)의 블록도.
도 11은 도 10의 ATM 셀 디콘스트럭터의 AAL1_INDICATION 성분의 AAL1_INDICATION_SYNC 함수의 동작의 기능적인 흐름도.
도 12 내지 14는 도 10의 ATM 셀 디콘스트럭터의 AAL1_INDICATION 성분의 동작들의 기능적인 흐름도.
도 15는 본 발명과 관련된 ATM 셀 디콘스트럭터 및 도 1 및 10의 디콘스트럭터의 기능의 흐름도를 요약한 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
100. 콘스트럭터 102. 버스
120. ATM 링크 122. 제어 매체
134. 신호 라인 150. 데이터 경로
160. 제어 구조
본 발명에 따르면, 동기 트래픽의 하나 이상의 스트림들 중 수신된 트래픽 블록들이 모두 행선 동기 소스와 동기된다. 상기 동기는 SDT 블록 바운다리 포인터를 이용하여 행해진다. 일반적으로 본 발명에 따르면, 비동기 통신 링크를 통하여 수신기에 의해 수신된 동기 정보는 수신기에서 다음과 같이 비동기 통신 매체와 동기된다. 상기 수신기는 동기 정보와, 상기 정보 스트림의 블록들 간의 바운다리(예를 들면, 상이한 시분할 다중(TDM) 프레임들)가 정보 스트림의 어디에서 발생하는지를 나타내는 표시(예를 들면, SDT 블록 바운다리 포인터)를 포함하는 정보 스트림을 비동기적으로 수신한다. 예를 들면, 각각의 정보 스트림은 TDM 프레임의 복수의 타임 슬롯으로 형성된 광대역 채널을 포함한다. 상기 수신기는 다른 정보(예를 들면, 상기 수신기에 의해 수신된 다른 정보 스트림들로부터의 동기 또는 비동기 정보)를 전송 블록들(예를 들면, TDM 프레임들)로 어셈블하여 매체 상의 전송 블록들을 전송한다(예를 들면, TDM 버스의 TDM 프레임 간격 동안). 상기 표시 수신에 응답하여, 수신기는 상기 표시에 의해 정의된 동기 정보의 블록들 간의 바운다리가 두 개의 연속하는 전송 블록들에 의해 반송된 동기 정보 간의 바운다리를 형성하도록 상기 어셈블링 동작을 조정한다. 이런 방법으로, 수신기는 하나 이상의 송신기에서의 TDM 프레임들로부터의 수신된 트래픽과 상기 매체 상의 TDM과 결합한다. 예를 들면, 상기 어셈블링은 각 프레임 간격 동안 스트림으로부터 동기 정보의 블록의 분량(블록에 의해 반송되는 정보량)을 디스어셈블링하는 것과, 각 프레임 간격 동안 TDM 프레임으로 상기 디스어셈블된 정보의 블록의 분량을 어셈블하는 것을 포함한다. 그러면, 상기 표시 수신에 응답하여 행해지는 조정은 각 프레임 간격 동안 디스어셈블링이 블록 바운다리에서 시작하고 종료하도록 상기 디스어셈블링을 조정한다.
본 발명에 따르면, 동기 통신 링크를 통하여 수신기에 의해 수신된 정보의 다수의 스트림의 동기 정보는 수신기에서 다음과 같이 동기 통신 매체와 동기된다. 상기 수신기는 자신의 동기 정보 및 상기 스트림에 의해 반송된 동기 정보의 블록들 사이의 바운다리가 그 스트림의 어디에서 발생하는지를 나타내는 표시를 각각 포함하는 복수의 정보 스트림을 비동기적으로 수신한다. 수신기는 수신된 동기 정보를 복수의 스트림으로부터 전송 블록으로 어셈블하는데, 통상적으로는 수신된 동기 정보를 복수의 스트림으로부터 각각의 전송 블록으로 어셈블링하며, 전송 블록을 매체상에 전송한다. 상기 스트림들 중 어느 하나의 표시 수신에 응답하여, 상기 수신기는 상기 스트림의 동기 정보의 블록들 사이의 바운다리가 두 개의 연속하는 전송 블록에 의해 반송된 상기 스트림의 동기 정보 사이의 바운다리를 형성하도록 상기 스트림에 대한 어셈블링을 조정한다. 만약 AAL 페이로드로서의 그 스트림의 동기 정보를 반송하는 비동기 전송 모드(ATM) 셀과, 상기 AAL 페이로드의 블록들 사이의 제 1 블록 바운다리를 지시하는 조직화된 데이터 전송(SDT) 오프셋 포인터로서의 표시를 각각 포함하는 복수의 스트림이 수신되면, 어셈블링은 각각의 프레임 간격 동안 각 스트림의 ATM 셀로부터 동기 정보의 블록의 분량을 디스어셈블링하고, 각각의 프레임 간격 동안 상기 동기 정보의 디스어셈블된 블록의 분량을 모든 스트림으로부터 TDM 프레임으로 어셈블링한다. 그러면, 상기 조정은 SDT 오프셋 포인터를 포함하는 AAL 페이로드로부터 정보의 전체 블록 분량의 디스어셈블 시작에 응답하여, 상기 디어셈블링을 상기 SDT 오프셋 포인터에 의해 지시된 블록 바운다리에서 전체 블록의 디어셈블링 시작으로의 조정을 포함한다.
본 발명은 방법 및 대응 장치와, 컴퓨터에서 실행될 때 컴퓨터가 상기 방법을 행하도록 하는 소프트웨어를 갖는 컴퓨터 판독 매체를 포함한다. 상기 장치는 양호하게는 각 방법의 단계에서 이펙터(effector)(수단과는 달리 대응 단계를 완료하는 임의의 엔티티)를 포함한다.
본 발명의 상기 및 다른 이점들은 첨부한 도면을 참조로 한 다음의 실시예에 대한 상세한 설명으로부터 보다 명백해질 것이다.
본원에 관련된 ATM 셀 송신기(도 1의 콘스트럭터(100)) 및 수신기(도 10의 디콘스트럭터(2100))의 하이 레벨 동작은 도 15에 요약되어 있다. 퍼-(광대역) 채널 베이스(per-(wideband) channel basis) 상에서 단계 1802에서 콘스트럭터(100)는 버스(102)(도 1)로부터 정보(채널 트래픽의 타임 슬롯)를 수신하고, 단계 1804에서 상기 정보를 대응 채널의 ATM 셀(1100)로 어셈블한다. 단계 1803에서, 상기 콘스트럭터는 프레임 동기 신호를 수신할 때마다, 각 채널에 대한 프레임 바운다리 포인터(도 9의 SDT 오프셋(1120))를 다시 계산하여 프레임 동기 신호가 발생한 채널의 ATM 셀을 지시하도록 한다. 단계 1804 다음에, 퍼-채널 베이스 상에서, 콘스트럭터(100)는 ATM 셀(1100)의 어셈블링이 행해졌는지 검사하고, 상기 어셈블링이 행해지지 않았다면 단계 1802로 리턴하고, 상기 어셈블링이 행해졌다면 단계 1808에서 그것이 P 포맷 셀인지 검사한다. 만약 P 포맷 셀이면, 콘스트럭터는 단계 1810에서 셀(1100)(도 9)의 대응 채널의 프레임 바운다리 포인터(SDT 오프셋(1120))의 현재값을 포함한다. 상기 프레임 바운다리 포인터는 ATM 셀의 페이로드에서 제 1 프레임 바운다리를 지시한다. 만약 상기 ATM 셀(1100)이 P 포맷 셀이 아니라면, 단계 1812에서, 콘스트럭터(100)는 ATM 링크(120) 상의 상기 ATM 셀(1100)을 전송한다.
하나 이상의 송신기(100)로부터의 ATM 셀(1100)들은 단계 1814에서 디콘스터럭터(2100)에 의해 수신된다. 단계 1816에서, 퍼-(광대역) 채널 베이스 상에서, 디콘스터럭터(2100)는 그 채널에 대응하는 인덱스(도 12의 "옥텟 1661")를 이용하여 피스(piece) 단위로(옥텟 단위로) 대응하는 채널의 ATM 셀들(1100)로부터 정보(채널 트래픽의 타임슬롯)를 디어셈블하여, 상기 채널의 ATM 셀로부터 현재 디어셈블되는 정보 항목을 지시한다. 단계 181에서, 퍼-채널 베이스 상에서, 디콘스트럭터(2100)는 상기 디어셈블된 정보가 프레임 바운다리 포인터(SDT 오프셋(1120))를 포함하는지 검사한다. 만약, 포함한다면 디콘스트럭터(2100)는 대응 채널의 인덱스를 상기 포인터에 동기시켜 새로운 프레임의 시작에서 상기 인덱스가 상기 포인터(즉, 프레임 바운다리)와 동일한 ATM 셀 페이로드 내의 장소를 지시하고, 이에 따라 트래픽의 수신기(디콘스터럭터(2100))를 상기 트래픽의 송신기(콘스터럭터(100))와 동기시킨다. 다음 단계 1818 또는 1820에서, 디콘스트럭터(2100)는 상이한 채널의 ATM 셀(1100)로부터 추출된 정보를 단계 1822에서 토크(talk) 버스(102)(도 10) 상에 형성되는 프레임에 추가하고, 단계 1824에서 상기 프레임이 완료되었는지 검사한다. 만약 완료되지 않았다면, 단계 1816으로 리턴하고, 완료되었다면, 단계 1826에서 디콘스트럭터(2100)는 새로운 프레임을 시작하고, 단계 1816으로 리턴한다.
도 1은 PBX의 인터페이스 포트 회로 또는 기타 다른 ATM 인터페이스 장치에서 음성 및/또는 영상 트래픽과 같은 CBR 트래픽의 스트림으로부터 ATM 셀들을 구성하도록 사용될 수 있는 ATM 셀 어셈블러로도 알려져 있는 ATM 셀 콘스트럭터(100)를 도시한 것이다. 셀 콘스트럭터(100) 및 각각의 그 성분들은 하드웨어적으로 또는 소프트웨어/펌웨어적으로 함께 실행될 수도 있고 따로 실행될 수도 있다. 후자의 경우, 소프트웨어 또는 펌웨어는 하드웨어적인 하나의 집적된 칩에 포함될 수도 있고, 컴퓨터에 의해 판독가능한 임의의 메모리, 예를 들면 인터페이스 포트 회로 프로세서에 의해 판독가능한 판독 전용 메모리(ROM) 디바이스에 기억될 수도 있다. CBR 트래픽의 다수의 스트림(본원 명세서에서는 채널, 콜, 또는 통신이라고도 함)은 통신 매체(102)를 통하여 ATM 셀 콘스트럭터(100)에 의해 수신되며, 트래픽 스트림의 연속적인 세그먼트가 패킷(ATM 셀)으로 형성되는 ATM 셀 콘트트럭터(100)를 통하여 데이터 경로(150)를 거친다. ATM 셀 콘스트럭터(100)를 이용하는 스위칭 시스템이 루센트 테크놀러지스 회사의 Definity PBX인 경우, 매체(102)는 반복하는 프레임들의 242개의 개별 타임 슬롯 내의 트래픽의 242개까지의 개별 스트림을 반송하는 시분할 다중(TDM) 버스가 된다. 각 프레임은 각 채널의 트래픽 스트림의 하나(협대역) 또는 그 이상의(광대역) 타입 슬롯을 반송한다. 각각의 타임 슬롯은 트래픽의 1 바이트(옥텟)를 반송한다.
TDM 리슨 인터럽트 서비스 루틴(ISR)(104)은 매체(102)의 지정된 타임 슬롯으로부터 트래픽을 캡처하여 이들을 일련적으로 TDM 리슨 큐(106)로 공급한다. 리슨 타임 슬롯 인터체인저(TSI)(108)는 TDM 리슨 큐(106)로부터 트래픽의 타임 슬롯들을 검색하고 필요한 타임 슬롯 교환 기능을 수행한다. 리슨 TSI(108)는 다수의 타임 슬롯들을 포함하는 광대역 채널을 지연하며, 그러한 타임 슬롯은 적절한 순서로 처리된다. 그 다음에 리슨 TSI(108)는 트래픽의 재정렬된 타임 슬롯을 하나 이상의 디지털 신호 프로세서(DSP)(110)로 공급한다. 단일 DSP(110)가 복수의 채널에 의해 시분할되거나, 또는 개별적인 DSP(110)가 각각의 채널에 전용 서비스를 제공할 수도 있다. DSP(110)는 각 채널의 트래픽에 대한 지정된 처리, 예를 들면, 컨퍼런싱(conferencing), 에코 소거, 이득 조정, 압축 등을 수행한다. 각 채널의 상기 처리된 트래픽은 DSP(110)에 의해 AAL1_REQUEST 프로세서(112)의 각각의 인스턴스(instance)로 출력되며, 이들은 각각 상이한 채널에 전용 서비스를 제공한다. AAL1_REQUEST 프로세서(112)의 각각의 인스턴스는 대응 채널의 수신된 트래픽으로부터 ATM 셀 페이로드를 구성한다. 단일 셀의 페이로드를 구성할 때마다, AAL1_REQUEST 프로세서(112)의 인스턴스는 상기 페이로드를 ATM_REQUEST 프로세서(114)의 대응하는 인스턴스로 송신한다. 채널마다 ATM_REQUEST 프로세서(114)의 하나의 인스턴스가 있다. ATM_REQUEST 프로세서(114)의 인스턴스는 상기 페이로드에 ATM 셀 헤더를 부착하여 ATM 셀의 구조를 완성하고, ATM 셀을 ATM 큐(16)로 공급한다. ATM 큐(116)는 ATM_REQUEST 프로세서(114)의 모든 인스턴스에 의해 공급된다. ATM 물리층 프로세서(118)는 ATM 큐(116)로부터 셀들을 순차적으로 검색하여 이들을 ATM 통신 매체(120) 상의 행선으로 전송한다.
데이터 경로(150)를 통하여 트래픽의 개개의 타임 슬롯을 처리하는데 걸리는 시간은 TDM 버스 프레임 간격과 비슷하다. 물론 타임 슬롯의 한 프레임 분량까지 병렬로 처리될 수도 있다. 따라서, TDM 버스 프레임 간격은 셀 구성 기간이 된다. ATM_REQUEST 프로세서(114)의 각 인스턴스가 전송을 위해 ATM 셀을 완성할 수 있는 기간은 사전에 정해진다. 그러나, 셀을 구성하는데에는 47 프레임이 걸린다.
제어 구조(160)는 데이터 경로(150)의 성분들의 동작을 제어한다. 셀 콘스트럭터(100)는 제어 매체(122)를 통해 제어 정보를 수신한다. 만약, 셀 콘스트럭터(100)를 이용하는 스위칭 시스템이 전술한 Definity PBX라면, 제어 매체(122)는 예를 들어, PBX의 TDM 버스의 프레임의 첫번째 5개의 타임 슬롯에 의해 정의된 제어 채널 또는 PBX의 패킷 버스가 된다. 상기 제어 정보는 셀 콘스트럭터(100)에서 명령 함수(124)에 의해 수신된다. 이것은 데이터 경로(150)의 개개의 성분들의 콘트롤러(126-132)에게 그들의 성분들이 언제 무엇을 해야하는지를 통보하는 관리 함수이다. 예를 들면, 그것은 리슨 TSI(108)이 새로운 타임 슬롯을 지원하는 시간과 타임 슬롯과 결합되는 AAL1_REQUEST(112)의 인스턴스를 TSI 콘트롤러(132)에 통보하고, ATM_REQUEST(114)의 인스턴스가 특정 채널을 위해 사용하는 VCI/VPI를 콘트롤러(126)에 통보하고, 새로운 채널을 위해 AAL1_REQUEST(112)의 인스턴스를 개시하는 때를 콘트롤러(128)에 통보하고, 어느 채널에 대해 어떠한 처리를 행할지를 DSP(110)에 통보한다. 그러면, 콘트롤러(126-132)는 데이터 경로(150)의 관련 성분들을 통하여 대응하는 필요한 제어를 행한다.
셀 콘스트럭터(100)를 매체(102)가 TDM 버스인 경우의 통신 매체(102)의 동작과 적절히 동기하도록 하기 위해, 프레임 시작 신호가 신호 라인(134)을 통해 셀 콘스트럭터(100)에 공급된다. 라인(134)은 프레임 동기 인터럽트 서비스 루틴(ISR)(136)에 의해 모니터되어, 프레임 시작 신호를 검출할 때마다 인터럽트를 발한다. 상기 인터럽트는 시스템 시퀀서(138)에 의해 수신되며, 상기 시스템 시퀀서는 데이터 경로(150)의 성분들이 각 프레임 주기 동안 그들의 함수들을 통하여 진행하도록 하는 상태머신이다.
ATM 셀 콘스트럭터(100)에 의해 어셈블된 ATM 셀(1100)의 구조가 도 9에 도시되어 있다. 이 ATM 셀은 종래의 5 옥텟 ATM 층 헤더(1102)와 종래의 48 옥텟 페이로드(1104)를 포함한다. 각 ATM 셀(1100)의 페이로드(1104)의 첫번째 옥텟은 AAL1 층 헤더(1106)이고, 매 8개의 ATM 셀(1100) 페이로드(1104)의 두번째 옥텟은 P 포맷 포인터(1108)이며, 이 또한 종래의 것과 마찬가지다. AAL1 헤더(1106)는 일반적으로 1 비트의 집중 서브레이어 표시 C(1110), 3비트의 콜 시퀀스 번호 SEQ(1112), 상기 시퀀스 번호에 대한 3비트의 주기적인 리던던시 코드 CRC(1114), 1 비트의 패리키 표시 P(1116)를 포함한다. C(1110)는 송신 장비와 수신 장비 사이의 클록 동기를 제공하는데 사용되며, 짝수 시퀀스 카운트 값에 대하여 "1"로 설정되어 P 포맷 페이로드를 나타낸다. SEQ(112)는 수신장비에서 손실되거나 잘못 삽입된 셀들을 검출하는데 사용된다. P(1116)는 AAL1 헤더(1106)에 대하여 짝수 패리티를 관리한다. P 포맷 포인터(1108)는 7 비트의 SDT(조직화된 데이터 전송) 오프셋(1120) 및 1 비트의 짝수 패리티 표시 O(1108)를 포함한다. SDT 오프셋(1120)은 페이로드(1104) 내의 데이터의 블록들(블록의 시작) 사이의 바운다리를 식별하는 페이로드(1104)로의 포인터이다. O(1118)는 SDT 오프셋(1120)에 대한 짝수 패리티를 관리한다.
시스템 시퀀서(138)(도 1)의 하이 레벨 기능이 도 2에 도시되어 있다. 시스템 시퀀서(138)는 단계 200에서 프레임 동기 ISR(136)(도 1)로부터 프레임 동기 인터럽트의 수신을 기다린다. 상기 인터럽트를 수신하면, 시스템 시퀀서(138)는 단계 202에서 AAL1_REQUEST_SYNC(113)(도 1의 AAL1_REQUEST(112)의 글로벌 기능)를 시작(실행 호출(invocation))하고 단계 204에서 TSI(108)(도 1)를 시작한다. 그 다음에 시스템 시퀀서(138)는 단계 208에서 명령 함수(124)(도 1)를 시작한다. 단계 208 또는 210 다음에, 단계 212에서 시스템 시퀀서(138)는 프레임 동기 인터럽트를 소거한 후 단계 200으로 리턴하여 다음 프레임 동기 인터럽트의 수신을 기다린다.
AAL1_REQUEST_SYNC 함수(113)(도 1)의 기능은 도 3에 도시되어 있다. 동기 함수(113)는 관련된 "활성 WIDEBANDS" 어레이(390)를 갖는다. 어레이(390)는 AAL1_REQUEST(112)의 상이한 인스턴스에 각각 대응하는 복수의 엔트리(391)를 포함한다. 만약 AAL1_REQUEST(112)(도 1)의 대응 인스턴스가 현재 광대역(다수의 DS0) 채널을 다루고 있다면, 상기 엔트리(391)는 상기 인스턴스(112)(도 6 참조)의 데이터 구조(392)에 대한 포인터를 포함하고, 그렇지 않은 경우에는 상기 엔티리가 널(null)이 된다. 단계 300을 호출하면, 동기 함수(113)는 단계 302에서 "활성 WIDEBANS"의 첫번째 엔트리(391)를 가리키도록 로컬 변수 "WIDEBANDS"(380)를 초기화한다. "WIDEBANS"(380)는 현재 고려중인 AAL1_REQUEST(112)의 하나의 인스턴스에 대한 포인터이다. 그 다음에, 단계 304에서 동기 함수(113)는 "WIDEBANDS"(380)가 어레이(390)의 마지막 엔트리(391)를 넘어서는지 검사한다. 만약 마지막 엔트리를 지나치면, 동기 함수(113)가 AAL1_REQUEST(112)의 모든 인스턴스들에 대한 처리를 완료했다는 것을 의미하므로, 단계 330에서 호출점으로 리턴한다. 그러나, 처음에 "WIDEBANDS"(380)가 어레이(390)의 마지막 엔트리(391)를 초과하지는 않을 것이며, 따라서 단계 306에서 동기 함수(113)는 "WIDEBAND"(380)에 의해 지시되는 "활성 WIDEBANDS" 어레이(390)의 엔트리(391)를 억세스하고, 단계 308에서 로컬 변수 "WB"(381)의 값을 억세스된 엔트리(391)의 포인터의 값으로 설정한다. 따라서, "WB"(380)는 현재 고려중인 AAL1_REQUEST(112)(도 1) 인스턴스의 데이터 구조(392)에 대한 포인터이다. 그러면, 단계 310에서 동기 함수(113)는 "WB"(381)의 값이 널인지 검사한다. 만약 상기 값이 널이라면, 그것은 고려중인 AAL1_REQUEST(112) 인스턴스가 광대역 채널을 다루고 있지 않다는 것을 의미하므로, 단계 324에서 동기 함수(113)는 "WIDEBANDS"(380)의 값을 증가시켜 "활성 WIDEBANDS" 어레이(390)의 다음 엔트리(391)를 지시하고 단계 304로 리턴한다. 만약, "WB"(381)의 값이 널이 아니라면, 단계 314에서 동기 함수(113)이 "WB"(381)의 값에 의해 지시되는 데이터 구조(392)를 억세스하고, 단계 316에서 "SDT 오프셋" 로컬 변수(654)의 값을 억세스된 데이터 구조(392)의 "옥텟" 엘리먼트(661)의 값으로 설정한다. 상기 "옥텟" 엘리컨트(661)는 AAL1_REQUEST(112)의 주 인스턴스에 의해 어셈블되는 셀 페이로드(1104)(도 9)에 부가되는 다음 옥텟에 대한 포인터이다. 그러면, 단계 318에서 동기 함수(113)는 "SDT 오프셋"(654)의 값이 시작 값 또는 널 값(제로)보다 더 큰지를 검사한다. 상기 값이 시작값보다 더 크다면, 그것은 셀 페이로드(1104)의 어셈블리가 이미 시작되었다는 것을 의미하므로, 단계 320에서 동기 함수(113)는 "SDT 오프셋"(654)의 값을 "SDT 오프셋"(654)의 값 더하기 단계 316에서 억세스된 상기 데이터 구조(392)의 "채널들" 엘리먼트(664)(도 6)의 값 빼기 48로 설정한다. "채널들" 엘리먼트(664)의 값은 상기 광대역 채널을 구성하는 DS0 채널들의 수로서, AAL1_REQUEST(112)DML 주 인스턴스에 의해 어셈블되는 셀 페이로드(1104)(도 9)로 주입될 TDM 버스(102)(도 1)의 프레임당 옥텟의 수와 동일하고, 48은 ATM 셀(1100)(도 9)에 의해 반송된 트래픽의 옥텟의 총 수이다. 따라서 "SDT 오프셋"(654)은 AAL1_REQUEST(112)의 대응하는 인스턴스가 현 프레임 간격의 끝에서 셀 페이로드 어셈블리를 종료하는 하나의 셀 페이로드를 지시하게 된다. AAL1_REQUEST(112)이 현재의 셀 페이로드의 어셈블리를 완료하고 다른 셀 페이로드의 어셈블리를 시작하면, "SDT 오프셋"(654)은 현재의 셀 페이로드의 제 1 프레임 바운다리를 지시하게 될 것이다. 단계 320 다음에, 또는 단계 318에서 "SDT 오프셋"(654)의 값이 0보다 크지 않다고 판정되면, 단계 322에서 동기 함수(113)는 단계 316에서 억세스된 데이터 구조(392)의 "오프셋" 엘리먼트(663)(도 6)의 값을 "SDT 오프셋"(654)의 현재의 값으로 설정하고 단계 324로 진행한다. 따라서, "오프셋" 엘리먼트(633)는 ATM 셀(1100)에서 나타나는 TDM 버스(102) 프레임의 첫번째 옥텟을 지시하며, ATM 셀(1100)의 프레임 바운다리를 표시한다.
TSI(108)(도 1)의 하이 레벨 기능은 도 4에 도시되어 있다. 상기 기능이 호출되면, 단계 400에서 TSI(108)는 자신의 제어 데이터 구조에 대한 포인터를 검색하고, 단계 404에서 상기 포인터를 사용하여 타임 슬롯 식별자와 상기 제어 데이터 구조로부터 타임 슬롯에 대한 상위층 제어 정보를 검색한다. 상기 상위층 제어 정보는 DSP(110)(도 1)가 상기 타임 슬롯에서 무슨 처리를 행하는지에 대한 정보와, 상기 타임 슬롯이 관련되는 AAL1_REQUEST(112)(도 1)의 인스턴스의 식별자를 포함한다. 그 다음에 단계 406에서, TSI(108)는 타임 슬롯 ID를 이용하여 TDM 큐(106)(도 1)로부터 트래픽의 대응 타임 슬롯을 검색하고, 필요한 경우에는, 단계 408에서 타임 슬롯의 대응하는 DST의 인스턴스를 호출하고, 단계 410에서, 상기 트래픽 및 상위층 제어 정보를 DSP(110)로 전송한다. 그 다음에 단계 412에서, TSI(108)는 자신의 제어 데이터 구조에 대한 포인터를 증가시키고, 단계 414에서 상기 포인터가 제어 데이터 구조의 마지막 엔트리를 지나치는지 검사한다. 만약 지나치지 않는다면, 그것은 TSI(108)가 아직 타임 슬롯들의 전체 TDM 프레임을 처리하지 않았다는 것을 의미하므로, TSI(108)는 단계 404로 리턴한다. 만약 상기 포인터가 상기 제어 데이터 구조의 끝을 지나서 지시하면, 그것은 TSI(108)가 전체 TDM 프레임에 대한 처리를 완료하였다는 것을 의미하므로, 단계 416에서 TSI(108)는 상기 포인터를 단순히 재설정하여 기억하고, 단계 418에서 그 호출 포인트로 리턴한다.
DSP(110)(도 1)의 각 인스턴스의 하이 레벨 기능은 도 5에 도시되어 있다. 단계 500에서 상기 기능을 호출하면, 단계 502에서 DSP(110)의 인스턴스는 TSI(108)(도 1)로부터 트래픽의 타임 슬롯을 수신하고 상위층 제어 정보를 수신한다. 그 다음에 단계 506에서, DSP(110)는 상기 수신된 제어 정보에 의해 지정되는 AAL1_REQUEST(112)(도 1)의 인스턴스를 호출하고, 단계 510에서 상기 제어 정보 및 처리된 트래픽을 패스한다. 그 다음에 단계 510에서 DSP(110) 는 상기 호출 포인트로 리턴한다.
AAL1_REQUEST(112)(도 1)의 각 인스턴스의 하이 레벨 기능이 도 6에 도시되어 있다. 단계 600에서 상기 기능이 호출되면, 단계 602에서 AAL1_REQUEST(112)의 상기 호출된 인스턴스는 DSP(110)(도 1)로부터 처리된 트래픽의 옥텟 및 기타 제어 정보를 수신한다. 상기 제어 정보는 데이터 구조(392)의 어드레스를 식별하는 인덱스를 포함하며, 이것에 의해 AAL1_REQUEST(112)의 특정 인스턴스를 지정한다. AAL1_REQUEST(112)은 단계 604에서 로컬 변수 "AAL 포인터"(690)를 수신된 인덱스에 식별된 데이터 구조(392) 어드레스로 설정하고, 단계 606에서 "AAL 포인터"(690)에 의해 지시된 데이터 구조(392)를 억세스한다. 그 다음에 단계 608에서, AAL1_REQUEST(112)은 로컬 변수 "AAL 셀 포인터"(691)를 상기 억세스된 데이터 구조(392)의 "헤드"엘리먼트(660)의 값과 같게 설정하고, 단계 610에서 로컬 변수 "옥텟#"(650)을 상기 억세스된 데이터 구조(392)의 "옥텟" 엘리먼트(661)의 값으로 설정한다. "헤드" 엘리먼트(660)는 AAL1_REQUEST(112)의 인스턴스에 의해 어셈블되는 셀 페이로드(1104)(도 9)를 지시하고, "옥텟" 엘리먼트(661)는 다음 옥텟이 AAL1_REQUEST(112)의 상기 인스턴스에 의해 현재 어셈블되는 셀 페이로드에 추가되는 장소를 지시한다. 그 다음에 단계 612 내지 636에서, AAL1_REQUEST(112)은 상기 수신된 트래픽을 ATM 셀 페이로드로 어셈블한다. 만약 AAL1_REQUEST(112)의 호출된 인스턴스가 현재 부분적으로 형성된 셀 페이로드(1104)를 갖고 있다면, 상기 수신된 트래픽을 상기 페이로드(1104)에 추가한다. AAL1_REQUEST(112)의 호출된 인스턴스가 현재 부분적으로 형성된 셀 페이로드(1104)를 갖고 있지 않으면, AAL1 층 헤더 바이트(1106)(8 셀마다의 P 포맷 포인터(1108) 외에)를 획득하고 상기 수신된 트래픽을 그기에 춤부함으로서 새로운 셀 페이로드(1104)의 어셈블링을 시작한다. 단계 612에서, AAL1_REQUEST(112)은 "옥텟 #"(650)이 0인지 검사한다. 상기 값이 0이면, 부분적으로 형성된 셀 페이로드(1104)가 없으므로 AAL1 층 헤더 바이트(1106)가 형성되어야 한다. 그러므로 단계 614에서 AAL1_REQUEST(112)은 로컬 변수 "시퀀스 #"(652)를 억세스된 데이터 구조(392)의 "시퀀스" 엘리먼트(662)의 값으로 설정하고, 그 다음에 단계 616에서, "시퀀스 #"(652)를 증가시키고 그것에 7을 더하여 모듈로-8 연산을 행한다. 그 다음에 단계 618에서, AAL1_REQUEST(112)은 "시퀀스 #"(652)의 값을 단계 606에서 억세스된 데이터 구조(392)의 "시퀀스" 엘리먼트(662)에 기억한다. 그 다음에 단계 620에서 AAL1_REQUEST(112)은 변수 "SDT 오프셋"(654)을 억세스된 데이터 구조(392)의 "오프셋" 엘리먼트(663)의 값으로 설정한다. "오프셋" 엘리먼트(663)는 어셈블되는 셀 페이로드(1104)(도 9)의 TDM 버스(102)(도 1) 프레임 바운다리를 나타낸다. "오프셋" 엘리먼트(663)는 만약 그것이 설정되면 상기 오프셋 값에 대응하는 채널이 협대역 채널이라는 것을 나타내는 "협대역" 비트를 포함한다. 단계 622에서, AAL1_REQUEST(112)은 "SDT 오프셋"(654)의 상기 비트를 검사하여 그것이 설정되어 있는지 판정한다. "협대역" 비트가 설정되면, 단계 724(도 7)에서 AAL1_REQUEST(112)은 C 비트(1110)는 소거되고 SEQ(1112)는 "시퀀스 #"(652)의 값과 동일한 AAL1 헤더(1106) 바이트(도 9)를 획득한다. "협대역" 비트가 단계 622에서 소거되면, 단계 726(도 7)에서, AAL1_REQUEST(112)은 C 비트(1110)가 설정되고 SEQ(1112)가 "시퀀스 #"(652)의 값과 같은 AA1 헤더 바이트(1106)를 얻는다. 헤더 바이트(1106)는 온 더 프라이 방식으로 계산되거나 상이한 시퀀스 번호에 대응하는 헤더 바이트의 미리 계산된 리스트로부터 검색된다. 각각의 경우에, 단계 728에서 AAL1_REQUEST(112)은 획득한 헤더 바이트(1106)를 "AAL 셀 포인터"(690)(상기 셀 페이로드는 AAL1_REQUEST(112)의 인스턴스에 의해 어셈블됨)에 의해 지시된 셀 페이로드(1104)(도 9)에 기억한다. 단계 730에서, AAL1_REQUEST(112)은 "옥텟 #"(650)의 값을 증가시켜, 상기 페이로드(1104)에 어셈블되는 다음 옥텟을 지시하도록 한다.
그 다음에 단계 732에서, AAL1_REQUEST(112)은 "시퀀스 #"(652)의 값이 0인지를 검사한다. 만약 상기 값이 0이면, 단계 734에서 AAL1_REQUEST(112)은 SDT 오프셋(1120)이 "SDT 오프셋"(654)의 값과 같은 P 포맷 포인터(1108) 바이트를 획득한다. P 포맷 포인터(1108)는 온 더 플라이 방식으로 계산되거나 상이한 시퀀스 번호들에 대응하는 포인터들의 미리 계산된 리스트로부터 검색될 수 있다. 그 다음에 단계 736에서, AAL1_REQUEST(112)은 상기 획득한 P 포맷 포인터(1108) 바이트를 "AAL 셀 포인터"(690)에 의해 지시된 셀 페이로드(1104)(도 9) 내의 "옥텟 #"(650)에 의해 지시된 옥텟에 기억한다. 그 다음에 단계 738에서, AAL1_REQUEST(112)은"옥텟 #"(650)의 값을 증가시킨다.
단계 612(도 6)에서 "옥텟 #"(650)이 0이 아니라고 판정되면, 만약 "시퀀스 #"(652)가 단계 732(도 7) 또는 단계 738에서 0이 아니라고 판정되면, AAL1_REQUEST(112)은 트래픽의 바이트를 어셈블하기 위해 셀 페이로드(1104)(도 9)로 진행한다. 단계 740(도 8)에서, 상기 AAL1_REQUEST은 단계 602(도 6)에서 수신한 트래픽을 "AAL 셀 포인터"(691)에 의해 지시된 셀 페이로드(1104) 내의 "옥텟 #"(650)에 의해 지시된 옥텟에 기억시키고, 단계 742에서 상기 "옥텟 #"(650)의 값을 증가시킨다. 그 다음에 단계 744에서, AAL1_REQUEST(112)은 "옥텟 #"(650)의 값이 48인지 검사한다. 만약 48이 아니라면, 셀 페이로드(1104)의 어셈블리는 아직 완성되지 않았기 때문에, 단계 754에서 AAL1_REQUEST(112)은 "AAL 포인터"(690)에 의해 지시된 데이터 구조(392)의 "옥텟" 엘리먼트(661)의 값을 "옥텟 #"(650)의 값으로 설정하고, 그 다음에 단계 756에서 그것의 호출점으로 리턴한다. 만약 "옥텟 #"(650)의 값이 48이 아니면, 셀 페이로드(1104)의 어셈블 리가 완료되므로, 단계 746에서 "옥텟 #"(650)의 값을 0으로 설정하고, 단계 748에서 예를 들어, "헤드" 엘리먼트(660)를 다음 프리 셀 페이로드 어셈블리 버퍼를 지시하도록 설정함으로서, 다음 셀 페이로드(1104) 어셈블리에 대하여 "AAL 포인터"(690)에 의해 지시된 AAL 데이터 구조(392)의 '헤드" 엘리먼트(660)를 초기화한다. 그 다음에 단계 750에서, AAL1_REQUEST(112)은 ATM_REQUEST(114)(도 1)의 대응 인스턴스를 호출하여, 단계 752에서, 상기 완료된 ATM 셀 페이로드(1104)에 대한 포인터를 넘겨준다. 그 다음에 단계 756에서, AAL1_REQUEST(112)은 리턴한다.
도 10은 ATM 셀 리어셈블러라고도 하는 ATM 셀 디콘스트럭터(2100)를 도시한 것으로서, PBX의 인터페이스 포트 회로 또는 다른 ATM 인터페이스 장치에서 ATM 셀(1100)(도 9)을 CBR 트래픽 스트림으로 디콘스트럭트하는 것이다. 콘스트럭터(100)(도 1)와 같이, 디콘스트럭터(2100)는 하드웨어 또는 소프트웨어/펌웨어로 구현될 수 있다. 디콘스트럭터(2100) 및 그 부분들은 기능에 있어서 콘스트럭터(100) 및 그 부분들의 미러 이미지들이다. ATM 셀(1100)은 ATM 물리층(2118)에 의해 ATM 통신 매체(120) 상에 순차적으로 수신되고 셀들(1100)이 CBR 트래픽 스트림의 연속적인 세그먼트로 분류되는 ATM 셀 디콘스트럭터(2100)를 통하여 데이터 경로(2150)를 따르며, 상기 트래픽 스트림은 통신 매체(102) 상에 전송된다. ATM 물리층(2118)은 수신된 ATM 셀(1100)을 ATM 큐(2116)에 공급하고, 상기 큐는 이들을 ATM 표시 프로세서(2114)로 공급한다. ATM 표시 프로세서(2114)의 인스턴스는 채널마다 하나씩 있다. ATM 표시 프로세서(2114)의 인스턴스는 그 채널의 트래픽을 반송하는 ATM 셀들(1100)로부터 ATM 층 헤더(1102)(도 9)를 분리하여 ATM 셀 페이로드(1104)를 AAL 표시 프로세서(2112)의 대응하는 인스턴스로 전송하며, 상기 인스턴스 각각은 상이한 채널에 대한 전용 서비스를 제공한다. AAL1_INDICATION 프로세서(2112)의 각각의 인스턴스는 상기 수신된 페이로드(1104)로부터 트래픽의 대응하는 채널의 옥텟을 추출하여 하나 이상의 DSP(2110)에 옥텟을 출력하여 처리한다. 단일 DSP(2110)가 복수의 채널에 의해 시분할될 수도 있고, 개별 DSP(2110)가 각 채널에 대한 전용 서비스를 제공할 수도 있다. DSP(2110)는 각 채널의 트래픽에 대해 지정된 처리를 수행하여 토크(talk) TSI(2108)로 처리된 트래픽을 출력한다. 토크 TSI(2108)는 임의의 필요한 타임 슬롯 교환 기능을 행하여 상이한 채널의 트래픽 옥텟을 매체(102) 상의 대응 타임 슬롯의 시퀀스에 정렬시킨다. 토크 TSI(2108)는 또한 다수의 타임 슬롯들을 포함하는 광대역 채널을 지원하며, 그러한 타임 슬롯들은 적절한 순서로 출력된다. 그 다음에 토크 TSI(2108)는 트래픽의 정렬된 타임 슬롯들을 TDM 토크 큐(2106)로 공급하고, 상기 TDM 토크 큐로부터 상기 타임 슬롯들은 TDM 토크 ISR(2104)에 의해 매체(102) 상의 프레임의 지정된 타임 슬롯으로 전송된다.
제어 구조(2160)는 데이터 경로(2150)의 성분들의 동작을 제어한다. 셀 디콘스트럭터(2100)는 제어 매체(2122)를 통하여 제어 정보를 수신하며, 상기 제어 매체(2122)는 셀 콘스트럭터(100)의 제어 매체(122)와 유사하다. 상기 제어 정보는 명령 함수(2124)에 의해 셀 디콘스트럭터(2100)에 수신된다. 이것은 데이터 경로(2150)의 개개의 성분들의 콘트롤러(2126-2132)에게 이들 성분이 언제 무엇을 행하는지를 통보하는 관리 함수이다. 예를 들면, 상기 명령 함수는 TSI 콘트롤러(2132)에게 언제 토크 TSI(2108)가 새로운 타임 슬롯을 지원하는지, 그 타임 슬롯이 AAL1_INDICATION(2112)의 어떤 인스턴스와 관련되는지를 통보하고, 콘트롤러(2126)에게 ATM 표시(2114)의 인스턴스가 특정 채널에 대하여 어떤 VCI/VPI를 사용하는지 통보하고, 콘트롤러(2128)에게 새로운 채널에 대하여 AAL1_INDICATION(2112)의 인스턴스를 언제 초기화하는지 통보하고, DSP(2110)에게 그 채널에 대해 무슨 처리를 하는지 통보한다. 그러면 콘트롤러(2126-2132)는 데이터 경로(2150) 내의 관련 성분들을 통하여 대응하는 필요한 제어를 행한다.
매체(102)가 TDM 버스인 인스턴스의 통신 매체(102)의 동작과 셀 디콘스트럭터(2100)가 적절히 동기되도록 유지하기 위해, 시작 프레임 신호가 신호 라인(134)의 셀 디콘스트럭터(2100)에 공급된다. 라인(134)은 시작 프레임 신호를 검출할 때마다 인터럽트를 발하는 프레임 동기 ISR 루틴(2136)에 의해 모니터된다. 상기 인터럽트는 데이터 경로(2150)의 성분들이 각 프레임 주기 동안 그들의 함수를 실행하도록 하는 시스템 시퀀서(2138)에 의해 수신된다. 상기 인터럽트 수신시, 시스템 시퀀서(2138)는 또는 AAL1_INDICATION_SYNC 함수(2113)(AAL1_INDICATION(2112)의 글로벌 함수)를 또한 시작(예를 들면, 실행 호출)한다.
AAL1_INDICATION_SYNC 함수(2113)(도 10)의 기능은 도 11에 도시되어 있다. 그 동작은 AAL1_REQUEST(112)(도 1)의 AAL1_REQUEST_SYNC 함수(113)의 동작과 병행하며, AAL1_REQUEST_SYNC(113)에 의해 사용된 AAL1_REQUEST(112)의 변수들에 대응하는 AAL1_INDICATION(2112)(도 10)의 변수들 및 데이터 구조를 이용한다. AAL1_INDICATION_SYNC(2113)의 단계 1400-1414(도 11)는 AAL1_REQUEST_SYNC(113)(도 1)의 단계 300-314와 각 단계가 유사하다. 그러나, 단계 1416에서, AAL1_INDICATION_SYNC(2113)는 "SDT 오프셋" 변수(1654)의 값을 억세스된 데이터 구조(1592)(도 12)의 "오프셋" 엘리먼트(1663)의 값으로 설정한다. 그 다음에 단계 1417에서, AAL1_INDICATION_SYNC(2113)는 "SDT 오프셋"(1654)의 값이 0보다 크고 AAL1 데이터 구조(1392)의 "옥텟" 엘리먼트(1661)의 값과 동일하지 않은지의 여부를 검사한다. "SDT 오프셋"(1654)의 값이 0이면 동기화가 생략되는 상태를 나타내는 널 값이 된다. "SDT 오프셋"(1654)의 값이 "옥텟" 엘리먼트(1661)의 값과 동일하다는 것은 동기화가 유지되는 것을 나타낸다. 단계 1417에서 두 상태 모두 만족되면, 동기화는 생략되지도 않고 유지되지도 않고, 동기화 에러가 발생한다. 따라서, 단계 1419에서 AAL_INDICATION_SYNC(2113)는 억세스된 데이터 구조(1392)의 "옥텟" 엘리먼트(1661)(도 12)의 값을 "SDT 오프셋" 변수(1654)의 값으로 설정하여 동기화를 복구하고, 단계 1421에서 에러 카운트를 증가시킨다. 다음 단계 1421에서, 또는 어느 상태도 단계 1417에서 만족되지 않으면, 단계 1423에서 AAL1_INDICATION_SYNC(2113)는 억세스된 데이터 구조(1392)의 "오프셋" 엘리먼트(1663)(도 12)의 값을 0으로 설정하고, 이렇게 함으로서 다음 SDT 오프셋(1120)(도 9)이 상기 채널에 대해 수신될 때까지 그 채널에 대하여 동기화는 다시 검사되지 않게 된다. 그 다음에 단계 1424에서 "WIDEBANDS" 변수(1380)의 값이 증가되고 단계 1404에서 모든 광대역 채널들이 고려되었는지 판정된다.
AAL1_INDICATION(2112)(도 10)의 각 인스턴스의 하이 레벨 기능이 도 12 내지 14에 도시되어 있다. 그 동작은 처음에는 AAL1_REQUEST(112)(도 1)의 동작과 병행하며, AAL1_REQUEST(112)에 의해 사용된 변수들과 주로 일치하는 변수들 및 데이터 구조가 이용된다. 단계 1500에서 상기 기능이 호출되면, 단계 1502에서 AAL1_INDICATION(2112)의 호출된 인스턴스는 ATM_INDICATION(2114)(도 10)의 대응 인스턴스로부터 ATM 셀 페이로드(1104)(도 9)를 수신한다. 특히, 상기 호출된 인스턴스는 수신된 ATM 셀 페이로드(1104)(도 9)에 대한 포인터를 포함하는 데이터 구조(1392)(도 12)(에 대한 포인터)의 어드레스를 수신한다. 단계 1504에서, AAL1_INDICATION(2112)는 로컬 변수 "AAL 포인터"(1690)를 데이터 구조(1392) 어드레스로 설정하고, 그 다음에 단계 1506에서, "AAL 포인터"(1690)에 의해 지시된 AAL 데이터 구조(1392)를 억세스한다. 그 다음에 단계 1508에서 AAL1_INDICATION(2112)은 로컬 변수 "AAL 셀 포인터"(1691)를 상기 억세스된 데이터 구조(1392)의 "헤드" 엘리먼트(1660)의 값과 동일하게 설정하고, 단계 1510에서 로컬 변수 "옥텟 #"(1650)을 상기 억세스된 데이터 구조(1392)의 "옥텟" 엘리먼트(1661)의 값으로 설정한다. "헤드" 엘리먼트(1660)는 상기 AAL1_INDICATION(2112)의 인스턴스에 의해 디스어셈블되는 상기 수신된 셀 페이로드(1104)(도 O)를 지시하고, "옥텟" 엘리먼트(1661)는 다음에 디스어셈블되는 셀 페이로드 내의 옥텟을 지시한다. 그 다음에 AAL1_INDICATION(2112)는 ATM 셀 페이로드(1104)로부터 옥텟을 디스어셈블하는 단계로 진행한다. 단계 1512에서, AAL1_INDICATION(2112)는 먼저 "옥텟 #"(1650)의 값이 0인지 검사한다. 만약 0이 아니라면, AAL1_INDICATION(2112)은 ATM 셀 페이로드(1104)를 디스어셈블하는 중에 있고 따라서 도 13으로 진행하여 페이로드로부터 다른 옥텟을 디스어셈블한다. 만약 "옥텟 #"(1650)의 값이 단계 1512(도 12)에서 0이면, AAL1_INDICATION(2112)은 ATM 셀 페이로드(1104)의 디스어셈블리를 완료하고 다음 ATM 셀 페이로드(1104)의 디스어셈블리의 시작을 준비한다. 단계 1514에서, AAL1_INDICATION(2112)은 로컬 변수 "페이로드"(1659)의 내용을 "AAL 셀 포인터"(1690)에 의해 지시된 셀 페이로드(1104)의 "옥텟 #"(1650)에 의해 지시된 옥텟과 동일하게 설정하고, 그 다음에 단계 1516에서 "옥텟 #"(1650)의 값을 증가시킨다. 단계 1518에서, AAL1_INDICATION(2112)은 또한 로컬 변수 "시퀀스 #"(1652)의 값을 억세스된 데이터 구조(1392)의 "시퀀스" 엘리먼트(1662)의 값으로 설정한다. "페이로드"(1659)는 셀 페이로드(1104)의 첫 번째 옥텟을 포함하고, 단계 1520에서, AAL1_INDICATION(2112)은 16진수 7의 내용을 더하고, 그 결과를 우측으로 4자리 이동시키고, 최종 결과를 로컬 변수 "SCRATCH"(1658)에 기억시킴으로서 상기 옥텟으로부터 시퀀스 번호를 추출한다. 이제 "SCRATCH"(1658)는 셀 페이로드(1104)의 첫 번째 옥텟으로부터 추출된 시퀀스 번호 SEQ(1112)(도 9)를 포함하고, 단계 1522에서, AAL1_INDICATION(2112)은 이것을 "시퀀스 #"(1652)의 값과 비교한다. 만약 상기 두 값이 동일하지 않으면, 이것은 ATM 셀(1100)이 전송 중에 손상되었다는 것을 의미하므로, 단계 1524에서 AAL1_INDICATION(2112)은 손실 셀 에러 카운터(1758)를 증가시켜 손실의 표시를 한다. 단계 1526에서 AAL1_INDICATION(2112)은 또한 "시퀀스 #"(1652)의 값을 "SCRATCH"(1658)의 값으로 설정함으로서 시퀀스 번호를 수정한다. 다음 단계 1526에서, 또는 단계 1522에서 SEQ(1112)의 값이 "시퀀스 #"(1652)의 값과 동일하지 않다고 판정되면, 단계 1528(3H 13)에서, AAL1_INDICATION(2112)은 "시퀀스 #"(1652)를 증가시키고 증가된 값을 7과 엔드 연산하여 모듈로-8 동작을 완료하고, 단계 1530에서 상기 결과를 억세스된 데이터 구조(1392)의 "시퀀스" 엘리먼트(1662)의 값으로 기억한다. 그 다음에 단계 1532에서 AAL1_INDICATION(2112)은 "페이로드"(1659)의 C 비트(1110)가 설정되어 있고 SEQ(1112)(도 9)가 짝수인지 검사한다. 만약, "페이로드"(1659)의 C 비트(1110)가 설정되어 있고 SEQ(1112)(도 9)가 짝수라면, 그것은 그 페이로드의 옥텟 #1이 P 포맷 포인터(1108)(도 9)임을 의미한다. 단계 1545에서, AAL1_INDICATION(2112)은 "페이로드"(1659)의 값을 "AAL 셀 포인터"(1691)에 의해 지시된 셀 페이로드 내의 "옥텟 #"에 의해 지시된 옥텟으로 설정하고, 상기 셀 페이로드(1104)의 옥텟 #1을 검사하여 그 것을 "페이로드"(1654)에 기억시킨다. 그 다음에 단계 1536에서, AAL1_INDICATION(2112)은 "옥텟 #"(1650)을 증가시킨다. 그 다음에 단계 1568에서, AAL1_INDICATION(2112)은 "페이로드"(1654)의 내용에 16진수 7F를 더하여 옥텟 #1으로부터 SDT 오프셋(1120)을 검색한다. 그 다음에 단계 1570에서, AAL1_INDICATION(2112)은 "오프셋" 엘리먼트(1663)의 값을 "SCRATCH"(1651)로부터 검색된 SDT 오프셋(1120)의 값으로 설정하고, "오프셋" 엘리먼트(1663)의 값이 SDT 오프셋(1120)의 값과 공기하도록 한다.
단계 1532로 돌아가서, 만약 조건이 만족되지 않으면, 그 셀 페이로드(1104)의 두 번째 옥텟이 일반적인 페이로드 옥텟이 된다. 따라서, 다음 단계 1532 또는 1570에서, 또는 "옥텟 #"(1650)의 값이 0이 아니라고 단계 1512에서 판정되면, 도 14의 단계 1572에서, AAL_INDICATION(2112)은 디스어셈블되는 ATM 페이로드(1104(도 9)로부터 "옥텟 #"(1650)의 값에 의해 지시된 옥텟을 계속 검색한다. 그 다음에 단계 1574에서, AAL1_INDICATION(2112)은 "옥텟 #"(1650)의 값이 48 이상인지 검사한다. 상기 값이 48 이상이면, 그것은 이 ATM 셀 페이로드(1104)의 디스어셈블 리가 완료되었다는 것을 의미하므로, 단계 1576에서, AAL1_INDICATION(2112)은 억세스된 AAL 데이터 구조(1392)의 "다음" 엘리먼트(1664)의 값을 검사하여 그것을 로컬 변수 "다음 셀"(1657)에 기억시킨다. "다음" 엘리먼트(1664)는 디스어셈블될 AAL1_INDICATION(2112)의 인스턴스에 대하여 준비되는 다음 셀 페이로드(1104)에 대한 포인터이다. 그 다음에 단계 1578에서, AAL1_INDICATION(2112)은 "다음 셀"(1657)의 값이 억세스된 데이터 구조(1392)의 "테일" 엘리먼트(1665)의 값과 동일한지를 검사한다. "테일" 엘리먼트(1665)는 디스어셈블된 마지막 셀 페이로드(1104)에 대한 포인터이다. 만약, 두 개의 값이 동일하면, 그것은 디스어셈블될 ATM 셀 페이로드(1104)가 없다는 것을 의미하므로, 단계 1580에서 AAL1_INDICATION(2112)은 억세스된 데이터 구조(1392)의 "채널들" 엘리먼트(1664)의 값만큼 "옥텟 #"(1650)의 값을 증가시킨다. "테일" 엘리먼트(1665)의 값이 "헤드 "엘리먼트(1660)의 값과 동일하지 않으면, 디스어셈블될 다른 ATM 셀 페이로드(1104)가 있으므로, AAL1_INDICATION(2112)은 동작을 계속 진행한다. 단계 1582에서, AAL1_INDICATION(2112)은 억세스된 데이터 구조(1392)의 "헤드" 엘리먼트(1660)의 값을 "다음 셀"(1657)의 값으로 설정하고, 단계 1584에서 "옥텟 #"(1650)을 0으로 설정한다. 다음 단계 1580 또는 1584에서, 또는 "옥텟 #"(1650)의 값이 단계 1574에서 48보다 작다고 판정되면, 단계 1586에서 AAL1_INDICATION(2112)은 억세스된 데이터 구조(1392)의 "옥텟 #" 엘리먼트(1661)의 값을 "옥텟 #"(1650)의 값으로 설정하고, 단계 1588에서 "페이로드"(1659)의 내용을 셀 페이로드(1104)로부터 검색된 페이로드 옥텟인 DSP(2110)(도 10)로 출력한 후, 단계 1590에서 호출점으로 리턴한다.
토크 경로(2150)(도 10)의 나머지 엘리먼트(2104-2110)는 AAL1_INDICATION(2112)의 다양한 인스턴스들로부터 수신된 트래픽의 취하여 토크 프레임에 배치한 후, 그 프레임들을 라인(134) 상에 나타나는 프레임 신호들로 나타낸 프레임 시간 간격 내에 토크 버스(102) 상에서 전송한다.
물론, 전술한 실시예에 많은 변경 및 수정이 이루어질 수도 있다. 예를 들면, 본 발명은 ATM 시스템뿐만 아니라, 프레임 릴레이, 보이스-오버(voice-over)-IP(인터넷 프로토콜) 및 동기적인 일정 비트 레이트(예를 들면, 음성, 영상, 데이터) 접속을 지원하는 기타 다른 시스템에도 응용할 수 있다. 이러한 변경 및 수정은 부가적인 이점을 감하지 않고 본 발명의 정신 및 범주를 벗어나지 않고 이루어질 수 있다. 따라서, 그러한 변경 및 수정은 종래 기술에 의해 제한된 점을 제외하고는 첨부된 청구범위에 의해 보호됨을 주지하라.
이상과 같이 본 발명에 따르면, 비동기 매체를 통하여 공통 수신기로 인입되는 다수의 동기 스트림들을 개별적으로 동기시킬 수 있다.

Claims (9)

  1. 비동기 통신 링크를 통하여 수신기에 의해 수신된 동기 정보를 수신기에서 동기 통신 매체와 동기하는 방법으로서,
    동기 정보를 포함하는 정보의 스트림 및 상기 동기 정보의 블록들 사이의 바운다리에서 발생된 정보 스트림의 위치 표시를 수신기에서 비동기적으로 수신하는 단계와,
    상기 수신된 동기 정보를 다른 정보와 함께 전송 블록들로 어셈블링하는 단계와,
    상기 전송 블록들을 매체상에 전송하는 단계와,
    상기 표시의 수신에 응답하여, 상기 동기 정보의 블록들 사이의 바운다리가 두 개의 연속하는 상기 전송 블록들에 의해 반송된 동기 정보 사이에 바운다리를 형성하도록 상기 어셈블링을 조정하는 단계를 포함하는 동기 방법.
  2. 제 1항에 있어서, 비동기적으로 수신하는 단계는 대응하는 동기 정보 및 상기 스트림에 의해 반송된 동기 정보의 블록들 사이의 바운다리에서 발생된 상기 스트림의 위치 표시를 포함하는 복수의 정보 스트림을 수신기에서 비동기적으로 수신하는 단계를 포함하고,
    어셈블링하는 단계는 상기 복수의 스트림으로부터의 상기 수신된 동기 정보를 전송 블록들로 어셈블링하는 단계를 포함하고,
    상기 어셈블링을 조정하는 단계는 상기 스트림들 중 어느 하나의 스트림 내의 표시의 수신에 응답하여, 상기 하나의 스트림의 동기 정보의 블록들 사이의 바운다리가 두개의 연속하는 상기 전송 블록들에 의해 반송된 하나의 스트림의 동기 정보 사이에 바운다리를 형성하도록 상기 어셈블링을 조정하는 단계를 포함하는 동기 방법.
  3. 제 2항에 있어서, 상기 복수의 스트림으로부터의 상기 수신된 동기 정보를 상기 전송 블록으로 어셈블링하는 단계는 상기 복수의 스트림으로부터의 상기 수신된 동기 정보를 각각의 전송 블록으로 어셈블링하는 단계를 포함하는 동기 방법.
  4. 제 1항 또는 3항에 있어서, 각각의 전송 블록은 정보의 프레임이고,
    상기 전송하는 단계는 상기 매체 상의 프레임 간격의 발생 동안 매체 상에 각각의 프레임을 전송하는 단계를 포함하는 동기 방법.
  5. 제 1항 또는 3항에 있어서,
    동기 정보의 블록들 사이 및 전송 블록들 사이의 각 바운다리는 정보의 인접한 시분할 다중(TDM) 프레임들 사이의 바운다리를 포함하고,
    각각의 정보의 스트림은 상기 스트림의 동기 정보를 반송하는 광대역 채널 및 각 TDM 프레임의 복수의 타임 슬롯을 포함하고,
    상기 어셈블링 단계는 각 프레임 간격 동안, 각 스트림으로부터 동기 정보의 블록의 가치(worth)를 디어셈블링하는 단계와, 각 프레임 간격 동안, 각 스트림으로부터의 상기 동기 정보의 상기 디어셈블된 블록의 가치를 TDM 프레임으로 어셈블링하는 단계를 포함하고,
    상기 조정 단계는 상기 스트림들 중 어느 한 스트림 내의 상기 표시의 수신에 응답하여, 각 프레임 간격 동안 상기 하나의 스트림의 디어셈블링이 블록 바운다리에서 시작하고 종료하도록 상기 하나의 스트림에 대한 디어셈블링을 조정하는 단계를 포함하는 동기 방법.
  6. 제 1항 또는 2항에 있어서, 상기 정보를 비동기적으로 수신하는 단계는 비동기 전송 모드(ATM) 셀 내의 정보를 수신하는 단계를 포함하고,
    각각의 표시는 ATM 셀의 AAL 페이로드의 조직화된 데이터 전송(SDT) 오프셋 포인터를 포함하는 동기 방법.
  7. 제 6항에 있어서, 상기 매체는 시분할 다중(TDM) 매체이고, 상기 SDT 포인터는 상이한 TDM 프레임에 의해 반송된 정보 사이의 바운다리를 지시하는 동기 방법.
  8. 제 4항에 있어서, 상기 비동기적으로 수신하는 단계는 각 스트림을, 상기 대응하는 동기 정보를 AAL 페이로드로서 포함하고 상기 표시를 상기 AAL 페이로드 내의 블록들 사이의 첫번째 블록 바운다리를 지시하는 AAL 페이로드의 조직화된 데이터 전송(SDT) 오프셋 포인터로서 포함하는 비동기 모드(ATM) 셀들로서 수신하는 단계를 포함하고,
    상기 어셈블링 단계는 각각의 프레임 간격 동안, 각 스트림의 ATM 셀로부터 동기 정보의 블록의 가지를 디어셈블링하는 단계와, 각 프레임 간격 동안, 각 스트림으로부터의 상기 동기 정보의 상기 디어셈블된 블록의 가치를 TDM 프레임으로 어셈블링하는 단계를 포함하고,
    상기 조정 단계는 SDT 오프셋 포인터를 포함하는 AAL 페이로드로부터 정보의 전체 블록의 가치의 디어셈블링 개시에 응답하여, 상기 SDT 오프셋 포인터에 의해 지시된 블록 바운다리에서 전체 블록의 디어셈블링을 개시하기 위해 상기 디어셈블링을 조정하는 단계를 포함하는 동기 방법.
  9. 제 1항 내지 8항 중 어느 한 항의 방법을 수행하는 통신장치
KR1019990056906A 1998-12-11 1999-12-11 비동기 매체에 의해 배급된 동기 트래픽의 다중 스트림의동기화를 위한 장치 KR20000048091A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/209,712 US6178184B1 (en) 1998-12-11 1998-12-11 Arrangement for synchronization of multiple streams of synchronous traffic delivered by an asynchronous medium
US9/209712 1998-12-11

Publications (1)

Publication Number Publication Date
KR20000048091A true KR20000048091A (ko) 2000-07-25

Family

ID=22779950

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990056906A KR20000048091A (ko) 1998-12-11 1999-12-11 비동기 매체에 의해 배급된 동기 트래픽의 다중 스트림의동기화를 위한 장치

Country Status (5)

Country Link
US (1) US6178184B1 (ko)
EP (1) EP1009193A1 (ko)
JP (1) JP2000183922A (ko)
KR (1) KR20000048091A (ko)
CA (1) CA2288406C (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6269082B1 (en) * 1997-07-07 2001-07-31 Paradyne Corporation System and method for multiplexing a frame relay virtual circuit and for performing non-disruptive diagnostics through a circuit using asynchronous transfer mode
US6272128B1 (en) * 1998-06-16 2001-08-07 Mci Communications Corporation Method and system for emulating a T1 link over an ATM network
JP3640820B2 (ja) * 1998-12-04 2005-04-20 富士通株式会社 伝送装置
US6546007B1 (en) * 1999-03-31 2003-04-08 Avaya Technology Corp. Time-slot interchanger that controls both time-slot access and signal-processing features
EP1137313B1 (en) * 2000-03-22 2006-10-04 Alcatel Method and apparatus for assembling frames
US6834058B1 (en) * 2000-12-29 2004-12-21 Cisco Systems O.I.A. (1988) Ltd. Synchronization and alignment of multiple variable length cell streams
ATE322784T1 (de) * 2001-01-19 2006-04-15 Verfahren und vorrichtung zur zuweisung der dateneinheiten von zellen zu aufeinanderfolgenden speicherspositionen von datenrahmen durch anwendung einer schätzung der zeigersposition
US20020176410A1 (en) * 2001-05-16 2002-11-28 Macadam Dave Time-slot interchange switches having automatic frame alignment measurement and programming capability
US7154910B2 (en) * 2002-03-05 2006-12-26 Sony Corporation Method for any speed dubbing using isochronous packets on isochronous channels or on asynchronous streams over an IEEE 1394-2000 serial bus network
US7929447B2 (en) * 2002-03-05 2011-04-19 Sony Corporation Method of flow control for data transported using isochronous packets over an IEEE 1394-2000 serial bus network
US20030227913A1 (en) * 2002-06-05 2003-12-11 Litchfield Communications, Inc. Adaptive timing recovery of synchronous transport signals
KR100490898B1 (ko) * 2002-07-12 2005-05-24 한국전자통신연구원 에이티엠적응계층1에서의 구조화 데이터 전달을 위한포인터 생성장치 및 그 방법
US7257115B2 (en) 2002-07-25 2007-08-14 Integrated Device Technology, Inc. Data memory address generation for time-slot interchange switches
US20040047367A1 (en) * 2002-09-05 2004-03-11 Litchfield Communications, Inc. Method and system for optimizing the size of a variable buffer
US7266128B1 (en) 2002-12-06 2007-09-04 Integrated Device Technology, Inc. Time-slot interchange switches having efficient block programming and on-chip bypass capabilities and methods of operating same
GB2399980A (en) * 2003-03-26 2004-09-29 Zarlink Semiconductor Ltd Packet buffer management

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69027817T2 (de) 1989-01-09 1997-01-09 Fujitsu Ltd Digitaler signal-multiplexer und -trenner
JPH0498943A (ja) * 1990-08-17 1992-03-31 Hitachi Ltd 非同期転送モードを用いたバーチャルコンテナの伝送方法及び回路
FI90297C (fi) * 1992-04-02 1994-01-10 Nokia Telecommunications Oy Digitaalisen siirtoverkon verkkoliitäntämenetelmä ja verkkoliitäntä
JPH06169320A (ja) * 1992-10-02 1994-06-14 Toshiba Corp Ａｔｍセル化装置
CA2120542C (en) * 1994-04-05 2003-07-08 Tom Gray Cell relay transport mechanism
US5570355A (en) * 1994-11-17 1996-10-29 Lucent Technologies Inc. Method and apparatus enabling synchronous transfer mode and packet mode access for multiple services on a broadband communication network
DE19518205C1 (de) * 1995-05-18 1996-09-26 Bosch Gmbh Robert System zur Übertragung von STM-1-Signalen
JP2770786B2 (ja) * 1995-06-05 1998-07-02 日本電気株式会社 構造化データの多重ａｔｍ／ｓｔｍ変換装置
US5615211A (en) * 1995-09-22 1997-03-25 General Datacomm, Inc. Time division multiplexed backplane with packet mode capability
US5751702A (en) * 1995-12-05 1998-05-12 Stanford Telecommunications, Inc. Network protocol for wireless broadband ISDN using ATM
JP3357973B2 (ja) * 1996-03-08 2002-12-16 株式会社日立製作所 Ａａｌ１処理方法とその装置
US5844901A (en) * 1996-03-15 1998-12-01 Integrated Telecom Technology Asynchronous bit-table calendar for ATM switch
JP2950231B2 (ja) * 1996-03-21 1999-09-20 日本電気株式会社 セル化転送データのリアセンブルバッファ制御装置及び制御方法
GB9613473D0 (en) * 1996-06-27 1996-08-28 Mitel Corp ATM cell transmit priority allocator
US5936965A (en) * 1996-07-08 1999-08-10 Lucent Technologies, Inc. Method and apparatus for transmission of asynchronous, synchronous, and variable length mode protocols multiplexed over a common bytestream
US5999529A (en) * 1997-09-16 1999-12-07 Nortel Networks Corporation Method and apparatus for interworking ATM adaptation layer formats

Also Published As

Publication number Publication date
EP1009193A1 (en) 2000-06-14
CA2288406C (en) 2003-10-28
JP2000183922A (ja) 2000-06-30
US6178184B1 (en) 2001-01-23
CA2288406A1 (en) 2000-06-11

Similar Documents

Publication Publication Date Title
US6480511B1 (en) Arrangement for synchronization of a stream of synchronous traffic delivered by an asynchronous medium
US5822321A (en) Minicell segmentation and reassembly
US5982783A (en) Switch distribution via an intermediary switching network
EP0530680B1 (en) ATM cell assembling and disassembling system and method
US6038231A (en) Data suppression and regeneration
US5450411A (en) Network interface for multiplexing and demultiplexing isochronous and bursty data streams in ATM networks
KR20000048091A (ko) 비동기 매체에 의해 배급된 동기 트래픽의 다중 스트림의동기화를 위한 장치
JPS61129952A (ja) パケツト交換システム
US6256323B1 (en) Method and apparatus for efficiently transporting asynchronous characters over an ATM network
US6359887B1 (en) Transparent circuit emulation for packet switching network
US7324527B1 (en) Method for connecting communications terminals to a exchange via a communications network
US20010006520A1 (en) Data Communications
US6577602B1 (en) Module for OAM processing of ATM cells of a cell flux on virtual connections
US6212189B1 (en) Arrangement for minimizing cell-delay variations in a communications system that supports multiple constant-bit-rate connections
US6529512B1 (en) Statistical method of data compression and decompression
EP0979566B1 (en) Data suppression and regeneration
US6424651B1 (en) Arrangement for performing automatic build out in a communications system that supports multiple constant-bit-rate connections
KR100380998B1 (ko) 에이티엠 적응 계층 2에서 동적 결합 사용타이머(Ｔｉｍｅｒ_ＣＵ) 기반의 호 연결 제어 방법
KR0165097B1 (ko) 입력 버퍼형 atm 사설망 교환기
KR100436481B1 (ko) 아이피씨를 이용한 하드웨어간의 데이터 전송 시스템 및방법
KR20020052070A (ko) 에이티엠셀 송수신장치
JPH07131460A (ja) 交換処理単位間結合方式
JPH10242980A (ja) Ａｔｍ伝送装置
KR20030059538A (ko) 에이티엠 셀 스위칭 장치 및 방법
KR19980039220A (ko) Atm 셀 손실방지를 고려한 mpeg운송 스트림 복원장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid