KR100490898B1 - 에이티엠적응계층1에서의 구조화 데이터 전달을 위한포인터 생성장치 및 그 방법 - Google Patents

에이티엠적응계층1에서의 구조화 데이터 전달을 위한포인터 생성장치 및 그 방법 Download PDF

Info

Publication number
KR100490898B1
KR100490898B1 KR10-2002-0040543A KR20020040543A KR100490898B1 KR 100490898 B1 KR100490898 B1 KR 100490898B1 KR 20020040543 A KR20020040543 A KR 20020040543A KR 100490898 B1 KR100490898 B1 KR 100490898B1
Authority
KR
South Korea
Prior art keywords
value
pointer
structure boundary
cycle structure
current cycle
Prior art date
Application number
KR10-2002-0040543A
Other languages
English (en)
Other versions
KR20040007923A (ko
Inventor
강호용
고제수
유태환
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR10-2002-0040543A priority Critical patent/KR100490898B1/ko
Priority to JP2002258194A priority patent/JP3606382B2/ja
Priority to US10/251,129 priority patent/US7224694B2/en
Publication of KR20040007923A publication Critical patent/KR20040007923A/ko
Application granted granted Critical
Publication of KR100490898B1 publication Critical patent/KR100490898B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5614—User Network Interface
    • H04L2012/5616—Terminal equipment, e.g. codecs, synch.
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
    • H04L2012/5654—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL] using the AAL1

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은, 비동기전송모드(ATM) 계층을 통하여 에이티엠적응계층1에서의 T1/E1 등의 전용선(leased line) 데이터를 구조화하기 위한 구조경계를 식별할 수 있는 포인터의 생성장치 및 그 방법에 관한 것으로, 그 구성은 포인터 값 및 ATM 셀의 순서를 기억하기 위한 Pointer_P 값을 이용하여 다음 사이클 구조경계 값을 생성하는 다음 사이클 구조경계 생성수단; 상기 다음 사이클 구조경계 생성수단으로부터 입력된 다음 사이클 구조경계 값을 블록 사이즈 값으로 나눈 나머지 값을 계산하는 모듈로 계산수단; 상기 다음 사이클 구조경계 생성수단으로부터 입력된 다음 사이클 구조경계 값과 상기 모듈로 계산수단으로부터 입력된 나머지 값과 외부로부터 입력된 블록 사이즈 값을 이용해 현재 사이클의 구조경계 값을 생성하는 현재 사이클 구조경계 생성수단; 상기 현재 사이클 구조경계 생성수단으로부터 입력된 현재 사이클 구조경계 값에 따라 구조경계를 위한 포인터 값과 Pointer_P 값을 각각 생성하는 포인터 계산수단; 및 순서번호와 시작번호를 입력받아 상기 다음 사이클 구조경계 생성부 및 현재 사이클 구조경계 생성수단으로 인에이블 신호를 발생하는 제어신호 발생수단을 포함하는 것을 특징으로 한다.

Description

에이티엠적응계층1에서의 구조화 데이터 전달을 위한 포인터 생성장치 및 그 방법{Pointer Generation Apparatus and Method for Structured Data Transfer in AAL1}
본 발명은 비동기전송모드(ATM) 계층을 통하여 에이티엠적응계층(AAL: ATM Adaptation Layer) Type 1(AAL1)에서의 T1/E1 등의 전용선(leased line) 데이터를 구조화하기 위한 구조경계를 식별할 수 있는 포인터의 생성장치 및 그 방법에 관한 것으로, 특히 광 액세스 가입자 망에서 협대역 종합정보통신망(N-ISDN) 및 Nx64Kbps 서비스의 구조적인 사용자 데이터를 ATM 셀로 변환하기 위한 AAL Type 1에서의 포인터의 생성장치 및 그 방법에 관한 것이다.
일반적으로 ATM 적응계층(AAL)은 ATM 계층에서 제공하는 서비스를 상위계층 사용자의 요구사항에 적응시키려는 기능을 수행하게 된다.
상위계층과 ATM계층은 AAL과의 정합을 위해 AAL의 수렴 부계층(CS: Convergence Sublayer)과 상위계층 사이 및 분할 및 재결합(SAR: Segmentation and Reassembly) 부계층과 ATM 계층부 사이에 서비스 접속점(SAP: Service Access Point)을 통해야만 가능하다.
에이티엠 적응계층(AAL)에서는 상위계층의 데이터 유니트(PDU: Protocol Data Unit)를 ATM 셀의 유료부하 구간에 대한 매핑과 전송오류를 처리하고, 손실된 셀과 삽입된 셀의 처리 및 흐름제어와 타이밍 제어기능을 제공한다. AAL은 분할 및 재결합(SAR) 부계층과 수렴 부계층(CS)의 두개의 부계층으로 구분된다.
상기 수렴 부계층(CS)은 특정 서비스에 관련된 기능을 수행하고, 분할 및 재결합(SAR) 부계층은 서비스 종료에 관계없는 기능을 처리하여, 사용자 정보의 분할과 재결합에 관련된 기능을 처리하게 된다. 따라서, 송신 측에서는 상기 수렴 부계층(CS)이 상위계층으로부터 사용자 정보로 인가받아 헤더를 붙여 수렴 부계층 프로토콜 데이터 유니트(CS-PDU)를 형성하여 SAR 부계층으로 보내고, SAR 부계층은 이를 ATM셀의 크기로 절단한 후, 헤더를 붙여 분할 및 재결합 프로토콜 데이터 유니트(SAR-PDU)를 형성하여 ATM 계층으로 전송하게 된다. 이때, 송신 과정에 있어서 각 부계층을 통과할 때마다 붙는 헤더는 오류처리와 버퍼 관리 및 순서보존 등과 관련된 것이다.
ITU-T에서는 항등비트율(CBR: Constant Bit Rate), 실시간성, 연결성의 ATM 서비스 규격인 I363.1 규격을 1996년 8월에 제정하였고, ATM 포럼(Forum)에서는 회선 에뮬레이션 서비스(CES: Circuit Emulation Service) 규격인 af-vtoa-0078-000의 권고안을 1997년 1월에 제정하였다. AAL 1 에서 사용자에게 지원하는 서비스는 CBR 데이터 전달 서비스, 타이밍 정보 전달, 사용자 데이터 구조정보 전달, 오류 복구, 셀 지연 변동 처리, 셀 손실 및 오 삽입 처리 등이 있다.
종래의 AAL1에서의 구조화 데이터를 위한 포인터 생성 방법에 대한 선행기술로는 대우전자㈜가 출원한 대한민국 특허등록 제10-0185861호(1998.12.28)의 "AAL 타입 1에서의 구조적 데이터 전달을 위한 포인터 발생장치 및 그 발생 방법"이 있다. 이 선행기술에는 포인트의 오프셋 필드를 계산하기 위해 사용자 데이터를 카운트하는 카운터, 이 카운터로부터 카운트 값의 2배의 카운트 비트를 출력하는 제1레지스트, 카운터로부터의 카운트 값의 2배에 1을 더한 카운트 비트를 출력하는 제2레지스트, 멀티플렉스, 기타 제어회로 및 버퍼 등으로 구성된 포인터 생성장치가 제시되어 있다. 그러나, 이 선행기술은 상위계층에서, 특히 N-ISDN 채널인 멀티프레임 E1 또는 T1 시간분할다중(TDM: Time Division Multiplex) 트렁크를 지원하는 것이 불가능할 뿐만 아니라, 하나의 N-ISDN 채널에서의 2개 이상의 ATM 셀을 생성할 때 다수의 가상채널(VC: Virtual Channel)을 위한 포인터의 생성이 불가능하며, 또한 구조화 사용자 데이터의 구조경계를 표시하기 위한 포인터의 정확도가 떨어진다는 문제점이 있다.
현재 대부분의 AAL1 디바이스는 비구조화 데이터 전달(UDT:Unstructured Data Transfer) 방식을 사용하여 T1/E1 등의 전용선 데이터를 전송하고 있다. 이러한 T1/E1 등의 전용선은 음성 채널에 기반한 64Kbps의 DS0의 타임슬롯을 8Khz 프레임으로 만든 것이다. 따라서, T1의 단일 프레임은 24 타임슬롯으로 구성되며, E1의 경우는 32 타임슬롯으로 구성된다. 또한 T1의 확장슈퍼프레임(ESF: Extended Super Frame)은 24개의 단일 프레임으로 구성되며, E1의 멀티프레임은 16개의 단일 프레임으로 구성된다.
상술한 바와 같이 종래의 선행기술은 가장 단순한 형태의 구조화된 사용자 데이터에 대해 단순한 형태의 포인터 생성장치를 설계할 수 있는 최소한의 기능 요소들로 구성되었다. 그러나, 최근에 이르러서 점차 새로운 멀티미디어 서비스들이 등장함에 따라 다양한 형태의 구조화된 사용자 데이터가 필요하게 되었으며, ATM 셀로 변환되는 과정에서 사용하지 않는 대역폭에 대한 고려가 추가적으로 요구되고 있다.
따라서, 종래의 선행기술의 기능요소만으로는 이러한 효율적인 포인터 생성 및 다양한 구조화된 사용자 데이터의 지원을 위한 포인터를 생성할 수 없었다.
따라서, 본 발명은 상기와 같은 종래기술의 문제점을 해결하고 다양한 구조화된 사용자 데이터의 지원을 충족시키기 위하여 종래의 선행기술에서 지원하는 사용자 데이터를 카운트하는 카운터 등을 사용하지 않고 다양한 사용자 데이터에 대한 복합 구조경계를 계산할 수 있는 포인터 계산 기능을 수행할 수 있도록 AAL1에서의 구조화 데이터 전달을 위한 포인터 생성장치 및 그 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위하여 본 발명은, 포인터 값 및 ATM 셀의 순서를 기억하기 위한 Pointer_P 값을 이용하여 다음 사이클 구조경계 값을 생성하는 다음 사이클 구조경계 생성수단;
삭제
상기 다음 사이클 구조경계 생성수단으로부터 입력된 다음 사이클 구조경계 값을 블록 사이즈 값으로 나눈 나머지 값을 계산하는 모듈로 계산수단;
상기 다음 사이클 구조경계 생성수단으로부터 입력된 다음 사이클 구조경계 값과 상기 모듈로 계산수단으로부터 입력된 나머지 값과 외부로부터 입력된 블록 사이즈 값을 이용해 현재 사이클의 구조경계 값을 생성하는 현재 사이클 구조경계 생성수단;
상기 현재 사이클 구조경계 생성수단으로부터 입력된 현재 사이클 구조경계 값에 따라 구조경계를 위한 포인터 값과 Pointer_P 값을 각각 생성하는 포인터 계산수단; 및 순서번호와 시작번호를 입력받아 상기 다음 사이클 구조경계 생성부 및 현재 사이클 구조경계 생성수단으로 인에이블 신호를 발생하는 제어신호 발생수단을 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 포인터 생성방법은, 에이티엠적응계층1에서의 전용선 입력 채널을 ATM 셀로 변환하는 과정에서 구조화 데이터 전송을 지원하기 위해, 각 채널의 구조경계 값을 생성하기 위한 포인터 생성방법에 있어서,
인에이블 신호가 수신되면, 포인터 값 및 ATM 셀의 순서를 기억하기 위한 Pointer_P 값에 따라 다음 사이클 구조경계 값을 계산하는 제1 단계;
상기 제1 단계에서 계산된 다음 사이클 구조경계 값을 외부로부터 입력된 블록 사이즈 값으로 나눈 나머지 값을 계산하는 제2 단계;
상기 제1 단계에서 계산된 다음 사이클 구조경계 값과, 상기 블록 사이즈 값 및 상기 제2 단계에서 계산된 나머지 값을 이용해 상기 다음 사이클 구조경계 값에 따라 현재 사이클 구조경계 값을 계산하는 제3 단계; 및
상기 제3 단계에서 계산된 현재 사이클 구조경계 값의 범위에 따라 구조경계를 위한 포인터 값과, ATM 셀의 순서를 기억하기 위한 Pointer_P 값을 생성하는 제4단계를 포함하는 것을 특징으로 한다.
또한 본 발명은, 프로세서에서, 에이티엠적응계층1에서의 전용선 입력 채널을 ATM 셀로 변환하는 과정에서 구조화 데이터 전송을 지원하기 위해, 각 채널의 구조경계 값을 생성하기 위한 포인터를 생성하기 위해, 인에이블 신호가 입력되면 포인터 값 및 ATM 셀의 순서를 기억하기 위한 Pointer_P 값에 따라 다음 사이클 구조경계 값을 계산하는 제1 기능;
상기 제1 기능에서 계산된 다음 사이클 구조경계 값을 외부로부터 입력된 블록 사이즈 값으로 나눈 나머지 값을 계산하는 제2 기능;
상기 제1 기능에서 계산된 다음 사이클 구조경계 값과, 상기 블록 사이즈 값 및 상기 제2 단계에서 계산된 나머지 값을 이용해 상기 다음 사이클 구조경계 값에 따라 현재 사이클 구조경계 값을 계산하는 제3 기능; 및
상기 제3 기능에서 계산된 현재 사이클 구조경계 값의 범위에 따라 구조경계를 위한 포인터 값과, ATM 셀의 순서를 기억하기 위한 Pointer_P 값을 생성하는 제4 기능을 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공한다.
이하, 본 발명의 바람직한 실시예를 첨부한 예시 도면을 참조하여 상세히 설명한다.
먼저, 도 1은 AAL1의 프레임 포맷을 나타낸 도면으로, 여기서 CS-PDU는 수렴 부계층에서 사용하는 프레임 포맷으로써, 사용자의 구조화 정보를 전달할 수 있는 P 포맷의 CS-PDU와 구조화 정보를 전달할 수 없는 non-P 포맷의 2가지 종류가 있다. 일반적으로 AAL1의 ITU-T 규격에서의 구조화데이터전달모드(SDT: Structured Data Transfer)에 P 포맷의 CS-PDU가 사용되며, 비구조화데이터전달모드(UDT: Unstructured Data transfer)에는 non-P 포맷의 CS-PDU가 사용된다. 수렴부 계층에서 SAR부계층으로 데이터를 전달할 때에는 48 옥텟의 SAR-PDU의 프레임 포맷을 사용하며, 상기 48 옥텟의 SAR-PDU의 구성은 1 옥텟의 SAR-PDU 헤더와 47 옥텟의 SAR-PDU로 나누어 진다. 상기 SAT-PDU 헤더는 4비트의 순서번호(Sequence Number) 및 4비트의 순서번호보호(Sequence Number Protection)로 나누어지고, 상기 4비트의 순서번호는 1 비트의 CSI(Convergence Sublayer Indicator)와 3비트의 순서카운트(Sequence Count)로 이루어지며, 상기 4 비트의 순서번호보호는 순서카운트를 보호하기 위한 3비트의 CRC 값과 SAR-PDU 헤더에 대한 1비트의 짝수 패리티로 이루어진다. 53 옥텟의 ATM-PDU는 48 옥텟의 SAR-PDU와 5 옥텟의 ATM 헤더로 구성되며, ATM 계층으로의 데이터 전달에 사용된다.
SAR-PDU의 유료부하의 포맷은 구조화 데이터 전달(SDT)을 위한 P 포맷 형식과 비구조화 데이터 전달(UDT)을 위한 non-P 포맷 형식으로 구분된다. P 포맷일 경우에 구조화 정보 전달을 위한 포인터는 SAR-PDU의 첫번째 옥텟이 된다. 이 포인터 옥텟은 최상위비트는 포인터 옥텟에 대한 1비트의 짝수 패리티 비트가 되며, 나머지 7비트는 포인터의 옵셋 필드가 된다.
Non-P 포맷은 순서카운트가 홀수일 경우에만, 즉 순서카운트가 1,3,5,7일 경우에는 CSI 비트에 항상, 클럭동기 방법으로 SRTS(Synchronous Residual Time Stamp) 방법이 사용될 경우에는 RTS(Residual Time Stamp) 값이 삽입되고, SRTS 방법이 사용되지 않을 경우에는 0 이 입력된다.
P 포맷은 순서카운트가 0,2,4,6 중 하나의 셀에 대하여 사용하며, 구조(Structure)의 크기(=N) 가 1 옥텟 이상일 때만 사용한다. 즉, 한개의 채널이 한개의 VCC에 매핑되는 경우에는 P 포맷을 사용하지 않는다. P 포맷에서 사용되는 포인터(Pointer field)는 구조경계를 찾기 위하여 사용되며, 다음의 규칙을 따른다. 이 P-포맷을 사용할 경우에는 항상 분할 및 재결합 프로토콜 데이터 유니트(SAR-PDU) 헤더의 CSI 비트를 1로 할당한다. 규칙은 P 포맷은 8 셀 마다 1 개의 포인터를 사용하며, 반드시 짝수의 순서카운터(Sequence Count)의 첫번째 가능한 곳에 삽입되어야 하고, 포인터 값은 0에서 93 까지의 값을 가질 수 있다. 또한 포인터는 포인터 다음 바이트부터 93 옥텟 페이로드(현재 포인터가 있는 셀의 46 바이트 페이로드 + 다음 셀의 47 바이트 페이로드)안의 구조 영역(Structure Block)의 처음과 마지막 사이의 옥텟 수를 말하며, 포인터 다음에서 바로 구조경계가 시작되면 포인터의 값은 0 이 된다. 포인터 값의 93의 의미는 구조의 끝과 93 바이트의 페이로드의 끝이 일치한다는 의미이며, 8셀 이내에 순서카운트가 6인 셀에 127의 더미(dummy) 포인터 값을 삽입한다. SAR-PDU 헤더의 CSI 비트는 항상 1이 된다.
도 2는 본 발명에 따른 AAL1 구조화 데이터 전달(SDT) 모드에서의 포인터 생성 장치를 나타낸 도면으로, 도면에서 10은 제어신호 발생부, 11은 다음 사이클 구조경계 생성부, 12는 모듈로 계산부, 13은 현재 사이클 구조경계 생성부, 14는 포인터 계산부, 15는 패리티 생성부를 각각 나타낸다.
먼저, 본 발명에 따른 실시 예에서는 상위계층이 E1 또는 T1 시간분할다중(TDM) 트렁크를 사용하고, AAL1 디바이스에서의 E1 또는 T1 라인 정합부를 거쳐서 출력되는 순서번호(SN)와 프레임의 동기를 맞추기 위해 사용하는 시작(Start) 신호를 사용하며, 구조화 데이터의 크기를 프로그램하기 위해 프로세서 접속부의 프로그램 가능한 레지스트로부터의 10비트 블록 사이즈(Block_size) 신호를 입력받아 데이터의 구조경계 정보를 생성하는데 사용한다.
또한, 본 발명에서의 포인터는 7비트의 포인터 옵셋 필드와 1비트의 패리티 필드의 8비트로 출력된다. 리셋 신호에 의해 전체 블록이 초기화가 되고, 적절한 블록 사이즈(Block_size) 신호를 설정하기 위해 프로세서에 의해 AAL1의 프로세서 접속부를 통하여 레지스트에 구조 데이터의 크기를 프로그램한다.
제어신호 발생부(10)는 초기화 이후에 시작(Start) 신호가 1 시스템 클록 주기동안 발생한 후에, 도2에 도시된 각 기능부들의 인에이블 신호와 제어신호를 발생한다. 즉, 제어신호 발생부(10)는 시작(Start) 신호가 트리거 된 다음 클록에서 다음 사이클 구조경계 생성부(NCY: Next Cycle Boundary)의 인에이블 신호를 발생하고, 최대 10 클록 주기후에 현재 사이클 구조경계 생성부(CCY: Current Cycle Boundary)의 인에이블 신호를 발생한다. 여기서, 최대 10 클록주기 이후에 CCY 인에이블 신호를 발생하는 이유는 현재 사이클 구조경계 값(CCY_BO)을 계산하는데 있어서 사전에 수행해야 하는 모듈로(Modulo) 연산을 수행하는데 최대 10 클록 주기가 걸리기 때문이다.
다음 사이클 구조경계 생성부(11)는 포인터(Pointer)가 127 이고, ATM 셀의 순서를 기억하기 위한 Pointer_P 값이 6일 경우에는 다음 사이클 구조경계가 현재 사이클에 없는 경우이기 때문에, 이전에 저장된 다음사이클 구조경계 값(NCY_BO)에 375를 더한 값을 다음 사이클 구조경계 값으로 출력한다. 또한 포인터(Pointer)가 93이고, Pointer_P 가 6일 경우에는 현재 구조경계가 다음 구조경계와 일치하는 경우이므로, 다음 사이클 구조경계 값(NCY_BO)을 0으로 출력한다. 상기 이외의 경우에는 다음 사이클 구조경계 생성부(11)는 다음 사이클 구조경계값(NCY_BO)을 375 - ((Pointer_P x 47) + Pointer) 값으로 출력한다.
모듈로 계산부(12)는 현재 사이클 구조경계 값(CCY_BO)을 계산하는데 필요한 값인 다음 사이클 구조경계 값(NCY_BO)을 블록 사이즈(Block_size) 값으로 나눈 나머지 값을 계산하여, 현재 사이클 구조경계 생성부(13)로 제공한다.
현재 사이클 구조경계 생성부(13)는 다음 사이클 구조경계 생성부(11)로부터 입력된 다음 사이클 구조경계 값(NCY_BO)이 0이거나, 블록 사이즈(Block_Size) 값과 동일할 경우에는 현재 구조경계 값이 블록 사이즈(Block_Size)와 일치하는 경우이므로, 현재 사이클 구조경계 값(CCY_BO)을 0으로 하여 출력한다. 그 이외의 조건에서는 현재 사이클 구조경계 생성부(13)는 블록 사이즈(Block_Size) 값에서 모듈로 계산부(12)로부터 제공된 값(다음 사이클 구조경계 값(NCY_BO)을 블록 사이즈(Block_Size) 값으로 나눈 나머지)을 뺀 값을 현재 사이클 구조경계 값(CCY_BO)으로 하여 출력한다.
패리티 생성부(15)는 포인터 계산부(14)로부터 제공된 7비트의 포인터 값의 짝수(even) 패리티(parity)를 생성하는 블록으로, 포인터의 최상위 비트로 출력시킨다.
도 3은 본 발명에 따른 포인터 계산부의 동작 상태를 설명하기 위한 도면이다. 포인터 계산부(14)는 포인터 계산부 인에이블 신호가 1 클록 주기동안 액티브될 경우에, 위에서 설명한 바와 같이 현재 사이클 구조경계 값(CCY_BO)을 이용하여 구조경계를 위한 포인터 값을 계산한다. 즉, 포인터 계산부(14)는 제어신호 발생부(10)로부터 인에이블 신호가 입력되면, 현재 사이클 구조경계 값(CCY_BO)의 범위에 따른 7비트의 포인터 값을 계산하는데, 현재 사이클 구조경계 값(CCY_BO)에서 94씩 증가시킨 값으로 빼기 연산을 수행한 후, 7비트의 포인터 값을 생성하며, ATM 셀의 순서를 기억하기 위한 Pointer_P 값을 생성한다. 포인터 값은 8셀에서의 구조경계의 위치를 나타내기 때문에, 포인터를 포함한 8셀의 옥텟 수는 총 376(47 * 8 = 376) 옥텟이 된다. 도3을 참조하여 포인터 계산부의 동작을 보다 구체적으로 살펴보면 다음과 같다.
포인터 계산부(14)는 제어신호 발생부(10)에 의해 포인터 계산부 인에이블 신호가 액티브 했을 때, 현재 사이클 구조경계 생성부(13)로부터 입력된 현재 사이클 구조경계 값(CCY_BO)이 0에서 93영역에 있다면, 포인터 값으로 현재 사이클 구조경계 값(CCY_BO)을 할당하고, Pointer_P 값으로 0 값을 할당하여 레지스터에 저장한 후 출력한다. 한편, 포인터 계산부(14)는 현재 사이클 구조경계 값(CCY_BO)이 94에서 187 영역에 존재한다면, 포인터 값으로 현재 사이클 구조경계 값(CCY_BO)에서 94를 뺀 값을 할당하고, Pointer_P 값으로 2값을 할당하여 레지스터에 저장한 후 출력한다. 한편, 포인터 계산부(14)는 현재 사이클 구조경계 값(CCY_BO)이 188에서 281 사이에 존재한다면, 포인터 값으로 현재 사이클 구조경계 값(CCY_BO)에서 188을 뺀 값을 할당하고, Pointer_P 값으로 4값을 할당하여 레지스터에 저장한 후 출력한다. 한편, 포인터 계산부(14)는 현재 사이클 구조경계 값(CCY_BO)이 281에서 375 사이에 존재한다면, 포인터 값으로 현재 사이클 구조경계 값(CCY_BO)에서 282를 뺀 값을 할당하고, Pointer_P 값으로 6을 할당하여 레지스터에 저장한 후 출력한다. 한편, 포인터 계산부(14)는 현재 사이클 구조경계 값(CCY_BO)이 376이라면, 이는 구조경계가 현재 사이클에 존재하지 않는다는 의미이므로, 포인터 값으로 127값을 할당하고, Pointer_P 값으로 6을 할당하여 레지스터에 저장한 후 출력한다.
도 4는 본 발명에 따른 포인터 생성방법을 나타낸 처리 흐름도이다.
다음 사이클 구조경계 생성을 위한 인에이블 신호가 액티브되면(101), 포인터 값이 127 이고, Pointer_P 값이 6일 경우에는(102) 다음 사이클 구조경계가 현재 사이클에 없는 경우이기 때문에, 이전에 저장된 다음사이클 구조경계 값(NCY_BO)에 375를 더한 값을 다음 사이클 구조경계 값으로 출력한다(103). 한편 포인터 값이 93이고, Pointer_P 가 6일 경우에는 현재 구조경계가 다음 구조경계와 일치하는 경우이므로, 다음 사이클 구조경계 값(NCY_BO)을 0으로 출력한다(104, 105). 한편, 포인터 값과 Pointer_P0 값이 상기 이외의 값일 경우에는 다음 사이클 구조경계 값(NCY_BO)을 "375 - ((Pointer_P x 47) + Pointer)" 값으로 출력한다(106).
그런 다음, 현재 사이클 구조경계 값을 생성하기 위한 인에이블 신호가 액티브되면(107), 다음 사이클 구조경계 값(NCY_BO)이 0이거나, 다음 사이클 구조경계 값이 블록 사이즈(Block_Size) 값과 동일할 경우에는 현재 구조경계 값이 블록 사이즈(Block_Size)와 일치하는 경우이므로, 현재 사이클 구조경계 값(CCY_BO)을 0으로 하여 출력한다(108, 109). 한편 다음 사이클 구조경계 값이 상기 값 이외의 값일 경우에는 블록 사이즈(Block_Size) 값에서 다음 사이클 구조경계 값(NCY_BO)을 블록 사이즈(Block_Size) 값으로 나눈 나머지 값을 뺀 값을 현재 사이클 구조경계 값(CCY_BO)으로 하여 출력한다(110).
그런 다음, 포인터 계산부 인에이블 신호가 액티브 되면, 현재 사이클 구조경계 값(CCY_BO)이 0에서 93영역에 있는 경우(112), 포인터 값으로 현재 사이클 구조경계 값(CCY_BO)을 할당하고, Pointer_P 값으로 0 값을 할당하여 출력한다(113). 한편, 현재 사이클 구조경계 값(CCY_BO)이 94에서 187 영역에 존재한다면(114), 포인터 값으로 현재 사이클 구조경계 값(CCY_BO)에서 94를 뺀 값을 할당하고, Pointer_P 값으로 2값을 할당하여 출력한다(115). 한편, 현재 사이클 구조경계 값(CCY_BO)이 188에서 281 사이에 존재한다면(116), 포인터 값으로 현재 사이클 구조경계 값(CCY_BO)에서 188을 뺀 값을 할당하고, Pointer_P 값으로 4값을 할당하여 출력한다(117). 한편, 현재 사이클 구조경계 값(CCY_BO)이 281에서 375 사이에 존재한다면(118), 포인터 값으로 현재 사이클 구조경계 값(CCY_BO)에서 281을 뺀 값을 할당하고, Pointer_P 값으로 6을 할당하여 출력한다(119). 한편, 현재 사이클 구조경계 값(CCY_BO)이 376이라면(120), 이는 구조경계가 현재 사이클에 존재하지 않는다는 의미이므로, 포인터 값으로 127값을 할당하고, Pointer_P 값으로 6을 할당하여 출력하고(121), 상기 현재 사이클 구조경계 값(CCY_BO)이 376도 아니라면 에러발생으로 처리한다(122).
상술한 상세한 설명 및 도면의 내용은 본 발명의 바람직한 실시예를 설명한 것으로서 본 발명을 한정하는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 용이하게 변경, 치환 또는 수정이 가능할 것이다.
따라서, 본 발명의 권리범위는 상술한 것에 의해 결정되는 것이 아니라 첨부한 청구범위에 의해 결정되어야만 할 것이다.
상기와 같은 본 발명에 의하면, 상위계층으로부터 입력되는 사용자 데이터의 구조에 대한 정보를 전달하기 위해 순서번호(SN: Sequence Number)를 이용하여, ITU-T 규격인 I363.1.에서 지원하는 사용자 데이터의 구조정보를 생성하고 전달하여 N-ISDN 채널로부터 ATM 망으로 구조화 데이터의 전달을 가능하게 하며, ATM 대역폭을 절약할 수 있는 효과가 있다.
도1은 일반적인 에이티엠적응계층(AAL)1 내부에서의 데이터 프레임 포맷을 나타낸 도면이다.
도2는 본 발명에 따른 포인터 생성장치의 블록 구성도이다.
도3은 본 발명에 따른 포인터 계산부의 동작 상태도이다.
도4는 본 발명에 따른 포인터 생성방법의 처리 흐름도이다.
*도면의 주요부분에 대한 부호의 설명 *
10 : 제어신호발생부 11 : 다음 사이클 구조경계 생성부
12 : 모듈로 계산부 13 : 현재 사이클 구조경계 생성부
14 : 포인터 계산부 15 : 패리티 생성부

Claims (10)

  1. 포인터 값 및 ATM 셀의 순서를 기억하기 위한 Pointer_P 값을 이용하여 다음 사이클 구조경계 값을 생성하는 다음 사이클 구조경계 생성수단;
    상기 다음 사이클 구조경계 생성수단으로부터 입력된 다음 사이클 구조경계 값을 블록 사이즈 값으로 나눈 나머지 값을 계산하는 모듈로 계산수단;
    상기 다음 사이클 구조경계 생성수단으로부터 입력된 다음 사이클 구조경계 값과 상기 모듈로 계산수단으로부터 입력된 나머지 값과 외부로부터 입력된 블록 사이즈 값을 이용해 현재 사이클의 구조경계 값을 생성하는 현재 사이클 구조경계 생성수단;
    상기 현재 사이클 구조경계 생성수단으로부터 입력된 현재 사이클 구조경계 값에 따라 구조경계를 위한 포인터 값과 Pointer_P 값을 각각 생성하는 포인터 계산수단; 및
    순서번호와 시작번호를 입력받아 상기 다음 사이클 구조경계 생성부 및 현재 사이클 구조경계 생성수단으로 인에이블 신호를 발생하는 제어신호 발생수단을 포함하는 것을 특징으로 하는 에이티엠 적응계층1에서의 구조화 데이터 전달을 위한 포인터 생성장치.
  2. 제 1 항에 있어서,
    상기 포인터 계산수단에 의해 계산된 포인터 값의 짝수 패리티를 생성하여 상기 포인터 값의 최상위 비트로 출력하는 패리티 생성수단을 더 포함하는 것을 특징으로 하는 에이티엠 적응계층1에서의 구조화 데이터 전달을 위한 포인터 생성장치.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 다음 사이클 구조경계 생성수단은,
    상기 포인터 계산수단으로부터 입력된 포인터 값이 127 이고, Pointer_P 값이 6일 경우에는 다음 사이클 구조경계가 현재 사이클에 없는 경우이므로, 이전에 저장된 다음사이클 구조경계 값에 375를 더한 값을 다음 사이클 구조경계 값으로 출력하고, 포인터 값이 93이고, Pointer_P 값이 6일 경우에는 현재 구조경계가 다음 구조경계와 일치하는 경우이므로, 다음 사이클 구조경계 값을 0으로 출력하며, 포인터 값과 Pointer_P값이 상기 이외의 경우이면 "375 - ((Pointer_P x 47) + Pointer)" 값을 다음 사이클 구조경계값으로 출력하는 것을 특징으로 하는 에이티엠 적응계층1에서의 구조화 데이터 전달을 위한 포인터 생성장치.
  4. 제 3 항에 있어서, 상기 현재 사이클 구조경계 생성수단은,
    상기 다음 사이클 구조경계 값이 0이거나 상기 다음 사이클 구조경계 값이 블록 사이즈 값과 동일한 경우에는, 현재 구조경계 값이 블록 사이즈와 일치하는 경우이므로, 현재 사이클 구조경계 값을 0으로 출력하고, 상기 다음 사이클 구조경계 값이 상기 이외의 경우에는 블록 사이즈 값에서 상기 모듈로 계산수단으로부터 입력된 나머지 값을 뺀 값을 현재 사이클 구조경계 값으로 출력하는 것을 특징으로 하는 에이티엠 적응계층1에서의 구조화 데이터 전달을 위한 포인터 생성장치.
  5. 제 4 항에 있어서, 상기 포인터 계산수단은,
    상기 현재 사이클 구조경계 값이 0에서 93영역에 있으면, 포인터 값으로 현재 사이클 구조경계 값을 할당하고, Pointer_P 값으로 0 값을 할당하며, 현재 사이클 구조경계 값이 94에서 187 영역에 있으면, 포인터 값으로 현재 사이클 구조경계 값에서 94를 뺀 값을 할당하고, Pointer_P 값으로 2값을 할당하며, 현재 사이클 구조경계 값이 188에서 281 사이에 있으면, 포인터 값으로 현재 사이클 구조경계 값에서 188을 뺀 값을 할당하고, Pointer_P 값으로 4값을 할당하며, 현재 사이클 구조경계 값이 281에서 375 사이에 있으면, 포인터 값으로 현재 사이클 구조경계 값에서 282를 뺀 값을 할당하고, Pointer_P 값으로 6을 할당하며, 현재 사이클 구조경계 값이 376이면, 이는 구조경계가 현재 사이클에 존재하지 않는다는 의미이므로, 포인터 값으로 127값을 할당하고, Pointer_P 값으로 6을 할당하는 것을 특징으로 하는 에이티엠 적응계층1에서의 구조화 데이터 전달을 위한 포인터 생성장치.
  6. 에이티엠적응계층1에서의 전용선 입력 채널을 ATM 셀로 변환하는 과정에서 구조화 데이터 전송을 지원하기 위해, 각 채널의 구조경계 값을 생성하기 위한 포인터 생성방법에 있어서,
    인에이블 신호가 입력되면, 포인터 값 및 ATM 셀의 순서를 기억하기 위한 Pointer_P 값에 따라 다음 사이클 구조경계 값을 계산하는 제1 단계;
    상기 제1 단계에서 계산된 다음 사이클 구조경계 값을 외부로부터 입력된 블록 사이즈 값으로 나눈 나머지 값을 계산하는 제2 단계;
    상기 제1 단계에서 계산된 다음 사이클 구조경계 값과, 상기 블록 사이즈 값 및 상기 제2 단계에서 계산된 나머지 값을 이용해 상기 다음 사이클 구조경계 값에 따라 현재 사이클 구조경계 값을 계산하는 제3 단계; 및
    상기 제3 단계에서 계산된 현재 사이클 구조경계 값의 범위에 따라 구조경계를 위한 포인터 값과, ATM 셀의 순서를 기억하기 위한 Pointer_P 값을 생성하는 제4단계를 포함하는 것을 특징으로 하는 에이티엠 적응계층1에서의 구조화 데이터 전달을 위한 포인터 생성방법.
  7. 제 6 항에 있어서, 상기 제1 단계는,
    상기 포인터 값이 127 이고, Pointer_P 값이 6일 경우에는 다음 사이클 구조경계가 현재 사이클에 없는 경우이므로, 이전에 저장된 다음사이클 구조경계 값에 375를 더한 값을 다음 사이클 구조경계 값으로 출력하는 단계;
    포인터 값이 93이고, Pointer_P 값이 6일 경우에는 현재 구조경계가 다음 구조경계와 일치하는 경우이므로, 다음 사이클 구조경계 값을 0으로 출력하는 단계; 및
    포인터 값과 Pointer_P값이 상기 이외의 경우이면 "375 - ((Pointer_P x 47) + Pointer)" 값을 다음 사이클 구조경계 값으로 출력하는 단계를 포함하는 것을 특징으로 하는 에이티엠 적응계층1에서의 구조화 데이터 전달을 위한 포인터 생성방법.
  8. 제 7 항에 있어서, 상기 제3 단계는,
    상기 다음 사이클 구조경계 값이 0이거나 상기 다음 사이클 구조경계 값이 블록 사이즈 값과 동일하면, 현재 구조경계 값이 블록 사이즈와 일치하는 경우이므로, 현재 사이클 구조경계 값을 0으로 출력하는 단계; 및
    상기 다음 사이클 구조경계 값이 상기 이외의 경우에는, 블록 사이즈 값에서 상기 제2 단계에서 계산된 나머지 값을 뺀 값을 현재 사이클 구조경계 값으로 출력하는 단계를 포함하는 것을 특징으로 하는 에이티엠 적응계층1에서의 구조화 데이터 전달을 위한 포인터 생성방법.
  9. 제 8 항에 있어서, 상기 제4 단계는,
    상기 현재 사이클 구조경계 값이 0에서 93영역에 있으면, 포인터 값으로 현재 사이클 구조경계 값을 할당하고, Pointer_P 값으로 0 값을 할당하는 단계;
    상기 현재 사이클 구조경계 값이 94에서 187 영역에 있으면, 포인터 값으로 현재 사이클 구조경계 값에서 94를 뺀 값을 할당하고, Pointer_P 값으로 2값을 할당하는 단계;
    상기 현재 사이클 구조경계 값이 188에서 281 사이에 있으면, 포인터 값으로 현재 사이클 구조경계 값에서 188을 뺀 값을 할당하고, Pointer_P 값으로 4값을 할당하는 단계;
    상기 현재 사이클 구조경계 값이 281에서 375 사이에 있으면, 포인터 값으로 현재 사이클 구조경계 값에서 282를 뺀 값을 할당하고, Pointer_P 값으로 6을 할당하는 단계; 및
    상기 현재 사이클 구조경계 값이 376이면, 이는 구조경계가 현재 사이클에 존재하지 않는다는 의미이므로, 포인터 값으로 127값을 할당하고, Pointer_P 값으로 6을 할당하는 단계를 포함하는 것을 특징으로 하는 에이티엠 적응계층1에서의 구조화 데이터 전달을 위한 포인터 생성방법.
  10. 프로세서에서,
    에이티엠적응계층1에서의 전용선 입력 채널을 ATM 셀로 변환하는 과정에서 구조화 데이터 전송을 지원하기 위해, 각 채널의 구조경계 값을 생성하기 위한 포인터를 생성하기 위해,
    인에이블 신호가 입력되면, 포인터 값 및 ATM 셀의 순서를 기억하기 위한 Pointer_P 값에 따라 다음 사이클 구조경계 값을 계산하는 제1 기능;
    상기 제1 단계에서 계산된 다음 사이클 구조경계 값을 외부로부터 입력된 블록 사이즈 값으로 나눈 나머지 값을 계산하는 제2 기능;
    상기 제1 단계에서 계산된 다음 사이클 구조경계 값과 상기 블록 사이즈 값 및 상기 제2 단계에서 계산된 나머지 값을 이용해 상기 다음 사이클 구조경계 값에 따라 현재 사이클 구조경계 값을 계산하는 제3 기능; 및
    상기 제3 단계에서 계산된 현재 사이클 구조경계 값의 범위에 따라 구조경계를 위한 포인터 값과, ATM 셀의 순서를 기억하기 위한 Pointer_P 값을 생성하는 제4 기능을 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.
KR10-2002-0040543A 2002-07-12 2002-07-12 에이티엠적응계층1에서의 구조화 데이터 전달을 위한포인터 생성장치 및 그 방법 KR100490898B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2002-0040543A KR100490898B1 (ko) 2002-07-12 2002-07-12 에이티엠적응계층1에서의 구조화 데이터 전달을 위한포인터 생성장치 및 그 방법
JP2002258194A JP3606382B2 (ja) 2002-07-12 2002-09-03 Ａｔｍアダプテーション層における構造化データ伝達のためのポインタ生成装置、および、その方法
US10/251,129 US7224694B2 (en) 2002-07-12 2002-09-20 Apparatus for and method of generating pointers for transfer of structured data in AAL1

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0040543A KR100490898B1 (ko) 2002-07-12 2002-07-12 에이티엠적응계층1에서의 구조화 데이터 전달을 위한포인터 생성장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20040007923A KR20040007923A (ko) 2004-01-28
KR100490898B1 true KR100490898B1 (ko) 2005-05-24

Family

ID=30113142

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0040543A KR100490898B1 (ko) 2002-07-12 2002-07-12 에이티엠적응계층1에서의 구조화 데이터 전달을 위한포인터 생성장치 및 그 방법

Country Status (3)

Country Link
US (1) US7224694B2 (ko)
JP (1) JP3606382B2 (ko)
KR (1) KR100490898B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102759466A (zh) * 2004-09-15 2012-10-31 英特基因有限公司 微流体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980017792A (ko) * 1996-08-31 1998-06-05 배순훈 Aal 타입 1에서의 구조적 데이터 전달정보를 갖춘 포인터로부터의 경계신호 추출장치 및 그 추출방법
KR19980017783A (ko) * 1996-08-31 1998-06-05 배순훈 Aal 타입 1에서의 고정비트율 데이터 처리장치에 있어서 구조적 데이터 전달방법
KR19980017785A (ko) * 1996-08-31 1998-06-05 배순훈 Aal 타입 1에서의 구조적 데이터 전달을 위한 포인터 발생장치 및 그 발생방법
KR19980017786A (ko) * 1996-08-31 1998-06-05 배순훈 Aal 타입 1에서의 구조적 데이터 전달정보를 갖춘 포인터로부터의 경계신호 추출장치 및 그 추출방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2145017C (en) * 1994-03-31 2000-02-15 Masaru Murakami Cell multiplexer having cell delineation function
US5719864A (en) * 1995-08-11 1998-02-17 International Business Machines Corp. Logical channel resolution in asynchronous transmission mode communication systems
US5758089A (en) * 1995-11-02 1998-05-26 Sun Microsystems, Inc. Method and apparatus for burst transferring ATM packet header and data to a host computer system
JP3357973B2 (ja) * 1996-03-08 2002-12-16 株式会社日立製作所 Ａａｌ１処理方法とその装置
KR0169247B1 (ko) * 1996-08-09 1999-02-01 양승택 에스티엠 기반 에이티엠 셀 물리계층 처리회로
US6151325A (en) * 1997-03-31 2000-11-21 Cisco Technology, Inc. Method and apparatus for high-capacity circuit switching with an ATM second stage switch
JPH11112523A (ja) * 1997-10-08 1999-04-23 Fujitsu Ltd サーキットエミュレーション通信方法並びにその送信装置及び受信装置
JP3816216B2 (ja) * 1997-10-28 2006-08-30 富士通株式会社 低速データをビット多重するセル伝送システム
US6178184B1 (en) 1998-12-11 2001-01-23 Avaya Technology Corp. Arrangement for synchronization of multiple streams of synchronous traffic delivered by an asynchronous medium

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980017792A (ko) * 1996-08-31 1998-06-05 배순훈 Aal 타입 1에서의 구조적 데이터 전달정보를 갖춘 포인터로부터의 경계신호 추출장치 및 그 추출방법
KR19980017783A (ko) * 1996-08-31 1998-06-05 배순훈 Aal 타입 1에서의 고정비트율 데이터 처리장치에 있어서 구조적 데이터 전달방법
KR19980017785A (ko) * 1996-08-31 1998-06-05 배순훈 Aal 타입 1에서의 구조적 데이터 전달을 위한 포인터 발생장치 및 그 발생방법
KR19980017786A (ko) * 1996-08-31 1998-06-05 배순훈 Aal 타입 1에서의 구조적 데이터 전달정보를 갖춘 포인터로부터의 경계신호 추출장치 및 그 추출방법

Also Published As

Publication number Publication date
JP2004048628A (ja) 2004-02-12
US7224694B2 (en) 2007-05-29
KR20040007923A (ko) 2004-01-28
JP3606382B2 (ja) 2005-01-05
US20040008686A1 (en) 2004-01-15

Similar Documents

Publication Publication Date Title
US6490296B2 (en) Multi-link segmentation and reassembly for bonding multiple PVC's in an inverse multiplexing arrangement
US5568486A (en) Integrated user network interface device
US7269225B2 (en) Serial digital signal transmission apparatus
US6023465A (en) Communications system
US20030088685A1 (en) Apparatus and method for controlling QoS in ATM
EP1111827B1 (en) STS-n with enhanced granularity
KR100490898B1 (ko) 에이티엠적응계층1에서의 구조화 데이터 전달을 위한포인터 생성장치 및 그 방법
US6600746B1 (en) AAL2 framing on NX64 KBPS E1/T1
US6628659B1 (en) ATM cell switching system
US20020194343A1 (en) Measurement of time-delay, time-delay-variation, and cell transfer rate in ATM networks
US20050286529A1 (en) Method and apparatus for ATM adaptation layer staggered constant bit rate cell scheduling
ITMI951607A1 (it) Dispositivo e metodo per l'implementazione di funzioni di protocollo del livello di adattamento atm (aal) in una rete
KR100378587B1 (ko) 시분할 채널 변조된 신호와 비동기 전송 모드 셀 상호변환 장치
KR970008677B1 (ko) 비동기식 전송모드 적응계층-1 타입에 있어서 분할 및 재조립 프로토콜 데이터유니트의 헤더데이터생성회로
KR100265059B1 (ko) 스완2 케이블티브이 시스템의 프레임 처리장치
KR0129599B1 (ko) 광대역 비동기 전송모드의 상위계층 정보 메세지 생성 방법
KR0185866B1 (ko) 에이에이엘 타입 1에서의 구조적 데이터 전달을 위한 포인터 발생장치 및 그 발생방법
KR19980017783A (ko) Aal 타입 1에서의 고정비트율 데이터 처리장치에 있어서 구조적 데이터 전달방법
KR100263388B1 (ko) 동기식 잔여 타임스탬프를 이용한 클럭 정보송수신장치
KR100198795B1 (ko) 에이티엠 적응 계층 형태 1을 이용한 가변 비트율 데이터의 송수신 방법 및 송수신 장치
Uematsu et al. Cell delay variation smoothing methods for atm‐based sdh signal transport system
KR0129183B1 (ko) Sscop부계층의 pdu생성회로
Rama Mohana Rao Patterns of cell loss in ATM multiplexers
KR19980017785A (ko) Aal 타입 1에서의 구조적 데이터 전달을 위한 포인터 발생장치 및 그 발생방법
Linnell et al. All-digital techniques for the optical broadband ISDN

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110511

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee