KR20030059538A

KR20030059538A - 에이티엠 셀 스위칭 장치 및 방법

Info

Publication number: KR20030059538A
Application number: KR1020010088403A
Authority: KR
Inventors: 권상철
Original assignee: 삼성전자주식회사
Priority date: 2001-12-29
Filing date: 2001-12-29
Publication date: 2003-07-10

Abstract

본 발명은 다수의 물리링크를 통해 송신된 비동기전송모드(ATM)셀들을 수신하여 ATM 적응 계층(ALL)0과 AAL2 간에 스위칭하는 ATM 스위칭 장치에 있어서,상기 AAL2 셀을 수신하면 상기 AAL2 셀에 포함된 복수개의 cps(Common Part convergence Sublayer) 패킷을 디멀티플렉싱하여 분리하고 상기 AAL2 셀에 있는 가상경로식별자(VPI), 출력 가상채널식별자(VCI) 및 CPS 패킷들의 고유 번호(CID)를 상기 AAL0에 적합하게 변환하여 AAL0 셀을 생성하여 전송하는 AAL2-AAL0 변환부와, 상기 AAL0 셀을 수신하면 상기 AAL0에 포함된 1개의 CPS 패킷을 분리하고 이전에 수신한 AAL0셀로부터 분리한 CPS 패킷들과 멀티플렉싱하고 상기 AAL2 셀에 있는 가상경로식별자(VPI), 출력 가상채널식별자(VCI) 및 CPS 패킷들의 고유 번호(CID)를 상기 AAL2에 적합하게 변환하여 AAL2 셀을 생성하여 전송하는 AAL0-AAL2 변환부를 구비한다.

Description

에이티엠 셀 스위칭 장치 및 방법{APPARATUS AND METHOD FOR SWITCHING ATM CELLS}

본 발명은 이동통신망에서의 ATM 스위칭 장치 및 방법에 관한 것이다.

전형적인 이동 통신시스템은 이동교환기(MSC: Mobile Switching Center)와, 상기 MSC에 유선으로 접속되는 기지국(BS:Base Station)과, 상기 BS에 무선으로 접속되는 이동단말기(MT: Mobile Terminal or Mobile Station)를 포함하여 이루어진다. 상기 기지국은 내부적으로 기지국 제어부(BSC: Base Station Controller)와, 기지국 송수신부(BTS: Base StationTransceiver Subsystem)를 포함하여 이루어진다.

일반적으로는 이동 통신시스템에서는 이동교환기와 기지국 제어부 사이의 접속 및 기지국 제어부와 기지국 송수신부 사이의 접속은 에스티엠(동기전송모드)(STM: Synchronous Transfer Mode)방식 또는 비연결형(connectionless) 패킷 전송방식이 사용되고 있었다. 그러므로, 이동교환기와 기지국 제어부 또는 기지국 제어부와 기지국 송수신부가 복수개의 물리적인 링크로 접속될 때 다른 물리적 링크에는 트래픽이 적은 상황에서 특정 물리적 링크로의 트래픽이 집중되는 경우는 복수개의 물리적 링크 전체의 사용에 대한 효율이 저하되는 문제점이 있다.

상기 문제점을 해결하기 위해 이동통신 망은 현재 ATM 기반으로 개발되고 있다. 이러한 이동통신망의 물리층(physical layer)에 흐르는 패킷들은 ATM 패킷들이다. 이동 통신망에서 ATM 패킷을 송수신하기 위해 RF-ATM 변환 즉, 무선 트래픽을 ATM 적응 계층(ATM Adaptation Layer: 이하 ALL이라 함) 처리 및 다중화(multiplexing) 처리한 후 ATM망에 사용되기에 적합한 ATM 셀로 변환한다. 여기에서 ATM적응 처리한 일반적으로 패킷화된 무선 정보에 대한 컨버젼스(convergence) 처리하여 출력하고, 컨버젼스 처리된 패킷 정보를 다수의 셀(cell)로 분해하고 각 셀의 선두와 말미에 각각 헤더(Header) 또는 트레일러(Trailer)나 이들 모두를 삽입하여 미리 설정된 크기의 정보 필드로 생성하는 것을 말한다.

ATM 적응 계층(ALL)에는 AAL0, AAL2, AAL5 등이 있는데 이들 중 AAL2 패킷은 AAL0내의 cps(Common Part convergence Sublayer)-packet이 멀티플렉싱된 형태의 패킷으로 유일하게 BSC과 BTS 간, GAN(global area network)과 TAN(Tactical Area Network)간의 E1/T1 사이에 흐르게 된다. 따라서 BSC와 BTS, GAN과 TAN에 정합부에서는 이러한 AAL2 패킷을 멀티플렉싱 또는 디멀티플렉싱하기 위한 블럭이 존재하게 된다. 이러한 AAL2 스위칭 기능을 구현함에 있어서 종래에는 ASIC(application-specific integrated circuit)을 이용하거나 전용칩을 사용했다.

이와 같이, 종래에는 전술한 AAL2 스위칭 기능을 ASIC이나 전용칩을 이용해 하드웨어적인 방법으로 구현했다. 이러한 방법을 쓸 경우 필요에 의해 스위칭에 여러 다른 기능이 첨부되는 경우 하드웨어 전체를 수정하거나 새로운 칩을 채택하는 등 많은 비용과 시간이 필요하게 된다.

따라서 본 발명의 목적은 전술한 문제점을 해결하기 위해 AAL2 스위칭 기능을 디지털 처리 프로세서를 이용해 구현한 ALL2 스위칭 장치 및 방법을 제공함에 있다.

상기한 목적을 달성하기 위해 본 발명은 다수의 물리링크를 통해 송신된 비동기전송모드(ATM)셀들을 수신하여 ATM 적응 계층(ALL)0과 AAL2 간에 스위칭하는 ATM 스위칭 장치에 있어서,상기 AAL2 셀을 수신하면 상기 AAL2 셀에 포함된 복수개의 cps(Common Part convergence Sublayer) 패킷을 디멀티플렉싱하여 분리하고 상기 AAL2 셀에 있는 가상경로식별자(VPI), 출력 가상채널식별자(VCI) 및 CPS 패킷들의 고유 번호(CID)를 상기 AAL0에 적합하게 변환하여 AAL0 셀을 생성하여 전송하는 AAL2-AAL0 변환부와, 상기 AAL0 셀을 수신하면 상기 AAL0에 포함된 1개의 CPS 패킷을 분리하고 이전에 수신한 AAL0셀로부터 분리한 CPS 패킷들과 멀티플렉싱하고 상기 AAL2 셀에 있는 가상경로식별자(VPI), 출력 가상채널식별자(VCI) 및 CPS 패킷들의 고유 번호(CID)를 상기 AAL2에 적합하게 변환하여 AAL2 셀을 생성하여 전송하는 AAL0-AAL2 변환부를 구비한다.

도 1은 ALL2 패킷의 포맷을 나타내는 도면,

도 2는 CPS-패킷 포맷을 나타내는 도면,

도 3은 ALL0 패킷의 포맷을 나타내는 도면,

도 4는 본 발명에 따른 ALL2 스위칭을 수행하는 디지털 처리 프로세서 및 그 주변 구성을 나타내는 도면,

도 5는 디지털 신호 처리 프로세서에서 AAL2에서 AAL0으로의 변환을 수행하는 기능 블록을 나타내는 도면,

도 6은 디지털 신호 처리 프로세서에서의 AAL2에서 AAL0으로의 스위칭을 나타내는 도면,

도 7는 디지털 신호 처리 프로세서에서 AAL0에서 AAL2로의 변환을 수행하는 기능 블록을 나타내는 도면,

도 8은 디지털 신호 처리 프로세서에서의 AAL0에서 AAL2로의 스위칭을 나타내는 도면.

이하 본 발명의 바람직한 실시예의 상세한 설명이 첨부된 도면들을 참조하여 설명될 것이다. 도면들 중 참조번호들 및 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 참조번호들 및 부호들로 나타내고 있음에유의해야 한다. 하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.

.본 발명에서 사용되는 AAL2 스위칭은 AAL0 셀과 AAL2 셀간의 상호 변환을 의미한다. AAL0 셀은 cps-packet이 1개 들어있는 ATM 셀이고 AAL2 셀은 cps-packet이 여러개 멀티플렉싱되어 있는 형태의 셀이다. 따라서 AAL0 셀에서 AAL2 셀로의 변환은 여러개의 AAL0 셀이 AAL2 셀 형태로 멀티플렉싱됨을 말하고 AAL2 셀에서 AAL0 셀로의 변환은 멀티플렉싱된 AAL2 셀에서 cps-packet을 분리하여 여러 개의 AAL0 셀로 디멀티플렉싱함을 말한다.

도 1은 ALL2 패킷의 포맷을 나타내고 도 2는 CPS-패킷 포맷을 나타내며, 도 3은 ALL0 패킷의 포맷을 나타낸다.

도 1을 참조하면, AAL2 CPS-PDU(AAL2 셀)는 ATM 헤더, 1바이트(8비트)의 CPS-PDU 헤더와, partial 셀과, 복수의 CPS 패킷(CPS-Packet1, CPS-Packet2)으로 이루어진다. ATM 셀은 VPI(Virtual Path Identifier), VCI(Virtual Channel Identifier), CLP(Cell Loss Priority) 등을 포함한다. 상기 CPS-PDU 헤더(이하 "AAL2 셀 헤더"라 칭함)는 6비트의 OSF와, 1비트의 SN과, 1비트의 P로 이루어진다. 상기 OSF(OffSet Field)는 AAL2 CPS-PACKET 페이로드(PAYLOAD)(CPS-INFO)의 시작 위치를 알려주는 정보로서, OSF와 CPS-PACKET 페이로드 사이의 간격을 나타낸다. SN(Sequence Number)은 CPS-PDU의 순서번호를 나타내는 것으로, 2-모듈로(Modulo) 방식에 의해 정해질 수 있다. P(Parity)는 패리티 표시로서, 홀수 패리티(OddParity)가 적용될 수 있다. partial 셀은 동일한 채널(VPI/VCI)을 가진 이전 AAL2 셀에 멀티플렉싱되어 있던 마지막 CPS-패킷의 일부이다.

도 2를 참조하면, 사용자 정보(CPS-packet1, packet2)는 24비트(3바이트)의 AAL2 CPS-PACKET 헤더(이하 "AAL2 패킷 헤더"라 칭함)와, 최대 45/64바이트의 페이로드(CPS-INFO.: PAYLOAD)로 이루어진다. 상기 AAL2 패킷 헤더는 8비트의 CID와, 6비트의 LI와, 5비트의 UUI와, 5비트의 HEC로 이루어진다. 여기서 CID(Channel Identification Offset Field)는 AAL2 패킷(채널) 각 하나를 확인할 수 있도록 하는 고유의 번호가 할당되는 영역이다. 상기 CID는 해당 AAL2 채널이 해제될 때까지 사용된다. LI(Length Indicator)는 CPS-PACKET 페이로드의 길이를 표시하는 것으로, CPS-PACKET 페이로드에는 최대 45바이트 또는 64바이트의 정보가 포함될 수 있으므로 상기 LI는 최대 45바이트 또는 64바이트의 길이를 표시할 수 있다. UUI(User-to-User Information)는 CPS 사용자간의 통신을 위해 사용된다. HEC(Header Error Control)는 CPS-PACKET 헤더에 발생되는 에러 검출을 위해 사용된다. CPS-PACKET의 페이로드인 CPS-INFO는 음성과 같은 실시간성을 갖는 짧은 길이의 정보가 실리는 영역으로, 다수의 패킷들이 다중화되어 실릴 수 있다. 이때 CPS-INFO에는 최대 45바이트 또는 64바이트 길이까지의 정보가 실릴 수 있다.

도 3을 참조하면, AAL0 CPS-PDU(AAL0 셀)는 ATM 헤더, 1개의 CPS 패킷(CPS-Packet)과 패드(PAD)로 이루어진다. ATM 셀은 VPI(Virtual Path Identifier), VCI(Virtual Channel Identifier), CLP(Cell Loss Priority) 등을 포함한다. AAL0 셀은 AAL2 셀에 있는 OSF, SN, P 필드를 포함하지 않는다. CPS 패킷은 전술한 도 3의 CPS 패킷과 동일한 구조를 가지므로, 그 설명을 생략한다.

도 4는 본 발명에 따른 ALL2 스위칭을 수행하는 디지털 처리 프로세서 및 그 주변 구성을 나타내는 도면이다. 먼저 본 발명에 따른 디지털 처리 프로세서에서 AAL2 셀을 받아 AAL0 셀로 변환하여 라우팅하는 동작을 설명한다. E1/T1 라인을 통해 들어오는 AA2 셀은 프레이머 0∼프레이머 3(11∼14)중 하나의 프레이머와 맵퍼(20)를 통과한 후 UsRx(UTOPIA 스위치 Rx 프로세서)(40)를 지나 DSP 맵퍼(Mapper)(70)를 통과하면서 UsRx로부터의 셀임을 나타내는 1바이트 정보가 53바이트의 ATM 셀에 붙게 된다. DSP 셀 맵퍼(70)는 DSP(90)와 USRx(40), USTx(42) 사이에서 UTOPIA 정합 기능을 가지는데, DSP(90)와의 정합은 55 바이트 정합이며, USRx(40), USTx(42)와의 정합은 53 바이트 정합(UTOPIA 정합)을 갖는다. DSP(90)는 Rx FIFO(82)로부터 AAL2 셀을 DSP(90)의 DMA(Direct Memory Access)를 이용해 받게 되고 DSP(90)는 수신된 ATM 셀이 AAL0 셀인지 AAL2 셀인지 DSP 맵퍼(70)가 붙인 첫번째 1바이트를 확인함으로서 구별해 내게 된다. AAL2 셀인 것으로 판단하면 DSP(90)는 이를 AAL0 셀로 변환하고 UxRx로 향하는 AAL0 셀임을 표시하는 1바이트를 삽입해 이를 Tx FIFO(80)를 통해 DSP 맵퍼(70)로 전달하게 된다. DSP 맵퍼(70)는 이를 다시 UsRx 소스 포트(source port)로 전달해 최종적으로 AAL0로 변환된 ATM 셀이 라우팅 되게 된다.

UsTx(UTOPIA switch Tx processor)(42)를 통해서 내부의 AAL0 셀을 AAL2 셀로 멀티플렉싱하여 E1/T1으로 보내는 경우는 위와는 반대의 흐름을 가진다. UsTx 소스 포트로 들어온 AAL0 셀은 DSP 맵퍼(70)를 통과한후 UsTx로부터의 ATM 셀임을표시하는 1바이트가 붙어서 Rx FIFO(82)를 통해 DSP(90)로 전달된다. DSP(90)로 전달된 AAL0 셀은 AAL2 셀로 멀티플렉싱된 후 UsTx(42)로 향하는 ATM 셀임을 나타내는 1바이트가 첨가된 후 DSP 맵퍼(70)로 전달되고 DSP 맵퍼(70)는 이를 UsTx 소스 포트로 보낸다. UsTx(42)는 이 ATM 셀을 외부 E1/T1으로 라우팅하여 보낸다. 도 1에서 MPC860 프로세서(62)는 AAL0와 AAL2 상호 변환시 필요한 변환 테이블(Translation table)을 DSP에게 DSP(90)와 공통으로 쓰는 DPRAM(Dual Port RAM)을 이용한 IPC(Inter Processor Communication)를 통해 내려주고 전반적으로 DSP(90)를 관리하고 DSP(90)의 동작 상태를 점검하는 역할을 한다.

도 5는 디지털 신호 처리 프로세서에서 AAL2에서 AAL0으로의 변환을 수행하는 기능 블록을 나타낸다. 도 6은 디지털 신호 처리 프로세서에서의 AAL2에서 AAL0으로의 스위칭을 나타내는 도면이다.

도 5에는 디지털 신호 처리 프로세서(90)에서 AAL0에서 AAL2로의 변환을 수행하는 기능 블록을 나타나 있다. AAL2에서 AAL0으로의 스위칭은 2개의 함수 Aal2_Rx()와 Aal2_Tx()에 의해 행해진다. AAL2 셀은 cps-packet이 복수개 멀티플렉싱되어 있는 형태의 셀이고, AAL0 셀은 cps-packet이 1개 들어있는 ATM 셀이므로, AAL2에서 AAL0으로의 스위칭은 AAL2 셀에 포함된 복수의 cps-패킷을 디멀티플렉싱하여 1개의 cps-패킷을 포함하는 AAL0 셀로 변환하는 것이다.

도 5 및 도 6을 참조하면, Aal2_Rx() 함수(210)는 AAL2 셀을 수신한다. Aal2_Rx() 함수(210)에 수신되는 AAL2 셀의 구조는 도 6의 우측에 상세히 도시되어 있다. 이 AAL2 셀은 복수의 CPS 패킷을 포함하고 있다. Aal2_Rx() 함수(210)는AAL2 셀에 포함된 복수의 cps 패킷을 디멀티플렉싱하여 cps 패킷을 분리하여 Aal0_Tx() 함수(220)에 제공한다. Aal0_Tx() 함수(220)는 ATM 헤더의 VPI/VCI와 cps-패킷의 CID(Channel Identification Offset Field)를 변환 테이블(transaltion table)을 참조하여 변환한 후 AAL0 셀을 생성한다. CID는 전술한 바와 같이 AAL2 패킷(채널) 각 하나를 확인할 수 있도록 하는 고유의 번호가 할당되는 영역이다. 즉, Aal0_Tx() 함수(220)는 AAL2 셀의 각 CPS 패킷에 할당된 CID를 변환 데이블을 참조하여 AAL0 셀에 적합한 CID로 변환하는 것이다. 이렇게 생성된 AAL0 셀의 구조는 도 6의 좌측에 상세히 도시되어 있다. 도 6에 도시된 바와 같이, AAL2 셀은 2개의 함수 Aal2_Rx()와 Aal2_Tx()를 통해 1개의 CPS 패킷을 포함하는 AAL0 셀로 변환된다.

도 7는 디지털 신호 처리 프로세서에서 AAL0에서 AAL2로의 변환을 수행하는 기능 블록을 나타낸다. 도 8은 디지털 신호 처리 프로세서에서의 AAL0에서 AAL2로의 스위칭을 나타내는 도면이다.

도 7에는 디지털 신호 처리 프로세서(90)에서 AAL0에서 AAL2로의 변환을 수행하는 기능 블록을 나타나 있다. AAL0에서 AAL2로의 스위칭은 2개의 함수 Aal0_Rx()와 Aal2_Tx()에 의해 행해진다. AAL0 셀은 1개의 cps-packet을 포함하는 ATM 셀이고 AAL0 셀은 CPS-패킷이 복수개 멀티플렉싱되어 있는 형태의 셀이므로, AAL0에서 AAL2로의 스위칭은 복수개의 AAL0 셀 포함된 각 1개의 cps-패킷을 멀티플렉싱하여 복수개의 cps-패킷을 포함하는 AAL2 셀로 변환하는 것이다.

도 7 및 도 8을 참조하면, Aal0_Rx() 함수(230)는 AAL0 셀을 수신한다.Aal0_Rx() 함수(230)에 수신되는 AAL0 셀의 구조는 도 8의 우측에 상세히 도시되어 있다. 이 AAL0 셀은 1개의 CPS 패킷을 포함하고 있다. Aal0_Rx() 함수(230)는 AAL0 cell을 수신후 cps-패킷을 분리해 이전에 수신한 동일한 VPI/VCI를 가진 AAL0 셀로부터 추출한 cps-패킷들과 멀티플렉싱한다. Aal0_Rx() 함수(230)는 47바이트의 AAL2 셀의 패이로드가 가득차게 되면 Aal2_Tx() 함수(240)에 제공한다. Aal2_Tx() 함수(240)는 ATM 헤더의 VPI/VCI와 cps-패킷의 CID(Channel Identification Offset Field)를 변환 테이블(transaltion table)을 참조하여 변환한 후 AAL2 셀을 생성한다. 즉, Aal2_Tx() 함수(240)는 AAL0 셀의 CPS 패킷에 할당된 CID를 변환 데이블을 참조하여 AAL2 셀에 적합한 CID로 변환하는 것이다. 이렇게 생성된 AAL2 셀의 구조는 도 8의 좌측에 상세히 도시되어 있다. 도 6에 도시된 바와 같이, AAL0 셀은 2개의 함수 Aal0_Rx()와 Aal2_Tx()를 통해 복수의 CPS 패킷을 포함하는 AAL2 셀로 변환된다.

전술한 바와 같이 본 발명은 AAL2 스위칭 기능을 구현함에 있어서 새로운 기능을 추가하거나 스위칭 성능에 대한 개선 등을 할 필요가 있을 때 이를 ASIC이나 전용 칩과 같은 하드웨어적인 방법을 이용할 경우 많은 비용과 개발 시간을 낭비하게 된다. 그러나 이러한 기능을 전용의 프로세서를 이용해 소프트웨어적으로 구현함으로써 성능의 개선이나 기능 추가를 함에 있어서 다른 하드웨어 부분에 대한 수정 없이 디지털 신호 처리 프로세서를 구동시키는 프로그램을 수정함으로써 유연하고 간단하게 이루어 낼 수 있다.

Claims

다수의 물리링크를 통해 송신된 비동기전송모드(ATM)셀들을 수신하여 ATM 적응 계층(ALL)0과 AAL2 간에 스위칭하는 ATM 스위칭 장치에 있어서,

상기 AAL2 셀을 수신하면 상기 AAL2 셀에 포함된 복수개의 cps(Common Part convergence Sublayer) 패킷을 디멀티플렉싱하여 분리하고 상기 AAL2 셀에 있는 가상경로식별자(VPI), 출력 가상채널식별자(VCI) 및 CPS 패킷들의 고유 번호(CID)를 상기 AAL0에 적합하게 변환하여 AAL0 셀을 생성하여 전송하는 AAL2-AAL0 변환부와,

상기 AAL0 셀을 수신하면 상기 AAL0에 포함된 1개의 CPS 패킷을 분리하고 이전에 수신한 AAL0셀로부터 분리한 CPS 패킷들과 멀티플렉싱하고 상기 AAL2 셀에 있는 가상경로식별자(VPI), 출력 가상채널식별자(VCI) 및 CPS 패킷들의 고유 번호(CID)를 상기 AAL2에 적합하게 변환하여 AAL2 셀을 생성하여 전송하는 AAL0-AAL2 변환부를 구비하는 것을 특징으로 하는 ATM 스위칭 장치.
다수의 물리링크를 통해 송신된 비동기전송모드(ATM)셀들을 수신하여 ATM 적응 계층(ALL)0과 AAL2 간에 스위칭하는 ATM 스위칭 방법에 있어서,

상기 AAL2 셀을 수신하면 상기 AAL2 셀에 포함된 복수개의 cps(Common Part convergence Sublayer) 패킷을 디멀티플렉싱하여 분리하는 단계와,

상기 AAL2 셀에 있는 가상경로식별자(VPI), 출력 가상채널식별자(VCI) 및CPS 패킷들의 고유 번호(CID)를 상기 AAL0에 적합하게 변환하여 AAL0 셀을 생성하여 전송하는 단계를 포함하는 것을 특징으로 하는 ATM 스위칭 방법.
다수의 물리링크를 통해 송신된 비동기전송모드(ATM)셀들을 수신하여 ATM 적응 계층(ALL)0과 AAL2 간에 스위칭하는 ATM 스위칭 방법에 있어서,

상기 AAL0 셀을 수신하면 상기 AAL0에 포함된 1개의 CPS 패킷을 분리하고 이전에 수신한 AAL0셀로부터 분리한 CPS 패킷들과 멀티플렉싱하는 단계와,

상기 AAL2 셀에 있는 가상경로식별자(VPI), 출력 가상채널식별자(VCI) 및 CPS 패킷들의 고유 번호(CID)를 상기 AAL2에 적합하게 변환하여 AAL2 셀을 생성하여 전송하는 단계를 포함하는 것을 특징으로 하는 ATM 스위칭 방법.