KR20010064254A

KR20010064254A - 다중 에이티엠연결에 대해 에이에이엘2 스위칭이 가능한에이에이엘2 처리장치 및 방법

Info

Publication number: KR20010064254A
Application number: KR1019990062404A
Authority: KR
Inventors: 박태준; 조광수; 김도연; 이성재; 김정식
Original assignee: 오길록; 한국전자통신연구원
Priority date: 1999-12-27
Filing date: 1999-12-27
Publication date: 2001-07-09

Abstract

본 발명은 비동기 전달모드(ATM : Asynchronous Transfer Mode) 교환기에 사용되는 ATM AAL2 트래픽을 교환처리하는 장치로서, 다중 ATM연결에 대해 AAL2 스위칭이 가능한 AAL2 처리장치 및 방법에 관한 것이다. 본 발명은 수신 패킷을 저장하는 Rx 패킷 FIFO(10); 수신 패킷을 셀단위로 조립하여 송신하고, 수신 셀을 패킷 단위로 분해하여 송신하는 AAL2 처리를 제어하는 AAL2 FPGA(Field Programmable Gate Array : 20); AAL2 연결 설정에 필요한 송신측 정보로서 CID 할당 표, ATM 연결관리 표, 셀 헤더 표를 저장하는 메모리 공간 및 셀 조립을 위한 셀 조립 버퍼로 이루어진 업 스트림 메모리(up stream memory : 30); 조립완료된 송신 셀을 저장하는 Tx 셀 FIFO(40); 수신한 셀을 저정하는 Rx 셀 버퍼(50); VPI/VCI/CID 변환을 위한 CAM(Content Addressed Memory : 60); AAL2 연결 설정에 필요한 수신측 정보로서 ATM 연결관리 표, 패킷연결관리 표를 저장하는 메모리공간 및 셀 분해를 위한 셀 분해 버퍼(패킷버퍼)로 이루어진 다운 스트림 메모리(down stream memory : 70); 분해완료된 셀의 패킷을 송신하기 위해 저장하는 Tx 패킷 FIFO(80); 및 상기 AAL2 FPGA(20)를 제어하여 새로운 연결 설정에 대해 필요한 표의 갱신등을 수행하도록 하는 CPU(90)로 구성된 AAL2 처리 장치를 제공한다. 본 발명은 다중 ATM연결을 지원하는 AAL2 CPS의 구현에 직접 이용될 수 있다.

Description

다중 에이티엠연결에 대해 에이에이엘2 스위칭이 가능한 에이에이엘2 처리 장치 및 방법 {AAL2 switching device and method}

본 발명은 비동기 전달모드(ATM : Asynchronous Transfer Mode) 교환기에 사용되는 ATM AAL2 트래픽을 교환처리하는 장치로서, 다중 ATM연결에 대해 AAL2 스위칭이 가능한 AAL2 처리장치 및 방법에 관한 것이다.

AAL2(ATM Adaptation Layer2) CPS(Common Part Sublayer) 구현은 ITU-T I.363.2에 의해 가능하다. 그러나 일부에서 구현한 바와 같이 규격에만 의존하는 경우 하나의 AAL2지원 모듈은 단일 ATM연결만을 지원할 수 있으므로 트렁킹 등 제한된 용도로만 사용될 수 있고, 단대단의 AAL2연결을 지원하는 IMT-2000의 통합망 구조 등에 반드시 필요한 AAL2스위칭 및 다중 ATM연결을 사용해야 하는 일반적인 상황에는 적합치 못하다.

또한 기존의 ALL2 처리장치에서 다중 연결을 지원하기 위해서는 연결 수만큼의 주변 FIFO가 필요한 구조적인 한계를 지닌다. 그리고 스위칭을 지원하기 위해서는 별도의 스위칭 전용 장치를 사용해야 하는 문제점이 있다.

따라서 본 발명은 AAL2 처리장치를 스위칭을 고려한 구조로 하여, 별도 스위칭을 위한 장치 없이 스위칭을 처리할 수 있도록 하여, 분산구조와 집중구조 모두에 적용이 가능하도록 ALL2 처리장치 및 방법을 제공하는 데 그 목적이 있다.

도 1은 본 발명에 따른 AAL2 처리 장치의 블록 구성도

도 2a 및 도 2b는 본 발명에 따른 AAL2 송신 과정을 보인 흐름도

도 3은 AAL2 송신 처리를 위해 사용되는 각종 표

도 4a 및 도 4b는 본 발명에 따른 AAL2 수신 과정을 보인 흐름도

도 5는 AAL2 수신 처리를 위해 사용되는 각종 표

* 도면의 주요부분에 대한 부호의 설명 *

10 : Rx 패킷 FIFO 20 : AAL2 FPGA

30 : 업 스트림 메모리 40 : Tx 셀 FIFO

50 : Rx 셀 FIFO 60 : CAM

70 : 다운 스트림 메모리 80 : Tx 패킷 FIFO

90 : CPU

상기한 목적을 달성하기 위해 본 발명은 다중 ATM연결을 지원하는 AAL2 처리장치를 송신기능과 수신기능으로 나누어 구성하며, 각 기능 수행에 필요한 각종 표를 구성한다. 그리고, 이하의 본 발명에 대한 설명에서는 ITU-T I.363.2의 일반적인 AAL2 CPS기능 흐름은 공지 정보이므로, 그 내용을 언급하지 않고 송신부는 CPS PDU 조립(I.363.2)으로, 수신부는 CPS PDU 분해(I.363.2)로 간략히 나타낸다.

본 발명의 바람직한 실시예를 첨부도면을 참조하여 설명한다.

도 1은 본 발명에 따른 AAL2 처리 장치의 블록 구성도이다.

도면에서 보듯이, 수신 패킷을 저장하는 Rx 패킷 FIFO(10); 수신 패킷을 셀단위로 조립하여 송신하고, 수신 셀을 패킷 단위로 분해하여 송신하는 AAL2 처리를 제어하는 AAL2 FPGA(Field Programmable Gate Array : 20); AAL2 연결 설정에 필요한 송신측 정보로서 CID 할당 표, ATM 연결관리 표, 셀 헤더 표를 저장하는 메모리 공간 및 셀 조립을 위한 셀 조립 버퍼로 이루어진 업 스트림 메모리(up stream memory : 30); 조립완료된 송신 셀을 저장하는 Tx 셀 FIFO(40); 수신한 셀을 저정하는 Rx 셀 버퍼(50); VPI/VCI/CID 변환을 위한 CAM(Content Addressed Memory : 60); AAL2 연결 설정에 필요한 수신측 정보로서 ATM 연결관리 표, 패킷연결관리 표를 저장하는 메모리공간 및 셀 분해를 위한 셀 분해 버퍼(패킷버퍼)로 이루어진 다운 스트림 메모리(down stream memory : 70); 분해완료된 셀의 패킷을 송신하기 위해 저장하는 Tx 패킷 FIFO(80); 및 상기 AAL2 FPGA(20)를 제어하여 새로운 연결 설정에 대해 필요한 표의 갱신등을 수행하도록 하는 CPU(90)로 구성된다.

또한 상기 AAL2 FPGA(Field Programmable Gate Array : 20)는 송신기능 수행시에 조립된 셀의 위치 정보를 저장하는 조립셀 큐와 셀 조립시 시간 관리를 위한 타이머 관리 표를 저장하는 메모리공간을 구비하며, 상기 업 스트림 메모리(30)를 관리하여 조립 완료, 또는 셀조립 시간 만료시에 송신할 셀을 읽어 Tx 셀 FIFO(40)에 전송하는 업 스트림 관리부(21); 수신기능 수행시에 분해된 사용자 패킷의 위치 정보를 저장하는 패킷 큐를 저장하는 메모리 공간을 구비하며, 상기 다운 스트림 메모리(70)를 관리하여 셀분리가 완료되면 송신할 패킷을 읽어 상기 Tx 패킷 FIFO(80) 또는 스위칭 패킷 FIFO(23)에 전송하는 다운 스트림 관리부(22); 및 수신될 셀의 통과 패킷을 상기 업 스트림 관리부(21)로 스위칭하기 위해 저장하는 스위칭 패킷 FIFO(23)로 이루어 진다.

상기와 같이 구성된 본 발명의 ALL2 처리 장치의 동작을 설명한다.

도 2a 및 도 2b는 송신기능 수행시의 동작 흐름도이고, 도 3은 송신 기능 수행에 필요한 각종 표를 나타낸 것이다.

먼저, 도 3의 송신 기능 수행에 필요한 각종 표에 대해 설명한다. 표 1은 CID(Channel Identifier)할당 표로서, TDM(Time Division Mutiplexing)연결변호에 대하여 대응하는 ATM연결에 대한 VPI/VCI(Virtual Path Identifier/Virtual Connection Identifier), CID, Timer_CU(Composite User)값 등의 할당에 사용된다. 이때 ATM연결ID는 내부 사용을 위한 ATM연결 구분자로서 ATM연결별 상태 관리를 위해 사용하는 표 2의 ATM연결관리 표를 참조하기위해 사용한다.

표 2의 ATM연결관리 표는 ATM연결별 상태와 상태 값, 조립 셀의 버퍼 위치와 쓸 위치를 나타내는데 사용된다. 셀 조립을 위한 버퍼의 위치는 이들 정보를 이용하여 표 3과 같이 조합하여 주소를 만든다. ATM연결ID에 할당된 VPI/VCI 등은 셀 전송시 표 6 셀 Header 표를 참조한다.

표 4 내지 표 6은 각각 Timer 관리, 조립 셀 Queue, 셀 Header 표이다.

AAL2 처리 장치의 송신기능은 도 2에 도시한 바와 같이 패킷수신 및 CPS패킷 조립단계, ATM연결정보읽기 단계, CPS PDU조립 단계, Timer_CU관리단계, ATM연결별 정보 갱신단계, 셀조립완료 확인 단계 및 송신 단계를 수행함으로 이루어진다.

이를 상세히 설명하면, 패킷수신 및 CPS패킷 조립단계(S101)는 AAL2로 송신할 패킷이 Rx 패킷 FIFO(10)에 도착하면 패킷의 헤더를 만들어 패킷을 조립한다. 이 때 업 스트림 메로리(30)의 CID 할당 표(도 3의 표 1)에서 CID와 ATM연결ID를 참조한다. 참조한 CID를 사용하여 CPS 패킷의 헤더를 만들어 패킷을 조립한다.

ATM연결정보읽기 단계(S102)에서 조립된 패킷을 셀로 조립 할 셀버퍼의 위치를 알아낸다. 이 때 ATM연결관리 표(도 3의 표 2)에서 ATM연결에 대한 셀조립 상태와 셀 조립을 위한 버퍼 위치를 참조한다. 조립된 패킷이 저장될 셀 조립 버퍼의 위치는 표 2에 관리되는 정보를 이용하여 표 3과 같이 나타낼 수 있다.

CPS PDU(Protocol Data Unit)조립 단계(S103)는, I.363.2에 규정된 바와 같이 STF(Start Field)생성 등의 과정과 함께 AAL2수신 패킷들을 ATM연결별 셀 조립버퍼에 저장하여 셀조립을 한다. 버퍼에 저장된 패킷은 셀 경계 이전에 패킷이 저장완료 될 수 있고, 경계를 넘어설 수 도 있다. 이에 대해서는 I.363.2에 규정된 바와 같이 처리하게 되며, 그 상태를 표 2의 ATM연결ID별 상태관리표에 저장하여 관리한다. 셀 조립이 완료되면 전송이 시작된다.

Timer_CU관리 단계(S104)에서는, 셀 전송이 각 연결별 AAL2패킷을 다중화하여 셀 조립이 완료되면 시작되므로, 셀 조립을 위한 대기시간이 다중화 효율에 영향을 미친다. 그러나 서비스 품질을 위해 셀 조립을 위한 대기시간은 제한이 되며, 이를 위해 ATM연결별로 Timer을 운용한다. 이를 Timer_CU라 하며, 표 4와 같이 ATM연결별로 Timer_CU를 다르게 갖고 관리한다. Timer_CU가 파기되면 조립되지않은 나머지 부분은 0으로 채워 셀 전송을 요구하게 된다.

ATM연결별 정보 갱신단계(S105)는, Tx 셀 버퍼(40)에 수신 패킷을 저장한 경우, CPS PDU조립 단계와 Timer_CU관리 단계에서 셀 전송을 요구하는 경우 등 연결별 상태정보를 갱신할 필요가 생기면 표 2를 갱신한다.

셀조립완료 확인단계(S106)는, CPS PDU조립 단계(S103)에서 조립 완료되었거나 Timer_CU관리 단계(S104)에서 Timer_CU가 파기된 경우 등 셀 전송이 필요한 경우 송신될 셀의 위치를 조립 셀 큐에 저장하여(S107) 가능한 빠른시간에 셀 송신이 이루어 질 수 있도록 하고, 송신될 셀이 없는 경우 다음 패킷의 수신을 대기한다.

조립 셀 큐에 송신될 셀이 있는 경우 표 6의 셀 헤더표를 참조하여 셀을 송신한다(S108, S109). Timer_CU관리, 셀 송신기능은 다른 기능과는 독립적으로 수행된다.

도 4a 및 도 4b는 수신기능 수행시의 동작 흐름도이고, 도 5는 수신 기능 수행에 필요한 각종 표를 나타낸 것이다.

이를 설명하면, ATM셀이 수신되면(S110), ATM 연결번호(VPI/VCI)를 내부연결번호로 변환한 후, ATM 연결별 정보를 읽어 분해한 패킷을 저장할 셀분해 버퍼(패킷버퍼)의 위치를 알아낸다(S111).

다음에, AAL2패킷을 연결별로 분리하여 자국 사용자부 패킷과 다른 연결로 보내어질 통과 패킷으로 구분한 후 패킷버퍼에 저장한다(S112). 수신된 ATM셀의 AAL2패킷은 I.363.2에 규정된 바와 같이 처리하게 되며, 그 상태를 표 7의 ATM연결별 상태관리표에 저장하여 관리한다(S113). 자국 사용자 패킷은 자국 사용자부로 보내어지고, 통과 패킷은 송신 패킷으로 분류되어 스위칭 패킷 FIFO(23)를 통해 송신 절차에 의해 셀 조립 단계를 거쳐 타국으로 다시 송신된다.

셀 분해버퍼(패킷버퍼)에 저장되는 패킷정보는 TDM연결에 따라 구분되어 저장되며, 저장 위치와 관리정보는 ATM연결과 AAL2연결구분자에 의해 결정되는 패킷연결번호에 의해 표 8의 패킷연결번호/TDM연결번호 표에 의해 관리된다. 패킷이 저장될 버퍼의 위치는 표 8에 관리되는 정보를 이용하여 표 9와 같이 나타낼 수 있다.

표 10의 패킷 큐 표는 사용자부 서비스를 위해 TDM측으로 패킷을 읽어낼 때 버퍼의 상태관리를 위해 사용한다.

수신 패킷 큐에 송신될 패킷이 있는 경우 패킷을 송신 패킷 FIFO(80)로 전송한다(S114, S115). 패킷 송신기능은 다른 기능과는 독립적으로 수행된다.

상술한 바와 같은 본 발명은 다중ATM연결과 AAL2스위칭 기능을 지원하기 위해 추가로 필요한 부분만 나타내어 ITU-T I.363.2를 숙지한 경우 다중 ATM연결을 지원하는 AAL2 CPS의 구현에 직접 이용될 수 있다.

또한 본 발명은 다중 연결수에 대해 구조적인 제한 없으며, 별도의 스위칭 전용 장치 없이 다중 ATM연결에 대해 AAL2 스위칭이 가능하다.

이상에서 본 발명에 대한 기술사상을 첨부도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한, 이 기술분야의 통상의 지식을 가진 자라면 누구나 본 발명의 기술사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.

Claims

비동기 전달모드(ATM) 교환기에 사용되는 ATM AAL2 트래픽을 교환처리하는 장치에 있어서,

수신 패킷을 저장하는 Rx 패킷 FIFO(10);

수신 패킷을 셀단위로 조립하여 송신하고, 수신 셀을 패킷 단위로 분해하여 송신하는 AAL2 처리를 제어하는 AAL2 FPGA(20);

AAL2 연결 설정에 필요한 송신측 정보로서 CID 할당 표, ATM 연결관리 표, 셀 헤더 표를 저장하는 메모리 공간 및 셀 조립을 위한 셀 조립 버퍼로 이루어진 업 스트림 메모리(30);

조립완료된 송신 셀을 저장하는 Tx 셀 FIFO(40);

수신한 셀을 저정하는 Rx 셀 버퍼(50);

VPI/VCI/CID 변환을 위한 CAM(60);

AAL2 연결 설정에 필요한 수신측 정보로서 ATM 연결관리 표, 패킷연결관리 표를 저장하는 메모리공간 및 셀 분해를 위한 셀 분해 버퍼(패킷버퍼)로 이루어진 다운 스트림 메모리(70);

분해완료된 셀의 패킷을 송신하기 위해 저장하는 Tx 패킷 FIFO(80); 및

상기 AAL2 FPGA(20)를 제어하여 새로운 연결 설정에 대해 필요한 표의 갱신등을 수행하도록 하는 CPU(90)를 포함하여 다중 연결수에 대해 구조적인 제한 없고, 별도의 스위칭 전용 장치 없이 다중 ATM연결에 대해 AAL2 스위칭이 가능하도록하는 AAL2 처리장치.
제1항에 있어서,

상기 AAL2 FPGA(20)는 송신기능 수행시에 조립된 셀의 위치 정보를 저장하는 조립셀 큐와 셀 조립시 시간 관리를 위한 타이머 관리 표를 저장하는 메모리공간을 구비하며, 상기 업 스트림 메모리(30)를 관리하여 조립 완료, 또는 셀조립 시간 만료시에 송신할 셀을 읽어 Tx 셀 FIFO(40)에 전송하는 업 스트림 관리부(21);

수신기능 수행시에 분해된 사용자 패킷의 위치 정보를 저장하는 패킷 큐를 저장하는 메모리 공간을 구비하며, 상기 다운 스트림 메모리(70)를 관리하여 셀분리가 완료되면 송신할 패킷을 읽어 상기 Tx 패킷 FIFO(80) 또는 스위칭 패킷 FIFO(23)에 전송하는 다운 스트림 관리부(22); 및

수신된 셀의 통과 패킷을 상기 업 스트림 관리부(21)로 스위칭하기 위해 저장하는 스위칭 패킷 FIFO(23)를 포함하는 것을 특징으로 하는 AAL2 처리장치.
비동기 전달모드(ATM) 교환기에 사용되는 ATM AAL2 트래픽을 교환처리하는 방법에 있어서,

AAL2로 송신할 패킷이 도착하면 패킷의 헤더를 만들어 패킷을 조립하는 패킷수신 및 CPS패킷 조립단계;

ATM연결정보를 읽어 조립된 패킷을 셀로 조립 할 셀버퍼의 위치를 알아내는 ATM연결정보읽기 단계;

I.363.2에 규정된 바와 같이 STF생성 등의 과정과 함께 AAL2수신 패킷들을 ATM연결별 셀 조립 버퍼에 저장하여 셀조립을 수행하는 CPS PDU조립 단계;

서비스 품질을 위해 셀 조립을 위한 대기시간은 제한 관리하는 Timer_CU관리 단계;

셀 버퍼에 수신 패킷을 저장한 경우, CPS PDU조립 단계와 Timer_CU관리 단계에서 셀 전송을 요구하는 경우 등 연결별 상태정보를 갱신이 필요한 경우 ATM연결별 정보 갱신단계;

CPS PDU조립 단계에서 조립 완료되었거나 Timer_CU관리 단계에서 Timer_CU가 파기된 경우 등 셀 전송이 필요한 경우 송신될 셀의 위치를 조립 셀 큐에 저장하여가능한 빠른시간에 셀 송신이 이루어 질 수 있도록 하고, 송신될 셀이 없는 경우 다음 패킷의 수신을 대기하는 셀조립완료 확인단계; 및

조립 셀 큐에 송신될 셀이 있는 경우 셀을 송신하는 셀 송신단계를 포함하여 다중 ATM연결에 대해 AAL2 스위칭이 가능하도록 하는 AAL2 송신 셀 조립 방법.
비동기 전달모드(ATM) 교환기에 사용되는 ATM AAL2 트래픽을 교환처리하는 방법에 있어서,

ATM셀이 수신되면, ATM 연결번호(VPI/VCI)를 내부연결번호로 변환하는 ATM셀 수신 단계;

ATM 연결별 정보를 읽어 분해한 패킷을 저장할 셀분해 버퍼(패킷버퍼)의 위치를 알아내는 ATM연결정보읽기 단계;

AAL2패킷을 연결별로 분리하여 자국 사용자부 패킷과 다른 연결로 보내어질 통과 패킷으로 구분한 후 패킷버퍼에 저장하는 CPS PDU 분해 단계;

셀을 분해하여 패킷 버퍼에 저장한 경우 ATM연결별 정보를 갱신하는 단계; 및 수신 패킷 큐에 송신될 패킷이 있는 경우 패킷을 송신하는 패킷 송신 단계를 포함하여 다중 ATM연결에 대해 AAL2 스위칭이 가능하도록 하는 AAL2 수신 셀 분해 방법.