KR20000045468A - 반도체소자의 제조방법 - Google Patents

반도체소자의 제조방법 Download PDF

Info

Publication number
KR20000045468A
KR20000045468A KR1019980062026A KR19980062026A KR20000045468A KR 20000045468 A KR20000045468 A KR 20000045468A KR 1019980062026 A KR1019980062026 A KR 1019980062026A KR 19980062026 A KR19980062026 A KR 19980062026A KR 20000045468 A KR20000045468 A KR 20000045468A
Authority
KR
South Korea
Prior art keywords
semiconductor device
etching process
manufacturing
trench
semiconductor substrate
Prior art date
Application number
KR1019980062026A
Other languages
English (en)
Inventor
김충배
김원길
김종국
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980062026A priority Critical patent/KR20000045468A/ko
Publication of KR20000045468A publication Critical patent/KR20000045468A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체소자의 제조방법에 관한 것으로, 트렌치를 이용한 소자분리공정에서 반도체기판 상부에 소자분리영역으로 예정되는 부분을 노출시키는 절연막 패턴 및 감광막 패턴을 식각마스크로 사용하여 비등방성 식각공정을 실시하여 트렌치를 형성한 다음, 다시 SF6, NF3, CF4및 CHF3등의 불소계 가스를 식각가스로 사용하여 상기 트렌치를 소정 두께 등방성식각하여 상기 트렌치의 하부를 라운딩(rounding)하게 형성함으로써 식각공정시 적은 양의 폴리머가 발생하여 폴리머의 제거공정도 용이하고, 누설전류 특성을 향상시키며 공정을 단순화시켜 공정의 균일성을 향상시켜 반도체소자의 특성 및 신뢰성을 향상시키는 기술이다.

Description

반도체소자의 제조방법
본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 트렌치를 이용한 소자분리공정에서 소자분리마스크를 식각마스크로 사용하여 반도체기판을 식각하여 트렌치를 형성한 다음, 불소계 가스를 식각가스로 사용하여 등방성식각공정을 실시하여 트렌치 하부의 프로파일을 라운드하게 형성하여 소자의 전기적 특성 및 신뢰성이 저하되는 것을 방지하는 반도체소자의 제조방법에 관한 것이다.
고집적화라는 관점에서 소자의 집적도를 높이기 위해서는 각각의 소자 디멘젼(dimension)을 축소하는 것과, 소자간에 존재하는 분리영역의 폭과 면적을 축소하는 것이 필요하며, 이 축소정도가 셀의 크기를 좌우한다는 점에서 소자분리 기술이 메모리 셀 사이즈(memory cell size)를 결정하는 기술이라고 할 수 있다.
일반적으로 소자분리 기술에서 디자인 룰이 감소함에 따라 작은 버즈빅 길이와 큰 체적비를 요구하고 있다.
그러나, 종래의 로코스(LOCOS : LOCal Oxidation of Silicon, 이하에서 LOCOS 라 함) 공정방법은 소자분리막이 얇아지는 문제와 버즈빅현상으로 기가(Giga DRAM)급 소자에서는 적용하는데 한계가 있다.
또한, 트렌치 소자분리 공정도 공정의 복잡성뿐만 아니라 디자인 룰이 감소할수록 트렌치 영역을 매립하는 것이 어려워지므로 실제로 디자인 룰이 0.1 ㎛ 에 접근하면 트렌치 소자분리 공정도 적용하기가 어려워 질 것이다.
이하, 첨부된 도면을 참고로하여 종래기술에 대하여 설명하기로 한다.
도 1a 내지 도 1c 는 종래기술에 따른 반도체소자의 제조방법을 도시한 단면도이고, 도 1d 는 종래기술에 따른 반도체소자의 제조방법으로 형성된 트렌치의 식각상태도이다.
먼저, 반도체기판(11) 상부에 패드산화막(13)과 질화막(15)의 적층구조를 형성하고, 상기 질화막(15) 상부에 소자분리 영역으로 예정된 부분을 노출시키는 감광막 패턴(17)을 형성한다. 다음, 상기 감광막 패턴(17)을 식각마스크로 사용하여 상기 적층구조를 식각한다. 이때, 상기 식각공정시 상기 적층구조의 측벽에 상기 적층구조의 식각면에 폴리머(19)를 발생시킨다.
다음, 상기 감광막 패턴(17) 및 폴리머(19)를 식각마스크로 비등방성식각공정으로 상기 반도체기판(11)을 소정 두께 식각하여 트렌치를 형성한다.
그 다음, 상기 감광막 패턴(17)을 식각마스크로 다단계식각공정을 실시하여 상기 감광막 패턴(17) 상부에 다량의 폴리머(21)를 증착시키고, 파워 이펙트(power effect)를 이용하여 경사를 주어 하부 코너가 라운딩된 트렌치(23)를 형성한다.
상기와 같이 종래기술에 따른 반도체소자의 제조방법은, 트렌치를 형성하기 위한 식각공정시 발생하는 다량의 폴리머로 인해 패턴 크기에 따라 식각속도가 달라지는 마이크로 로딩 이펙트(micro loading effect)가 발생하고, 소자분리마스크로 사용되는 감광막 패턴이 후속 공정에서 제거가 어렵게 되고, 그로 인하여 소자의 특성 및 신뢰성을 저하시키는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 트렌치를 이용한 소자분리공정에서 반도체기판 상부에 소자분리영역으로 예정되는 부분을 노출시키는 절연막 패턴과 감광막 패턴을 형성하고, 상기 감광막 패턴을 식각마스크로 상기 반도체기판을 식각하여 트렌치를 형성한 후, 낮은 하부 바이어스 파워를 인가하고, 등방성 식각특성이 우수한 불소계열의 식각가스를 사용하여 상기 트렌치의 하부를 소정 두께 식각하여 라운드하게 형성하는 반도체소자의 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c 는 종래기술에 따른 반도체소자의 제조방법을 도시한 단면도.
도 1d 는 종래기술에 따른 반도체소자의 제조방법으로 형성된 트렌치의 식각상태도.
도 2a 내지 도 2d 는 본 발명에 따른 반도체소자의 제조방법을 도시한 단면도.
도 3a 및 도 3b 는 본 발명에 따른 반도체소자의 제조방법으로 형성된 트렌치의 식각상태도.
◈ 도면의 주요부분에 대한 부호의 설명
11, 31 : 반도체기판 13, 33 : 패드산화막
15, 35 : 질화막 17, 37 : 감광막 패턴
19, 21 : 폴리머 23, 39 : 트렌치
이상의 목적을 달성하기 위한 본 발명에 따른 반도체소자의 제조방법은,
반도체기판 상부에 패드절연막과 질화막의 적층구조를 형성하고, 상기 질화막 상부에 소자분리영역으로 예정되는 부분을 노출시키는 감광막 패턴을 형성하는 공정과,
상기 감광막 패턴을 식각마스크로 사용하여 상기 적층구조를 식각하는 공정과,
상기 감광막 패턴을 식각마스크로 사용하여 상기 반도체기판을 비등방성식각공정으로 제거하여 트렌치를 형성하는 공정과,
상기 감광막 패턴을 식각마스크로 불소계 가스를 사용하여 상기 반도체기판을 등방성식각공정으로 제거하여 상기 트렌치의 하부를 라운딩하게 형성하는 공정과,
상기 감광막 패턴을 제거하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 2a 내지 도 2d 는 본 발명에 따른 반도체소자의 제조방법을 도시한 단면도이고, 도 3a 및 도 3b 는 본 발명에 따른 반도체소자의 제조방법으로 형성된 트렌치의 식각상태도이다.
먼저, 반도체기판(31) 상부에 패드산화막(33)과 질화막(35)을 순차적으로 형성하고, 상기 질화막(35) 상부에 소자분리영역으로 예정되는 부분을 노출시키는 감광막 패턴(37)을 형성한다. 상기 패드산화막(33)과 질화막(35)은 1000 ∼ 3000Å 두께로 형성한다. 그리고, 상기 패드산화막(33)은 산화질화막으로 형성할 수 있다.
다음, 상기 감광막 패턴(37)을 식각마스크로 사용하여 상기 질화막(35)과 패드산화막(33)을 식각한다. 이때, 상기 질화막(35)과 패드산화막(33)은 CHF3, CF4또는 Ar 가스를 사용하여 식각하되, 상기 패드산화막(33)이 측면쪽으로 소정 두께 제거되어 언더컷을 형성하도록 하여 트렌치형성후 트렌치의 상부가 라운드하게 형성되도록 한다.
그 다음, 상기 감광막 패턴(37)을 식각마스크로 사용하여 상기 반도체기판(31)을 소정 두께 비등방성식각방법으로 제거하여 트렌치(39)를 형성한다. 상기 비등방성식각공정은 Cl2, HBr 또는 Ar 가스를 사용하여 실시하되, 상기 트렌치(39)가 150 ∼ 500Å깊이가 되도록 실시한다.
계속해서, 상기 감광막 패턴(37)을 식각마스크로 사용하여 상기 트렌치(39)을 등방성식각방법으로 제거한다.
이때, 상기 등방성식각방법은 SF6, NF3, CF4또는 CHF3등의 불소계 가스를 사용하여 침버내의 압력이 3 ∼ 1000mtorr이고, 하부 바이어스 파워(bottom bias power)를 0 ∼ 20W로 인가하고, 하부전극(down electrode) 및 상부전극(upper electrode)의 온도가 10 ∼ 80℃ 인 조건에서 실시하여, 상기 비등방성식각공정시 손상된 상기 반도체기판(31)을 50 ∼ 500Å 두께 제거함으로써 상기 트렌치(39)의 하부를 라운딩시킨다.
그리고, 필요에 따라서 상기 불소계 가스에 O2가스를 혼합하여 실시할 수 있으며, 이는 상기 식각공정시 상기 감광막 패턴(37)을 소정 두께 제거하기 위한 것이다. 상기 불소계 가스와 O2가스는 1 : 1 ∼ 10 : 1의 비율로 혼합하여 사용하고, 상기 등방성식각공정은 상기 질화막(35) CD 손실을 1 ∼ 10㎚범위로 조절하여 실시한다.
그 후, 상기 감광막 패턴(37)을 제거한다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 제조방법은, 트렌치를 이용한 소자분리공정에서 반도체기판 상부에 소자분리영역으로 예정되는 부분을 노출시키는 절연막 패턴 및 감광막 패턴을 식각마스크로 사용하여 비등방성 식각공정을 실시하여 트렌치를 형성한 다음, 다시 SF6, NF3, CF4및 CHF3등의 불소계 가스를 식각가스로 사용하여 상기 트렌치를 소정 두께 등방성식각하여 상기 트렌치의 하부를 라운딩하게 형성함으로써 식각공정시 적은 양의 폴리머가 발생하여 폴리머의 제거공정도 용이하고, 누설전류 특성을 향상시키며 공정을 단순화시켜 공정의 균일성을 향상시켜 반도체소자의 특성 및 신뢰성을 향상시키는 이점이 있다.

Claims (13)

  1. 반도체기판 상부에 패드절연막과 질화막의 적층구조를 형성하고, 상기 질화막 상부에 소자분리영역으로 예정되는 부분을 노출시키는 감광막 패턴을 형성하는 공정과,
    상기 감광막 패턴을 식각마스크로 사용하여 상기 적층구조를 식각하는 공정과,
    상기 감광막 패턴을 식각마스크로 사용하여 상기 반도체기판을 비등방성식각공정으로 제거하여 트렌치를 형성하는 공정과,
    상기 감광막 패턴을 식각마스크로 불소계 가스를 사용하여 상기 반도체기판을 등방성식각공정으로 제거하여 상기 트렌치의 하부를 라운딩하게 형성하는 공정과,
    상기 감광막 패턴을 제거하는 공정을 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 패드절연막은 산화막 또는 산화질화막으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 적층구조는 1000 ∼ 3000Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 적층구조는 CHF3, CF4또는 Ar 가스를 사용하여 식각하는 것을 특징으로 하는 반도체소자의 제조방법.
  5. 제 1 항에 있어서,
    상기 비등방성식각공정은 Cl2, HBr 또는 Ar 가스를 사용하여 식각하는 것을 특징으로 하는 반도체소자의 제조방법.
  6. 제 1 항에 있어서,
    상기 비등방성식각공정으로 형성된 트렌치의 깊이는 150 ∼ 500Å 으로 하는 것을 특징으로 하는 반도체소자의 제조방법.
  7. 제 1 항에 있어서,
    상기 등방성식각공정은 SF6, NF3, CF4또는 CHF3등의 불소계 가스를 사용하여 실시하는 것을 특징으로 하는 반도체소자의 제조방법.
  8. 제 1 항에 있어서,
    상기 등방성식각공정은 SF6, NF3, CF4또는 CHF3등의 불소계 가스에 O2가스를 혼합하여 실시하는 것을 특징으로 하는 반도체소자의 제조방법.
  9. 제 8 항에 있어서,
    상기 불소계 가스와 O2가스는 1 : 1 ∼ 10 : 1의 비율로 혼합하는 것을 특징으로 하는 반도체소자의 제조방법.
  10. 제 1 항에 있어서,
    상기 등방성식각공정으로 상기 비등방성식각공정시 손상된 상기 반도체기판을 50 ∼ 500Å 두께 제거하는 것을 특징으로 하는 반도체소자의 제조방법.
  11. 제 1 항에 있어서,
    상기 등방성식각공정은 0 ∼ 20W 범위의 하부 바이어스 파워를 인가하여 실시하는 것을 특징으로 하는 반도체소자의 제조방법.
  12. 제 1 항에 있어서,
    상기 등방성식각공정은 침버내의 압력이 3 ∼ 1000mtorr이고, 하부전극 및 상부전극의 온도가 10 ∼ 80℃ 인 조건에서 실시하는 것을 특징으로 하는 반도체소자의 제조방법.
  13. 제 1 항에 있어서,
    상기 등방성식각공정은 상기 적층구조의 CD 손실을 1 ∼ 10㎚범위로 조절하면서 실시하는 것을 특징으로 하는 반도체소자의 제조방법.
KR1019980062026A 1998-12-30 1998-12-30 반도체소자의 제조방법 KR20000045468A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980062026A KR20000045468A (ko) 1998-12-30 1998-12-30 반도체소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980062026A KR20000045468A (ko) 1998-12-30 1998-12-30 반도체소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20000045468A true KR20000045468A (ko) 2000-07-15

Family

ID=19568722

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980062026A KR20000045468A (ko) 1998-12-30 1998-12-30 반도체소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20000045468A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100763666B1 (ko) * 2005-12-28 2007-10-04 동부일렉트로닉스 주식회사 플라즈마 처리설비 및 이를 이용한 소자 분리막 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100763666B1 (ko) * 2005-12-28 2007-10-04 동부일렉트로닉스 주식회사 플라즈마 처리설비 및 이를 이용한 소자 분리막 형성방법

Similar Documents

Publication Publication Date Title
KR20000045462A (ko) 반도체소자의 제조방법
KR20000045468A (ko) 반도체소자의 제조방법
KR100673154B1 (ko) 플래쉬 메모리 소자의 소자 분리막 형성 방법
KR100403356B1 (ko) 반도체 소자의 미세 콘택 제조 방법
KR100792709B1 (ko) 반도체소자의 제조방법
KR100274355B1 (ko) 반도체소자의워드라인형성방법
KR100318262B1 (ko) 반도체 소자의 얼라인먼트 키 형성방법
KR100408863B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
KR20030000127A (ko) 반도체소자의 제조방법
KR20010001451A (ko) 반도체소자의 제조방법
KR100356478B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR100490299B1 (ko) 플래시 메모리 소자의 제조 방법
KR100205339B1 (ko) 반도체소자의 격리영역 형성방법
KR100400321B1 (ko) 반도체소자의 형성방법
KR20010011001A (ko) 반도체소자의 트렌치 형성방법
KR100252901B1 (ko) 반도체소자 제조방법
KR100239454B1 (ko) 반도체 소자의 격리영역 형성방법
KR100444312B1 (ko) 반도체소자의미세콘택형성방법
KR20030045216A (ko) 반도체 소자의 트렌치 형성 방법
KR20010063864A (ko) 반도체소자의 제조방법
KR20000045464A (ko) 반도체소자의 제조방법
KR20000044948A (ko) 반도체 소자의 트랜치 형성 방법
KR20010045128A (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR20000004545A (ko) 반도체소자의 콘택 형성 방법
KR20000045373A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination