KR20000043876A - 강유전체 메모리 소자의 캐패시터 제조 방법 - Google Patents
강유전체 메모리 소자의 캐패시터 제조 방법 Download PDFInfo
- Publication number
- KR20000043876A KR20000043876A KR1019980060314A KR19980060314A KR20000043876A KR 20000043876 A KR20000043876 A KR 20000043876A KR 1019980060314 A KR1019980060314 A KR 1019980060314A KR 19980060314 A KR19980060314 A KR 19980060314A KR 20000043876 A KR20000043876 A KR 20000043876A
- Authority
- KR
- South Korea
- Prior art keywords
- ferroelectric
- forming
- film
- layer
- silicon oxide
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000010410 layer Substances 0.000 claims abstract description 32
- 239000011229 interlayer Substances 0.000 claims abstract description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 16
- 150000004767 nitrides Chemical class 0.000 claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 15
- 229920005591 polysilicon Polymers 0.000 claims abstract description 15
- 239000007789 gas Substances 0.000 claims abstract description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 12
- 239000001301 oxygen Substances 0.000 claims abstract description 12
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 12
- 238000002955 isolation Methods 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000010438 heat treatment Methods 0.000 claims description 8
- 239000012298 atmosphere Substances 0.000 claims description 6
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 3
- 238000011065 in-situ storage Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 125000006850 spacer group Chemical group 0.000 abstract description 4
- 230000006866 deterioration Effects 0.000 abstract description 2
- 238000009792 diffusion process Methods 0.000 abstract 1
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 230000007547 defect Effects 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- -1 SiH 4 Chemical class 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
- H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
- H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 강유전체 메모리 소자의 캐패시터 제조 방법에 관한 것으로, 캐패시터 형성 후 층간 유전체막을 형성할 때 사용되는 환원 가스에 의해 강유전체막의 구조가 파괴되어 캐패시터의 저장 능력이 감소하는 문제점을 해결하기 위하여, 반도체 기판에 소자 분리막을 형성한 후 워드라인 및 접합 영역을 형성하는 단계와, 전체 구조 상부에 층간 절연막을 형성하고 하부 전극, 강유전체막 및 상부전극을 형성한 다음 패터닝하는 단계와, 전체 구조 상부에 폴리실리콘층을 형성하는 단계와, 산소 분위기 하에서 1차 열처리 공정을 실시하여 실리콘 산화막을 형성한 후 질소 분위기 하에서 2차 열처리 공정을 실시하여 질화막을 형성하는 단계와, 전체 구조 상부에 층간 유전체막을 형성하고, 상부 전극이 노출되도록 콘택 홀을 형성한 후 금속 배선을 형성하는 단계를 순서적으로 실시하므로써, 후속 공정에 사용되는 환원 가스에 의해 강유전체막에 발생되는 결함을 억제할 수 있는 강유전체 메모리 소자의 캐패시터 제조 방법이 개시된다.
Description
본 발명은 강유전체 메모리 소자의 캐패시터 제조 방법에 관한 것으로, 특히 캐패시터 제조 공정시 환원 기체에 의해 강유전체막의 특성이 저하되는 것을 방지하기 위한 강유전체 메모리 소자의 캐패시터 제조 방법에 관한 것이다.
강유전체 메모리 소자는 패시베이션(passivation)막이나 절연막 형성시 SiH4와 같이 수소(H)를 함유하는 가스를 사용하는데 크게 제약을 받고 있다. 이는 패시베이션막이나 절연막 형성의 소오스로 환원성 가스인 수소를 포함하는 가스를 사용할 경우, 패터닝된 강유전체 캐패시터가 환원성 가스인 수소에 노출되어 강유전체 캐패시터의 전하 저장 능력이 감소하기 때문이다.
도 1은 종래 강유전체 메모리 소자의 캐패시터 제조 방법을 설명하기 위해 도시한 소자의 단면도이다.
반도체 기판(101)에 소자 분리막(102)을 형성하여 필드 영역과 액티브 영역을 정의하고, 게이트 산화막(103) 및 워드라인(104)을 형성한 다음, 절연막을 이용하여 절연막 스페이서(105)를 형성한 후, 이온 주입 공정에 의해 접합 영역(106)을 형성한다.
전체 구조 상부에 층간 절연막(107)을 형성하고 하부 전극(108), 강유전체막(109) 및 상부전극(110)을 형성한 다음 패터닝하여 강유전체 캐패시터를 형성한 다음, 전체 구조 상부에 층간 유전체막(Inter Layer Dielectric; ILD, 111)을 형성한다. 이후, 층간 유전체막(111)을 패터닝하여 상부 전극(110)을 노출시키고 금속 배선(112)을 형성한다.
층간 유전체막(111) 형성시에는 수소를 포함한 환원가스 소오스를 사용한다. 이때. 수소 가스가 강유전체막(109) 내의 산소와 결합하게 되어 페롭스카이트(perovskite) 구조의 산소 옥타헤드랄(oxygen octahedral) 구조를 변형시키거나 파괴시켜, 산소 결함을 형성하여 강유전체막의 성질이 저하되게 된다. 강유전체막의 성질 저하는 소자의 정보저장 능력을 떨어뜨리며, 결과적으로 강유전체 메모리 소자의 오동작 및 불량을 초래하여 소자의 수율 및 신뢰성이 저하되는 문제점이 있다.
따라서, 본 발명은 강유전체 캐패시터 형성 후 층간유전체막을 형성하기 전 폴리실리콘을 형성하고, 이 폴리실리콘을 산화 및 질화시켜, 강유전체 캐패시터가 산화막 및 질화막으로 보호되도록 하므로써 후속 공정에 사용되는 환원가스에 의해 발생하는 결함을 억제할 수 있는 강유전체 메모리 소자의 캐패시터 제조 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 강유전체 메모리 소자의 캐패시터 제조 방법은 반도체 기판에 소자 분리막을 형성한 후 워드라인 및 접합 영역을 형성하는 단계와, 전체 구조 상부에 층간 절연막을 형성하고 하부 전극, 강유전체막 및 상부전극을 형성한 다음 패터닝하는 단계와, 전체 구조 상부에 폴리실리콘층을 형성하는 단계와, 산소 분위기 하에서 1차 열처리 공정을 실시하여 실리콘 산화막을 형성한 후 질소 분위기 하에서 2차 열처리 공정을 실시하여 질화막을 형성하는 단계와, 전체 구조 상부에 층간 유전체막을 형성하고, 상부 전극이 노출되도록 콘택 홀을 형성한 후 금속 배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1은 종래 강유전체 메모리 소자의 캐패시터 제조 방법을 설명하기 위해 도시한 소자의 단면도.
도 2a 내지 2e는 본 발명에 따른 강유전체 메모리 소자의 캐패시터 제조 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호 설명>
201 : 반도체 기판 202 : 소자 분리막
203 : 게이트 산화막 204 : 워드라인
205 : 절연막 스페이서 206 : 접합 영역
207 : 층간 절연막 208 : 하부 전극
209 : 강유전체막 210 : 상부전극
211 : 폴리실리콘층 211A : 실리콘 산화막
211B : 질화막 212 : 층간 유전체막
213 : 금속배선
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2a 내지 2e는 본 발명에 따른 강유전체 메모리 소자의 캐패시터 제조 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.
도 2a에 도시된 바와 같이, 반도체 기판(201)에 소자 분리막(202)을 형성하여 필드 영역과 액티브 영역을 정의하고, 게이트 산화막(203) 및 워드라인(204)을 형성한 다음, 절연막을 이용하여 절연막 스페이서(205)를 형성한 후, 이온 주입 공정에 의해 접합 영역(206)을 형성한다.
전체 구조 상부에 층간 절연막(207)을 형성하고 하부 전극(208), 강유전체막(209) 및 상부전극(210)을 형성한 다음 패터닝하여 강유전체 캐패시터를 형성한다. 이후, 전체 구조 상부에 폴리실리콘층(211)을 형성한다. 일반적으로, 폴리실리콘을 증착하는 소오스로서 SiH4와 같이 수소가 포함된 가스가 사용되므로, 폴리실리콘층(211) 형성 직후 강유전체 캐패시터의 특성은 크게 저하되어 있는 상태이다.
도 2b는 강유전체 캐패시터의 저하된 특성을 회복하기 위하여 퍼니스 또는 RTA를 이용하여 산소 분위기 하에서 500 ∼ 900℃의 온도 조건으로 산화 공정을 실시하여 폴리실리콘층(211)을 실리콘 산화막(SiO2, 211A)으로 변화시킨 상태를 나타내는 소자의 단면도이다. 폴리실리콘(211)이 실리콘 산화막(211A)으로 산화되는 동시에 여분의 산소가 실리콘 산화막(211A)과 강유전체막(209)의 계면을 통하여 확산되도록 한다. 이러한 산소 분위기의 열처리는 폴리실리콘층(211)을 충분히 산화시키고 동시에 충분한 산소의 공급을 통해 실리콘 산화막(211A)을 통하여 산소가 계속적으로 강유전체막(209)으로 확산되도록 한다. 따라서, 강유전체는 이 공정 단계를 통해 충분한 산소와 온도가 공급되므로 폴리실리콘층(211) 형성시 수소에 의해 열화된 페롭스카이트 구조를 회복시켜 강유전 성질을 회복하게 된다. 즉, 폴리실리콘층을 산화시킴에 의해 강유전체 캐패시터의 유전특성이 회복되게 된다.
도 2c는 폴리실리콘층(211)을 산화시켜 형성된 실리콘 산화막(211A)을 질소 분위기에서 열처리하여, 실리콘 산화막(211A)의 일부 또는 전부를 질화막(211B)으로 변화시킨 상태를 나타내는 소자의 단면도이다.
실리콘 산화막(211A) 및 질화막(211B)은 가스 분위기를 바꾸면서 인-시투로 진행하는 방법 또는 산화막 형성 후 RTP 처리를 통하여 질화막을 형성하는 방법으로 형성한다.
도 2에 도시된 바와 같이, 전체 구조 상부에 층간 유전체막(212)을 형성하고, 상부 전극(210)이 노출되도록 콘택 홀을 형성한 후 금속 배선(213)을 형성한다.
이와 같은 방법으로 형성된 실리콘 산화막(211A) 및 질화막(211B)으로 되는 보호막에 의해 강유전체 캐패시터를 후속 층간 유전체막(212) 형성 공정시 사용되는 환원가스로부터 보호할 수 있게 된다.
상술한 바와 같이, 본 발명은 산화막 및 질화막으로 되는 강유전체 캐패시터 보호막을 형성하므로써, 후속 공정시 사용되는 환원 가스에 의해 강유전체막에 발생되는 결함을 억제할 수 있어 소자가 안정적으로 동작하게 되고, 이에 따라 소자의 신뢰성 및 수율이 증가하게 된다. 또한, 산화막/질화막으로 되는 보호막은 기지의 공정 방법을 이용하여 용이하게 형성할 수 있어 추가적인 비용은 발생하지 않는다.
Claims (5)
- 반도체 기판에 소자 분리막을 형성한 후 워드라인 및 접합 영역을 형성하는 단계와,전체 구조 상부에 층간 절연막을 형성하고 하부 전극, 강유전체막 및 상부전극을 형성한 다음 패터닝하는 단계와,전체 구조 상부에 폴리실리콘층을 형성하는 단계와,산소 분위기 하에서 1차 열처리 공정을 실시하여 실리콘 산화막을 형성한 후 질소 분위기 하에서 2차 열처리 공정을 실시하여 질화막을 형성하는 단계와,전체 구조 상부에 층간 유전체막을 형성하고, 상부 전극이 노출되도록 콘택 홀을 형성한 후 금속 배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 강유전체 메모리 소자의 캐패시터 제조 방법.
- 제 1 항에 있어서,상기 열처리 공정은 500 ∼ 900℃의 온도 조건에서 퍼니스 또는 RTA를 이용하여 실시하는 것을 특징으로 하는 강유전체 메모리 소자의 캐패시터 제조 방법.
- 제 1 항에 있어서,상기 2차 열처리 공정에 의해 상기 실리콘 산화막의 일부 또는 전부가 질화막으로 변화되는 것을 특징으로 하는 강유전체 메모리 소자의 캐패시터 제조 방법.
- 제 1 항에 있어서,상기 실리콘 산화막 및 질화막은 가스 분위기를 바꾸면서 인-시투로 형성하는 것을 특징으로 하는 강유전체 메모리 소자의 캐패시터 제조 방법.
- 제 1 항에 있어서,상기 질화막은 급속 열처리 공정에 의해 형성하는 것을 특징으로 하는 강유전체 메모리 소자의 캐패시터 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980060314A KR20000043876A (ko) | 1998-12-29 | 1998-12-29 | 강유전체 메모리 소자의 캐패시터 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980060314A KR20000043876A (ko) | 1998-12-29 | 1998-12-29 | 강유전체 메모리 소자의 캐패시터 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000043876A true KR20000043876A (ko) | 2000-07-15 |
Family
ID=19567132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980060314A KR20000043876A (ko) | 1998-12-29 | 1998-12-29 | 강유전체 메모리 소자의 캐패시터 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000043876A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100471163B1 (ko) * | 2002-03-14 | 2005-03-09 | 삼성전자주식회사 | 커패시터들을 갖는 반도체소자의 제조방법 |
-
1998
- 1998-12-29 KR KR1019980060314A patent/KR20000043876A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100471163B1 (ko) * | 2002-03-14 | 2005-03-09 | 삼성전자주식회사 | 커패시터들을 갖는 반도체소자의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5445986A (en) | Method of forming a roughened surface capacitor with two etching steps | |
| US6740531B2 (en) | Method of fabricating integrated circuit devices having dielectric regions protected with multi-layer insulation structures | |
| US6656789B2 (en) | Capacitor for highly-integrated semiconductor memory devices and a method for manufacturing the same | |
| US7153746B2 (en) | Capacitors, methods of forming capacitors, and methods of forming capacitor dielectric layers | |
| KR100329773B1 (ko) | 에프램 소자 제조 방법 | |
| KR100234379B1 (ko) | 비트라인의 산화를 방지하기 위한 반도체 메모리장치의 제조방법 | |
| KR20000043876A (ko) | 강유전체 메모리 소자의 캐패시터 제조 방법 | |
| US6900118B2 (en) | Method for preventing contact defects in interlayer dielectric layer | |
| KR100453884B1 (ko) | 캐패시터 및 그의 제조 방법 | |
| KR20000024713A (ko) | 반도체 소자의 캐패시터 형성 방법 | |
| KR100256262B1 (ko) | 반도체장치의층간절연막형성방법 | |
| KR100625511B1 (ko) | 반도체 구성요소의 제조 방법 | |
| US6306666B1 (en) | Method for fabricating ferroelectric memory device | |
| US6316344B1 (en) | Method for forming gate | |
| KR100268415B1 (ko) | 반도체 메모리 장치의 캐패시터 제조 방법 | |
| JP2000031428A (ja) | 半導体素子のキャパシタ―形成方法 | |
| KR20040059931A (ko) | 반도체소자의 듀얼 게이트 산화막 제조방법 | |
| KR100465855B1 (ko) | 반도체장치의게이트전극형성방법 | |
| KR100355220B1 (ko) | 폴리사이드와폴리사이드간의접촉방법 | |
| JPH11135755A (ja) | 半導体装置の製造方法 | |
| KR100421044B1 (ko) | 반도체 메모리 소자의 커패시터 제조 방법 | |
| JPH0974170A (ja) | 半導体装置の製造方法 | |
| KR100463241B1 (ko) | 접착막의 산화를 방지할 수 있는 캐패시터 제조 방법 | |
| KR20020047514A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR20010001924A (ko) | 반도체소자의 커패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |