KR20000043189A - 반도체소자의 제조방법 - Google Patents
반도체소자의 제조방법 Download PDFInfo
- Publication number
- KR20000043189A KR20000043189A KR1019980059539A KR19980059539A KR20000043189A KR 20000043189 A KR20000043189 A KR 20000043189A KR 1019980059539 A KR1019980059539 A KR 1019980059539A KR 19980059539 A KR19980059539 A KR 19980059539A KR 20000043189 A KR20000043189 A KR 20000043189A
- Authority
- KR
- South Korea
- Prior art keywords
- punch
- ion
- source
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 150000002500 ions Chemical class 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000005468 ion implantation Methods 0.000 claims description 19
- -1 nitrogen ions Chemical class 0.000 claims description 13
- 230000002265 prevention Effects 0.000 claims description 13
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 11
- 229910052757 nitrogen Inorganic materials 0.000 claims description 10
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- 229910052731 fluorine Inorganic materials 0.000 claims description 7
- 239000011737 fluorine Substances 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 3
- 230000004888 barrier function Effects 0.000 abstract 4
- 239000002019 doping agent Substances 0.000 abstract 2
- 229910052796 boron Inorganic materials 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 238000002955 isolation Methods 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910015900 BF3 Inorganic materials 0.000 description 3
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005247 gettering Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 238000007669 thermal treatment Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체소자의 제조방법에 관한 것으로, 게이트 전극이 구비된 반도체기판에 상기 반도체기판과 다른 도전형의 불순물을 이온주입하여 포켓(pocket)을 형성하고, 소오스/드레인영역으로 예정되는 부분에 불소 또는 산소 또는 질소이온을 이온주입하여 펀치 쓰루 방지층을 형성한 다음, 소오스/드레인영역을 형성하여 쇼트 채널(short channel)에서 발생하는 펀치 쓰루 특성이 저하되는 것을 방지하고, 상기 소오스/드레인영역의 형성공정시 발생한 결함(defect)을 게터링(gettering)하여 누설전류를 감소시키며, 저접합을 용이하게 형성하여 반도체소자의 수율 및 신뢰성을 향상시키는 기술이다.
Description
본 발명은 반도체소자의 제조방법에 관한 것으로서, 특히 불소 또는 산소 또는 질소 등의 이온을 이온주입하여 펀치 쓰루 방지층을 형성함으로써 쇼트 채널 이펙트를 감소시키고, 소오스/드레인 형성시 발생한 결함의 게터링으로 누설전류를 감소시키며, 저접합 형성을 가능하게 하는 방법이다.
반도체소자가 고집적화되어 감에 따라 소오스/드레인의 접합깊이는 점점 더 줄어들게 되어 저접합 형성의 중요성이 증대되고 있다.
이하, 첨부된 도면을 참고로 하여 종래기술에 따른 반도체소자의 제조방법을 상세히 설명한다.
도 1 은 종래기술에 따라 형성된 PMOS의 단면도이다.
먼저, p형 반도체기판(11)의 원하는 부분에 원하는 불순물의 종류를 이온주입하여 웰과 트랜지스터의 채널 부분 및 소자분리 영역의 아래 부분에 원하는 형태로 불순물이 존재하도록 한 후, 상기 반도체기판(11)에서 소자분리 영역으로 예정되어 있는 부분상에 소자분리절연막(13)을 형성하고, 전표면에 게이트 절연막(15)과 게이트 전극용 도전층을 형성한 다음, 게이트 전극 마스크를 이용한 식각공정으로 게이트 전극(17)을 형성한다. 이때, 상기 게이트 전극용 도전층의 상부에 마스크 절연막(도시않됨) 및 반사방지막(도시않됨)이 적층되어 있을 수 있다.
다음, 전체표면 상부에 n형 불순물인 인(P)울 전면적으로 이온주입하여 포켓(pocket, 23)을 형성한다.
그리고, 전체표면 상부에 절연막을 형성하고 전면식각공정을 실시하여 상기 게이트 전극(17)의 측벽에 절연막 스페이서(19)를 형성한다. 이때, 상기 식각공정시 소정 두께의 잔류절연막(21)이 남는다.
그 다음, 상기 절연막 스페이서(19)의 양쪽 반도체기판(11)에서 PMOS의 소오스/드레인영역으로 예정되는 부분에 붕소(B) 또는 불화붕소(BF2)를 이온주입한 후, 급속열처리(rapid thermal annealing, 이하 RTA 라 함)공정을 실시하여 상기 포켓(23)에 둘러싸인 소오스/드레인영역(25)을 형성한다. (도 1참조)
상기와 같이 종래기술에 따른 반도체소자의 제조방법은, 소자가 고집적화되어감에 따라 쇼트 채널 이펙트중 특히 PMOS에서 드레인에 걸리는 바이어스에 의해 전기장이 증가하여 소오스영역까지 침투하여 소오스영역과 반도체기판 간의 표면 포텐샬 베리어를 낮추고 소오스영역의 다수캐리어가 상기 포텐샬 베리어(potential barrier)를 넘어설 수 있게 되면, 소오스영역에서 드레인영역으로 흐르는 전류가 급격히 증가하는 펀치 쓰루현상이 발생한다. 상기와 같은 펀치 쓰루현상을 방지하기 위하여 반도체기판의 불순물과 반대 도전형인 인이온을 전면적으로 이온주입하여 포켓을 형성한 다음, 붕소 또는 불화붕소이온을 이온주입하여 소오스/드레인영역을 형성하여 상기 소오스/드레인영역이 상기 포켓에 감싸이도록 형성하면, 도 2 에 도시된 바와 같이 베리드 채널구조에서는 채널 하부와 접합영역의 측면으로 상기 소오스/드레인영역의 붕소이온이 확산되어 ⓧ와 같이 전류통로가 발생하기 때문에 저접합을 형성하기 어렵고, 펀치 쓰루 특성이 저하되는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, PMOS의 소오스/드레인영역과 반대 불순물로 형성된 포켓에 둘러싸인 소오스/드레인영역의 하부에 불소 또는 산소 또는 질소이온을 이온주입하여 펀치 쓰루 방지층을 형성하여 쇼트 채널에서의 PMOS의 펀치 쓰루 특성을 강화시키고, 상기 소오스/드레인영역의 형성공정시 발생한 결함의 게터링으로 리키지 특성을 향상시키고 그에 따른 반도체소자의 특성 및 신뢰성을 향상시키는 반도체소자의 제조방법을 제공하는데 그 목적이 있다.
도 1 은 종래기술에 따라 형성된 PMOS의 단면도.
도 2 는 종래기술에 따라 펀치 쓰루시의 전류통로가 도시된 PMOS의 단면도.
도 3 은 본 발명에 따라 펀치 쓰루를 방지하기 위한 이온주입공정이 실시된 PMOS의 단면도.
<도면의 주요부분에 대한 부호 설명>
11, 12 : 반도체기판 13, 14 : 소자분리절연막
15, 16 : 게이트 절연막 17, 18 : 게이트 전극
19, 20 : 절연막 스페이서 21, 22 : 잔류절연막
23, 26 : 포켓 24 : 펀치 쓰루 방지층
25, 28 : 소오스/드레인영역
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 제조방법은,
게이트 전극이 구비되어 있는 p형 반도체기판에 n형 불순물을 전면적으로 이온주입하여 포켓을 형성하는 공정과,
상기 포켓의 하부에 펀치 쓰루 방지용 이온을 이온주입하여 펀치 쓰루 방지층을 형성하는 공정과,
상기 게이트 전극의 양쪽 반도체기판에서 소오스/드레인영역으로 예정되는 부분에 p형 불순물을 이온주입하여 소오스/드레인영역을 형성하되, 상기 포켓과 펀치 쓰루 방지층에 둘러 싸이도록 형성하는 공정을 포함하는 것을 특징으로 한다.
이하, 본 발명에 따른 반도체소자의 제조방법에 관하여 첨부 도면을 참조하여 상세히 설명한다.
도 3 은 본 발명에 따라 펀치 쓰루를 방지하기 위한 이온주입공정이 실시된 PMOS의 단면도이다.
먼저, p형 반도체기판(12)의 원하는 부분에 원하는 불순물의 종류를 이온주입하여 웰과 트랜지스터의 채널 부분 및 소자분리 영역의 아래 부분에 원하는 형태로 불순물이 존재하도록 한 후, 상기 반도체기판(12)에서 소자분리 영역으로 예정되어 있는 부분상에 소자분리절연막(14)을 형성하고, 전표면에 게이트 절연막(16)과 게이트 전극용 도전층을 형성한 다음, 게이트 전극 마스크를 이용한 식각공정으로 게이트 전극(18)을 형성한다. 이때, 상기 게이트 전극용 도전층의 상부에 마스크 절연막(도시않됨) 및 반사방지막(도시않됨)이 적층되어 있을 수 있다.
다음, 전체표면 상부에 n형 불순물인 인(P)울 전면적으로 이온주입하여 포켓(26)을 형성한다. 이때, 상기 이온주입공정은 생략될 수도 있다.
그 다음, 상기 포켓(26)의 하부에 불소 또는 산소 또는 질소이온을 이온주입하여 펀치 쓰루 방지층(24)을 형성한다. 상기 이온주입공정은 1×1014∼ 1×1016㎝-3의 도즈량을 1 ∼ 50keV의 이온주입에너지로 0 ∼ 30。의 틸트를 주어 실시한다. 이때, 상기 이온주입공정으로 주입된 불소이온은 소오스/드레인영역 하부에서 SiF형태의 분자구조를 형성하여 붕소의 확산을 방지하고, 적절한 에너지를 사용하여 이온주입함으로써 접합 캐패시턴스를 증가시키지 않는다. 그리고, 산소이온은 소오스와 드레인영역의 사이에 주입되면 붕소의 확산을 더욱 가속화시킬 수 있으나, 적절한 위치에 이온주입된다면 붕소이온을 게터링하는 역할을 할 수 있다. 또한, 상기 질소이온도 붕소의 확산을 방지하는 역할을 한다. 한편, 상기 질소이온을 매우 낮은 에너지로 이온주입하여 소오스와 드레인영역이 될 부분의 표면을 비정질화시켜 소오스와 드레인영역의 형성을 위한 이온주입시 저접합을 형성할 수 있고, 이온주입으로 인한 결함의 감소를 가져온다. 상기 펀치 쓰루 방지층(24)은 전기적으로 채널을 형성하기 어렵고, 저항도 낮지 않기 때문에 펀치 쓰루가 발생할 가능성이 적고, 상기 불소, 산소 및 질소이온들은 다른 종류의 도즈와는 달리 원자량이 작기 때문에 이온주입공정으로 인한 결함이 적다.
한편, 상기 질소이온을 이온주입하여 펀치 쓰루 방지층을 형성하는 경우에는 상기 이온주입공정을 실시하기 전 또는 후에 1.0×1011∼1.0×1013㎝-3의 도즈량을 1∼10keV의 이온주입에너지로 0 ∼ 30。 의 틸트를 주어 이온주입공정을 실시함으로써 소오스/드레인영역으로 예정되는 부분의 표면을 비정질화시킨다.
그 후, 전체표면 상부에 절연막을 형성하고 전면식각공정을 실시하여 상기 게이트 전극(18)의 측벽에 절연막 스페이서(20)를 형성한다. 이때, 상기 식각공정시 소정 두께의 잔류절연막(22)이 남는다.
그 다음, 상기 절연막 스페이서(20)의 양쪽 반도체기판(12)에 PMOS의 소오스/드레인영역으로 예정되는 부분에 붕소(B) 또는 불화붕소(BF2)를 이온주입한 후, 급속열처리(rapid thermal annealing, 이하 RTA 라 함)공정을 실시하여 소오스/드레인영역(28)을 형성한다. (도 3참조)
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 제조방법은, 게이트 전극이 구비된 반도체기판에 상기 반도체기판과 다른 도전형의 불순물을 이온주입하여 포켓을 형성하고, 소오스/드레인영역으로 예정되는 부분에 불소 또는 산소 또는 질소이온을 이온주입하여 펀치 쓰루 방지층을 형성한 다음, 소오스/드레인영역을 형성하여 쇼트 채널에서 발생하는 펀치 쓰루 특성이 저하되는 것을 방지하고, 상기 소오스/드레인영역의 형성공정시 발생한 결함을 게터링하여 누설전류를 감소시키며, 저접합을 용이하게 형성하여 반도체소자의 수율 및 신뢰성을 향상시키는 이점이 있다.
Claims (4)
- 게이트 전극이 구비되어 있는 p형 반도체기판에 n형 불순물을 전면적으로 이온주입하여 포켓을 형성하는 공정과,상기 포켓의 하부에 펀치 쓰루 방지용 이온을 이온주입하여 펀치 쓰루 방지층을 형성하는 공정과,상기 게이트 전극의 양쪽 반도체기판에서 소오스/드레인영역으로 예정되는 부분에 p형 불순물을 이온주입하여 소오스/드레인영역을 형성하되, 상기 포켓과 펀치 쓰루 방지층에 둘러 싸이도록 형성하는 공정을 포함하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 펀치 쓰루 방지용 이온은 불소 또는 산소 또는 질소이온인 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항 또는 제 2 항에 있어서,상기 펀치 쓰루 방지용 이온주입공정은 1.0×1014∼1.0×1016㎝-3의 도즈량을 1∼50keV의 이온주입에너지로 0 ∼ 30。 의 틸트를 주어 실시하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항 또는 제 2 항에 있어서,상기 질소이온의 이온주입공정은 1.0×1011∼1.0×1013㎝-3의 도즈량을 1∼10keV의 이온주입에너지로 0 ∼ 30。 의 틸트를 주어 실시하여 상기 소오스/드레인영역의 표면을 비정질화시키는 것을 특징으로 하는 반도체소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980059539A KR20000043189A (ko) | 1998-12-28 | 1998-12-28 | 반도체소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980059539A KR20000043189A (ko) | 1998-12-28 | 1998-12-28 | 반도체소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000043189A true KR20000043189A (ko) | 2000-07-15 |
Family
ID=19566444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980059539A KR20000043189A (ko) | 1998-12-28 | 1998-12-28 | 반도체소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000043189A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100818521B1 (ko) * | 2003-12-31 | 2008-03-31 | 동부일렉트로닉스 주식회사 | 반도체 소자의 트랜지스터 제조방법 |
-
1998
- 1998-12-28 KR KR1019980059539A patent/KR20000043189A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100818521B1 (ko) * | 2003-12-31 | 2008-03-31 | 동부일렉트로닉스 주식회사 | 반도체 소자의 트랜지스터 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100588786B1 (ko) | 반도체 소자 제조방법 | |
| US6436783B1 (en) | Method of forming MOS transistor | |
| JP3495306B2 (ja) | 集積回路素子製造方法 | |
| KR0137625B1 (ko) | 매립 채널형 mos 트랜지스터 및 그 제조방법 | |
| KR100574172B1 (ko) | 반도체 소자의 제조방법 | |
| US6274448B1 (en) | Method of suppressing junction capacitance of source/drain regions | |
| JPH04260335A (ja) | 電界効果トランジスタの製造方法 | |
| KR20010065303A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR20000043189A (ko) | 반도체소자의 제조방법 | |
| KR100508867B1 (ko) | ｐ채널형 모스 트랜지스터 및 상보형 모스 트랜지스터의제조 방법 | |
| KR100732774B1 (ko) | 반도체소자의 듀얼게이트 형성방법 | |
| JP4118255B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| KR100588783B1 (ko) | 반도체 소자 제조 방법 | |
| KR101129028B1 (ko) | 반도체 소자의 패시베이션 어닐 공정 방법 | |
| KR100806139B1 (ko) | 플라즈마도핑을 이용한 반도체소자의 제조 방법 | |
| US20080003788A1 (en) | Method of manufacturing semiconductor device | |
| KR100572212B1 (ko) | 반도체 소자 제조 방법 | |
| KR0167664B1 (ko) | 반도체소자 제조방법 | |
| KR100600253B1 (ko) | 반도체 소자 제조 방법 | |
| KR100588787B1 (ko) | 반도체 소자 제조방법 | |
| KR19980034238A (ko) | 반도체 소자의 구조 및 제조방법 | |
| KR930011470B1 (ko) | 이중 절연 스페이서를 사용한 다중 ldd 트랜지스터의 제조방법 | |
| KR100800777B1 (ko) | 반도체 소자의 제조방법 | |
| KR100588785B1 (ko) | 반도체 소자 제조 방법 | |
| KR20060077160A (ko) | 반도체 소자의 트랜지스터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |