KR20000039156A - 전압레벨시프트회로 - Google Patents
전압레벨시프트회로 Download PDFInfo
- Publication number
- KR20000039156A KR20000039156A KR1019980054402A KR19980054402A KR20000039156A KR 20000039156 A KR20000039156 A KR 20000039156A KR 1019980054402 A KR1019980054402 A KR 1019980054402A KR 19980054402 A KR19980054402 A KR 19980054402A KR 20000039156 A KR20000039156 A KR 20000039156A
- Authority
- KR
- South Korea
- Prior art keywords
- node
- source
- gate
- substrate
- drain
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356165—Bistable circuits using complementary field-effect transistors using additional transistors in the feedback circuit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
본 발명은 전압레벨시프트회로에 관한 것으로, 종래에는 입력전압의 레벨을 시프팅하여 저전압레벨이나 고전압레벨 하나로만 출력하므로 두 개의 전원레벨을 사용하는 회로에서는 각각 하나의 전압레벨시프트회로회로를 구비해야 하기 때문에 비용이 상승되는 문제점이 있었다. 따라서, 본 발명은 제1 입력신호를 반전시키는 인버터와,게이트에 상기 인버터에 의해 반전된 제1 입력신호가 인가되고, 소스가 접지되며,드레인이 노드B에 연결되고, 기판이 접지된 엔모스트랜지스터와, 게이트가 상기 노드B에 연결되고, 소스가 접지되며,드레인이 상기 노드B에 연결되고,기판이 접지된 엔모스트랜지스터와, 게이트에 노드D가 연결되고, 소스가 상기 노드 B에, 드레인이 상기 노드D에 연결되고, 기판이 상기 노드B에 연결된 엔모스트랜지스터와, 게이트에 제1 입력신호가 인가되고,소스가 접지되며,드레인이 노드A에 연결되고, 기판이 접지된 엔모스트랜지스터와, 게이트가 상기 노드A에 연결되고, 소스가 접지되며,드레인이 상기 노드A에 연결되고,기판이 접지된 엔모스트랜지스터와, 게이트에 노드C가 연결되고, 소스가 상기 노드 A에, 드레인이 상기 노드D에 연결되고, 기판이 상기 노드A에 연결된 엔모스트랜지스터와, 게이트와 드레인이 상기 노드D에, 소스가 노드E에 연결되고, 기판이 상기 노드E에 연결된 피모스트랜지스터와, 게이트에 노드F가 연결되고, 드레인에 노드E가 연결되며,소스와 기판에 고전압원이 인가된 피모스트랜지스터와, 게이트와 드레인에 상기 노드E가 연결되고, 소스와 기판에 고전압원이 인가된 피모스트랜지스터와, 게이트와 드레인이 상기 노드C에, 소스와 기판이 노드F에 연결된 피모스트랜지스터와,게이트에 노드E가 연결되고, 드레인에 노드F가 연결되며, 소스와 기판에 고전압원이 인가된 피모스트랜지스터와, 게이트와 드레인에 상기 노드F가 연결되고, 소스와 기판에 고전압원이 인가된 피모스트랜지스터로 구성되어, 상기 노드A,B,C,D에서 각기 제1~제4 출력신호가 출력됨으로써 저전압레벨과 고전압레벨의 출력을 동시에 발생시키므로 후단에 연결될 회로의 입력으로 사용이 용이하며, 또한 고전압단자와 저전압단자 사이에 게이트와 소스단자가 서로 연결된 적층된 트랜지스터를 추가하여 고전압원이 적층된 트랜지스터 사이에 저전압을 고르게 분배하여 고전압 공급하에서도 회로가 안정적으로 동작할 수 있는 효과가 있다.
Description
본 발명은 전압레벨시프트회로에 관한 것으로, 특히 저전압레벨과 고전압레벨을 동시에 출력시킬 수 있도록 한 전압레벨시프트회로에 관한 것이다.
도1은 종래 전압레벨시프트회로에 대한 구성을 보인 회로도로서, 이에 도시된 바와같이 제1 입력신호(Vin)를 반전시키는 인버터(INV1)와, 게이트에 상기 인버터(INV1)에 의해 반전된 입력신호(Vin)가 인가되고, 소스가 접지되며,드레인이 노드B에 연결되고, 기판이 접지된 엔모스트랜지스터(MN4)와,게이트에 Vmn이 인가되고, 소스가 상기 노드 B에, 드레인이 노드D에 연결되고, 기판이 접지된 엔모스트랜지스터(MN2)와, 게이트에 제1 입력신호(Vin)가 인가되고,소스가 접지되며,드레인이 노드A에 연결되고, 기판이 접지된 엔모스트랜지스터(MN3)와, 게이트에 Vmn이 인가되고, 소스가 상기 노드A에, 드레인이 노드C에 연결되며,기판이 접지된 엔모스트랜지스터(MN1)와, 게이트에 Vmp가 인가되고, 드레인이 상기 노드 D에, 소스가 노드 F에 연결되며,기판이 상기 노드 F에 연결된 피모스트랜지스터(MP4)와, 게이트가 상기 노드C에,드레인이 상기 노드F에 연결되고,소스와 기판에 Vpp가 인가된 피모스트랜지스터(MP2)와, 게이트에 Vmp가 인가되고,드레인이 상기 노드C에, 소스가 노드E에 연결되며,기판이 상기 노드E에 연결된 피모스트랜지스터(MP3)와, 게이트가 상기 노드D에, 드레인이 상기 노드E에 연결되고, 소스와 기판에 Vpp가 인가되는 피모스트랜지스터(MP1)로 구성되어, 상기 노드C,D에서 각기 출력신호(Vout-NOT)(Vout)가 출력되며, 이와같이 구성한 종래 장치의 동작을 설명한다.
먼저, 제1 입력신호(Vin)가 저전위로 입력되면 엔모스트랜지스터(MN3)는 턴오프되고, 상기 제1 입력신호(Vin)가 인버터(INV1)를 통해 반전되며, 이에 의해 엔모스트랜지스터(MN4)는 턴온된다.
따라서, 상기 엔모스트랜지스터(MN4)의 드레인은 저전위레벨로 되고, 엔모스트랜지스터(MN2)는 게이트 바이어스전압(Vmn)에 의해 항상 턴온되어 있으므로, 노드D도 저전위로 되므로 출력신호(Vout)는 저전위가 된다.
그리고, 상기 노드D는 피모스트랜지스터(MP1)의 게이트에 연결되어 있으므로, 상기 피모스트랜지스터(MP1)는 활성화되고, 노드E는 승압전압(Vpp)레벨이 된다.
따라서, 피모스트랜지스터(MP3)는 게이트바이어스전압(Vmp)에 의해 항상 턴온되어 있으므로 노드C는 승압전압(Vpp) 레벨이 되어 출력신호(Vout-NOT)는 승압전압(Vpp)레벨이 된다.
반대로, 입력신호(Vin)가 고전위이면 엔모스트랜지스터(MN3)는 턴온되고, 상기 입력신호가 반전된 저전위에 의해 엔모스트랜지스터(MN4)는 턴오프된다.
따라서, 상기 엔모스트랜지스터(MN3)의 드레인은 저전위레벨로 되고, 엔모스트랜지스터(MN1)는 게이트 바이어스전압(Vmn)에 의해 턴온되어 있으므로, 노드C는 저전위로 되므로 출력신호(Vout-NOT)는 저전위가 된다.
그리고, 상기 노드C는 피모스트랜지스터(MP2)의 게이트에 연결되어 있으므로, 상기 피모스트랜지스터(MP2)는 활성화되고, 노드F는 승압전압(Vpp) 레벨이 된다.
따라서, 피모스트랜지스터(MP4)는 게이트바이어스전압(Vmp)에 의해 항상 턴온되어 있으므로 노드D는 승압전압(Vpp) 레벨이 되어 출력신호(Vout)는 승압전압(Vpp) 레벨이 된다.
그러나, 상기와 같이 동작하는 종래 장치는 입력전압의 레벨을 시프팅하여 저전압레벨이나 고전압레벨 하나로만 출력하므로 두 개의 전원레벨을 사용하는 회로에서는 각각 하나의 전압레벨시프트회로를 구비해야 하기 때문에 비용이 상승되는 문제점이 있었다.
따라서, 상기와 같은 문제점을 감안하여 창안한 본 발명은 저전압레벨과 고전압레벨의 출력을 동시에 발생시킬수 있도록 한 전압레벨시프트회로를 제공함에 그 목적이 있다.
도1은 종래 전압레벨시프트회로의 구성을 보인 회로도.
도2는 본 발명 전압레벨시프트회로의 구성을 보인 회로도.
도3은 도2에 있어서, 입출력파형도.
도4는 본 발명 전압레벨시프트회로의 다른 실시예의 구성을 보인 회로도.
도5은 도4에 있어서, 입출력파형도.
*****도면의 주요부분에 대한 부호의 설명*****
MP20~MP22,MP30~MP32:피모스트랜지스터 MN20~MN22,MN30~MN32:엔모스트랜지스터
상기와 같은 목적을 달성하기 위한 본 발명은 제1 입력신호를 반전시키는 인버터와,게이트에 상기 인버터에 의해 반전된 제1 입력신호가 인가되고, 소스가 접지되며,드레인이 노드B에 연결되고, 기판이 접지된 엔모스트랜지스터와, 게이트가 상기 노드B에 연결되고, 소스가 접지되며,드레인이 상기 노드B에 연결되고,기판이 접지된 엔모스트랜지스터와, 게이트에 노드D가 연결되고, 소스가 상기 노드 B에, 드레인이 상기 노드D에 연결되고, 기판이 상기 노드B에 연결된 엔모스트랜지스터와, 게이트에 제1 입력신호가 인가되고,소스가 접지되며,드레인이 노드A에 연결되고, 기판이 접지된 엔모스트랜지스터와, 게이트가 상기 노드A에 연결되고, 소스가 접지되며,드레인이 상기 노드A에 연결되고,기판이 접지된 엔모스트랜지스터와, 게이트에 노드C가 연결되고, 소스가 상기 노드 A에, 드레인이 상기 노드D에 연결되고, 기판이 상기 노드A에 연결된 엔모스트랜지스터와, 게이트와 드레인이 상기 노드D에, 소스가 노드E에 연결되고, 기판이 상기 노드E에 연결된 피모스트랜지스터와, 게이트에 노드F가 연결되고, 드레인에 노드E가 연결되며,소스와 기판에 고전압원이 인가된 피모스트랜지스터와, 게이트와 드레인에 상기 노드E가 연결되고, 소스와 기판에 고전압원이 인가된 피모스트랜지스터와, 게이트와 드레인이 상기 노드C에, 소스와 기판이 노드F에 연결된 피모스트랜지스터와,게이트에 노드E가 연결되고, 드레인에 노드F가 연결되며, 소스와 기판에 고전압원이 인가된 피모스트랜지스터와, 게이트와 드레인에 상기 노드F가 연결되고, 소스와 기판에 고전압원이 인가된 피모스트랜지스터로 구성되어, 상기 노드A,B,C,D에서 각기 제1~제4 출력신호가 출력되는 것을 특징으로 한다.
이하, 본 발명에 의한 전압레벨시프트회로의 작용 및 효과를 첨부한 도면을 참조하여 상세히 설명한다.
도2는 본 발명 전압레벨시프트회로의 구성을 보인 회로도로서, 이에 도시한 바와같이 저전압 입력신호(LVin)를 반전시키는 인버터(INV21)와,게이트에 상기 인버터(INV21)에 의해 반전된 저전압 입력신호(LVin)가 인가되고, 소스가 접지되며,드레인이 노드B에 연결되고, 기판이 접지된 엔모스트랜지스터(MN30)와, 게이트가 상기 노드B에 연결되고, 소스가 접지되며,드레인이 상기 노드B에 연결되고,기판이 접지된 엔모스트랜지스터(MN31)와, 게이트에 노드D가 연결되고, 소스가 상기 노드 B에, 드레인이 상기 노드D에 연결되고, 기판이 상기 노드B에 연결된 엔모스트랜지스터(MN32)와, 게이트에 저전압 입력신호(LVin)가 인가되고,소스가 접지되며,드레인이 노드A에 연결되고, 기판이 접지된 엔모스트랜지스터(MN20)와, 게이트가 상기 노드A에 연결되고, 소스가 접지되며,드레인이 상기 노드A에 연결되고,기판이 접지된 엔모스트랜지스터(MN21)와, 게이트에 노드C가 연결되고, 소스가 상기 노드 A에, 드레인이 상기 노드D에 연결되고, 기판이 상기 노드A에 연결된 엔모스트랜지스터(MN22)와, 게이트와 드레인이 상기 노드D에, 소스가 노드E에 연결되고, 기판이 상기 노드E에 연결된 피모스트랜지스터(MP32)와, 게이트에 노드F가 연결되고, 드레인에 노드E가 연결되며,소스와 기판에 고전압원(HVdd)이 인가된 피모스트랜지스터(MP31)와, 게이트와 드레인에 상기 노드E가 연결되고, 소스와 기판에 고전압원(HVdd)이 인가된 피모스트랜지스터(MP30)와, 게이트와 드레인이 상기 노드C에, 소스와 기판이 노드F에 연결된 피모스트랜지스터(MP22)와,게이트에 노드E가 연결되고, 드레인에 노드F가 연결되며, 소스와 기판에 고전압원(HVdd)이 인가된 피모스트랜지스터(MP21)와, 게이트와 드레인에 상기 노드F가 연결되고, 소스와 기판에 고전압원(HVdd)이 인가된 피모스트랜지스터(MP20)로 구성되어, 상기 노드A,B,E,F에서 각기 제1~제4출력신호(/LVout) (LVout) (/HVout) (HVout)가 출력되며, 이와 같이 구성한 본 발명의 동작을 설명한다.
먼저, 고전압원(HVdd)에 10V를 인가하고,저전압 입력단자(LVin)에 0~3.3V의 저전압신호(LVin)를 인가하면,저전압 입력신호(LVin)와 동일한 위상과 크기를 갖는 출력신호와 위상은 동일하면서 레벨이 6.6~10V의 고전압으로 높아진 출력신호(HVout)가 출력된다.
즉, 저전압 입력신호(LVin)를 0V로 엔모스트랜지스터(MN20)의 게이트에 입력하면 그 신호가 인버터에서 반전되어 3.3V가 엔모스트랜지스터(MN30)의 게이트에 입력된다.
그러면, 상기 엔모스트랜지스터(MN20)는 턴오프되고, 상기 엔모스트랜지스터(MN30)는 턴온되므로, 그 엔모스트랜지스터(MN30)의 드레인, 즉 노드B는 저전위레벨(0V)로 되어 출력신호(LVout)는 저전위레벨(0V)이 된다.
이때, 피모스트랜지스터(MP20)는 턴온되어 고전압원(HVdd)을 노드F에 인가하는데, 상기 피모스트랜지스터(MP20)는 저항으로 작용하여 소정 레벨 떨어진 고전압원(3/4HVdd)을 인가하므로 제3 출력신호(/HVout)는 3/4HVdd 레벨의 전위를 가진다.
마찬가지로, 피모스트랜지스터(MP22) 및 엔모스트랜지스터(MN22)는 각기 저항으로 작용하여 노드C는 2/4HVdd레벨의 전위를 가지고 노드A는 1/4HVdd레벨의 전위를 가지므로 제1 출력신호(/LVout)는 1/4HVdd 레벨의 전위를 가진다.
그리고, 노드E는 노드B가 저전위레벨(0V)이므로 피모스트랜지터(MP30,MP32) 및 엔모스트랜지스터(MN32)에 의해 전압분배되어 2/3HVdd 레벨의 전위를 가진다.
따라서, 상기 피모스트랜지스터(MP21)의 게이트/소스간 전압이 상기 피모스트랜지스터(MP31)의 게이트/소스간 전압보다 크기 때문에 래치구조의 피이드백 동작에 의해 상기 피모스트랜지스터(MP21)는 턴온되고 상기 피모스트랜지스터(MP31)는 턴오프되어 최종적으로 제3 출력신호(HVout)는 2/3HVdd 레벨의 전위를 가진다.
도3은 상기 전압레벨시프트회로의 입출력 파형도이다.
도4는 본 발명 전압레벨시프트회로에 고전압 인버터를 연결한 모습을 보인 회로도로서, 제1 출력신호(/LVout)가 게이트에 인가되고, 드레인이 노드A에 연결되며,기판과 소스가 접지된 엔모스트랜지스터(MN40)와, 게이트에 제2 출력신호(LVout)가 인가되고, 소스와 기판이 노드A에,드레인이 노드C에 연결된 엔모스트랜지스터(MN42)와,게이트에 노드F가 연결되고,드레인이 노드E에, 소스와 기판이 노드C에 연결된 엔모스트랜지스터(MN44)와,게이트에 제2 출력신호(LVout)가 인가되고, 소스와 기판이 노드F에,드레인이 노드D에 연결된 피모스트랜지스터(NP40)와, 게이트와 드레인이 노드B에 연결되고, 기판과 소스가 접지된 엔모스트랜지스터(MN41)와,게이트와 드레인이 상기 노드D에 연결되고, 기판과 소스가 상기 노드B에 연결된 엔모스트랜지스터(MN43)와, 게이트와 드레인이 상기 노드E에 연결되고, 기판과 소스가 상기 노드D에 연결된 엔모스트랜지스터(MN45)와,게이트와 드레인이 상기 노드E에 연결되고, 기판과 소스가 노드H에 연결된 피모스트랜지스터(MP42)와,게이트와 드레인이 상기 노드H에 연결되고, 기판과 소스가 노드J에 연결된 피모스트랜지스터(MP44)와, 게이트와 드레인이 상기 노드J에 연결되고, 기판과 소스에 고전압원(HVdd)이 인가된 피모스트랜지스터(MP46)와, 게이트에 노드F, 드레인에 노드E가 연결되고,기판과 소스에 노드G가 연결된 피모스트랜지스터(MP43)와, 게이트에 제4 출력신호(HVout)가 인가되고,소스와 기판에 노드F가,드레인에 노드H가 연결된 엔모스트랜지스터(MN46)와, 게이트에 제4 출력신호(HVout)가 인가되고, 드레인에 노드G가,소스와 기판에 노드I가 연결된 피모스트랜지스터(MP43)와, 게이트에 제3 출력신호(/HVout)가 인가되고, 드레인에 노드I가 연결되며, 소스와 기판에 고전압원(HVdd)이 인가된 피모스트랜지스터(MP45)로 구성되어, 상기 노드J,E,B에서 각기 출력신호(IHVout) (FSHVout) (ILVout)가 출력되며, 이와같이 적층비가 3인 고전압인버터를 접속한 전압레벨시프트회로는 고전압신호 처리를 수행할 수 있다.
즉, 저전압부와 고전압부를 동시에 인터페이스할 경우 저전압원(LVdd)과 접지사이의 입력신호를 그 신호를 반전시키면서 전압레벨의 3배가 되는 고전압(Hvdd)과 접지사이의 풀-스윙으로 바꾸어준다.
도5는 상기 고전압인버터를 접속한 전압레벨시프트회로의 입출력파형도이다.
이상에서 상세히 설명한 바와같이 본 발명은 저전압레벨과 고전압레벨의 출력을 동시에 발생시키므로 후단에 연결될 회로의 입력으로 사용이 용이하며, 또한 고전압단자와 저전압단자 사이에 게이트와 소스단자가 서로 연결된 적층된 트랜지스터를 추가하여 고전압원이 적층된 트랜지스터 사이에 저전압을 고르게 분배하여 고전압 공급하에서도 회로가 안정적으로 동작할 수 있는 효과가 있다.
Claims (4)
- 저전압 입력신호(LVin)를 반전시키는 인버터(INV21)와,게이트에 상기 인버터(INV21)에 의해 반전된 저전압 입력신호(LVin)가 인가되고, 소스가 접지되며,드레인이 노드B에 연결되고, 기판이 접지된 엔모스트랜지스터(MN30)와, 게이트가 상기 노드B에 연결되고, 소스가 접지되며,드레인이 상기 노드B에 연결되고,기판이 접지된 엔모스트랜지스터(MN31)와, 게이트에 노드D가 연결되고, 소스가 상기 노드 B에, 드레인이 상기 노드D에 연결되고, 기판이 상기 노드B에 연결된 엔모스트랜지스터(MN32)와, 게이트에 저전압 입력신호(LVin)가 인가되고,소스가 접지되며,드레인이 노드A에 연결되고, 기판이 접지된 엔모스트랜지스터(MN20)와, 게이트가 상기 노드A에 연결되고, 소스가 접지되며,드레인이 상기 노드A에 연결되고,기판이 접지된 엔모스트랜지스터(MN21)와, 게이트에 노드C가 연결되고, 소스가 상기 노드 A에, 드레인이 상기 노드D에 연결되고, 기판이 상기 노드A에 연결된 엔모스트랜지스터(MN22)와, 게이트와 드레인이 상기 노드D에, 소스가 노드E에 연결되고, 기판이 상기 노드E에 연결된 피모스트랜지스터(MP32)와, 게이트에 노드F가 연결되고, 드레인에 노드E가 연결되며,소스와 기판에 고전압원(HVdd)이 인가된 피모스트랜지스터(MP31)와, 게이트와 드레인에 상기 노드E가 연결되고, 소스와 기판에 고전압원(HVdd)이 인가된 피모스트랜지스터(MP30)와, 게이트와 드레인이 상기 노드C에, 소스와 기판이 노드F에 연결된 피모스트랜지스터(MP22)와,게이트에 노드E가 연결되고, 드레인에 노드F가 연결되며, 소스와 기판에 고전압원(HVdd)이 인가된 피모스트랜지스터(MP21)와, 게이트와 드레인에 상기 노드F가 연결되고, 소스와 기판에 고전압원(HVdd)이 인가된 피모스트랜지스터(MP20)로 구성되어, 상기 노드A,B,E,F에서 각기 제1~제4출력신호(/LVout) (LVout) (/HVout) (HVout)가 출력되는 것을 특징으로 하는 전압레벨시프트회로.
- 제1 항에 있어서, 피모스트랜지스터(MP20,MP22,MP30,MP32) 및 엔모스트랜지스터(MN21,MN22,MN31,MN32)는 저전압 입력신호(LVin)가 0V로 인가될 때 전압분배기로 동작하는 것을 특징으로 하는 전압레벨시프트회로.
- 제1 항에 있어서, 제1~제4출력신호(/LVout) (LVout) (/HVout) (HVout)를 입력받아 이를 반전시키면서 소정 적층비에 맞게 고전압과 접지사이의 풀스윙으로 고전압신호처리하는 고전압인버터를 더 포함하여 구성한 것을 특징으로 하는 전압레벨시프트회로.
- 제3 항에 있어서, 고전압인버터는 제1 출력신호(/LVout)가 게이트에 인가되고, 드레인이 노드A에 연결되며,기판과 소스가 접지된 엔모스트랜지스터(MN40)와, 게이트에 제2 출력신호(LVout)가 인가되고, 소스와 기판이 노드A에,드레인이 노드C에 연결된 엔모스트랜지스터(MN42)와,게이트에 노드F가 연결되고,드레인이 노드E에, 소스와 기판이 노드C에 연결된 엔모스트랜지스터(MN44)와,게이트에 제2 출력신호(LVout)가 인가되고, 소스와 기판이 노드F에,드레인이 노드D에 연결된 피모스트랜지스터(NP40)와, 게이트와 드레인이 노드B에 연결되고, 기판과 소스가 접지된 엔모스트랜지스터(MN41)와,게이트와 드레인이 상기 노드D에 연결되고, 기판과 소스가 상기 노드B에 연결된 엔모스트랜지스터(MN43)와, 게이트와 드레인이 상기 노드E에 연결되고, 기판과 소스가 상기 노드D에 연결된 엔모스트랜지스터(MN45)와,게이트와 드레인이 상기 노드E에 연결되고, 기판과 소스가 노드H에 연결된 피모스트랜지스터(MP42)와,게이트와 드레인이 상기 노드H에 연결되고, 기판과 소스가 노드J에 연결된 피모스트랜지스터(MP44)와, 게이트와 드레인이 상기 노드J에 연결되고, 기판과 소스에 고전압원(HVdd)이 인가된 피모스트랜지스터(MP46)와, 게이트에 노드F, 드레인에 노드E가 연결되고,기판과 소스에 노드G가 연결된 피모스트랜지스터(MP43)와, 게이트에 제4 출력신호(HVout)가 인가되고,소스와 기판에 노드F가,드레인에 노드H가 연결된 엔모스트랜지스터(MN46)와, 게이트에 제4 출력신호(HVout)가 인가되고, 드레인에 노드G가,소스와 기판에 노드I가 연결된 피모스트랜지스터(MP43)와, 게이트에 제3 출력신호(/HVout)가 인가되고, 드레인에 노드I가 연결되며, 소스와 기판에 고전압원(HVdd)이 인가된 피모스트랜지스터(MP45)로 구성되어, 상기 노드J,E,B에서 각기 출력신호(IHVout)(FSHVout)(ILVout)가 출력되는 것을 특징으로 하는 전압레벨시프트회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980054402A KR100283905B1 (ko) | 1998-12-11 | 1998-12-11 | 전압레벨시프트회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980054402A KR100283905B1 (ko) | 1998-12-11 | 1998-12-11 | 전압레벨시프트회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000039156A true KR20000039156A (ko) | 2000-07-05 |
| KR100283905B1 KR100283905B1 (ko) | 2001-03-02 |
Family
ID=19562374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980054402A KR100283905B1 (ko) | 1998-12-11 | 1998-12-11 | 전압레벨시프트회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100283905B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101531887B1 (ko) * | 2013-11-27 | 2015-06-26 | 주식회사 동부하이텍 | 네거티브 레벨 쉬프터 |
| KR20160146201A (ko) * | 2015-06-12 | 2016-12-21 | 주식회사 실리콘웍스 | 레벨 쉬프터, 소스 드라이버 집적회로 및 게이트 드라이버 집적회로 |
| CN109040625A (zh) * | 2017-06-09 | 2018-12-18 | 三星电子株式会社 | 信号传送电路、包括其的图像传感器及信号传送方法 |
-
1998
- 1998-12-11 KR KR1019980054402A patent/KR100283905B1/ko not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101531887B1 (ko) * | 2013-11-27 | 2015-06-26 | 주식회사 동부하이텍 | 네거티브 레벨 쉬프터 |
| KR20160146201A (ko) * | 2015-06-12 | 2016-12-21 | 주식회사 실리콘웍스 | 레벨 쉬프터, 소스 드라이버 집적회로 및 게이트 드라이버 집적회로 |
| CN109040625A (zh) * | 2017-06-09 | 2018-12-18 | 三星电子株式会社 | 信号传送电路、包括其的图像传感器及信号传送方法 |
| KR20180134488A (ko) * | 2017-06-09 | 2018-12-19 | 삼성전자주식회사 | 신호 전송 회로 및 이를 포함하는 이미지 센서 |
| CN109040625B (zh) * | 2017-06-09 | 2022-05-31 | 三星电子株式会社 | 信号传送电路、包括其的图像传感器及信号传送方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100283905B1 (ko) | 2001-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20040068212A (ko) | 레벨 시프팅 회로 및 하프 브리지 구동기 구동 방법 | |
| KR100795694B1 (ko) | 저전력 레벨 쉬프터 및 저전력 레벨 쉬프팅 방법 | |
| US20030011418A1 (en) | Level shifting circuit | |
| WO2018055666A9 (ja) | インターフェース回路 | |
| JPH08335881A (ja) | 相補型電流源回路 | |
| US6611177B2 (en) | Voltage controlled oscillator including fluctuation transmitter for transmitting potential fluctuation by noise | |
| KR100283905B1 (ko) | 전압레벨시프트회로 | |
| US6043679A (en) | Level shifter | |
| KR100740401B1 (ko) | 디지털/아날로그 변환 회로 | |
| KR20030042118A (ko) | 복수개의 출력을 가지는 레벨 시프터 | |
| JP2007227990A (ja) | タイミング生成回路及びそれを用いたデジタル／アナログ変換器 | |
| KR20110011988A (ko) | 레벨 시프터 및 이를 이용한 표시 장치 | |
| JP2006067497A (ja) | 信号制御回路及びそれを搭載した装置 | |
| KR100968594B1 (ko) | 전류 제한 방식의 레벨쉬프터 | |
| KR20010004448A (ko) | 고전압 출력 인버터 | |
| KR100283411B1 (ko) | 음전압리셋회로 | |
| KR101153911B1 (ko) | 링 오실레이터 | |
| JP2010219486A (ja) | 中間電位発生回路 | |
| KR100214079B1 (ko) | 반도체 장치의 레벨쉬프터 | |
| KR100215761B1 (ko) | 반도체 메모리장치의 레벨 쉬프트회로 | |
| JP4281358B2 (ja) | パルス昇圧回路 | |
| KR100577789B1 (ko) | 엘씨디의 라인 반전용 구동 회로 | |
| KR100223764B1 (ko) | 전압레벨 변환기 | |
| JP4877332B2 (ja) | パルス昇圧回路 | |
| CN115173838A (zh) | 以互斥或门为基础的非重叠时钟产生器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051118 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |