KR100577789B1 - 엘씨디의 라인 반전용 구동 회로 - Google Patents

엘씨디의 라인 반전용 구동 회로 Download PDF

Info

Publication number
KR100577789B1
KR100577789B1 KR1019990061691A KR19990061691A KR100577789B1 KR 100577789 B1 KR100577789 B1 KR 100577789B1 KR 1019990061691 A KR1019990061691 A KR 1019990061691A KR 19990061691 A KR19990061691 A KR 19990061691A KR 100577789 B1 KR100577789 B1 KR 100577789B1
Authority
KR
South Korea
Prior art keywords
output
operational amplifier
pulse
inverter
capacitor
Prior art date
Application number
KR1019990061691A
Other languages
English (en)
Other versions
KR20010058182A (ko
Inventor
김병진
이영근
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1019990061691A priority Critical patent/KR100577789B1/ko
Publication of KR20010058182A publication Critical patent/KR20010058182A/ko
Application granted granted Critical
Publication of KR100577789B1 publication Critical patent/KR100577789B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/26—Push-pull amplifiers; Phase-splitters therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Amplifiers (AREA)

Abstract

본 발명의 LCD 라인 반전용 구동회로는, 포지티브 극성과 네가티브 극성을 순차적으로 갖는 펄스 형태의 극성전압을 입력으로 하며, 일정 주기의 펄스 신호를 발생하는 펄스 발생 수단; 상기 펄스 발생 수단으로 부터의 출력 신호를 일정기간 지연시켜 출력하는 펄스 지연 수단; 상기 극성전압을 상기 펄스 발생 수단 및 상기 펄스 지연 수단의 출력 신호에 의해 각각 스위칭하여 출력하는 제 1 및 제2 스위칭 수단; 제 1 입력단자에 상기 제 2 스위칭 수단으로부터 제공되는 신호가 제공되고, 제 2 입력단자에 접지전압이 제공되어서, 출력단자로 연산증폭된 출력을 갖는 연산증폭기; 상기 제1 및 제2 스위칭 수단 사이의 전압레벨을 충전하여 상기 제 2 스위칭 수단을 통하여 상기 연산증폭기의 제 1 입력단자에 전달되는 신호의 경사를 조절하는 제 1 조절 수단; 및 상기 연산증폭기의 상기 제1 입력 단자와 상기 출력 단자 사이에 접속되어 상기 연산증폭기의 입력 및 출력 신호의 경사를 조절하는 제2 조절 수단을 포함하여 구성된다.

Description

엘씨디의 라인 반전용 구동 회로{Drive circuit for a line inversion in an LCD}
도 1은 본 발명에 의한 LCD의 라인 반전용 구동 회로의 회로도
도 2는 도 1의 LCD의 라인 반전용 구동 회로의 입력전압 및 출력전압의 출력 파형도
* 도면의 주요부분에 대한 부호의 설명 *
10 : 펄스 발생부 20 : 펄스 지연부
30 : 연산증폭기 입력신호 경사조절부 32 : 연산증폭기
본 발명은 연산증폭기에 관한 것으로, 특히 연산증폭기의 입력 신호의 경사를 수동적인 저항값에 의한 조절 대신에 주파수 조절을 통해 미세 조정하고 푸시풀 전달 회로를 콘트롤러 IC에 내장하여 제조 비용 및 PCB 면적을 감소시키고 다수개의 RC 조합에 의한 신호의 왜곡을 방지시킨 LCD 라인 반전용 구동 회로에 관한 것이다.
일반적으로, LCD에서 라인 인버젼(line inversion) LCM 공통전압(Vcom) 회로에 사용되는 연산증폭기는 그의 부하가 캐패시턴스인 관계로 연산증폭기의 피드백단에 캐패시터를 추가하는 방법으로는 입력신호의 경사를 조절하기 어려웠다. 따라서, 종래의 LCD 라인 반전용 구동회로에서 연산증폭기의 입력신호의 경사를 조절하는 방법으로 저항과 캐패시터에 의한 지연 방식을 사용하였다.
그런데, 이와 같이 저항 및 캐패시터를 이용한 종래의 LCD 라인 반전용 구동회로에 이용되는 연산증폭기의 입력신호 경사 조절 방법에는 수동 소자인 저항값이 한정이 되어있고 또한 저항을 통한 잡음이 침입할 가능성이 있었다. 그리고, 이러한 방법은 정확한 신호의 경사를 조절하기가 불가능하고, 푸시풀(push-pull) 전단에 연산증폭기가 2개, 로직 게이트 사용 및 수동 소자의 많은 사용으로 인하여 비용이 증가하고 PCB 보드 사용 면적이 증가하는 문제점이 있었다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명은 연산증폭기의 입력 신호의 경사를 수동적인 저항값에 의한 조절 대신에 주파수 조절을 통해 미세 조정하고 푸시풀 전달 회로를 콘트롤러 IC에 내장하여 제조 비용 및 PCB 면적을 감소시키고 다수개의 RC 조합에 의한 신호의 왜곡을 방지시킨 연산증폭기를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여, 본 발명에 의한 LCD 라인 반전용 구동회로는, 포지티브 극성과 네가티브 극성을 순차적으로 갖는 펄스 형태의 극성전압을 입력으로 하며, 일정 주기의 펄스 신호를 발생하는 펄스 발생 수단; 상기 펄스 발생 수단으로 부터의 출력 신호를 일정기간 지연시켜 출력하는 펄스 지연 수단; 상기 극성전압을 상기 펄스 발생 수단 및 상기 펄스 지연 수단의 출력 신호에 의해 각각 스위칭하여 출력하는 제 1 및 제2 스위칭 수단; 제 1 입력단자에 상기 제 2 스위칭 수단으로부터 제공되는 신호가 제공되고, 제 2 입력단자에 접지전압이 제공되어서, 출력단자로 연산증폭된 출력을 갖는 연산증폭기; 상기 제1 및 제2 스위칭 수단 사이의 전압레벨을 충전하여 상기 제 2 스위칭 수단을 통하여 상기 연산증폭기의 제 1 입력단자에 전달되는 신호의 경사를 조절하는 제 1 조절 수단; 및 상기 연산증폭기의 상기 제1 입력 단자와 상기 출력 단자 사이에 접속되어 상기 연산증폭기의 입력 및 출력 신호의 경사를 조절하는 제2 조절 수단을 포함하여 구성된다.
여기에서, 상기 펄스 발생 수단은, 제 1출력 노드에 접속된 제 1 캐패시터, 상기 출력 노드에 출력측이 접속된 제 1 인버터, 상기 캐패시터와 상기 제 1 인버터의 입력측 사이에 연결된 가변저항, 상기 가변저항과 병렬로 연결되면서 상기 제 1 인버터의 입력측에 그의 출력측이 연결되는 제 2 인버터를 구비할 수 있다.
그리고, 상기 펄스 지연 수단은, 상기 제 1 출력노드에 입력측이 연결된 제 3 인버터, 상기 인버터의 출력측에 연결된 저항, 상기 저항에 입력측이 연결된 제 4 인버터, 및 상기 인버터의 입력측과 상기 저항 사이에 연결되면서 타단에는 접지전압이 인가되는 제 2 캐패시터를 구비할 수 있다.
그리고, 상기 제1 및 제2 스위칭 수단은 전달 게이트로 각각 구성될 수 있으며, 상기 전달 게이트는 PMOS 및 NMOS 트랜지스터로 구성될 수 있다.
그리고, 상기 제 1 조절 수단은 제 3 캐패시터로 구성되고, 상기 제 2 조절 수단은 제 4 캐패시터로 구성됨이 바람직하다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.
또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.
도 1은 본 발명에 의한 LCD 라인 반전용 구동회로의 회로도로서, 일정 주기의 구형파 펄스 신호를 발생하는 펄스 발생부(10), 상기 펄스 발생부(10)로 부터의 출력 신호(Nd3)를 일정기간 지연시켜 출력하는 펄스 지연부(20), 및 그리고, 상기 펄스 발생부(10) 및 펄스 지연부(20)의 출력 신호에 의해 연산증폭기(32)의 입력 신호의 경사를 조절하는 연산증폭기 입력신호 경사조절부(30)를 구비한다.
연산증폭기 입력신호 경사 조절부(30)는 펄스 발생부(10)의 출력 신호(Nd3)에 의해 극성전압(MPOL)을 노드(Nd6)로 전달하는 제1 전달 게이트(P1, N1), 노드(Nd6)의 신호를 펄스 지연부(20)의 출력 신호에 의해 연산증폭기(32)의 반전입력단에 연결되는 입력노드(Nd7)로 입력하는 제2 전달 게이트(P2, N2), 노드(Nd6) 및 접지전압(Vss) 사이에 접속된 캐패시터(C3), 입력노드(Nd7) 및 출력 단자(out) 사이에 접속된 캐패시터(c4), 및 비반전입력단에 접지전압이 인가되고 반전입력단에 입력노드(Nd7)가 연결된 연산증폭기(32)로 구성된다.
삭제
펄스 발생부(10)는 노드(Nd2) 및 노드(Nd3) 사이에 접속된 캐패시터(C1)와, 노드(Nd2) 및 노드(Nd1) 사이에 접속된 인버터(INV1)와, 노드(Nd1) 및 노드(Nd2) 사이에 접속된 가변 저항(VR1)과, 노드(Nd1) 및 노드(Nd3) 사이에 접속된 인버터(INV2)로 구성된다.
펄스 발생부(10)는 타이밍 콘트롤러 IC에 내장되어 연산증폭기(32)의 경사(slope)를 조절하기 위한 펄스를 만들어 낸다. 이때, 발생하는 펄스의 주파수(F)는 타이밍 콘트롤러 IC 외부에 장착하게 되어 있는 가변 저항(VR1)과 캐패시터(C1)에 의하여 조절된다.
F = 1/(2.2 × VR1 × C1)
펄스 지연부(20)는 펄스 발생부(10)의 출력 측의 노드(Nd3) 및 노드(Nd4) 사이에 직렬접속된 인버터(INV3) 및 저항(R2)과, 노드(Nd4) 및 노드(Nd5) 사이에 접속된 인버터(INV4)와, 노드(Nd4) 및 접지전압(Vss) 사이에 접속된 제2 캐패시터(C2)로 구성된다.
펄스 지연부(20)는 펄스 발생부(10)에서 발생한 펄스를 입력받아 저항(R2)과 캐패시터(C2)에 의하여 딜레이(delay)를 형성한 후 연산증폭기(32)의 경사 조절을 위한 제2 전달 게이트(P2, N2)를 제어하는데 사용된다.
여기서, 캐패시터(C2)는 그 값(Value)을 변경하여 딜레이를 조절할 수 있도록 하였다.
연산증폭기(32)의 입력 신호의 경사를 조절하는 상기 연산증폭기 입력신호 경사조절부(30)는 상기 구성에서와 같이, 전달 게이트 2개와 캐패시터 2개, 연산증폭기 1개를 포함한다.
상기 연산증폭기 입력신호 경사조절부(30)의 입력은 공통전압(Vcom)을 발생하는 극성전압 MPOL이며, 통상적으로 극성전압은 포지티브 극성과 네가티브 극성을 갖는다. 제1 전달 게이트(P1,N1)와 제2 전달 게이트(P2, N2)는 펄스 발생부(10)와 펄스 지연부(20)에서 발생한 펄스를 받아 중복되지 않는 시간에 온(on)/오프(off)를 수행함으로써 캐패시터(C3), 캐패시터(C4)와 함께 일종의 필터를 형성하게 된다.
상기 구성을 갖는 본 발명의 연산증폭기의 동작을 도 2의 동작 파형도로 나타내었다.
여기서, 펄스 발생부(10)에서 발생한 펄스는 제1 출력 전압(Vout)(a)로 나타내고, 펄스 지연부(20)에서 발생한 펄스는 제2 출력 전압(Vout)(b)로 나타내었다.
제2 출력 전압(Vout2)는 펄스 지연부(20)에 사용된 저항(R2)과 캐패시터(C2)에 의하여 펄스 발생부(10)의 제1 출력 전압(Vout1)에 비해 일정시간(t) 동안 지연된 펄스 신호를 발생시켰다.
연산증폭기(32)의 입력 신호인 극성전압 MPOL 신호(c)의 경사에 비하여 본 발명에 사용된 회로의 출력은 그 경사가 많이 완만하여 졌음을 알 수 있다.
연산증폭기(32)의 경사를 조절할 수 있는 소자는 펄스 발생부(10)의 가변저항(VR1)과 캐패시터(C1), 연산증폭기 입력신호 경사조절부(30)의 캐패시터(C3, C4)에 기인한다.
이상에서 설명한 바와 같이, 본 발명에 의한 연산증폭기에 의하면, 연산증폭 기의 입력 신호의 경사를 수동적인 저항값에 의한 조절 대신에 주파수 조절을 통해 미세 조정하고 푸시풀 전달 회로를 콘트롤러 IC에 내장하여 제조 비용 및 PCB 면적을 감소시키고 다수개의 RC 조합에 의한 신호의 왜곡을 방지시킬 수 있는 효과가 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (8)

  1. 포지티브 극성과 네가티브 극성을 순차적으로 갖는 펄스 형태의 극성전압을 입력으로 하는 LCD 라인 반전용 구동회로에 있어서,
    일정 주기의 펄스 신호를 발생하는 펄스 발생 수단;
    상기 펄스 발생 수단으로 부터의 출력 신호를 일정기간 지연시켜 출력하는 펄스 지연 수단;
    상기 극성전압을 상기 펄스 발생 수단 및 상기 펄스 지연 수단의 출력 신호에 의해 각각 스위칭하여 출력하는 제 1 및 제2 스위칭 수단;
    제 1 입력단자에 상기 제 2 스위칭 수단으로부터 제공되는 신호가 제공되고, 제 2 입력단자에 접지전압이 제공되어서, 출력단자로 연산증폭된 출력을 갖는 연산증폭기;
    상기 제1 및 제2 스위칭 수단 사이의 전압레벨을 충전하여 상기 제 2 스위칭 수단을 통하여 상기 연산증폭기의 제 1 입력단자에 전달되는 신호의 경사를 조절하는 제 1 조절 수단; 및
    상기 연산증폭기의 상기 제1 입력 단자와 상기 출력 단자 사이에 접속되어 상기 연산증폭기의 입력 및 출력 신호의 경사를 조절하는 제2 조절 수단을 포함하여 구성된 것을 특징으로 하는 LCD 라인 반전용 구동회로.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 펄스 발생 수단은,
    제 1출력 노드에 접속된 제 1 캐패시터, 상기 출력 노드에 출력측이 접속된 제 1 인버터, 상기 캐패시터와 상기 제 1 인버터의 입력측 사이에 연결된 가변저항, 상기 가변저항과 병렬로 연결되면서 상기 제 1 인버터의 입력측에 그의 출력측이 연결되는 제 2 인버터를 구비함을 특징으로 하는 LCD 라인 반전용 구동회로.
  4. 제 1 항 또는 제 3 항에 있어서,
    상기 펄스 지연 수단은,
    상기 제 1 출력노드에 입력측이 연결된 제 3 인버터, 상기 인버터의 출력측에 연결된 저항, 상기 저항에 입력측이 연결된 제 4 인버터, 및 상기 인버터의 입력측과 상기 저항 사이에 연결되면서 타단에는 접지전압이 인가되는 제 2 캐패시터를 구비함을 특징으로 하는 LCD 라인 반전용 구동회로.
  5. 제 1 항에 있어서,
    상기 제1 및 제2 스위칭 수단은 전달 게이트로 각각 구성된 것을 특징으로 하는 LCD 라인 반전용 구동회로.
  6. 제 1 항에 있어서,
    상기 전달 게이트는 PMOS 및 NMOS 트랜지스터로 각각 구성된 것을 특징으로 하는 LCD 라인 반전용 구동회로.
  7. 제 1 항에 있어서,
    상기 제 1 조절 수단은 제 3 캐패시터로 구성된 것을 특징으로 하는 LCD 라인 반전용 구동회로.
  8. 제 1 항에 있어서,
    상기 제 2 조절 수단은 제 4 캐패시터로 구성된 것을 특징으로 하는 LCD 라인 반전용 구동회로.
KR1019990061691A 1999-12-24 1999-12-24 엘씨디의 라인 반전용 구동 회로 KR100577789B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990061691A KR100577789B1 (ko) 1999-12-24 1999-12-24 엘씨디의 라인 반전용 구동 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990061691A KR100577789B1 (ko) 1999-12-24 1999-12-24 엘씨디의 라인 반전용 구동 회로

Publications (2)

Publication Number Publication Date
KR20010058182A KR20010058182A (ko) 2001-07-05
KR100577789B1 true KR100577789B1 (ko) 2006-05-10

Family

ID=19629276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990061691A KR100577789B1 (ko) 1999-12-24 1999-12-24 엘씨디의 라인 반전용 구동 회로

Country Status (1)

Country Link
KR (1) KR100577789B1 (ko)

Also Published As

Publication number Publication date
KR20010058182A (ko) 2001-07-05

Similar Documents

Publication Publication Date Title
US6646469B2 (en) High voltage level shifter via capacitors
KR100432883B1 (ko) 클럭 듀티/스큐 보정 기능을 갖는 위상 분주 회로
JP3234043B2 (ja) 液晶駆動用電源回路
US6621335B2 (en) Class D amplifier with passive RC network
US10034085B2 (en) Class-D amplifier, audio processing apparatus and method of driving class-D amplifier
US7061283B1 (en) Differential clock driver circuit
EP0772297B1 (en) A circuit for generating an output signal having a 50% duty cycle
KR100577789B1 (ko) 엘씨디의 라인 반전용 구동 회로
CN110867166B (zh) 缓冲电路
WO2008023473A1 (fr) Circuit amplificateur et appareil d'affichage comportant celui-ci
JPH04115622A (ja) カレントミラー型増幅回路及びその駆動方法
US6897716B2 (en) Voltage generating apparatus including rapid amplifier and slow amplifier
US20060048021A1 (en) Signal control circuit and device mounted therewith
JP3028621B2 (ja) レーザダイオード駆動回路
KR100283905B1 (ko) 전압레벨시프트회로
JP4623286B2 (ja) デューティ調整回路
JP2583294B2 (ja) パルス伝送用出力バッファ回路
JP2005303823A (ja) 増幅回路
JP3722779B2 (ja) 差動出力回路
JP7119757B2 (ja) パルス位置変調回路及び送信回路
JP5157960B2 (ja) Ｄ級増幅器
KR102577354B1 (ko) 전원 회로 및 전원 장치
KR100243019B1 (ko) 출력버퍼회로
KR100422806B1 (ko) 전류제어 가변 지연 회로
KR100214525B1 (ko) 피엘엘 회로

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130417

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170417

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180424

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190502

Year of fee payment: 14