CN109040625A - 信号传送电路、包括其的图像传感器及信号传送方法 - Google Patents
信号传送电路、包括其的图像传感器及信号传送方法 Download PDFInfo
- Publication number
- CN109040625A CN109040625A CN201810250905.2A CN201810250905A CN109040625A CN 109040625 A CN109040625 A CN 109040625A CN 201810250905 A CN201810250905 A CN 201810250905A CN 109040625 A CN109040625 A CN 109040625A
- Authority
- CN
- China
- Prior art keywords
- signal
- output
- connect
- node
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims abstract description 14
- 238000006243 chemical reaction Methods 0.000 claims abstract description 41
- 230000005540 biological transmission Effects 0.000 claims abstract description 29
- 230000003321 amplification Effects 0.000 claims description 21
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 21
- 230000002441 reversible effect Effects 0.000 claims description 12
- 239000013078 crystal Substances 0.000 claims description 4
- 230000008054 signal transmission Effects 0.000 abstract description 9
- 101100364827 Prochlorococcus marinus (strain SARG / CCMP1375 / SS120) ahcY gene Proteins 0.000 description 37
- 101150081953 SAM1 gene Proteins 0.000 description 37
- 101150021948 SAM2 gene Proteins 0.000 description 30
- 238000010586 diagram Methods 0.000 description 28
- 241000217796 Olive latent virus 1 Species 0.000 description 21
- 230000005611 electricity Effects 0.000 description 13
- 239000004615 ingredient Substances 0.000 description 12
- 241001467023 Olive latent virus 2 Species 0.000 description 9
- 101000643378 Homo sapiens Serine racemase Proteins 0.000 description 8
- 102100035717 Serine racemase Human genes 0.000 description 8
- 101150045896 ilv-2 gene Proteins 0.000 description 8
- 238000003860 storage Methods 0.000 description 8
- 238000005070 sampling Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 101710170230 Antimicrobial peptide 1 Proteins 0.000 description 4
- 101710170231 Antimicrobial peptide 2 Proteins 0.000 description 4
- 101000914496 Homo sapiens T-cell antigen CD7 Proteins 0.000 description 4
- 102100027208 T-cell antigen CD7 Human genes 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 238000013500 data storage Methods 0.000 description 3
- 230000015654 memory Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 2
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/26—Push-pull amplifiers; Phase-splitters therefor
- H03F3/265—Push-pull amplifiers; Phase-splitters therefor with field-effect transistors only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45273—Mirror types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/288—Indexing scheme relating to amplifiers the level shifting stage between two amplifying stages being realised by a resistor or potentiometer
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/303—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage comprising a diode or diode coupled transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45051—Two or more differential amplifiers cascade coupled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45101—Control of the DC level being present
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
本发明提供了信号传送电路、包括其的图像传感器及信号传送方法。所述信号传送电路包括传输电路、转换电路和感测输出电路。所述传输电路将驱动信号输出到信号线。所述转换电路接收通过所述信号线传送的作为单端信号的输入信号,并且将所述输入信号转换成包括第一输出放大信号和第二输出放大信号的差分信号。所述第一输出放大信号从第一输出DC电平向下摆动,所述第二输出放大信号从比所述第一输出DC电平低的第二输出DC电平向上摆动。所述感测输出电路基于所述差分信号来生成输出信号。减少了信号线的数量,而没有降低信号传送的性能,并且减小了信号传送电路和包括信号传送电路的装置的尺寸。
Description
相关申请的交叉引用
本申请要求2017年6月9日在韩国知识产权局(KIPO)提交的韩国专利申请No.10-2017-0072252的优先权,该专利申请的公开的全部内容以引用方式并入本文中。
技术领域
示例实施例总体上涉及半导体集成电路,并且更具体地,涉及信号传送电路、包括信号传送电路的图像传感器和传送信号的方法。
背景技术
图像传感器是使用响应于光的半导体的图像拾取装置。图像传感器可具有分别检测光的非常大量的像素。每个像素都可将光子转换成电子-空穴对以积聚电荷,并且所积聚电荷的量取决于光强度和照明时间间隔。如此,图像传感器可将入射光转换成电量。
最近,像素的数量大幅增加,并且包括在图像传感器中的数据总线的工作频率接近极限值。通过增加总线通道的数量,能够克服工作频率的限制,但是在这种情况下,图像传感器的尺寸增大。
发明内容
一些示例实施例可提供减少了信号线数量的信号传送电路和包括所述信号传送电路的图像传感器。
一些示例实施例可提供减少信号线数量的传送信号的方法。
根据示例实施例,一种信号传送电路包括传输电路、转换电路和感测输出电路。所述传输电路将驱动信号输出到信号线。所述转换电路接收通过所述信号线传送的作为单端信号的输入信号,并且将所述输入信号转换成包括第一输出放大信号和第二输出放大信号的差分信号。所述第一输出放大信号从第一输出DC电平向下摆动,所述第二输出放大信号从比所述第一输出DC电平低的第二输出DC电平向上摆动。所述感测输出电路基于所述差分信号来生成输出信号。
根据示例实施例,一种图像传感器包括像素阵列、模数转换器和信号传送电路。所述像素阵列包括被配置成将入射光转换成电模拟信号的多个像素。所述模数转换器将所述电模拟信号转换成数字数据。所述信号传送电路将所述数字数据传送到外部装置。如上所述,所述信号传送电路包括所述传输电路、所述转换电路和所述感测输出电路。
在根据示例实施例的传送信号的方法中,接收通过信号线传送的作为单端信号的输入信号。将所述输入信号转换成包括第一输出放大信号和第二输出放大信号的差分信号,使得所述第一输出放大信号从第一输出DC电平向下摆动,所述第二输出放大信号从比所述第一输出DC电平低的第二输出DC电平向上摆动。基于所述差分信号来生成输出信号。
根据示例实施例的信号传送电路通过一条信号线传送单端信号,并使用所述单端信号来生成差分信号以进行感测操作。因此,能够减少信号线的数量,而不降低信号传送的性能,并且能够减小所述信号传送电路和包括所述信号传送电路的装置的尺寸。
附图说明
根据下面结合附图进行的详细描述,将更清楚地理解本公开的示例实施例。
图1是例示根据示例实施例的信号传送电路的框图。
图2是例示包括在图1的信号传送电路中的转换电路的操作的波形图。
图3是例示根据示例实施例的转换电路的框图。
图4是例示包括在图3的转换电路中的第一放大器的示例实施例的电路图。
图5是例示包括在图3的转换电路中的第二放大器的示例实施例的电路图。
图6是例示包括在图3的转换电路中的电平调节电路的示例实施例的电路图。
图7是例示包括在图1的信号传送电路中的感测输出电路的示例实施例的电路图。
图8是例示包括在图1的信号传送电路中的传输电路的示例实施例的电路图。
图9是例示根据示例实施例的信号传送电路的示例操作的时序图。
图10是例示根据示例实施例的转换电路的框图。
图11是例示包括在图10的转换电路中的第一放大器的示例实施例的电路图。
图12是例示包括在图10的转换电路中的第二放大器的示例实施例的电路图。
图13是例示根据示例实施例的转换电路的电路图。
图14、图15和图16是例示根据示例实施例的图像传感器的示图。
图17是例示根据示例实施例的传送信号的方法的流程图。
具体实施方式
下文中,将参照附图更充分地描述各种示例实施例,在附图中示出了一些示例实施例。在附图中,相似的标号始终是指相似的元件。可省略重复描述。
图1是例示根据示例实施例的信号传送电路的框图,并且图2是例示包括在图1的信号传送电路中的转换电路的操作的波形图。
参照图1,信号传送电路1000包括传输电路TX 100、转换电路SDC 200和感测输出电路SEN 300。
传输电路100将驱动信号SDR输出到信号线10。传输电路100可用各种方法来驱动信号线10。在一些示例实施例中,如下面将参考图8所描述的,传输电路100可使用下拉方案将驱动信号SDR输出到信号线10。输出的驱动信号SDR的信号特性会由于信号线10的阻抗Zp而退化,因此转换电路200可通过信号线10接收由原始驱动信号SDR失真而得到的输入信号SIN。
转换电路200将作为单端信号的输入信号SIN转换成包括第一输出放大信号SAM1和第二输出放大信号SAM2的差分信号。第一输出放大信号SAM1和第二输出放大信号SAM2互补地摆动。“两个信号的互补摆动”是指一个信号的电平增大时另一个信号的电平减小,并且所述一个信号的电平减小时所述另一个信号的电平增大。
如图2中例示的,第一输出放大信号SAM1具有第一输出直流(DC)电平OLV1并且从第一输出DC电平OLV1向下摆动,并且第二输出放大信号SAM2具有第二输出DC电平并且从第二输出DC电平向上摆动。
“向上摆动”或“向下摆动”指示如下的摆动操作。第一输出放大信号SAM1可在输入信号SIN禁用时保持第一输出DC电平OLV1,并且第一输出放大信号SAM1的电平可以根据输入信号SIN的改变而减小至低于第一输出DC电平OLV1或恢复成第一输出DC电平OLV1。第二输出放大信号SAM2可在输入信号SIN禁用时保持第二输出DC电平OLV2,并且第二输出放大信号SAM2的电平可以根据输入信号SIN的改变而增大至高于第二输出DC电平OLV2或恢复成第二输出DC电平OLV2。
第一输出放大信号SAM1和第二输出放大信号SAM2具有各自的DC电平并且从各自的DC电平向下和向上摆动。因此,第一输出放大信号SAM1和第二输出放大信号SAM2与在两个DC电平之间满摆的差分信号有区别。换句话说,第一输出放大信号SAM1和第二输出放大信号SAM2具有与简单地使用逆变器生成的差分信号不同的特性。
感测输出电路300基于差分信号来生成输出信号SOUT。感测输出电路300可具有用于感测和放大差分信号的各种配置。在一些示例实施例中,输出信号SOUT可在感测输出电路300的电源电压和接地电压之间满摆。
输入信号SIN可具有便于高速传送的相对小的摆幅dVi,因此不能容易地直接感测输入信号SIN。转换电路200可放大并转换具有小摆幅dVi的输入信号SIN,以生成第一输出放大信号SAM1和第二输出放大信号SAM2,使得用于感测的电压电平差dV1和dV2可充分增大。
诸如图像传感器的电子装置中的数据通道的数量随着高速运行而在增加,并且电子装置的尺寸在增大。通常,每个通道需要两条信号线来进行差分感测和放大。许多信号线使电子装置的尺寸增大并且使电子装置的设计余量减小。
为了减少信号线的数量,可使用一条信号线来传送单端信号,并且可通过将单端信号与固定参考电压进行比较来执行感测和放大操作。然而,在这种情况下,与差分信号传送相比,信号传送的性能会在高速运行时劣化。
根据示例实施例的信号传送电路通过一条信号线传送单端信号,并且使用单端信号来生成差分信号以进行感测操作。因此,能够减少信号线的数量,而不降低信号传送的性能,并且能够减小信号传送电路和包括信号传送电路的装置的尺寸。
图3是例示根据示例实施例的转换电路的框图。
参照图3,转换电路200包括第一放大器AMP1 220、第二放大器AMP2 240和电平调节电路LAC 260。
第一放大器220可放大输入信号SIN,以生成从第一中间DC电平ILV1向下摆动的第一中间放大信号BP1。第二放大器240可放大第一中间放大信号BP1,以生成从第二中间DC电平ILV2向上摆动的第二中间放大信号BP2。电平调节电路260可调节第一中间放大信号BP1的第一中间DC电平ILV1和第二中间放大信号BP2的第二中间DC电平ILV2,以生成第一输出放大信号SAM1和第二输出放大信号SAM2。
如上所述,第一输出放大信号SAM1具有第一输出DC电平OLV1并且从第一输出DC电平OLV1向下摆动,并且第二输出放大信号SAM2具有第二输出DC电平并且从第二输出DC电平向上摆动。将在下文中参照图9来描述使用图3的转换电路200的信号传送电路的操作。
图4是例示包括在图3的转换电路中的第一放大器的示例实施例的电路图。
参照图4,第一放大器220包括第一p沟道金属氧化物半导体(PMOS)晶体管TP11、第二PMOS晶体管TP12、第三PMOS晶体管TP13、第一n沟道金属氧化物半导体(NMOS)晶体管TN11、第二NMOS晶体管TN12和第三NMOS晶体管TN13。
第一PMOS晶体管TP11的源电极与电源电压VDD连接、漏电极与接收输入信号SIN的第一节点N11连接并且栅电极接收第一中间放大信号BP1。
第一NMOS晶体管TN11的源电极与接地电压VSS连接、漏电极与第一节点N11连接并且栅电极与第一节点N11连接。
第二PMOS晶体管TP12的源电极与电源电压VDD连接、漏电极与第二节点N12连接并且栅电极与第二节点N12连接。
第二NMOS晶体管TN12的源电极与接地电压VSS连接、漏电极与第二节点N12连接并且栅电极与第一节点N11连接。
第三PMOS晶体管TP13的源电极与电源电压VDD连接、漏电极与输出第一中间放大信号BP1的第三节点N13连接并且栅电极与第二节点N12连接。
第三NMOS晶体管TN13的源电极与接地电压VSS连接、漏电极与第三节点N13连接并且栅电极接收偏置电压VB。
如此,第一放大器220可包括二极管连接的NMOS晶体管,即,第一NMOS晶体管TN11,并且输入信号SIN可被施加到二极管连接的NMOS晶体管TN11的漏电极。在这种情况下,输入信号SIN具有与二极管连接的NMOS晶体管TN11的阈值电压对应的输入DC电平。结果,当禁用传输电路100并且不驱动信号线10时,输入信号SIN的电压电平(即,第一节点N11处的电压电平)可被保持为二极管连接的NMOS晶体管TN11的阈值电压。
另外,第一放大器220可包括二极管连接的PMOS晶体管,即,通过其漏电极生成第一中间放大信号BP1的第三PMOS晶体管TP13。在这种情况下,可基于二极管连接的PMOS晶体管TP13的阈值电压来确定第一中间放大信号BP1的第一中间DC电平ILV1。结果,当禁用传输电路100并且不驱动信号线10时,第一中间放大信号BP1的第一中间DC电平ILV1(即,第三节点N13处的电压电平)可被保持为电压VDD-Vth,其中,Vth是二极管连接的PMOS晶体管TP13的阈值电压。第一放大器220具有反馈配置,使得第一中间放大信号BP1被施加到第一PMOS晶体管TP11的栅电极。
图5是例示包括在图3的转换电路中的第二放大器的示例实施例的电路图。
参照图5,第二放大器240包括输入PMOS晶体管TPi、第一PMOS晶体管TP11、第二PMOS晶体管TP12、第三PMOS晶体管TP13、第一NMOS晶体管TN11、第二NMOS晶体管TN12和第三NMOS晶体管TN13。
输入PMOS晶体管TPi的源电极与电源电压VDD连接、漏电极与第一节点N21连接并且栅电极接收第一中间放大信号BP1。
第一PMOS晶体管TP21的源电极与电源电压VDD连接、漏电极与第一节点N21连接并且栅电极接收第二中间放大信号BP2。
第一NMOS晶体管TN21的源电极与接地电压VSS连接、漏电极与第一节点N21连接并且栅电极与第一节点N21连接。
第二PMOS晶体管TP22的源电极与电源电压VDD连接、漏电极与第二节点N22连接并且栅电极与第二节点N22连接。
第二NMOS晶体管TN22的源电极与接地电压VSS连接、漏电极与第二节点N22连接并且栅电极与第一节点N21连接。
第三PMOS晶体管TP23的源电极与电源电压VDD连接、漏电极与输出第二中间放大信号BP2的第三节点N23连接并且栅电极与第二节点N22连接。
第三NMOS晶体管TN23的源电极与接地电压VSS连接、漏电极与第三节点N23连接并且栅电极接收偏置电压VB。
如此,第二放大器240可包括PMOS晶体管,即,输入PMOS晶体管TPi,并且第一中间放大信号BP1可被施加到PMOS晶体管TPi的栅电极。因此,第二中间放大信号BP2对应于第一中间放大信号BP1的反相放大信号。
另外,第二放大器240可包括二极管连接的PMOS晶体管,即,通过其漏电极生成第二中间放大信号BP2的第三PMOS晶体管TP23。在这种情况下,可基于二极管连接的PMOS晶体管TP23的阈值电压来确定第二中间放大信号BP2的第二中间DC电平ILV2。结果,当禁用传输电路100并且不驱动信号线10时,第二中间放大信号BP2的第二中间DC电平ILV2(即,第三节点N23处的电压电平)可被保持为电压VDD-Vth,其中,Vth是二极管连接的PMOS晶体管TP23的阈值电压。第二放大器240具有反馈配置,使得第二中间放大信号BP2被施加到第一PMOS晶体管TP21的栅电极。
在一些示例实施例中,图4的第一放大器220和图5的第二放大器240可具有相同的运算特性。为此,第一放大器220中的晶体管的尺寸和偏置电压VB的大小可与第二放大器240中的晶体管的尺寸和偏置电压VB的大小相同。特别地,第一放大器220中的第一PMOS晶体管TP11的尺寸可等于第二放大器240中的输入PMOS晶体管TPi和第一PMOS晶体管TP21的尺寸之和。
图6是例示包括在图3的转换电路中的电平调节电路的示例实施例的电路图。
参照图6,电平调节电路260包括第一PMOS晶体管TP31、第二PMOS晶体管TP32、第一负载262和第二负载264。
第一PMOS晶体管TP31的源电极与电源电压VDD连接、漏电极与输出第二输出放大信号AMP2的第一节点N31连接并且栅电极接收第一中间放大信号BP1。
第一负载262连接在接地电压VSS和第一节点N31之间。
第二PMOS晶体管TP32的源电极与电源电压VDD连接、漏电极与输出第一输出放大信号AMP1的第二节点N32连接并且栅电极接收第二中间放大信号BP2。
第二负载264连接在接地电压VSS和第二节点N32之间。
结果,第一PMOS晶体管TP31和第一负载262可反相放大第一中间放大信号BP1,以生成第二输出放大信号AMP2,并且第二PMOS晶体管TP32和第二负载264可反相放大第二中间放大信号BP2,以生成第一输出放大信号AMP1。
如图6中例示的,第一负载262的电阻值R可小于第二负载264的电阻值R+RP。如果第一中间DC电平ILV1等于第二中间DC电平ILV2并且第一PMOS晶体管TP31的尺寸等于第二PMOS晶体管TP32的尺寸,则同样的电流I流过第一PMOS晶体管TP31和第二PMOS晶体管TP32。在这种情况下,跨过第一负载262的IR降或欧姆降为I×R,并且跨过第二负载264的IR降为I×(R+RP)。如此,电平调节电路260可使用具有不同值的第一负载262和第二负载264来调节第一输出DC电平OLV1和第二输出DC电平OLV2。虽然图6例示了第一负载262和第二负载264用电阻器来实现的非限制示例,但是第一负载262和第二负载264可用电容器、电感器、电阻器或它们的组合来实现。
图7是例示包括在图1的信号传送电路中的感测输出电路的示例实施例的电路图。
参照图7,感测输出电路300包括读出放大器310和触发器320。
读出放大器310包括第一PMOS晶体管TP41、第二PMOS晶体管TP42、第三PMOS晶体管TP43、第一NMOS晶体管TN41、第二NMOS晶体管TN42和第三NMOS晶体管TN43。
第一PMOS晶体管TP41连接在电源电压VDD和第一节点N41之间,并且在其栅电极接收反相的感测时钟信号CLKSB。第一NMOS晶体管TN41连接在接地电压VSS和第四节点N44之间,并且在其栅电极接收感测时钟信号CLKS。
第二PMOS晶体管TP42和第二NMOS晶体管TN42形成第一反相器,并且第二节点N42对应于第一反相器的输出节点。第三PMOS晶体管TP43和第三NMOS晶体管TN43形成第二反相器,并且第三节点N43对应于第二反相器的输出节点。输入端和输出端交叉连接,第一反相器与第二反相器形成锁存器。
在感测时钟信号CLKS被去激活为逻辑低电平的第一半周期期间,第一PMOS晶体管TP41和第一NMOS晶体管TN41关断,并且包括第一输出放大信号SAM1和第二输出放大信号SAM2的差分信号被锁存器采样。在感测时钟信号CLKS被激活为逻辑高电平的第二半周期期间,第一PMOS晶体管TP41和第一NMOS晶体管TN41导通,并且包括第一输出放大信号SAM1和第二输出放大信号SAM2的差分信号被锁存器放大和保持。在感测时钟信号CLKS的每个循环的周期重复进行此采样和保持。
触发器320与输出时钟信号CLKO的边缘同步地对读出放大器310的锁存器中的数据进行采样,以提供输出信号SOUT。
虽然图7例示了基于差分输入的感测输出电路的非限制示例实施例,但是感测输出电路不限于图7的配置并且可用各种配置来实现。
图8是例示包括在图1的信号传送电路中的传输电路的示例实施例的电路图。
参照图8,传输电路100可包括数据存储电路110和驱动电路120。
数据存储电路110可包括被配置成存储多个数据位的多个存储单元MU1至MU4。图8为了方便图示说明而例示了四个存储单元MU1至MU4,可用各种方式确定存储单元的数量。数据存储电路110可用诸如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)等的易失性存储器和/或诸如磁阻随机存取存储器(MRAM)、电阻式随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、铁电随机存取存储器(FRAM)、闪存存储器等的非易失性存储器来实现。
驱动电路120可分别包括串联连接在信号线10和接地电压之间的多个驱动晶体管TD1至TD4和多个选择晶体管TS1至TS4。如果多个选择信号SEL1至SEL4依次被激活,则多个选择晶体管依次导通,因此多个驱动晶体管TD1至TD4可依次与信号线10连接。多个存储单元MU1至MU4中的数据位可通过此依次连接来串行化,并且可以提供串行的信号作为驱动信号SDR。
当存储在每个存储单元MUi(i=1、2、3或4)中的比特值是“0”时,对应的晶体管TDi关断。在这种情况下,即使对应的选择晶体管TSi导通,信号线10也与接地电压断开。相比之下,当存储在每个存储单元MUi中的比特值是“1”时,对应的晶体管TDi导通。在这种情况下,如果对应的选择晶体管TSi导通,则信号线10与接地电压电连接,信号线10的电压电平因灌电流(sinking current)或下拉电流而下降。
如此,传输电路100可通过下拉方案将驱动信号SDR输出到信号线10。下拉驱动可减小驱动信号SDR的摆幅,因此能够实现高速信号传送。
图9是例示根据示例实施例的信号传送电路的示例操作的时序图。
图9例示了与图3至图8的示例实施例对应的示例操作。在图9中,垂直轴代表以伏特为单位的电压,水平轴代表以纳秒为单位的时间。
参照图3至图9,依次激活选择信号SEL1至SEL4,并且可根据存储在存储单元MU1至MU4中的数据位,下拉或恢复输入信号SIN的电压水平。如上所述,对于高速工作,输入信号SIN的摆幅可以小。
第一放大器220和第二放大器240通过放大输入信号SIN来生成第一中间放大信号BP1和第二中间放大信号BP2。第一中间放大信号BP1的第一中间DC电平ILV1和第二中间放大信号BP2的第二中间DC电平ILV2可理想地实现为相等,但是如图9中例示的,由于制造工艺的波动等,导致它们之间可能存在小差值。在某些情况下,第一中间DC电平ILV1和第二中间DC电平ILV2之间的差值d3和d4中的较小差值d4可能不足以用于差分感测。
电平调节电路260可调节第一中间放大信号BP1的第一中间DC电平ILV1和第二中间放大信号BP2的第二中间DC电平ILV2,以生成第一输出放大信号SAM1和第二输出放大信号SAM2。如上所述,第一输出放大信号SAM1具有第一输出DC电平OLV1并且从第一输出DC电平OLV1向下摆动,并且第二输出放大信号SAM2具有第二输出DC电平并且从第二输出DC电平向上摆动。
如图9中例示的,电平调节电路260可生成第一输出放大信号SAM1和第二输出放大信号SAM2,使得第一输出放大信号SAM1和第二输出放大信号SAM2之间的差值d1和d2可以大于第一中间放大信号BP1和第二中间放大信号BP2的差值d3和d4。结果,中间放大信号BP1和BP2之间的较小差值d4增大至足以用于差分感测的、输出放大信号SAM1和SAM2之间的较小差值d2。
感测输出电路300基于第一输出放大信号SAM1和第二输出放大信号SAM2生成输出信号SOUT作为差分输入。图9例示了输出信号SOUT与输出时钟信号CLKO的下降沿同步的非限制示例实施例,而在其他示例实施例中,输出信号SOUT可与输出时钟信号CLKO的上升沿同步。
如此,根据示例实施例的信号传送电路通过一条信号线传送单端信号,并且使用单端信号来生成差分信号以进行感测操作。因此,能够减少信号线的数量,而不降低信号传送的性能,并且能够减小信号传送电路和包括信号传送电路的装置的尺寸。
图10是例示根据示例实施例的转换电路的框图。
参照图10,转换电路201包括第一放大器AMP1 221和第二放大器AMP2 241。
第一放大器221可放大输入信号SIN,以生成第一输出放大信号SAM1。第二放大器241可反相放大第一输出放大信号SAM1,以生成第二输出放大信号SAM2。如上所述,第一输出放大信号SAM1具有第一输出DC电平OLV1并且从第一输出DC电平OLV1向下摆动,并且第二输出放大信号SAM2具有第二输出DC电平并且从第二输出DC电平向上摆动。
在图3的转换电路200中,第一放大器220和第二放大器240主要执行放大和反相操作,并且使用电平调节电路260来调节第一输出放大信号SAM1的第一输出DC电平OLV1和第二输出放大信号SAM2的第二中间DC电平OLV2。相比之下,在图10的转换电路201中,除了放大和反相操作之外,第一放大器220和第二放大器240还对第一输出DC电平OLV1和第二输出DC电平OLV2执行电平调整。
图11是例示包括在图10的转换电路中的第一放大器的示例实施例的电路图。
参照图11,第一放大器221包括第一PMOS晶体管TP11、第二PMOS晶体管TP12、第三PMOS晶体管TP13、第一NMOS晶体管TN11、第二NMOS晶体管TN12和第三NMOS晶体管TN13。
图11的第一放大器221具有与图4的第一放大器220相同的配置,因此省略重复的描述。用图11中的第一放大器221中的第一输出放大信号SAM1来取代图4的第一放大器220中的第一中间放大信号BP1。
图12是例示包括在图10的转换电路中的第二放大器的示例实施例的电路图。
参照图12,第二放大器241包括输入PMOS晶体管TPi、第一PMOS晶体管TP11、第二PMOS晶体管TP12、第三PMOS晶体管TP13、第一NMOS晶体管TN11、第二NMOS晶体管TN12和第三NMOS晶体管TN13。
图12的第二放大器241具有与图5的第二放大器240相同的配置,因此省略重复的描述。分别用图12的第二放大器241中的第一输出放大信号SAM1和第二输出放大信号SAM2来取代图5的第二放大器240中的第一中间放大信号BP1和第二中间放大信号BP2。
图11的第一放大器221和图12的第二放大器241可使用具有不同阈值电压或不同偏置电压的晶体管来调节第一输出DC电平OLV1和第二输出DC电平OLV2。
在一些示例实施例中,可通过调节第一放大器221中的二极管连接的PMOS晶体管TP13的阈值电压和第二放大器241中的二极管连接的PMOS晶体管TP23来调节第一输出DC电平OLV1和第二输出DC电平OLV2。在其他示例实施例中,可通过调节施加到第一放大器221中的NMOS晶体管TN13的偏置电压VB1和施加到第二放大器241中的NMOS晶体管TN23的偏置电压VB2来调节第一输出DC电平OLV1和第二输出DC电平OLV2。
图13是例示根据示例实施例的转换电路的电路图。
参照图13,转换电路202包括第一放大器222和第二放大器242。
第一放大器222可放大输入信号SIN,以生成第一输出放大信号SAM1。第二放大器242可反相放大第一输出放大信号SAM1,以生成第二输出放大信号SAM2。如上所述,第一输出放大信号SAM1具有第一输出DC电平OLV1并且从第一输出DC电平OLV1向下摆动,并且第二输出放大信号SAM2具有第二输出DC电平并且从第二输出DC电平向上摆动。
第一放大器222包括第一PMOS晶体管TP11、第二PMOS晶体管TP12、第三PMOS晶体管TP13、第一NMOS晶体管TN11、第二NMOS晶体管TN12和第三NMOS晶体管TN13。
第一PMOS晶体管TP11的源电极与电源电压VDD连接、漏电极与接收输入信号SIN的第一节点N11连接并且栅电极接收第一输出放大信号SAM1。
第一NMOS晶体管TN11的源电极与接地电压VSS连接、漏电极与第一节点N11连接并且栅电极与第一节点N11连接。
第二PMOS晶体管TP12的源电极与电源电压VDD连接、漏电极与第二节点N12连接并且栅电极与第二节点N12连接。
第二NMOS晶体管TN12的源电极与接地电压VSS连接、漏电极与第二节点N12连接并且栅电极与第一节点N11连接。
第三PMOS晶体管TP13的源电极与电源电压VDD连接、漏电极与输出第一输出放大信号SAM1的第三节点N13连接并且栅电极与第二节点N12连接。
第三NMOS晶体管TN13的源电极与接地电压VSS连接、漏电极与第三节点N13连接并且栅电极接收偏置电压VB。
如此,第一放大器222可包括二极管连接的NMOS晶体管,即,第一NMOS晶体管TN11,并且输入信号SIN可被施加到二极管连接的NMOS晶体管TN11的漏电极。在这种情况下,输入信号SIN具有与二极管连接的NMOS晶体管TN11的阈值电压对应的输入DC电平。结果,当禁用传输电路100并且不驱动信号线10时,输入信号SIN的电压电平(即,第一节点N11处的电压电平)可被保持为二极管连接的NMOS晶体管TN11的阈值电压。
另外,第一放大器222可包括二极管连接的PMOS晶体管,即,通过其漏电极生成第一输出放大信号SAM1的第三PMOS晶体管TP13。在这种情况下,可基于二极管连接的PMOS晶体管TP13的阈值电压来确定第一输出放大信号SAM1的第一输出DC电平OLV1。结果,当禁用传输电路100并且不驱动信号线10时,第一输出放大信号SAM1的第一输出DC电平OLV1(即,第三节点N13处的电压电平)可被保持为电压VDD-Vth,其中,Vth是二极管连接的PMOS晶体管TP13的阈值电压。第一放大器222具有反馈配置,使得第一输出放大信号SAM1被施加到第一PMOS晶体管TP11的栅电极。
第二放大器242包括第四PMOS晶体管TP14和电阻器R。第四PMOS晶体管TP14的源电极与电源电压VDD连接、漏电极与输出第二输出放大信号SAM2的第四节点N14连接并且栅电极与第三节点N13连接。电阻器R连接在接地电压VSS和第四节点N14之间。
结果,图13的转换电路202中生成的第二输出放大信号SAM2与图9中例示的第二输出放大信号SAM2对应,并且图13的转换电路202中生成的第一输出放大信号SAM1与图9中例示的第一中间放大信号BP1对应。如此,可使用如参照图4描述的二极管连接的晶体管和反馈配置来生成第一输出放大信号SAM1,并且可使用如参照图6描述的IR降配置来生成第二输出放大信号SAM2。
图14、图15和图16是例示根据示例实施例的图像传感器的示图。
参照图14,图像传感器400可包括像素阵列410、驱动器/地址解码器420、控制电路430、参考信号发生器440、相关双采样(CDS)单元450、比较单元460、锁存单元470、计数器480和信号传送电路1000。
在图像设备的领域中,电荷耦合器件(CCD)型或互补金属氧化物半导体(CMOS)型的图像传感器被广泛用于通过感测入射光来捕获图像。图14的图像传感器400可以是CCD图像传感器或CMOS图像传感器。
在CMOS图像传感器的示例中,像素阵列410包括用于将入射光转换成电模拟信号的多个像素。在包括被称为有源像素或增益单元的单位单元的图像传感器中,通过对像素进行地址控制来检测来自每个像素的相应信号。有源像素传感器是一种地址控制的图像传感器,并且驱动器/地址解码器420以列和/或行为单位来控制像素阵列410的操作。控制电路430生成用于控制图像传感器400的其他组件的操作的控制信号。
像素阵列410检测到的模拟信号被包括比较单元460、锁存单元470和计数器480的模数转换器(ADC)转换成数字信号。模拟信号典型地被逐列输出,因此CDS单元450、比较单元460和锁存单元470根据像素阵列410的列数而包括多个CDS电路451、多个比较器461和多个锁存器471。
由于被称为固定模式噪声(FPN)的每个像素的相应特性和用于从对应像素输出电压信号的每个逻辑电路的相应特性,导致从像素阵列输出的模拟信号的复位成分有差异。因此,需要通过从测得的信号成分中减去相应的复位成分来提取有效的信号成分。如此,提取与测得的信号成分和复位成分之差对应的有效信号成分,被称为CDS。
CDS单元450通过使用电容器和开关获得测得的信号成分和复位成分之差来执行模拟双采样(ADS),并且输出与有效信号成分对应的模拟信号。比较单元460将从CDS单元450逐列输出的模拟信号与来自参考信号发生器440的参考信号(例如,斜坡信号RAMP)进行比较,并且逐列地输出比较信号。比较信号根据相应的有效信号成分而具有各自的转变定时。来自计数器480的比特信号D[0]、D[1]……D[n](n为大于1的整数)被共同提供给锁存器471。锁存器471响应于相应的比较信号来锁存比特信号,并且逐列地输出锁存的数字信号。
如参照图14描述的,可在执行ADS的图像传感器400中采用信号传送电路1000。另外,如将参照图15和图16描述的,可在执行数字双采样(DDS)的图像传感器中采用信号传送电路1000。DDS是CDS之一,其中与复位成分对应的模拟信号和与测得的信号成分对应的模拟信号分别被转换成数字信号,并且通过获得这两个数字信号之差来提取有效信号成分。
图15的图像传感器500具有用于执行DDS的配置,而图14的图像传感器400具有用于执行ADS的配置。与每列耦接的每个锁存器571包括第一锁存器572和第二锁存器573。像素阵列510依次输出第一模拟信号和第二模拟信号来进行CDS,其中,第一模拟信号指示复位成分并且第二模拟信号指示测得的图像成分。
在第一采样中,每个比较器561将指示复位成分的第一模拟信号与来自参考信号发生器540的斜坡信号进行比较,并且输出具有与复位成分的转变时间点对应的转变时间点的比较信号。这些操作是针对每列执行的。来自计数器580的比特信号D[0]、D[1]……D[n]被共同提供给每个锁存器571,并且每个锁存器571在对应的比较信号的每个转变时间点锁存比特信号D[0]、D[1]……D[n],以将第一计数值存储在第一锁存器572中。
在第二采样中,每个比较器561将指示所测得的图像成分的第二模拟信号与来自参考信号发生器540的斜坡信号进行比较,并且输出具有与所测得的图像成分的转变时间点对应的转变时间点的比较信号。这些操作是针对每列执行的。来自计数器580的比特信号D[0]、D[1]……D[n]被共同提供给每个锁存器571,并且每个锁存器571在对应的比较信号的每个转变时间点锁存比特信号D[0](或D0)、D[1]……D[n],以将第二计数值存储在第二锁存器573中。存储在第一锁存器572中的第一计数值和存储在第二锁存器573中的第二计数值被提供给内部逻辑电路,以计算与有效图像成分对应的值。如此,可由图像传感器500执行DDS。
图14和图15的图像传感器400和500包括用于执行CDS的公共计数器。另外,图像传感器可以包括如图16中例示的逐列联接的多个计数器,这些计数器可被称为列计数器。
参照图16,图像传感器600可包括像素阵列610、驱动器/地址解码器620、控制电路630、参考信号发生器640、比较单元660、计数块680和信号传送电路1000。
像素阵列610检测到的模拟信号被包括比较单元660和计数块680的ADC转换成数字信号。模拟信号被逐列输出,因此比较单元660和计数块680包括与像素阵列610的列数对应的多个比较器661和多个计数器700。使用与每列耦接的多个比较器661和计数器700,图像传感器600可同时处理与一行对应的多个像素信号,由此增强运行速度并且减少噪声。
像素阵列610依次输出第一模拟信号和第二模拟信号来进行CDS,其中,第一模拟信号指示复位成分并且第二模拟信号指示测得的图像成分。基于第一模拟信号和第二模拟信号,包括比较单元660和计数块680的ADC以数字方式执行CDS,也就是说,针对相应列执行DDS。
图14、图15和图16中的每个图像传感器都包括根据示例实施例的信号传送电路1000。如上所述,信号传送电路1000包括传输电路TX、转换电路SDC和感测输出电路SEN。转换电路200将通过信号线10传送的作为单端信号的输入信号SIN,转换成包括第一输出放大信号SAM1和第二输出放大信号SAM2的差分信号。感测输出电路300基于差分信号来生成输出信号SOUT。
如此,包括根据示例实施例的信号传送电路1000的图像传感器通过一条信号线传送单端信号,并且使用单端信号来生成差分信号以进行感测操作。因此,能够减少信号线的数量,而不降低信号传送的性能,并且能够减小信号传送电路1000和包括信号传送电路1000的图像传感器的尺寸。
虽然已经描述了包括信号传送电路的图像传感器的示例实施例,但是应当理解,根据示例实施例的信号传送电路可应用于需要高速信号传送的任意装置和系统。
图17是例示根据示例实施例的传送信号的方法的流程图。
参照图17,接收通过信号线传送的作为单端信号的输入信号(S100)。将输入信号转换成包括第一输出放大信号和第二输出放大信号的差分信号,使得第一输出放大信号从第一输出DC电平向下摆动,并且第二输出放大信号从比第一输出DC电平低的第二输出DC电平向上摆动(S200)。基于差分信号来生成输出信号(S300)。
在一些示例实施例中,如参照图3至图9描述的,可使用第一放大器来放大输入信号,以生成从第一中间DC电平向下摆动的第一中间放大信号,并且可使用第二放大器来放大第一中间放大信号,以生成从第二中间DC电平向上摆动的第二中间放大信号。可使用电平调节电路,调节第一中间放大信号的第一中间DC电平和第二中间放大信号的第二中间DC电平,以生成第一输出放大信号和第二输出放大信号。
在一些示例实施例中,如参照图10至图13描述的,可使用第一放大器来放大输入信号,以生成第一输出放大信号,并且可使用第二放大器来反相放大第一输出放大信号,以生成第二输出放大信号。
根据示例实施例的信号传送电路、包括信号传送电路的装置和信号传送方法通过一条信号线传送单端信号,并且使用单端信号来生成差分信号以进行感测操作。因此,能够减少信号线的数量,而不降低信号传送的性能,并且能够减小信号传送电路和包括信号传送电路的装置的尺寸。
本发明的构思可应用于需要高速信号传送的任何装置和系统。例如,本发明的构思可应用于诸如存储卡、固态硬盘(SSD)、移动电话、智能电话、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数码相机、摄录机、个人计算机(PC)、服务器计算机、工作站、膝上型计算机、数字TV、机顶盒、便携式游戏机、导航系统等的系统。
以上是对示例实施例的图示说明并且不被理解为是对其的限制。虽然已经描述了几个示例实施例,但是本领域的技术人员应该容易理解,在实质上不脱离本发明构思的情况下,能够在示例实施例中进行许多修改。
Claims (20)
1.一种信号传送电路,所述信号传送电路包括:
传输电路,其被配置成将驱动信号输出到信号线;
转换电路,其被配置成接收通过所述信号线传送的作为单端信号的输入信号,并且被配置成将所述输入信号转换成包括第一输出放大信号和第二输出放大信号的差分信号,所述第一输出放大信号从第一输出DC电平向下摆动,所述第二输出放大信号从比所述第一输出DC电平低的第二输出DC电平向上摆动;以及
感测输出电路,其被配置成基于所述差分信号来生成输出信号。
2.根据权利要求1所述的信号传送电路,其中,所述转换电路包括:
第一放大器,其被配置成放大所述输入信号,以生成从第一中间DC电平向下摆动的第一中间放大信号;
第二放大器,其被配置成放大所述第一中间放大信号,以生成从第二中间DC电平向上摆动的第二中间放大信号;以及
电平调节电路,其被配置成调节所述第一中间放大信号的所述第一中间DC电平和所述第二中间放大信号的所述第二中间DC电平,以生成所述第一输出放大信号和所述第二输出放大信号。
3.根据权利要求2所述的信号传送电路,其中,所述第一输出DC电平和所述第二输出DC电平之间的差值大于所述第一中间DC电平和所述第二中间DC电平之间的差值。
4.根据权利要求2所述的信号传送电路,其中,所述第一放大器包括二极管连接的NMOS晶体管,并且
所述输入信号被施加到所述二极管连接的NMOS晶体管的漏电极。
5.根据权利要求4所述的信号传送电路,其中,所述输入信号具有与所述二极管连接的NMOS晶体管的阈值电压对应的输入DC电平。
6.根据权利要求2所述的信号传送电路,其中,所述第二放大器包括PMOS晶体管,并且
所述第一中间放大信号被施加到所述PMOS晶体管的栅电极。
7.根据权利要求2所述的信号传送电路,其中,所述第一放大器包括第一二极管连接的PMOS晶体管,所述第一二极管连接的PMOS晶体管的漏电极被施加所述第一中间放大信号,并且
所述第二放大器包括第二二极管连接的PMOS晶体管,所述第二二极管连接的PMOS晶体管的漏电极被施加所述第二中间放大信号。
8.根据权利要求7所述的信号传送电路,其中,所述第一中间DC电平和所述第二中间DC电平,分别是基于所述第一二极管连接的PMOS晶体管的阈值电压和所述第二二极管连接的PMOS晶体管的阈值电压确定的。
9.根据权利要求2所述的信号传送电路,其中,所述电平调节电路包括具有不同电阻值的电阻器以调节所述第一输出DC电平和所述第二输出DC电平。
10.根据权利要求2所述的信号传送电路,其中,所述第一放大器包括:
第一PMOS晶体管,其源电极与电源电压连接、漏电极与接收所述输入信号的第一节点连接并且栅电极接收所述第一中间放大信号;
第一NMOS晶体管,其源电极与接地电压连接、漏电极与所述第一节点连接并且栅电极与所述第一节点连接;
第二PMOS晶体管,其源电极与所述电源电压连接、漏电极与第二节点连接并且栅电极与所述第二节点连接;
第二NMOS晶体管,其源电极与所述接地电压连接、漏电极与所述第二节点连接并且栅电极与所述第一节点连接;
第三PMOS晶体管,其源电极与所述电源电压连接、漏电极与输出所述第一中间放大信号的第三节点连接并且栅电极与所述第二节点连接;以及
第三NMOS晶体管,其源电极与所述接地电压连接、漏电极与所述第三节点连接并且栅电极接收偏置电压。
11.根据权利要求2所述的信号传送电路,其中,所述第二放大器包括:
输入PMOS晶体管,其源电极与电源电压连接、漏电极与第一节点连接并且栅电极接收所述第一中间放大信号;
第一PMOS晶体管,其源电极与所述电源电压连接、漏电极与所述第一节点连接并且栅电极接收所述第二中间放大信号;
第一NMOS晶体管,其源电极与接地电压连接、漏电极与所述第一节点连接并且栅电极与所述第一节点连接;
第二PMOS晶体管,其源电极与所述电源电压连接、漏电极与第二节点连接并且栅电极与所述第二节点连接;
第二NMOS晶体管,其源电极与接地电压连接、漏电极与所述第二节点连接并且栅电极与所述第一节点连接;
第三PMOS晶体管,其源电极与所述电源电压连接、漏电极与输出所述第二中间放大信号的第三节点连接并且栅电极与所述第二节点连接;以及
第三NMOS晶体管,其源电极与所述接地电压连接、漏电极与所述第三节点连接并且栅电极接收偏置电压。
12.根据权利要求2所述的信号传送电路,其中,所述电平调节电路包括:
第一PMOS晶体管,其源电极与电源电压连接、漏电极与输出所述第二输出放大信号的第一节点连接和并且栅电极接收所述第一中间放大信号;
第一负载,其连接在接地电压和所述第一节点之间;
第二PMOS晶体管,其源电极与所述电源电压连接、漏电极与输出所述第一输出放大信号的第二节点连接并且栅电极接收所述第二中间放大信号;以及
第二负载,其连接在所述接地电压和所述第二节点之间。
13.根据权利要求12所述的信号传送电路,其中,所述第一负载的值小于所述第二负载的值。
14.根据权利要求1所述的信号传送电路,其中,所述转换电路包括:
第一放大器,其被配置成放大所述输入信号,以生成所述第一输出放大信号;以及
第二放大器,其被配置成反相放大所述第一输出放大信号,以生成所述第二输出放大信号。
15.根据权利要求14所述的信号传送电路,其中,所述第一放大器和所述第二放大器使用具有不同阈值电压或不同偏置电压的晶体管来调节所述第一输出DC电平和所述第二输出DC电平。
16.根据权利要求1所述的信号传送电路,其中,所述转换电路包括:
第一PMOS晶体管,其源电极与电源电压连接、漏电极与接收所述输入信号的第一节点连接并且栅电极接收所述第一输出放大信号;
第一NMOS晶体管,其源电极与接地电压连接、漏电极与所述第一节点连接并且栅电极与所述第一节点连接;
第二PMOS晶体管,其源电极与所述电源电压连接、漏电极与第二节点连接并且栅电极与所述第二节点连接;
第二NMOS晶体管,其源电极与所述接地电压连接、漏电极与所述第二节点连接并且栅电极与所述第一节点连接;
第三PMOS晶体管,其源电极与所述电源电压连接、漏电极与输出所述第一输出放大信号的第三节点连接并且栅电极与所述第二节点连接;
第三NMOS晶体管,其源电极与所述接地电压连接、漏电极与所述第三节点连接并且栅电极接收偏置电压;
第四PMOS晶体管,其源电极与所述电源电压连接、漏电极与输出所述第二输出放大信号的第四节点连接并且栅电极与所述第三节点连接;以及
电阻器,其连接在所述接地电压和所述第四节点之间。
17.一种图像传感器,所述图像传感器包括:
像素阵列,其包括被配置成将入射光转换成电模拟信号的多个像素;
模数转换器,其被配置成将所述电模拟信号转换成数字数据;以及
信号传送电路,其被配置成将所述数字数据传送到外部装置,
其中,所述信号传送电路包括:
传输电路,其被配置成基于所述数字数据将驱动信号输出到信号线;
转换电路,其被配置成接收通过所述信号线传送的作为单端信号的输入信号,并且被配置成将所述输入信号转换成包括第一输出放大信号和第二输出放大信号的差分信号,所述第一输出放大信号从第一输出DC电平向下摆动,所述第二输出放大信号从比所述第一输出DC电平低的第二输出DC电平向上摆动;以及
感测输出电路,其被配置成基于所述差分信号来生成输出信号。
18.一种传送信号的方法,所述方法包括:
接收通过信号线传送的作为单端信号的输入信号;
将所述输入信号转换成包括第一输出放大信号和第二输出放大信号的差分信号,所述第一输出放大信号从第一输出DC电平向下摆动,所述第二输出放大信号从比所述第一输出DC电平低的第二输出DC电平向上摆动;以及
基于所述差分信号来生成输出信号。
19.根据权利要求18所述的方法,其中,将所述输入信号转换成所述差分信号包括:
放大所述输入信号,以生成从第一中间DC电平向下摆动的第一中间放大信号;
放大所述第一中间放大信号,以生成从第二中间DC电平向上摆动的第二中间放大信号;以及
调节所述第一中间放大信号的所述第一中间DC电平和所述第二中间放大信号的所述第二中间DC电平,以生成所述第一输出放大信号和所述第二输出放大信号。
20.根据权利要求18所述的方法,其中,将所述输入信号转换成所述差分信号包括:
放大所述输入信号,以生成所述第一输出放大信号;以及
反相放大所述第一输出放大信号,以生成所述第二输出放大信号。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2017-0072252 | 2017-06-09 | ||
KR1020170072252A KR102324541B1 (ko) | 2017-06-09 | 2017-06-09 | 신호 전송 회로 및 이를 포함하는 이미지 센서 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109040625A true CN109040625A (zh) | 2018-12-18 |
CN109040625B CN109040625B (zh) | 2022-05-31 |
Family
ID=64563819
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810250905.2A Active CN109040625B (zh) | 2017-06-09 | 2018-03-26 | 信号传送电路、包括其的图像传感器及信号传送方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10659712B2 (zh) |
KR (1) | KR102324541B1 (zh) |
CN (1) | CN109040625B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10566959B1 (en) * | 2018-10-24 | 2020-02-18 | Samsung Electronics Co., Ltd. | Sense amplifier flip-flop and method for fixing setup time violations in an integrated circuit |
CN111917990B (zh) * | 2019-05-08 | 2022-02-01 | 杭州海康威视数字技术股份有限公司 | 摄像机 |
WO2023048903A1 (en) * | 2021-09-21 | 2023-03-30 | Becton, Dickinson And Company | Baseline restoration circuit |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000039156A (ko) * | 1998-12-11 | 2000-07-05 | 김영환 | 전압레벨시프트회로 |
US20040000955A1 (en) * | 2002-06-27 | 2004-01-01 | Yueyong Wang | Circuit, apparatus and method for an adaptive voltage swing limiter |
US20080036522A1 (en) * | 2006-08-11 | 2008-02-14 | Samsung Electronics Co., Ltd. | Level-shifting circuits and methods of level shifting |
US20080284885A1 (en) * | 2007-05-18 | 2008-11-20 | Sony Corporation | Solid-state imaging device, imaging apparatus, and electronic apparatus |
CN101626232A (zh) * | 2009-08-07 | 2010-01-13 | 天津泛海科技有限公司 | 高速相位分裂电路 |
US20100060765A1 (en) * | 2008-09-10 | 2010-03-11 | Kim Kyung-Min | Data bus control scheme for and image sensor and image sensor including the same |
CN102594273A (zh) * | 2011-01-14 | 2012-07-18 | 快捷半导体(苏州)有限公司 | 直流偏移跟踪电路及相关方法 |
CN102595063A (zh) * | 2011-01-10 | 2012-07-18 | 三星电子株式会社 | 包括负电容电路的读出放大器和包括读出放大器的设备 |
US20120319781A1 (en) * | 2011-06-16 | 2012-12-20 | Scott Gregory S | Receiver Circuits for Differential and Single-Ended Signals |
CN103297721A (zh) * | 2012-03-02 | 2013-09-11 | 台湾积体电路制造股份有限公司 | Cmos传感器阵列 |
US20140218114A1 (en) * | 2008-07-28 | 2014-08-07 | Marvell World Trade Ltd. | Complementary Low Noise Transductor with Active Single Ended to Differential Signal Conversion |
CN104113292A (zh) * | 2013-04-17 | 2014-10-22 | 爱思开海力士有限公司 | 差分放大器电路 |
CN105720930A (zh) * | 2016-04-14 | 2016-06-29 | 武汉芯泰科技有限公司 | 一种单端输入双端输出的增益可调的低噪声放大器 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6452152B1 (en) | 2000-02-22 | 2002-09-17 | Pixim, Inc. | Sense amplifier having a precision analog reference level for use with image sensors |
KR100618862B1 (ko) | 2004-09-09 | 2006-08-31 | 삼성전자주식회사 | 낮은 공통모드 싱글 엔디드 차동 입력신호를 사용하는감지증폭기 |
KR100771878B1 (ko) | 2006-08-09 | 2007-11-01 | 삼성전자주식회사 | 세미-듀얼 기준전압을 이용한 데이터 수신 장치 |
JP4458113B2 (ja) | 2007-05-02 | 2010-04-28 | ソニー株式会社 | データ転送回路、固体撮像素子、およびカメラシステム |
JP2009252275A (ja) | 2008-04-03 | 2009-10-29 | Nec Electronics Corp | 半導体記憶装置 |
US7768321B2 (en) | 2008-08-13 | 2010-08-03 | Industrial Technology Research Institute | Single-ended sense amplifier using dynamic reference voltage and operation method thereof |
US10277216B1 (en) * | 2017-09-27 | 2019-04-30 | Apple Inc. | Wide range input voltage differential receiver |
-
2017
- 2017-06-09 KR KR1020170072252A patent/KR102324541B1/ko active IP Right Grant
-
2018
- 2018-01-11 US US15/867,876 patent/US10659712B2/en active Active
- 2018-03-26 CN CN201810250905.2A patent/CN109040625B/zh active Active
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000039156A (ko) * | 1998-12-11 | 2000-07-05 | 김영환 | 전압레벨시프트회로 |
US20040000955A1 (en) * | 2002-06-27 | 2004-01-01 | Yueyong Wang | Circuit, apparatus and method for an adaptive voltage swing limiter |
US20080036522A1 (en) * | 2006-08-11 | 2008-02-14 | Samsung Electronics Co., Ltd. | Level-shifting circuits and methods of level shifting |
US20080284885A1 (en) * | 2007-05-18 | 2008-11-20 | Sony Corporation | Solid-state imaging device, imaging apparatus, and electronic apparatus |
US20140218114A1 (en) * | 2008-07-28 | 2014-08-07 | Marvell World Trade Ltd. | Complementary Low Noise Transductor with Active Single Ended to Differential Signal Conversion |
US20100060765A1 (en) * | 2008-09-10 | 2010-03-11 | Kim Kyung-Min | Data bus control scheme for and image sensor and image sensor including the same |
CN101626232A (zh) * | 2009-08-07 | 2010-01-13 | 天津泛海科技有限公司 | 高速相位分裂电路 |
CN102595063A (zh) * | 2011-01-10 | 2012-07-18 | 三星电子株式会社 | 包括负电容电路的读出放大器和包括读出放大器的设备 |
CN102594273A (zh) * | 2011-01-14 | 2012-07-18 | 快捷半导体(苏州)有限公司 | 直流偏移跟踪电路及相关方法 |
US20120319781A1 (en) * | 2011-06-16 | 2012-12-20 | Scott Gregory S | Receiver Circuits for Differential and Single-Ended Signals |
CN103297721A (zh) * | 2012-03-02 | 2013-09-11 | 台湾积体电路制造股份有限公司 | Cmos传感器阵列 |
CN104113292A (zh) * | 2013-04-17 | 2014-10-22 | 爱思开海力士有限公司 | 差分放大器电路 |
CN105720930A (zh) * | 2016-04-14 | 2016-06-29 | 武汉芯泰科技有限公司 | 一种单端输入双端输出的增益可调的低噪声放大器 |
Non-Patent Citations (1)
Title |
---|
程知群,林隆乾: "《低功耗单端输入差分输出低噪声放大器》", 《电路与系统学报》 * |
Also Published As
Publication number | Publication date |
---|---|
US20180359442A1 (en) | 2018-12-13 |
US10659712B2 (en) | 2020-05-19 |
KR20180134488A (ko) | 2018-12-19 |
CN109040625B (zh) | 2022-05-31 |
KR102324541B1 (ko) | 2021-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104617930B (zh) | 比较器和使用比较器的模数转换器 | |
US20220406255A1 (en) | Cleaning common unwanted signals from pixel measurements in emissive displays | |
CN103002228B (zh) | 固态成像装置和用于驱动固态成像装置的方法 | |
CN109040625A (zh) | 信号传送电路、包括其的图像传感器及信号传送方法 | |
CN102238344B (zh) | 固态成像器件、其驱动方法和相机系统 | |
US10212374B2 (en) | Pixel circuit, driving method thereof, image sensor, and image acquisition apparatus | |
CN104333720B (zh) | 高帧率全局像元cmos图像传感器及其信号传输方法 | |
US8466718B2 (en) | Semiconductor device | |
CN108391071A (zh) | 一种采用二次相关双采样技术的spad阵列级读出电路 | |
CN208754268U (zh) | 跟踪保持放大器和成像系统 | |
JP2018117350A (ja) | イメージセンサー | |
CN102624393B (zh) | 用于列并行单斜率adc的具有动态偏置的级联比较器 | |
US10992892B2 (en) | Image sensor and imaging apparatus | |
CN101841665A (zh) | 箝位电路以及具有箝位电路的固体摄像装置 | |
US11283460B2 (en) | A/D converter and electronic equipment | |
US7990452B2 (en) | Apparatus, methods and systems for amplifier | |
TW201412109A (zh) | 選擇性增益控制電路 | |
US7755684B2 (en) | Row driver circuitry for imaging devices and related method of operation | |
KR102666974B1 (ko) | 데이터 출력 회로 및 이를 포함하는 이미지 센서 | |
CN107018342A (zh) | 成像器件及其操作方法 | |
KR102589710B1 (ko) | 증폭회로 및 그의 구동 방법, 그리고 그를 포함하는 이미지 센싱 장치 | |
TWI419111B (zh) | 感測裝置 | |
US11252364B2 (en) | Image sensing device generating ramp voltage with coarse ramp current and fine ramp current for single ramp period | |
CN111277775A (zh) | 具有反向电压跟随器的像素阵列 | |
KR101678147B1 (ko) | 비교기 및 그를 구비한 이미지 센싱장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |