KR20000029688A - 고주파수장치용전압／전류변환기 - Google Patents

고주파수장치용전압／전류변환기 Download PDF

Info

Publication number
KR20000029688A
KR20000029688A KR1019997000767A KR19997000767A KR20000029688A KR 20000029688 A KR20000029688 A KR 20000029688A KR 1019997000767 A KR1019997000767 A KR 1019997000767A KR 19997000767 A KR19997000767 A KR 19997000767A KR 20000029688 A KR20000029688 A KR 20000029688A
Authority
KR
South Korea
Prior art keywords
voltage
current
output
amplifier
converter
Prior art date
Application number
KR1019997000767A
Other languages
English (en)
Other versions
KR100433072B1 (ko
Inventor
리보이어로베르토
말로베르티프란코
Original Assignee
페레고스 조지;마이크 로스
아트멜 코포레이숀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페레고스 조지;마이크 로스, 아트멜 코포레이숀 filed Critical 페레고스 조지;마이크 로스
Publication of KR20000029688A publication Critical patent/KR20000029688A/ko
Application granted granted Critical
Publication of KR100433072B1 publication Critical patent/KR100433072B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B1/00—Details
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

전압/전류 변환기는 2 단 직접 증폭기(42)와 함께 전체의 피드백 네트워크로서 능동형 차동 전류/전압 변환기(47)를 갖는다. 제1 단은 입력 전압 신호를 수신하는 전압/전압 변환기(43)이다. 제2 단은 출력 전류를 공급하는 트랜스콘덕턴스 증폭기(45)이다. 피드백 네트워크의 출력 전류는 모든 DC 성분을 소거하고 입력에 피드백되는 단지 AC 성분만을 증폭한다. 직접 증폭기의 피드포워드 이득 및 피드백 네트워크의 피드백 이득은 개별적으로 조정될 수 있다. 차동 증폭기는 임의의 비선형 요소를 도입하지 않는 저항에 의해 결정된 국부인적 이득을 갖는 국부적인 저항성 피드백 네트워크를 포함한다. 전압/전류 변환기의 피드백 네트워크 이득은 직접 증폭기에 영향을 끼치는 일 없이 단지 차동 증폭기의 저항성 피드백 네트워크를 변화시킴으로써 조정될 수 있다.

Description

고 주파수 장치용 전압／전류 변환기{VOLTAGE TO CURRENT CONVERTER FOR HIGH FREQUENCY APPLICATIONS}
통상적으로 트랜스콘덕턴스 증폭기라 칭하는 전압/전류 변환기(VI)는 입력되는 전압 신호를 아날로그 출력 전류 신호로서 아날로그 변환을 행하는 아날로그 회로이다.
Ⅵ의 반대 작용은 전류/전압 변환기(IV) 또는 트랜스레지스턴스 증폭기에 의해 행해진다. 과거에, 연구와 설계에 더 많은 노력을 전념한 것은 VI보다는 IV 였다. 왜냐하면, 대부분의 회로는 전압 범위 내에서 작용하기 때문이었다. 즉, 대부분의 "외부 아날로그 워드"는 전압 상태의 신호를 나타낸다. 따라서, 통상적으로, VI 변환용 장치보다는 IV 변환용 장치가 더 많이 이용되었다.
최근, 고 주파수 아날로그 집적 회로에 대한 필요성에 따라 전류 모드 또는 전환 전류(SI) 기술로 칭하는 새로운 아날로그 디자인 기술이 발전되었다. 전류 모드 기술은 디지털 CMOS 공정을 이용하여 고 성능의 아날로그 회로를 실현시켰다. 전류 모드 IC는 전압 모드 IC보다 고 주파수 성능을 얻을 수 있는데, 왜냐하면 정보는 단순히 전류를 일방향 또는 다른 방향으로 향하게 함으로써 전송되기 때문이다. 따라서, 전류 모드 IC의 회로는 전압 모드 IC와 관련된 용량성 부하에 기인한 긴 상승/하강 및 고정 시간에 영향을 받지 않는다.
전류 모드 회로의 기본 블록으로서, VI 변환의 중요성을 설명하기 위해, 예컨대 낮은 킬로헤르츠부터 20-54 Msps 이상까지의 샘플링 동작 주파수 영역을 갖는 비디오 범위의 아날로그/디지털 변환기("ADC")를 고려할 수 있다.
도 1을 참조하면, ADC의 전류 모드 구현은 적어도 트랙·홀드(11), 전압/전류 변환기(13) 및 전류 모드 ADC를 필요로 하고 있다. 아날로그 전압 입력 신호는 먼저, 샘플되는 전압 범위로 트랙·홀드(11)에 공급된다. 다음에, 샘플된 전압은 VI 변환기(13)에 의해 전류 신호로 변환되어 전류 모드 ADC(15)에 전달된다. 트랙·홀드(11) 및 VI(13)는 서로 교체될 수 있다. 따라서, 광(廣) 주파수 아날로그 전압 입력은 직접 VI(13)에 공급될 수 있으며, 그 즉시 전류로 변환된다. 결국, 광 주파수 VI 변환기가 필요해진다.
전압/전류 변환기, 특히 디지털 CMOS 기술을 이용한 전압/전류 변환기에 관한 많은 예들이 문헌에는 나타나 있지 않고 있다. 도 2는 차동 증폭기(17)를 이용한 기본적인 VI 변환기를 도시하고 있다. 양호한 차동 증폭기 즉, 차동 증폭기(17)의 경우, 전압은 포지티브 및 네가티브 입력 단자를 통해 하강되어 입력 단자의 전류는 사실상 둘다 제로가 된다. 차동 증폭기(17)의 입력 단자를 통한 전압 하강은 사실상 제로이기 때문에, 포지티브 입력 단자에 공급된 입력 신호 Vin또한 네가티브 입력 단자에 나타나게 되어 전압/전류 저항기 RV-I에 공급된다. VIN/RV-I크기의 전류 IR은 저항 RV-I를 통해 디벨롭된다. 어떠한 전류도 차동 증폭기(17)의 포지티브 및 네가티브 입력 단자의 내부 또는 밖으로 흐르지 않기 때문에, 전류 IR은 도시하지 않은 부하에 공급되는 출력 전류 IOUT와 매우 유사하다. 따라서, 출력 전류 IOUT은 저항 RV-I를 통한 전류 IR과 사실상 동일하다.
하지만, 연산 증폭기(17)는 전압 팔로워(voltage follower)로서 정렬되기 때문에, 전압 직렬 피드백은 출력 임피던스가 RV-I에 동일하게 되도록 감소시키는 경향이 있다. 집적된 저항값은 공정상의 변화에 민감하기 때문에, 회로의 이득을 정확히 예상할 수가 없다. 더욱이, 이득은 집적된 저항의 열적 계수에 기인한 온도 변화에 민감하다. 결국, 저항 RV-I은 IC 칩의 외부에 배치되어야 하므로 회로는 완전히 집적화 될 수 없다.
도 3은 개선된 출력 임피던스를 제공하는 것으로서, 도 2와 같은 차동 증폭기(17)를 내장한 트랜지스터 레벨 VI 변환기를 도시하고 있다. 도 3의 VI 변환기는 하드리(Hadri)등에 의한 제목 "Impedance Boosting Techniques Based on BiCMOS Technology"(IEEE Journal of Solid State Circuits, Vol. 28, No. 2, Feb. 1993, pp. 157-161) 및 불트(Bult)등에 의한 제목 "A Fast-Setting CMOS Op Amp for SC Circuits with 90-db DC Gain"(IEEE Journal of Solid State Circuits, Vol. 25, No. 6, Dec. 1990, pp. 1379-1381)에 개시된 것을 구체화한 것이다. 도 3은 도 2의 차동 증폭기(17)와 저항 RV-I를 도시한 것이지만, 차동 증폭기(17)의 출력은 nMOS 트랜지스터(22)의 입력을 구동하고 있다. 이 구성은 "부스트(boosted)" 캐스코드 증폭기와 같은 모양이며, RV-I+rds22+(A+1)gm22rds22RV-I의 출력 임피던스를 갖는다. 이 때, A는 연산 증폭기(17)의 개방 루프 이득이며, gm22와 rds22는 소 신호 트랜스콘덕턴스 이득 및 트랜지스터(22)의 출력 저항이다.
nMOS 트랜지스터(22)와 저항 RV-I에서 발생된 신호 전류 IR를 적절히 격리시키기 위해, 신호 전류 IR은 출력 전류 IOUT를 부하에 제공하도록 미러(mirror)되어야만 한다. 이를 수행하기 위해 pMOS 트랜지스터(18-21)로 이루어진 pMOS 캐스코드 전류 미러가 이용되고 있다.
하지만, 도 3의 전압/전류 변환기의 증가된 출력 임피던스는 전력 소비를 증가시키며 선형성(linearity)을 저하시킨다. 통상적으로, 전압/전류 변환기는 포지티브 아날로그 전압 신호를 기준 접지 즉, 약 VREF=VCC/2의 바이폴라 전압 신호로서 해석하여, 바이폴라 전압 신호를 유니폴라(unipolar) 전류로 변환한다. 결국, 기준 접지로부터 야기된 RV-I를 통한 바이어스 전류는 Vref/RV-I가 되어, 이 값은 만족한 성능을 달성하도록 사실상 높아질 수 있다. 예를들면, 0.5mA/V의 트랜스콘덕턴스 이득과 2.5V의 Vref를 위해, RV-I는 nMOS 22/RV-I분기만을 통하여 2.5V/2㏀=1.25mA의 바이어스 전류를 야기시키는 약 2㏀로 된다.
둘째로, 더 심각한 제한은 출력 전류 IOUT를 생성하기 위해 미러되어야 하는 신호 IR에 기인한다. 이 과제는 pMOS 캐스코드 전류 미러(18-21)에 의해 수행되지만, 일반적으로, 전류 미러는 피드백의 도입 또는 그 바이어스 전류의 증가 중 어느 하나에 의해 감소되는 높은 비선형성에 영향을 받는다. 도 3의 구조는 캐스코드 전류 미러(18-21)가 피드백 루프의 외부에 있어야 한다. 결국, 그것의 비선형성은 그 바이어스 전류를 증가시킴으로써 감소될 것이다. 충분한 선형성 레벨을 달성하는데 필요한 캐스코드 전류 미러(18-21) 및 nMOS 22/RV-I분기의 조합 내의 최종의 바이어스 전류는 만족스럽지 못할 정도로 높아진다.
결국, 필요한 전류 미러(18-21)는 전압/전류 변환기의 전체 출력 임피던스를 저하시키는데 불리한 영향을 준다.
더 일반적이고 적합한 회로 토폴로지는 피드백 루프의 외부에 출력 전류 IL를 처리하는 임의의 능동 소자를 갖고 있지 않는 도 4의 도면을 따른다. Vin가 합산 노드(25)에 입력되어 수동형 네가티브 피드백 네트워크(29)를 갖는 직접 증폭기(27)에 공급되는 것이 도시되어 있다. 저항성 네트워크로 구성된 수동형 네가티브 피드백 네트워크(29)는 피드백 경로 내의 트랜지스터와 같은 능동 소자의 이용으로 인해 도입되는 임의의 비선형성을 제거한다. 따라서, 피드백 네트워크(29)의 이득은 개개의 저항기의 크기보다는 저항성 네트워크에 의해 구현되어 공정 변화에 대한 민감성이 저하된다.
도 5는 도 4의 도면을 따른 통상적인 회로의 예이다. 여기에는 전체의 수동형 네가티브 피드백을 갖는 3 단 직접 증폭기가 도시되어 있다. 이득단 사이의 AC 결합은 사실상 과다한 실영역을 필요로하기 때문에 집적 회로에는 좋지 않으며, DC와 AC 신호 성분은 회로의 바이어싱과 최적화 측면에서 격리될 수 없다. 전체의 피드백의 이용은 높은 바이어스 안정도와 개개의 이득 허용차(tolerance)의 높은 탈감성(desensitization)을 갖게 한다.
각 증폭기 단은 바이어스 전압 Vbb에 의해 제어되는 전류 소스로서 이용되는 각각의 PMOS 트랜지스터(31-33), 트랜지스터(35-37)에 의해 각각 제공되는 비선형 이득 소자 및 축퇴성(縮退性) 피드백 트랜지스터 R1-R3로 각각 구성된다. 제1 단은 트랜지스터(31, 35) 및 저항 R1이 연속적으로 접속되어 Vdd와 접지 사이에 반전 증폭기를 형성한다. 입력 신호 Vin은 NMOS 트랜지스터(35)에 공급된다. R1은 제1 단의 주파수 응답을 증가시키는 저항성 축퇴 피드백을 형성한다. 제1 단으로부터의 출력은 트랜지스터(35)의 드레인에서 취해지며 트랜지스터(32, 36) 및 저항 R2로 구성된 제2 단에 공급된다. 제2 단은 제1 단과 동일한 방식으로 작용하며 트랜지스터(36)의 드레인으로부터의 출력을 트랜지스터(33, 37) 및 저항 R3로 구성된 제3 단에 결합시킨다.
도 5의 수동형 네가티브 피드백 네트워크는 저항 R1, R3및 Rfb로 구성된다. 저항성 네트워크 R1, R3및 Rfb는 트랜지스터(37)의 소스에서 감지된 출력 전류 IL의 비례 측정치에 응답하여, 양 AC 및 DC 성분을 포함한 전압으로 변환시키고, 전압을 합산 노드로서 작용하는 트랜지스터(35)의 소스에서 입력에 다시 공급한다. 따라서, 피드백 전압은 피드백 저항 R1, R3및 Rfb의 관계에 의존하게 된다.
하지만, 이러한 회로 토폴로지 또한 일부 단점을 나타낸다. 충분한 이득을 얻기 위하여, 3 극을 발생시켜 저하된 주파수 응답 및 감소된 선형성을 나타나게 하는 3개의 이득단이 필요하다. 집적된 저항기와 MOS 트랜지스터 내의 큰 허용차 때문에, 3 단 증폭기를 동시에 정확히 바이어스하는데 매우 복잡하고 신뢰성이 없다. 정지점과 같은 동작점을 안정화하기 위한 공통 모드 피드백과 같은 특별한 기술은 회로를 더욱 복잡하게 하고 그 성능을 저하시킨다. 추가적으로, 직접 증폭기는 3개의 캐스케이드 반전 증폭단으로 구성되기 때문에, 출력 신호 IL은 입력 신호 Vin과 동상이 아니다. 더욱이, 저항성 네트워크 R1, R3및 Rfb로 달성되는 피드백 이득은 많은 장치에 충분하지 못하다.
VI 변환기가 매우 정교한 분해능을 갖기에는 많은 응용이 요구된다. 즉, VI는 비교적 큰 입력 전압 스텝을 매우 작지만 정확한 전류 스텝으로 변환시킬 수 있어야 한다. 예를들면, 8 비트 전류 모드 ADC를 인터페이스하기 위해서는, 0.5 mA/V의 이득이 요구된다. 10 비트 ADC의 경우, 0.25mA/V의 분해능이 필요하다. 이를 달성하기 위하여, 도 4의 직접 증폭기(27)의 전압/전류 변환 이득과 같은 트랜스콘덕턴스 이득은 밀리암페어 부분의 출력 IL에 대하여 수 볼트의 입력 Vin을 저하시킬 정도로 충분히 작아야만 한다. 결국, 도 4의 수동 피드백 네트워크(29)의 트랜스레지스턴스 이득 또는 전류/전압 이득은 밀리암페어 부분일 수 있는 출력 전류의 측정치를 비교적 큰 피드백 전압으로 변환하여 합산 노드(25)에 공급하도록 매우 높아야만 한다. 이것은 DC 오프셋 및 ADC의 이득 정확성이 오프셋과 이득 에러를 피하도록 적어도 하나의 유효 비트 내에 포함되어야 한다는 것을 고려할 때 더욱 명백하다. 이것은 DC 특성의 정확성이 8 비트일 경우 0.5-1.0㎂ 상태에 있어야 하며, 상기 주어진 예와 같이 10 비트일 경우 0.25-0.50㎂ 상태에 있어야 한다는 것을 의미한다.
도 5의 트랜스콘덕턴스 이득이 (R1*R3)/(R1+R3+Rfb)로 주어진다는 것은 쉽게 증명될 수 있다. 이러한 피드백 이득은 R1과 R3에 상당히 의존하는 동시에 직접 증폭기의 정수 부분이 된다. 따라서, 트랜스레지스턴스 이득을 증가시키기 위한 임의의 시도는 직접 증폭기에 요구되는 바이어싱 조건등의 실질적인 관점에 의해 물리적으로 제한된다. 결국, 이러한 회로는 많은 고성능 응용에 필요한 정밀 동조(fine tuning)를 얻기 위한 충분한 트랜스레지스턴스 피드백 이득을 달성할 수가 없다.
따라서, 본 발명의 목적은 정밀 조정 능력과 자기 보상 구조(self-compensating scheme)를 갖는 광(廣) 주파수 전압/전류 변환기를 제공함에 있다. 본 발명의 다른 목적은 저항기 값의 비와 동일한 높고, 안정하며, 그리고 예측 가능한 트랜스레지스턴스 피드백 이득을 갖는 한편 피드백 경로에 비선형성을 도입시키지 않는 전압/전류 변환기를 제공함에 있다. 본 발명의 또 다른 목적은 전체의 전압/전류 변환기의 직접 증폭기의 바이어싱 상태가 트랜스레지스턴스 피드백 이득 네트워크에 대한 임의의 조정에 무관하도록 함에 있다. 본 발명의 또 다른 목적은 안정한 DC 바이어스 상태 및 최적화된 AC 성능을 갖는 집적화된 전압/전류 변환기를 제공함에 있다.
전환 전류(switch-current) 집적 회로에 이용되는 형태의 집적화된 전압/전류 변환기에 관한 것이다.
도 1은 전압/전류 변환기를 이용하는 종래의 아날로그/디지털 변환기의 블록도.
도 2는 종래 기술의 전압/전류 변환기.
도 3은 도 2에 보인 종래 기술의 MOS 전압/전류 변환기의 실시예.
도 4는 종래 기술의 전압/전류 변환기의 블록도.
도 5는 도 4에 따른 종래 기술의 MOS 전압/전류 변환기.
도 6은 본 발명에 따른 전압/전류 변환기의 블록도.
도 7은 본 발명의 제1 실시예에 따른 전압/전류 변환기의 블록도.
도 8은 본 발명의 제2 실시예에 따른 전압/전류 변환기의 블록도.
도 9는 기본적인 MOS를 통해 구현한 본 발명에 따른 전압/전류 변환기.
도 10은 간단한 캐스코드 전류원을 이용한 도 9에 보인 회로의 상세도.
도 11은 도 10에 보인 회로의 다른 변형예.
도 12는 조정된 캐스코드 전류원을 이용한 도 9에 보인 회로의 변형예.
도 13은 본 발명에 따른 이중 입력과 이중 출력을 갖는 완전한 이중 차동 전류/전압 변환기.
이러한 목적은 저항비에 의해서만 결정된 이득을 갖는 능동, 차동 전류/전압 변환기로 구성된 전체의 능동형 네가티브 피드백 네트워크를 갖는 집적화된 전압/전류 변환기를 통해 달성된다.
본 발명의 직접 증폭기의 전압/전류 변환은 2 단 직접 트랜스콘덕턴스 증폭기로 구성되는 것이 좋다. 2 단 직접 트랜스콘덕턴스 증폭기의 제1 단은 전압/전압 변환기 또는 전압 증폭기이며, 2 단 직접 트랜스콘덕턴스 증폭기의 제2 단은 전압/전류 변환기 또는 트랜스콘덕턴스 증폭기이다. 2 단 직접 트랜스콘덕턴스 증폭기는 출력 전류의 측정 성분을 피드백 전압으로 해석하는 차동 전류/전압 변환기로 구성된 전체의 능동형 네가티브 피드백 네트워크를 갖는다.
전압/전압 변환기 즉, 2 단 직접 트랜스콘덕턴스 증폭기의 제1 단은 2 단 직접 증폭기의 제2 단에 이용하기 위하여 입력 전압 신호를 조절하는 역할을 한다. 전압/전압 변환기는 입력 전압 신호를 로드(load)시키지 않는 한편 2 단 직접 증폭기의 제2 단을 로드시키지 않도록 광 주파수 영역, 작은 이득, 고 입력 임피던스에 대하여 높은 선형성을 갖는 것이 좋다. 본 발명의 전압/전압 변환기는 제1 풀다운 저항기로 형성되는 국부적인 축퇴성 피드백을 갖는 것이 좋으며, 또한 풀업 바이어스 저항기나 전류원을 가질 수 있다.
트랜스콘덕턴스 증폭기 즉, 2 단 직접 증폭기의 제2 단은 제1 단의 전압/전압 변환기로부터 조절된 전압 신호를 수신하여 이 조절된 전압 신호를 비례 출력 전류 신호로 변환시킨다. 2 단 직접 증폭기의 제2 단은 제2 풀 다운 저항기의 이용으로 국부적인 축퇴성 피드백을 갖는 것이 좋다. 제2 단의 트랜스콘덕턴스 증폭기는 트랜스콘덕턴스 증폭기 자체와 동일한 구조를 갖는 제2 바이어스 가지(tree)로부터 바이어스 신호를 수신하는 간단한 캐스코드나 조정된 캐스코드 전류원(regulated cascode current source)을 갖는 것이 좋다.
본 발명의 전체의 능동형 네가티브 피드백 네트워크를 형성하는 차동 전류/전압 변환기는 차폐형 루프 차동 증폭기 또는 국부적인 저항 피드백을 갖는 차동 증폭기로 구성된다. 본 발명의 차동 증폭기는 네가티브 입력 단자, 포지티브 입력 단자 및 출력 단자를 갖는다. 입력 저항은 차동 증폭기의 네가티브 입력 단자 및 2 단 직접 증폭기의 제2 단의 국부적인 축퇴성 피드백 네트워크를 형성하는 제2 풀다운 저항기 사이에 결합된다. 이러한 구성에 있어서, 제2 단의 저항기나 트랜스콘덕턴스 증폭기는 전체 능동형 네가티브 피드백의 차동 전류/전압 변환기용 전류 감지 소자의 역할을 한다. 국부적인 피드백 저항기는 출력 단자와 차동 증폭기의 네가티브 입력 단자 사이에 결합된다. 차동 증폭기의 포지티브 입력 단자는 제2 단의 풀다운 저항기 또는 트랜스콘덕턴스, 증폭기 양단의 전압의 DC 성분과 사실상 동일한 신호를 수신한다.
전술한 바와 같이, 트랜스콘덕턴스 증폭기용 제어 바이어스 신호를 제공하는 제2 바이어스 가지는 트랜스콘덕턴스 증폭기와 동일한 구조를 갖는다. 본질적으로, 제2 바이어스 가지는 트랜스콘덕턴스 증폭기의 복사본이다. 트랜스콘덕턴스 증폭기는 DC 및 AC 성분을 갖는 조절된 전압 신호를 수신하여, AC 및 DC 성분을 갖는 출력 전류를 생성하지만, 제2 바이어스 가지는 DC 기준 전압만을 수신한다. 제2 바이어스 가지는 트랜스콘덕턴스 증폭기와 동일하기 때문에, 트랜스콘덕턴스 증폭기의 DC 신호와 실질적으로 동일한 DC 신호를 생성한다. 제2 바이어스 가지로부터의 DC 신호는 차동 증폭기의 포지티브 입력 단자에 공급된다. 본질적으로, 트랜스콘덕턴스 증폭기의 축퇴성 피드백 저항기와 동일한 저항기를 갖는 제2 바이어스 가지는 차동 증폭기용 바이어스 신호 발생기의 역할을 한다. 차동 증폭기의 포지티브 및 네가티브의 양쪽 입력은 실질적으로 사실상 동일한 DC 전압을 수신하기 때문에, 차동 증폭기는 출력 전류의 DC 성분을 무효화하고 단지 출력 전류의 AC 성분에 대해서만 응답한다. 이러한 방식으로, 출력 전류의 AC 성분만이 증폭된 피드백 전압으로 변환된다.
도 6은 본 발명의 대표도이다. 본 발명은 직접 증폭기(42)를 포함한다. 종래 기술에서 알려진 바와 같이, 직접 증폭기는 입력, 출력 및 그 사이에 하나 이상의 이득단을 갖지만, 출력으로부터 입력까지의 피드백은 없다. 바람직하게는, 본 발명의 직접 증폭기는 2 단(43, 45)을 갖는다. 제1 단(43)은 고 입력 임피던스 및 저 출력 임피던스를 갖는 전압/전압 변환기 예컨대, 전압 증폭기이다. 제1 단(43)은 고 입력 임피던스 및 고 출력 임피던스를 갖는 전압/전류 변환기 즉, 트랜스콘덕턴스 증폭기인 제2 단(45)으로 공급된다. 제2 단의 전압/전류 변환기(45)는 능동형 네가티브 피드백에 의해 감지되는 전류 IOUT를 1보다 큰 것이 바람직한 이득을 갖는 차동 전류/전압 변환기(47)에 출력한다. 또한, 차동 전류/전압 변환기(47)는 바이어스 발생기(40)로부터 바이어스 신호를 수신하는 제2 입력을 갖는다. 바이어스 발생기(40)로부터의 바이어스 신호는 통상적으로 DC 전압 신호이지만 DC 전류 신호일 수 있다.
바이어스 발생기(40)는 양쪽 입력의 공통 모드 신호를 무효화하는 처리에 있어서, 차동 전류/전압 변환기(47)가 IOUT의 AC 성분에만 비례하는 증폭된 AC 전압 신호를 출력하도록 IOUT의 DC 성분의 전압 또는 전류 측정치와 동일한 바이어스 신호를 생성하는 것이 좋다. 이러한 방법의 경우, 피드백 네트워크는 DC 바이어스, 온도 또는 공정 변화에 영향을 적게 받는다. 차동 전류/전압 변환기(47)로부터의 출력은 합산 노드(41)에서 입력 신호 Vin에 공제되어 직접 증폭기(42)의 양 단(43, 45)을 포함하는 전체의 피드백 네트워크를 형성한다.
도 7에는 본 발명의 이상적인 대표 회로 형태가 도시되어 있다. 다시 말하면, 2 단 직접 증폭기는 전압/전압 변환기 또는 전압 증폭기(43)와, 이와 연결되어 차동 전류/전압 변환기 네트워크(47)로 구성되는 능동형 네가티브 피드백을 갖는 전압/전류 변환기 또는 트랜스콘덕턴스 증폭기(45)의 구성을 도시하고 있다. 차동 전류/전압 변환기 피드백 네트워크(47)는 저항기 Rs2, 저항기 Rs1 및 입력 저항기 RE와 국부적인 피드백 저항기 RF를 구비한 차폐형 루프 차동 증폭기(50)로 구성된다.
입력 신호 Vin는 Vin상의 임의의 로딩 효과를 최소화하기 위하여 고 입력 임피던스 Ril을 생성하는 전압 증폭기(43)에 공급되므로 도 7 전체의 전압/전류 변환기의 선형성이 향상된다. Vin과 노드 Vb의 Rs1 양단에 걸리는 전압 사이의 전압차는 출력 전압이 트랜스레지스턴스 이득 Av1에 의해 증폭된 Vil과 동일하기 때문에종속 전압원(49)에 의해 반영되는 Ril 양단의 전압 하강 Vil을 형성한다.
종속 전압원(49)의 출력은 저 출력 임피던스 Ro1을 통해 트랜스콘덕턴스 증폭기(45)의 고 입력 임피던스 Ril2에 공급된다. Ri2 양단의 전압 하강 Vi2는 Gm2의 트랜스콘덕턴스 이득을 갖는 전압 종속 전류원(48)에 의해 전류로서 반영된다. 전압 종속 전류원(48)은 도 7의 전체 회로의 선형성을 향상시키기 위해 높아질 출력 임피던스 Ro2와 병렬로 접속된다. 트랜스콘덕턴스 증폭기(45)를 출발한 출력 전류 IOUT은 저항기(44) 및 커패시터(46)의 병렬 결합에 의해 구성된 부하(39)에 공급된다.
또한, 출력 전류 IOUT는 Rs2를 통해 흘러 노드 Va에 감지된다. 노드 Va는 RE를 통해 반전, 즉 차동 증폭기(50)의 네가티브 입력 단자에 결합된다. 차동 증폭기(50)의 출력은 국부적인 피드백 저항기 RF를 통해 동일한 반전 입력에 피드백되어 국부적인 차폐형 루프 네가티브 피드백 네트워크를 형성한다. 비반전 즉, 차동 증폭기(50)의 포지티브 입력 단자는 기준 전압 VBIAS에 결합된다.
전술한 바와 같이, VBIAS는 바이어스 발생기(40)에 의해 생성되며, 노드 Va에서 전압의 DC 성분과 동일한 것이 좋다. 이러한 방법의 경우, 차동 증폭기(50)는 출력 전류 IOUT의 AC 성분만을 변환하고 증폭하는 한편 모든 공통 모드 및 변동 전압을 무효화한다. 따라서, 직접 증폭기의 DC 바이어스 상태는 AC 피드백 회로로부터 개별적으로 최적화될 수 있다. 이것은 본 발명의 VI 변환기의 DC 동작점이 피드백 이득에 어떤 나쁜 영향을 끼치는 일 없이 부하(39)의 전위와 일치시키는 것을 가능하게 한다. 이러한 동작점은 온도와 공정 변화에 대하여 가능한한 안정화되어야 한다는 점에 유의하여야 한다. 더욱 중요한 것은, 차폐형 루프 차동 증폭기(50)의 이득은 직접 증폭기에 영향을 끼치는 일 없이 조정될 수 있다.
국부적인 차폐형 루프 차동 증폭기(50)는 주어진 동작 주파수 범위에 대하여 -RF/RE의 일정한 이득을 갖는다. 따라서, Va에서 감지된 전압은 -RF/RE의 이득만큼 증폭되어 노드 Vb의 양단 Rs1에 공급된다. Rs1과 Rs2를 따라 국부적인 차폐형 루프 차동 증폭기(50)로부터의 -RF/RE이득의 결합은 전류/전압 능동형 네가티브 피드백 네트워크(47)를 형성한다. 네가티브 피드백 네트워크(47)의 피드백 이득 크기 β는 Rs2*RF/RE이다. 2 단 직접 증폭기를 구비하는 전체 전압/전류 변환기의 개방형 루프 이득이 1보다 크다고 가정한다면, 모든 전체의 전압/전류 변환기의 전체 이득은 β 또는 RE/(RF*Rs2)의 간단한 역수이다. RF와 RE가 차폐형 루프 차동 증폭기(50)의 일부분이기 때문에, 능동형 피드백 네트워크(47) 및 전체의 전압/전류 변환기의 이득은 2 단 직접 증폭기(43-45)의 바이어싱 상태에 영향을 끼치는 일 없이 조정될 수 있다.
도 8은 본 발명의 바람직한 실시예에 따른 두번째의 대표도이다. 도 8의 구성은 사실상 도 7의 구성과 동일하며, 전체 피드백 네트워크(47)는 도 7과 동일하지만, 2 단 직접 증폭기의 제1 및 제2 단(43, 45)은 각각 국부적인 네가티브 축퇴성 피드백 네트워크를 형성하도록 접속되어 있다. 노드 Vb는 제1 단(43) 즉, 전압 증폭기의 출력의 기준 접지에 결합되며, 단(43)의 출력 전류는 Rs1를 통해 표본화되어 전압으로서 동일단(43)의 입력의 기준 접지에 피드백된다. 다시 말하면, Rs1은 전압 증폭기(43)용 축퇴성 저항기로서 작용한다.
이와 유사하게, 노드 Va는 트랜스콘덕턴스 증폭기의 제2 단(45)의 입력의 기준 접지에 결합되어 Rs2를 통해 포본화된 출력 전류 IOUT가 전압으로 제2 단(45)의 입력의 기준 접지에 피드백된다. 따라서, Rs2는 트랜스콘덕턴스 증폭기(45)용 축퇴성 저항기로서 작용한다.
비록, Rs1 및 Rs2 또한 2 단 직접 증폭기의 전체의 능동형 네가티브 피드백 네트워크(47)의 일부를 형성하고 있지만, 전체의 피드백 네트워크(47)의 피드백 이득은 제1 단(43) 또는 제2 단(45) 중에서 어느 한 단의 바이어싱 상태에 영향을 끼치는 일 없이 임의로 설정될 수가 있다. 전술한 바와 같이, 이것은 전체의 피드백 네트워크(47)의 이득이 차동 증폭기(50)에 속한 국부적인 피드백 네트워크를 변환시킴으로써 조정될 수 있고, RF및 RE를 포함하고 있기 때문이다. 차동 증폭기(50)의 국부적인 피드백 네트워크는 개별 세트의 저항기 RF및 RE로 구성되어 있기 때문에, 그들은 Rs1 또는 Rs2에 영향을 끼치는 일 없이 조정될 수 있어 2 단 직접 증폭기에 영향을 끼치지 않는다.
본 발명의 전압/전류 변환기는 제1 단(43) 및 2 단 직접 증폭기의 제2 단(45)의 적절한 선택에 의해 다양한 기준을 위해 최적화될 수 있다. 다시 말하면, 제1 단의 전압 증폭기(43)와 제2 단의 트랜스콘덕턴스 증폭기(45)를 구현하는 다양한 방법이 있다. 도 9 내지 도 13은 일부 가능한 실시예를 도시하고 있다. 이 기술 분야의 통상의 지식을 가진 자라면 본 발명의 VI를 구현하는 추가의 방법이 있다는 것을 인식하고 있을 것이며, 따라서 본 발명은 도 9 내지 도 13에 도시된 회로의 예에만 국한되지 않는다.
도 8의 회로의 트랜지스터 레벨 해결책은 도 9에 도시되어 있다. 도 8의 제1 단(43)을 형성하는 전압 증폭기는 출력, 풀업 바이어스 저항기 Ro1, NMOS 트랜지스터(56) 및 재생 피드백 저항기 Rs1을 구성한 것을 도시하고 있다. 종래 기술에서 알려진 바와 같이, 이러한 반전 전압 증폭기의 구성은 고 입력 임피던스, 저 출력 임피던스 및 광 주파수 응답을 갖는다. 이러한 반전 증폭기의 저 출력 임피던스는 도 9의 전체의 전압/전류 변환기의 선형성을 향상시킨다. 입력 신호 VIN는 NMOS 트랜지스터(56)의 드레인에서 반전된 전압 출력을 야기시키는 NMOS 트랜지스터(56)의 제어 게이트에 공급된다.
NMOS 트랜지스터(56)의 반전된 출력은 NMOS 트랜지스터(57)의 제어 게이트에 공급된다. NMOS 트랜지스터(57)은 도 8에 보인 바와 같이, 제2 단(45)의 트랜스콘덕턴스 증폭기에 입력 단을 형성하는 단순한 캐스코드(58)로서 NMOS 트랜지스터(59)에 접속되어 있는 것을 도시하고 있다. 정전류원 ISRC(60) 및 캐스코드 바이어스 전압과 함께 캐스코드 회로(58)는 고 주파수 동작용 입력에 나타나는 유효 커패시턴스를 저하시키는 잇점을 갖는 캐스코드 트랜스콘덕턴스 이득단을 형성하는 동시에 단일 트랜지스터가 입력 단으로 이용되는 경우보다 더 유용한 고 출력 임피던스 및 트랜스콘덕턴스 이득을 제공한다. 캐스코드 바이어스 전압 Vcb는 트랜지스터(69, 71, 73)를 구성하는 비종속성 공급 CMOS 바이어스 회로원에 의해 제공된다. 부가적으로, 그 선형성 및 주파수 응답성을 향상시키기 위하여, 피드백 커패시터 Cc는 NMOS 트랜지스터(57)의 게이트의 트랜스콘덕턴스 증폭기의 입력 및 NMOS 트랜지스터(59)의 드레인의 트랜스콘덕턴스 증폭기의 출력 사이에 접속된다.
도 8의 제2 단(45)을 형성하는 도 9의 트랜스콘덕턴스 증폭기는 반전 증폭기이지만, 트랜지스터(56)의 드레인으로부터 반전된 신호를 수신하기 때문에, 도 9의 제1 단 즉, 출력 전류 IOUT는 비선형성이며 입력 신호 VIN과 동위상이다.
전류 IOUT는 NMOS 트랜지스터(57)의 제어 게이트에 AC 변화에 의해 도입되는 QC 성분보다는 적게 정전류원 ISRC(60)에 의해 공급되는 DC 성분으로 구성된다. 전류 IRS2는 IOUT보다 적은 ISRC(60)이므로, IOUT에 비례한다. IRS2는 캐스코드 회로(58)의 트랜지스터(57)의 소스에서 출발하여 NMOS 트랜지스터(57)의 소스와 접지 사이에 접속된 감지 저항기 Rs2를 관통한다.
전류 IRS2는 IOUT의 DC 성분에 비례하는 DC 성분 및 IOUT의 반전된 AC 성분에 비례하는 AC 성분을 갖는다. 따라서, 전류 IRS2가 감지 저항기 Rs2를 관통하면,IOUT에 비례하는 전압 Va는 Rs2 양단에 발생된다. 전술한 바와 같이, 전압 Va는 저항 RE를 통해 노드 Vb에 증폭된 차 전압을 생성하는 차동 증폭기(50)의 반전 입력에 공급된다.
도 9는 차동 증폭기(50)를 구성하는 표준적인 트랜지스터 레벨을 도시하고 있다. 많은 트랜지스터 레벨을 이용하여 구현한 차동 증폭기는 잘 알려져 있다. 차동 증폭기(50)의 선택된 트랜지스터 레벨의 구현은 본 발명에서 중요하지 않다. 차동 증폭기(50)는 기준 전압 Vb1, Vb2에 의해 각기 제어되는 PMOS 트랜지스터(79, 81)로 구성되는 캐스코드 전류원을 갖는다. PMOS 트랜지스터(81)의 드레인에서, 전류 경로는 PMOS 트랜지스터(75, 77)에 의해 제어되는 2개의 차동 경로로 구분된다. 트랜지스터(75, 77)의 드레인은 NMOS 트랜지스터(83, 85)로 제조된 전류 미러의 각 분기를 통해 접지와 차례로 접속된다.
PMOS 트랜지스터(77)의 게이트는 차동 증폭기(50)의 반전 입력을 구성하며 입력 저항 RE에 접속된다. 이와 유사하게, PMOS 트랜지스터(77)의 드레인은 차동 증폭기(50)의 출력을 구성하고 국부적인 피드백 저항기 RF를 통해 그 게이트의 입력에 접속된다.
PMOS 트랜지스터(75)의 게이트는 차동 증폭기(50)의 비반전 입력을 구성하고 기준 바이어스 전압 VBIAS에 접속된다. 전술한 바와 같이, VBIAS는 차동 증폭기(50)가 IOUT의 DC 성분을 무효화하고 IOUT의 AC 성분을 나타내는 전압만을 증폭하도록 IOUT의 DC 성분을 나타내는 값을 갖는 것이 좋다. 따라서, 이러한 경우 VBIAS는 노드 Va의 전압의 DC 성분인 것이 좋다.
이를 달성하기 위하여, VBIAS는 트랜스콘덕턴스 증폭기와 매우 유사하게 바이어스 가지를 분기(tapped off)시키지만 어떠한 AC 변화도 발생시키지 않는다. VBIAS는 감지 저항기 Rs2에 필적하는 바이어스 감지 저항기 Rb에 의해 발생되어 전술한 바아 같은 캐스코드 트랜스콘덕턴스 이득단의 정전류원 ISRC(60)에 필적하는 제2 정전류원ISRC(68)로부터 바이어스 DC 전류를 수신한다. 이것은 Va의 전압의 DC 성분에 필적하는 바이어스 저항기 Rb 양단에서 전압 하강 VBIAS를 발생시킨다. 도 8의 전체의 차동 능동형 피드백 네트워크(47)를 마감(finish)하기 위해, 도 9에서는 노드 Vb의 차동 증폭기(50)의 출력은 NMOS 트랜지스터(56)의 소스 및 2 단 직접 증폭기의 제1 단인 전압 증폭기의 축퇴성 저항기 RS1에 공급된다.
도 10에는 도 9의 VBIAS발생 분기 및 정전류원(60, 68)이 더 추가되어 있다. 전술한 바 있는 도 9와 유사한 기능 및 접속 구조를 갖는 도 10의 회로의 성분은 도 9와 동일한 참조 부호로 나타내었다.
도 9의 정전류원 ISRC(60, 68)이 유사한 전류값을 갖도록 보장하기 위하여, 그들은 도 10의 전류 미러로서 구현되어 있으며, 더욱이 특히 캐스코드 전류원으로서 구현되어 있다. 캐스코드 전류원은 그 출력에 저 부하 현상을 발생한다. 캐스코드 전류원(60)으로부터의 PMOS 트랜지스터(61, 62)는 PMOS 트랜지스터(63, 64)에 접속된 다이오드를 구성하는 바이어스 캐스코드 전류원(68)에 응답하여 ISRC를 발생한다. 매칭 트랜지스터 쌍(61/63, 62/64)의 제어 게이트가 서로 결합되기 때문에, 바이어스 캐스코드 전류원(68) 내의 전류는 캐스코드 전류원(60)에서 미러(mirror)된다.
캐스코드 전류원(60, 68)의 전류는 NMOS 트랜지스터(66, 65)로 구성되는 제3 캐스코드 회로(67)에 의해 설정된다. 캐스코드 회로(67)는 바이어스 캐스코드 전류원(68) 및 바이어스 감지 저항기(Rb) 사이의 단일 전류 경로를 따라 접속된다. 따라서, 바이어스 캐스코드 전류원(68)의 전류 ISRC 및 캐스코드 전류원(60)의 전류는 캐스코드 회로(67)에 의해 결정된다. NMOS 트랜지스터(66)는 NMOS 트랜지스터(59)에 부합되고, NMOS 트랜지스터(65)는 트랜지스터(57)에 부합된다. 게다가, NMOS 트랜지스터(66)는 NMOS 트랜지스터(59)와 같이 동일한 캐스코드 바이어스 기준 전압 Vcb를 공유한다. 캐스코드 전류원(60, 68)의 바이어스 DC 전류 ISRC는 입력 트랜지스터(65)의 게이트에 공급된 DC 기준 전압 Vref에 의해 설정된다. 따라서, 캐스코드 회로(68, 67) 및 저항기 Rb로 구성된 바이어스 가지는 캐스코드 회로(60, 58) 및 저항기 Rs2로 구성되는 트랜스콘덕턴스 증폭기의 구조와 동일한 구조를 갖는다. 이러한 방법에 있어서, 차동 증폭기(50)의 반전 및 비반전 입력의 DC 부하 및 전압 상태는 공정, 온도 및 드리프트 변화를 통해 동일하게 유지된다. 도 10은 차동 증폭기(50)의 PMOS 트랜지스터(79, 81)를 제어하는 바이어스 전압 Vb1, Vb2가 PMOS 트랜지스터(63, 64)의 제어 게이트에서 발생되는 것을 도시하고 있다.
본 발명의 제2 실시예를 도 11을 참조하여 설명한다. 전술한 바 있는 도 10과 동일한 기능 및 접속 구조를 갖는 도 11의 회로 성분은 도 10과 동일한 참조 부호로서 나타내었다. 도 10의 전압 증폭기의 출력 풀업 저항기 Ro1는 전압 증폭기 그 자체의 구조와 동일한 구조를 갖는 제2 바이어스 가지에 의해 제어되는 단순한 캐스코드 전류원(72)으로 도 11에 대체되어 있다. 전압 증폭기 내의 전류원의 이용, 즉 2 단 직접 증폭기의 제1 단은 도 11의 전체의 전압/전류 변환기용의 고 출력 임피던스를 발생시키지만 저하된 선형성, 즉 낮은 성능을 갖는다. 전류원(72)으로부터의 DC 전류는 바이어스 가지 캐스코드 전류원(74)에 의해 제어되어 NMOS 트랜지스터(55)의 제어 게이트에 공급된 Vref및 제2 바이어스 저항기 Rb1에 의해 설정된다. 트랜지스터(56)는 캐스코드 회로(74) 내의 DC 전류를 미러하는 캐스코드 회로(72)로부터 DC 전류에 의해 공급된다.
본 발명의 제3 실시예를 도 12를 참조하여 설명한다. 전술한 바 있는 도 10과 같은 동일한 기능 및 접속 구조를 갖는 모든 성분은 도 10과 동일한 참조 부호로 나타내었다. 도 12에 있어서, 출력 풀업 저항기 Ro1는 2 단 직접 증폭기의 제 1단 즉, 전압 증폭기에 다시 이용되고 있다. 전술한 바와 같이, 이것은 더 나은 선형성을 발생시키지만 낮은 출력 임피던스를 갖는다. 도 12의 전체의 전압/전류 변환기의 출력 임피던스를 향상시키기 위하여, 조정된 캐스코드 트랜스콘덕턴스 증폭기가 2 단 직접 증폭기의 제2 단 즉, 트랜스콘덕턴스 증폭기에 이용된다.
조정된 캐스코드 트랜스콘덕턴스 증폭기(91a-97a)는 자기 바이어스(self-biased)되지 않고 있다. 오히려, 도 10과 도 11의 단순한 캐스코드 트랜스콘덕턴스 증폭기의 경우와 같이, 조정된 캐스코드 트랜스콘덕턴스 증폭기(91a-97a)는 조정된 캐스코드 트랜스콘덕턴스 증폭기의 이득단(91a-97a)과 동일한 구조를 갖는 바이어스 가지(91b-97b)에 의해 바이어스된다. 바이어스 가지(91a-97b) 내의 전류를 미러하는 이득단(91a-97a)을 위한 순서에 차이가 있으며, PMOS 트랜지스터(91b)의 경우에 있어서, 조정된 캐스코드 트랜스콘덕턴스 증폭기의 2 분기를 함께 접속하는 장치는 반드시 다이오드 접속되어야 한다. 이득단과 동일한 회로 구조를 갖는 바이어스 가지를 이용함으로써, DC 바이어스 및 온도 변화 뿐만 아니라 공정 변동은 효과적으로 상쇄될 수 있다.
도 12의 조정된 캐스코드 트랜스콘덕턴스 증폭기는 도 10의 단순화한 캐스코드 트랜스콘덕턴스 증폭기보다 높은 입력 임피던스를 제공하여 도 12의 제1 단 즉, 전압 증폭기의 낮은 출력 임피던스를 보상한다. 조정된 캐스코드 트랜스콘덕턴스 증폭기는 더욱이 높은 트랜스콘덕턴스 이득, 높은 출력 임피던스 및 광 주파수 범위를 갖는다. 추가적으로는, 조정된 캐스코드 트랜스콘덕턴스 증폭기는 부하 전압의 조정을 더 좋게 할 수 있게 하는 큰 전압 스윙을 갖는다.
트랜지스터(91a-97a) 및 전류원(94a)은 바이어스 가지(91b-97b)의 조정된 캐스코드 전류원(91b-94b) 내의 전류를 미러하는 이득단(91a-97a)의 조정된 캐스코드 전류원을 형성한다. 2개의 조정된 전류원(91a-94a) 및 (91b-94b)는 PMOS 트랜지스터(91a, 91b)의 제어 게이트 사이의 공통 접속으로 인하여 전류 미러를 형성한다. PMOS 트랜지스터(91b)는 다이오드 접속되기 때문에, 조정된 캐스코드 바이어스 가지의 DC 전류는 NMOS 트랜지스터(65)의 제어 게이트에 공급된 기준 전압 Vref에 의해 달성된다.
또한, 이득단(91a-97a)과 바이어스 가지(91b-97b) 양쪽의 입력단은 조정된 캐스코드 회로로 구성된다. 이득단(91a-97a)의 조정된 캐스코드 입력단은 전류원(97a)과 함께 NMOS 트랜지스터(57, 95a, 96a)로 구성된다. 전류원(97a) 및 NMOS 트랜지스터(95a)는 소스 팔로워로서 이용되는 NMOS 트랜지스터(96a)를 갖는 피드백 루프를 차례로 형성하는 증폭기를 함께 형성한다. 따라서, NMOS 트랜지스터(57)의 드레인 전압은 전술한 캐스코드 트랜스콘덕턴스 증폭기의 향상된 성능 특성을 갖도록 자기 조정된다. 바이어스 가지의 입력단은 전류원(97b)과 함께 NMOS 트랜지스터(65, 95b, 96b)로 구성되어 증폭기 단의 입력단과 동일한 방법으로 작용한다.
본 발명에 따른 완전한 차동 전압/전류 변환기를 도 13을 참조하여 설명한다. 도 13의 회로는 바이어스 전압 VBIAS을 차동 증폭기(50)의 포지티브 입력에 공급하는 대신에, 도 13의 회로가 입력 신호 VIN의 네가티브 노드에 응답하는 제2 전압/전류 변환기로부터 공급하는 것을 제외하고는 도 10의 회로와 사실상 동일한 기능을 한다. 다시 말하면, 도 13의 회로는 공통 차동 증폭기(50), 공통 캐스코드 바이어스 전압 Vcb 발생기(69-73) 및 공통 바이어스 가지(63-66)을 공유하는 2개의 전압/전류 변환기로서 기능한다. 다시, 바이어스 가지(63-66)는 포지티브 이득단(57p-62p) 및 네가티브 이득단(57n-62n)과 동일한 구조를 갖는다.
하나의 전압/전류 변환기는 VIN의 포지티브 출력 단자에 응답하고, 각 참조 부호명의 끝단에 아래 문자 "p"에 의해 식별되며, 제2 전압/전류 변환기는 VIN의 네가티브 출력 단자에 응답하고, 각 참조 부호명의 끝단에 아래 문자 "n"에 의해 식별된다. 전술한 바 있는 도 10과 같은 유사한 기능 및 접속 구조를 갖는 도 13의 회로 성분은 적절한 아래 문자 "p" 또는 "n"과 함께 도 10과 동일한 참조 부호로서 식별되고 있다.
공통 차동 증폭기(50)를 공유하기 위하여 도 13의 양쪽의 전압/전류 변환기의 순서에 있어서, 차동 증폭기(50)는 이중 출력을 갖는 것으로 도시되어 있다. 즉, 포지티브 출력 및 이를 보상하는 네가티브 출력을 갖는다. 차동 증폭기(50)의 포지티브 출력은 VIN의 포지티브 출력에 응답하는 직접 증폭기의 제1 단에 접속된다. 즉, 차동 증폭기(50)의 포지티브 출력은 NMOS 트랜지스터(56p)의 소스에 공급된다. 이와 유사하게, 직접 증폭기의 제1 단에 접속된 차동 증폭기(50)의 네가티브 출력은 VIN의 네가티브 출력 즉, 소스 NMOS 트랜지스터(56n)에 응답한다.
도 13의 회로의 주파수 응답은 포지티브 및 네가티브 전압/전류 변환기의 입력과 출력 사이에서 각각 결합되는 직렬 접속된 피드포워드 저항기 Rfw 및 피드포워드 커패시터 Cfw의 이용에 의해 추가적으로 향상된다. 예를들면, Rfwp 및 Cfwp는 포지티브 응답 제 1 VI, 즉 트랜지스터(56p)의 제어 게이트 및 포지티브 응답 VI의 출력, 즉 트랜지스터(59p)의 드레인 사이의 접속이다. 이와 유사하게, Rfwp 및 Cfwp는 네가티브 응답 제2 VI, 즉 트랜지스터(56n)의 제어 게이트 및 네가티브 응답 VI의 출력, 즉 트랜지스터(59n)의 드레인 사이의 접속이다. 이러한 방법에 있어서, 2개의 출력 전류 IOUTp 및 IOUTn은 IOUTp 위상에 180°로 벗어나 있는 IOUTn을 항상 이용할 수 있다.

Claims (21)

  1. 피드백 네트워크를 갖는 전압/전류 변환기에 있어서,
    입력 전압 노드, 기준 전압 노드 및 출력 노드를 가지며, 상기 입력 전압 노드 및 상기 기준 전압 노드 사이의 전압차에 비례하고 DC 출력 전류 성분과 AC 출력 전류 성분을 갖는 출력 전류를 상기 출력 노드에 발생시키는데 효과적인 직접 증폭기와;
    상기 AC 출력 전류 성분에만 응답하여 상기 직접 증폭기의 상기 기준 전압 노드에 결합되는 상기 AC 출력 전류 성분에만 비례한 피드백 전압 신호를 발생하는데 효과적인 전류/전압 변환기를 포함하는 것을 특징으로 하는 전압/전류 변환기.
  2. 제1항에 있어서, 상기 전류/전압 변환기는 1 이상의 피드백 이득 크기를 갖는 것을 특징으로 하는 전압/전류 변환기.
  3. 제1항에 있어서, 상기 DC 출력 전류 성분에 비례하는 바이어스 신호를 생성하는 수단을 더 구비하며, 상기 전류/전압 변환기는 제1 및 제2 차동 입력을 더 가지고, 상기 제1 차동 입력은 상기 바이어스 신호를 수신하도록 결합되는 것을 특징으로 하는 전압/전류 변환기.
  4. 제3항에 있어서, 상기 바이어스 신호는 상기 DC 출력 전류 성분에 사실상 동일한 성분인 것을 특징으로 하는 전압/전류 변환기.
  5. 제3항에 있어서, 상기 전류/전압 변환기는 국부적인 피드백 네트워크 및 상기 직접 증폭기와 무관한 국부적인 이득 크기를 갖는 차동 증폭기를 포함하며, 상기 차동 증폭기는 상기 기준 전압 노드에 결합된 출력 리드 및 상기 제1 및 제2 차동 입력에 각각 응답하는 제1 및 제2 입력 리드를 갖는 것을 특징으로 하는 전압/전류 변환기.
  6. 제1항에 있어서, DC 바이어스 신호를 발생하는 수단을 더 가지며, 상기 직접 증폭기는 상기 출력 전류에 비례하는 게이지 전류를 발생하는데 더 효과적이고, 상기 게이지 전류는 상기 DC 출력 전류 성분에 비례하는 DC 게이지 성분 및 상기 AC 출력 전류 성분에 비례하는 AC 게이지 성분을 가지며, 상기 DC 바이어스 신호는 상기 DC 게이지 성분에 비례하고, 상기 전류/전압 변환기는 상기 DC 바이어스 신호를 수신하는 제1 차동 입력 리드, 상기 게이지 전류를 수신하는 제2 차동 입력 리드 및 상기 피드백 전압 신호를 생성하는 출력 피드백 리드를 더 구비하는 것을 특징으로 하는 전압/전류 변환기.
  7. 제6항에 있어서, 상기 전류/전압 변환기는 차폐형 루프 전압 증폭기, 상기 출력 피드백 리드와 기준 접지 레일 사이에 결합된 제1 감지 저항기 및 상기 제2 차동 입력과 상기 기준 접지 레일 사이에 결합된 제2 감지 저항기를 포함하며, 상기 차폐형 루프 전압 증폭기는 상기 출력 피드백 리드에 결합된 국부적인 출력 단자, 상기 제1 차동 입력 리드에 응답하는 제1 국부적인 입력 단자 및 상기 제2 차동 입력 리드에 응답하는 제2 국부적인 입력 단자를 갖는 것을 특징으로 하는 전압/전류 변환기.
  8. 제7항에 있어서, 상기 차폐형 루프 전압 증폭기는 국부적인 입력 저항기 및 국부적인 피드백 저항기를 구비하며, 상기 차폐형 루프 전압 증폭기는 상기 국부적인 입력 저항기에 대한 상기 국부적인 피드백 저항기의 비에 비례하는 이득 크기를 갖는 것을 특징으로 하는 전압/전류 변환기.
  9. 제6항에 있어서, 상기 전류/전압 변환기는 상기 게이지 전류, 차동 증폭기, 국부적인 입력 저항기 및 국부적인 피드백 저항기를 감지하는 수단을 포함하며, 상기 차동 증폭기는 포지티브 입력 단자, 네가티브 입력 단자 및 국부적인 출력 단자를 포함하고, 상기 국부적인 입력 저항기는 상기 네가티브 입력 단자 및 상기 게이지 전류를 감지하는 상기 수단 사이에 결합되며, 상기 국부적인 피드백 저항기는 상기 네가티브 입력 단자 및 상기 국부적인 출력 단자 사이에 결합되고, 상기 국부적인 출력 단자는 상기 출력 피드백 리드에 결합되며, 상기 포지티브 입력 단자는 상기 제1 차동 입력에 결합되는 것을 특징으로 하는 전압/전류 변환기.
  10. 제1항에 있어서, 상기 직접 증폭기는 적어도 제1 단 및 제2 단을 포함하며, 상기 제1 단은 상기 입력 전압 노드 및 상기 기준 전압 노드에 결합된 전압/전압 변환기를 구비하고, 상기 전압/전압 변환기는 상기 입력 전압 노드 및 상기 기준 전압 노드 사이의 전압 차에 비례하는 중간 전압 신호를 발생하는데 효과적이며, 상기 제2 단은 상기 중간 전압에 응답하는 트랜스콘덕턴스 증폭기를 구비하여 상기 출력 전류를 발생하는데 효과적이고, 상기 출력 전류는 상기 중간 전압 신호에 비례하는 것을 특징으로 하는 전압/전류 변환기.
  11. 제10항에 있어서, 상기 2 단 직접 증폭기의 상기 제1 단은 국부적인 축퇴성 피드백을 갖는 것을 특징으로 하는 전압/전류 변환기.
  12. 제10항에 있어서, 상기 제1 단은 제어 신호를 발생하는 바이어스원을 구비하며, 상기 전압/전압 변환기는 전류원을 가지고, 상기 전류원은 상기 제어 신호에 응답하며, 상기 바이어스원은 상기 전압/전압 변환기와 사실상 동일한 구조를 갖는 것을 특징으로 하는 전압/전류 변환기.
  13. 제10항에 있어서, 상기 제2 단 직접 증폭기의 상기 제2 단은 국부적인 축퇴성 피드백을 갖는 것을 특징으로 하는 전압/전류 변환기.
  14. 제10항에 있어서, 상기 트랜스콘덕턴스 증폭기는 출력 노드 및 전류원을 가지며, 상기 전류원은 상기 출력 노드에 공급되는 것을 특징으로 하는 전압/전류 변환기.
  15. 제14항에 있어서, 상기 트랜스콘덕턴스 증폭기와 동일한 구조를 가지며 제어 신호를 발생하는 바이어스원을 더 포함하며, 상기 전류원은 상기 제어 신호에 응답하는 것을 특징으로 하는 전압/전류 변환기.
  16. 제15항에 있어서, 상기 전류원은 비조정된 캐스코드 전류원 및 조정된 캐스코드 전류원 중 하나인 것을 특징으로 하는 전압/전류 변환기.
  17. 제1항에 있어서, 상기 전류/전압 변환기는,
    (a) 제1 차동 입력 단자, 제2 차동 입력 단자 및 국부적인 출력 단자를 구비하여 상기 국부적인 출력 단자 상에 상기 제1 및 제2 차동 입력 단자 사이의 전압 차에 비례하는 한편 상기 직접 증폭기의 상기 제1 기준 전압 노드에 결합된 피드백 전압 신호를 발생하는데 효과적인 전압 증폭기와;
    (b) 상기 DC 감지 성분에 사실상 동일하며 상기 제1 차동 입력 단자에 결합되는 바이어스 신호를 발생하는 수단과;
    (c) 상기 제2 차동 입력 단자 및 감지 신호를 발생하는 상기 수단 사이에 결합된 국부적인 입력 저항기와;
    (d) 상기 제2 차동 입력 단자 및 상기 국부적인 출력 단자 사이에 결합된 국부적인 피드백 저항기를 포함하는 것을 특징으로 하는 전류/전압 변환기.
  18. 제1항에 있어서, 상기 직접 증폭기는 적어도 제1 단 및 제2 단을 포함하며,
    상기 제1 단은 상기 입력 전압 노드, 상기 기준 전압 노드 및 상기 기준 전압 노드와 기준 접지 레일 사이에 결합되는 제1 피드백 저항기를 구비하여 상기 입력 전압 및 상기 기준 전압 노드 사이의 전압 차에 비례하는 중간 전압을 발생하는데 효과적인 전압/전압 변환기를 구비하고;
    상기 제2 단은 상기 중간 전압에 응답하며, 제2 기준 전압 노드, 상기 출력 노드 및 상기 제2 기준 전압 노드와 상기 기준 접지 레일 사이에 결합되는 동시에 상기 DC 출력 전류 성분에 비례하는 DC 감지 성분 및 상기 AC 출력 전류 성분에 비례하는 AC 감지 성분을 갖는 제2 피드백 저항기를 가지는 한편 상기 출력 노드에 상기 중간 전압 및 상기 제2 기준 전압 노드 사이의 전압차에 비례하는 상기 출력 전류를 발생시키는데 효과적인 트랜스콘덕턴스 증폭기를 구비하며;
    상기 전류/전압 변환기는
    (a) 제1 국부적인 입력 리드, 제2 국부적인 입력 리드 및 상기 전압/전압 변환기의 상기 기준 전압 노드에 결합되는 국부적인 출력 리드를 갖는 차동 증폭기와,
    (b) 상기 제1 국부적인 입력 리드에 결합되는 상기 DC 감지 성분과 사실상 동일한 바이어스 신호를 발생하는 수단과,
    (c) 상기 제2 국부적인 입력 리드 및 상기 트랜스콘덕턴스 증폭기의 상기 제2 기준 노드 사이에 결합된 국부적인 입력 저항기와,
    (d) 상기 제2 국부적인 입력 리드 및 상기 국부적인 출력 리드 사이에 결합된 국부적인 피드백 저항기를 구비하는 것을 특징으로 하는 전압/전류 변환기.
  19. 제18항에 있어서, 상기 제2 단은 바이어스원을 더 구비하며, 상기 트랜스콘덕턴스 증폭기는 입력 단 및 전류원을 가지고, 상기 입력 단은 상기 출력 노드에 결합된 제1 전류 단자, 상기 제2 기준 전압 노드에 결합된 제2 전류 단자 및 상기 중간 전압에 응답하는 제어 입력을 가지며, 상기 제어 입력은 상기 제1 전류 단자 및 상기 제2 전류 단자 사이의 전류 도전의 양을 변화시키는데 효과적이고, 상기 전류원은 상기 출력 노드에 공급되도록 결합되고 상기 바이어스원에 의해 구현된 정지점을 더 가지며, 상기 바이어스원은 상기 트랜스콘덕턴스 증폭기의 구조와 사실상 동일한 구조를 갖는 것을 특징으로 하는 전압/전류 변환기.
  20. 제18항에 있어서, 상기 전압/전압 변환기는 풀업 저항기 및 입력 전압 노드에 결합된 제어 게이트 전극, 상기 기준 전압 노드에 결합된 소스 전극 및 상기 중간 전압을 발생하는 드레인 전극을 갖는 MOS 트랜지스터를 구비하며, 상기 풀업 저항기는 상기 드레인 전극에 결합되는 것을 특징으로 하는 전압/전류 변환기.
  21. 제18항에 있어서, 상기 제1 단은 바아어스원을 구비하며, 상기 전압/전압 변환기는 MOS 트랜지스터 및 전류원을 구비하고, 상기 MOS 트랜지스터는 상기 입력 전압 노드에 결합된 제어 게이트 전극, 상기 기준 전압 노드에 결합된 소스 전극 및 상기 중간 전압을 발생하는 드레인 전극을 가지며, 상기 전류원은 상기 드레인 전극에 공급되도록 결합되는 한편 상기 바이어스원에 의해 구현되는 정지 동작점을 가지고, 사이 바이어스원은 상기 전압/전압 변환기의 구조와 동일한 구조를 갖는 것을 특징으로 하는 전압/전압 변환기.
KR10-1999-7000767A 1996-08-02 1997-07-15 고주파 응용 분야를 위한 전압/전류 변환기 KR100433072B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US8/691,562 1996-08-02
US08/691,562 US5815012A (en) 1996-08-02 1996-08-02 Voltage to current converter for high frequency applications
US08/691,562 1996-08-02

Publications (2)

Publication Number Publication Date
KR20000029688A true KR20000029688A (ko) 2000-05-25
KR100433072B1 KR100433072B1 (ko) 2004-05-27

Family

ID=24777037

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-7000767A KR100433072B1 (ko) 1996-08-02 1997-07-15 고주파 응용 분야를 위한 전압/전류 변환기

Country Status (9)

Country Link
US (1) US5815012A (ko)
EP (1) EP0916181B1 (ko)
JP (1) JP3874369B2 (ko)
KR (1) KR100433072B1 (ko)
CN (1) CN1110888C (ko)
DE (1) DE69725322T2 (ko)
HK (1) HK1019969A1 (ko)
TW (1) TW359029B (ko)
WO (1) WO1998006169A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150050413A (ko) * 2013-10-29 2015-05-08 서울대학교산학협력단 포지티브 피드백을 이용한 센싱 시스템

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3039454B2 (ja) * 1997-06-23 2000-05-08 日本電気株式会社 基準電圧発生回路
US6750920B1 (en) * 1999-03-16 2004-06-15 Ati International Srl Method and apparatus for adjusting bias and amplitude of a video signal
JP2003505966A (ja) * 1999-07-28 2003-02-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電圧を電流に変換する方法及び装置
US6566949B1 (en) 2000-08-31 2003-05-20 International Business Machines Corporation Highly linear high-speed transconductance amplifier for Gm-C filters
CA2497616A1 (en) * 2002-09-11 2004-03-25 Atmel Corporation Dac-based voltage regulator for flash memory array
US6768677B2 (en) * 2002-11-22 2004-07-27 Advanced Micro Devices, Inc. Cascode amplifier circuit for producing a fast, stable and accurate bit line voltage
JP3681374B2 (ja) * 2002-12-19 2005-08-10 株式会社日立製作所 電流検出装置及びそれを用いたｐｗｍインバータ
US6940318B1 (en) 2003-10-06 2005-09-06 Pericom Semiconductor Corp. Accurate voltage comparator with voltage-to-current converters for both reference and input voltages
US7170436B2 (en) * 2004-06-24 2007-01-30 Symwave, Inc. Current mode analog-to-digital converter using parallel, time-interleaved successive approximation subcircuits
CN101009963B (zh) * 2006-01-28 2011-06-01 昂宝电子（上海）有限公司 用于冷阴极荧光灯的宽量程模拟电压处理的系统与方法
US7551035B2 (en) * 2006-02-08 2009-06-23 Broadcom Corporation Fast converter for crossing voltage domains
US8339202B2 (en) * 2007-06-14 2012-12-25 Panasonic Automotive Systems of America, division of Panasonic Corporation of North America Current sensing system and method
CN101398694A (zh) * 2007-09-30 2009-04-01 Nxp股份有限公司 具有快速过电压响应的无电容低压差稳压器
US8786359B2 (en) * 2007-12-12 2014-07-22 Sandisk Technologies Inc. Current mirror device and method
JP5040824B2 (ja) * 2008-06-11 2012-10-03 株式会社デンソー 積分回路
US8278874B2 (en) * 2009-05-22 2012-10-02 Lear Corporation Apparatus and method for balancing the transfer of electrical energy from an external power source to a vehicle
WO2011052458A1 (en) * 2009-10-27 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Error amplifier
KR101413410B1 (ko) * 2010-02-18 2014-06-27 엘에스산전 주식회사 정전류 기반의 전력선 통신 시스템
GB201105400D0 (en) * 2011-03-30 2011-05-11 Power Electronic Measurements Ltd Apparatus for current measurement
KR101076004B1 (ko) * 2011-04-19 2011-10-21 삼성탈레스 주식회사 캐스케이드 로그 비디오 증폭기를 이용한 광대역 고감도 검파 로그 비디오 증폭기
FR2981229B1 (fr) * 2011-10-10 2013-12-27 Commissariat Energie Atomique Dispositif de conversion d'impulsions de courant en impulsions de tension.
CN103324230B (zh) * 2012-03-21 2015-01-21 华润矽威科技（上海）有限公司 电压-电流转换器
CN104977450B (zh) * 2014-04-03 2019-04-30 深圳市中兴微电子技术有限公司 一种电流采样电路及方法
WO2017074297A1 (en) 2015-10-26 2017-05-04 Hewlett-Packard Enterprise Development LP Negative feedback gain transimpedance amplifier (tia) systems
CN106685230B (zh) * 2016-08-03 2019-02-26 浙江大学 一种基于峰值电流模式控制的峰值电流控制单元
FR3059492A1 (fr) 2016-11-29 2018-06-01 Stmicroelectronics (Grenoble 2) Sas Procede et dispositif d'amplification en mode commun autopolarise et autoregule.
US10199999B1 (en) * 2017-11-09 2019-02-05 Texas Instruments Incorporated Transconductor systems
CN110058630B (zh) * 2018-01-18 2021-06-11 大唐移动通信设备有限公司 一种电压电流变换电路
US10365682B1 (en) * 2018-09-12 2019-07-30 Realtek Semiconductor Corp. Multi-mode clock transmission network and method thereof
CN109639135B (zh) * 2019-01-22 2024-03-01 上海艾为电子技术股份有限公司 一种电荷泵电路
CN113075953B (zh) * 2020-01-06 2023-04-28 中芯国际集成电路制造(上海)有限公司 电流源
IT202000004159A1 (it) * 2020-02-28 2021-08-28 St Microelectronics Srl Convertitore tensione-corrente, dispositivo e procedimento corrispondenti
CN111404491A (zh) * 2020-03-25 2020-07-10 杭州顾宸科技有限公司 一种电压自动补偿的t型电阻网络跨阻放大电路
CN112688545A (zh) * 2020-12-16 2021-04-20 河南海格经纬信息技术有限公司 一种ac/dc变换器的低输出纹波控制方法
CN114696758A (zh) * 2020-12-31 2022-07-01 圣邦微电子（北京）股份有限公司 包络合成电源及具有包络合成电源的射频功率模块

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1184820B (it) * 1985-08-13 1987-10-28 Sgs Microelettronica Spa Generatore di corrente stabilizzata ad alimentazione singola,particolarmente per circuiti integrati di tipo mos
US5357156A (en) * 1992-07-10 1994-10-18 Lattice Semiconductor Corporation Active clamp circuit scheme for CMOS devices
US5519310A (en) * 1993-09-23 1996-05-21 At&T Global Information Solutions Company Voltage-to-current converter without series sensing resistor
US5537156A (en) * 1994-03-24 1996-07-16 Eastman Kodak Company Frame buffer address generator for the mulitple format display of multiple format source video
US5606277A (en) * 1995-06-23 1997-02-25 Linear Technology Corporation AC coupling loops for current-to-voltage transimpedance amplifiers and methods of using same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150050413A (ko) * 2013-10-29 2015-05-08 서울대학교산학협력단 포지티브 피드백을 이용한 센싱 시스템

Also Published As

Publication number Publication date
HK1019969A1 (en) 2000-03-03
KR100433072B1 (ko) 2004-05-27
DE69725322T2 (de) 2004-08-19
EP0916181A4 (en) 1999-12-08
US5815012A (en) 1998-09-29
JP2000515701A (ja) 2000-11-21
JP3874369B2 (ja) 2007-01-31
EP0916181B1 (en) 2003-10-01
WO1998006169A1 (en) 1998-02-12
CN1227013A (zh) 1999-08-25
TW359029B (en) 1999-05-21
DE69725322D1 (de) 2003-11-06
CN1110888C (zh) 2003-06-04
EP0916181A1 (en) 1999-05-19

Similar Documents

Publication Publication Date Title
KR20000029688A (ko) 고주파수장치용전압／전류변환기
US4829266A (en) CMOS power operational amplifier
CA1260080A (en) Operational amplifier circuit having wide operating range
US5844442A (en) Low voltage fully differential operational amplifier with improved common mode circuitry
US5760640A (en) Highly symmetrical bi-direction current sources
US5568089A (en) Fully differential amplifier including common mode feedback circuit
US6259238B1 (en) Brokaw transconductance operational transconductance amplifier-based micropower low drop out voltage regulator having counterphase compensation
US20040140845A1 (en) Regulatated cascode structure for voltage regulators
JPS63229509A (ja) 基準電圧発生回路
JPH02239706A (ja) Ｃｍｏｓ電圧基準／バッファ回路
US6198266B1 (en) Low dropout voltage reference
AU655314B2 (en) Differential amplifier arrangement
US6008632A (en) Constant-current power supply circuit and digital/analog converter using the same
EP1229420A1 (en) Bandgap type reference voltage source with low supply voltage
US6529077B1 (en) Gain compensation circuit for CMOS amplifiers
US5208552A (en) Rail to rail operational transconductance amplifier
KR0177511B1 (ko) 선형 cmos 출력단
US4460874A (en) Three-terminal operational amplifier/comparator with offset compensation
EP0969594B1 (en) A common-mode feedback circuit and method
US6812684B1 (en) Bandgap reference circuit and method for adjusting
GB2184623A (en) Voltage repeater circuit
US4884039A (en) Differential amplifier with low noise offset compensation
US5349305A (en) Fully differential current sample/hold circuit
US5838175A (en) Low distortion track and hold circuit
DE10351593B4 (de) Integrierte Vorverstärkerschaltung für die Erfassung eines Signalstroms von einer Photodiode

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120504

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee