JP3874369B2 - 高周波応用のための電圧―電流コンバータ - Google Patents
高周波応用のための電圧―電流コンバータ Download PDFInfo
- Publication number
- JP3874369B2 JP3874369B2 JP50792298A JP50792298A JP3874369B2 JP 3874369 B2 JP3874369 B2 JP 3874369B2 JP 50792298 A JP50792298 A JP 50792298A JP 50792298 A JP50792298 A JP 50792298A JP 3874369 B2 JP3874369 B2 JP 3874369B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- output
- converter
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000001105 regulatory effect Effects 0.000 claims description 8
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000001419 dependent effect Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 230000009977 dual effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000001143 conditioned effect Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000003412 degenerative effect Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 101100458289 Drosophila melanogaster msps gene Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B1/00—Details
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Description
技術分野
この発明はスイッチ電流集積回路に用いられるタイプの集積された電圧−電流コンバータに関する。
背景技術
一般的にトランスコンダクタンス増幅器とも称される電圧−電流コンバータ（ＶＩ）は、入力電圧信号のアナログ出力電流信号へのアナログ変換を行なうアナログ回路である。
ＶＩの逆の機能は電流−電圧コンバータ（ＩＶ）またはトランスレジスタンス増幅器により行なわれる。従来、ＶＩよりもＩＶに対して研究および設計のより大きな労力が費やされてきた。これは大抵の回路が電圧領域内で機能するためである。つまり、ほとんどの「外部的アナログ語」は電圧における信号を表わす。そのため、従来、ＶＩ変換よりもＩＶ変換のための応用の方がかなり数多くあった。
最近では、高周波アナログ集積回路の必要から電流モードまたはスイッチ電流（ＳＩ）技術と称される新しいアナログ設計技術が開発されてきた。電流モード技術では、デジタルＣＭＯＳプロセスを用いて高性能アナログ回路の実現が可能となる。電流モードＩＣは電圧ノードＩＣより高い周波数での動作を達成できる。なぜなら、情報は単に電流を一方の方向または他方の方向に向けるだけで送られるからである。そのため、これらの回路は、電圧ノードＩＣに関連のある容量性負荷により生じる長い立上がり／立下がり時間および整定時間の影響を受けることがない。
電流モード回路における基本ブロックとしてのＩＶ変換の重要性を説明するために、たとえば、低いキロヘルツから２０−５４Ｍｓｐｓ以上のサンプリング動作周波数範囲を有するビデオ範囲におけるアナログ−デジタルコンバータ（「ＡＤＣ」）を考慮されたい。
図１を参照して、ＡＤＣの電流モード実現例には少なくともトラック・アンド・ホールド１１、電圧−電流コンバータ１３および電流モードＡＤＣが必要である。アナログ電圧入力信号がまず電圧領域においてトラック・アンド・ホールド１１に印加され、そこでこれはサンプリングされる。サンプリングされた電圧は次に、ＶＩコンバータ１３により電流信号に変換され、電流モードＡＤＣへ届けられる。トラック・アンド・ホールド１１およびＶＩ１３を入れ替えてもよい。このように、広域周波数アナログ電圧入力を直接ＶＩ１３に印加してすぐに電流に変換することができる。このため、広域周波数ＶＩコンバータが要求される。
特にデジタルＣＭＯＳ技術に関する電圧−電流コンバータの文献における例はさほど多くない。差動増幅器１７に基づいた基本的なＶＩコンバータが図２に示される。良好な差動増幅器、すなわち差動増幅器１７において、正および負の入力端子にわたっての電圧降下および入力端子への電流はともに事実上ゼロである。差動増幅器１７の入力端子にわたっての電圧降下が事実上ゼロであるため、正の入力端子に印加される入力信号Ｖinは負の入力端子においても現われ、そのため電圧−電流抵抗器ＲV-Iにわたって印加される。大きさがＶin／ＲV-Iの電流ＩRは抵抗器ＲV-Iを介して発生する。差動増幅器１７の正および負の入力端子に対してほとんど電流が流れないため、電流ＩRは負荷に供給される出力電流ＩOUTに非常に類似する。負荷は図示していない。そのため出力電流ＩOUTは、抵抗器ＲV-Iを通る電流であるＩRと事実上等しい。
しかしながら、差動増幅器１７は電圧ホロワとして配置されているため、電圧直列フィードバックは出力インピーダンスがＲV-Iと等しくなる態様で出力インピーダンスを減少させる傾向がある。集積された抵抗器の値はプロセス変動の影響を受けるため、回路の利得は正確に予測できない。さらに、利得はまた、集積された抵抗器の温度係数による温度変動の影響を受ける。この結果、抵抗器ＲV-IをＩＣチップの外部に配置しなければならず、回路を完全に集積化することはできなかった。
図２に示されるような差動増幅器１７を組込んだトランジスタレベルＶＩコンバータで、出力インピーダンスが改善されたものが図３に示される。図３のＶＩコンバータは、「ＢｉＣＭＯＳ技術に基づいたインピーダンスブースト技術」（“Impedance Boosting Techniques Based on BiCOMS Technology,”IEEE Journal of Solid State Circuits, Vol. 28, No.2, Feb. 1993, pp. 157-161）におけるハドリ（Hadri）他の教示と、「９０−ｄｂのＤＣ利得を有するＳＣ回路のための高速セッティングＣＭＯＳ演算増幅器」（“A Fast-Setting CMOS Op Amp for SC Circuits with 90-db DC Gain,”IEEE Journal of Solid State Circuits, Vol. 25, No.6, Dec. 1990, pp. 1379-1381）におけるボルト（Bult）他の教示とを組込んでいる。図３では、図２の差動増幅器１７および抵抗器ＲV-Iが示されるが、差動増幅器１７の出力はｎＭＯＳトランジスタ２２の入力を駆動する。この構成は「ブーストされた」カスコード増幅器のように動作し、ＲV-I＋ｒｄｓ22＋（Ａ＋１）ｇｍ22ｒｄｓ22ＲV-Iの出力インピーダンスを有し、ここでＡは演算増幅器１７の開ループ利得であり、ｇｍ22およびｒｄｓ22はトランジスタ２２の小信号トランスコンダクタンス利得および出力抵抗である。ｎＭＯＳトランジスタ２２および抵抗器ＲV-Iにおいて発生した信号電流ＩRを適当に分離するには、信号電流ＩRを反射し、負荷への出力電流ＩOUTを生成しなければならない。ｐＭＯＳトランジスタ１８−２１からなるｐＭＯＳカスコードカレントミラーがこのタスクを実行するのに用いられる。
しかしながら、図３の電圧−電流コンバータの出力インピーダンスの増加は電力消費の増加および直線性の減少といった犠牲を払った上でのものである。電圧−電流コンバータは典型的に、正のアナログ電圧信号を基準接地Ｖref＝ＶCC／２に関してバイポーラ電圧信号として解釈し、このバイポーラ電圧信号をユニポーラ電流に変換する。この結果、基準接地から生じるＲV-Iを介したバイアス電流はＶref／ＲV-Iとなり、この値は良好な動作を達成するのにかなり高くてもよい。たとえば、０．５ｍＡ／Ｖのトランスコンダクタンス利得と２．５ＶのＶrefとでは、ＲV-Iは約２ＫΩとなり、この結果、ｎＭＯＳ２２／ＲV-I分岐のみを介して２．５Ｖ／２ＫΩ＝１．２５ｍＡのバイアス電流が生じる。
第２のより深刻な制約は、出力電流ＩOUTを生成するために信号ＩRを反射しなければならないことによる。このタスクはｐＭＯＳカスコードカレントミラー１８−２１により実行されるが、一般的にカレントミラーは高い非直線性に悩まされており、これはフィードバックを導入することによって、またはそのバイアス電流を増加することによって減少しなければならない。図３のアーキテクチャでは、カスコードカレントミラー１８−２１がフィードバックループの外部にある必要がある。この結果、その非直線性はそのバイアス電流を増加することによって減少しなければならない。十分な直線性レベルを達成するのに必要である、カスコードカレントミラー１８−２１とｎＭＯＳ２２／ＲV-I分岐との組合せにおいて生じるバイアス電流は高くなりすぎる。
最後に、必要なカレントミラー１８−２１はまた、電圧−電流コンバータの全体の出力インピーダンスを低減するという逆効果を生じる。
より一般的で適当な回路トポロジーは図４に従うものであり、これはどんな能動装置にもフィードバックループ外で出力電流ＩLを処理させることを避け、このため、より高い直線性レベルを示す。Ｖinは受動ネガティブフィードバックネットワーク２９を有する直接増幅器２７へ供給する加算ノード２５に入るのが示される。抵抗ネットワークからなる受動ネガティブフィードバックネットワーク２９は、フィードバック経路においてトランジスタなどの能動装置の使用により導入されるどんな非線形性をも除く。このため、フィードバックネットワーク２９の利得は個々の抵抗器の大きさによってではなく抵抗ネットワークにより確立され、この結果プロセス変動の影響を受けることが少なくなる。
図５は図４に従う典型的な回路の一例である。ここに全体の受動ネガティブフィードバックを備えた３段直接増幅器が示される。利得段間でのＡＣ結合は過度の面積上の要件により集積回路において事実上禁じられているため、回路をバイアスし、かつ最適化する上でＤＣおよびＡＣ信号成分を分離することができない。全体のフィードバックを用いることで、バイアスの安定性がより高くなり、個々の利得許容度の感度抑圧の程度が高くなる。
各増幅器段はそれぞれ、バイアス電圧Ｖbbで制御される電流源としてそれぞれが用いられるＰＭＯＳトランジスタ３１−３３と、トランジスタ３５−３７によりそれぞれもたらされる非線形利得要素と、縮退性フィードバック抵抗器Ｒ1−Ｒ3からなる。第１の段は、Ｖddと接地との間で連続して接続されかつ反転増幅器を形成するトランジスタ３１および３５ならびに抵抗器Ｒ1からなる。入力信号ＶinはＮＭＯＳトランジスタ３５に印加される。Ｒ1は抵抗縮退性フィードバックを形成し、これは第１の段の周波数応答を増大する。第１の段からの出力はトランジスタ３５のドレインにおいて取られ、トランジスタ３２および３６ならびに抵抗器Ｒ2からなる第２の段へ与えられる。第２の段は第１の段とほぼ同じ態様で機能し、トランジスタ３６のドレインからのその出力を、トランジスタ３３および３７ならびに抵抗器Ｒ3からなる第３の段へ結合する。
図５の受動ネガティブフィードバックネットワークは抵抗器Ｒ1、Ｒ3およびＲfbからなる。抵抗ネットワークＲ1、Ｒ3およびＲfbは、トランジスタ３７のソースにおいて感知された出力電流ＩLの比例した測定量に応答し、これをＡＣおよびＤＣ成分の双方を含む電圧に変換し、その電圧を加算ノードとして作用するトランジスタ３５のソースにおける入力へフィードバックする。このため、フィードバック電圧はフィードバック抵抗器Ｒ1、Ｒ3およびＲfbの関係に依存する。
しかしながら、この回路トポロジーにはいくつかの欠点もある。十分な利得を得るためには、３つの利得段ネットワークが必要であり、この結果３つの極が生じ、そのため周波数応答および直線性が減少する。特に低コストＣＭＯＳデジタルプロセスにおいて、集積された抵抗器およびＭＯＳトランジスタにおける許容度が大きいため、３段増幅器を同時に正しくバイアスするのは非常に複雑であり、信頼性が低い。動作点、すなわち静止点を安定化するには、コモンモードフィードバックのような特殊な技術が必要となるが、これは回路を複雑にし、その性能を低下させる傾向がある。さらに、直接増幅器は３つのカスケード接続された反転増幅段からなるため、出力信号ＩLは入力信号Ｖinと同相ではない。さらに、Ｒ1、Ｒ3およびＲfbの抵抗ネットワークで達成可能なフィードバック利得は多くの応用に対して十分ではないこともあり得る。
多くの応用では、ＶＩコンバータが非常に微細な分解能を有することが必要となる。すなわち、ＶＩは比較的大きな入力電圧ステップを非常に小さいが精密な電流ステップに変換することができなければならない。たとえば、８ビット電流モードＡＤＣをインタフェースするには０．５ｍＡ／Ｖの利得が必要とされる。１０ビットＡＤＣでは、０．２５ｍＡ／Ｖの分解能が必要である。これを達成するには、図４の直接増幅器２７のトランスコンダクタンス利得、つまり電圧−電流変換利得は、数ボルトの入力Ｖinを１ミリアンペアの何分の１かの出力ＩLに減じるのに十分小さくなければならない。この結果、図４の受動フィードバックネットワークのトランスレジスタンス利得または電流−電圧利得は、１ミリアンペアの何分の１かであり得る出力電流のある測定量を比較的大きなフィードバック電圧に変換して加算ノード２５へ供給するために非常に高くなければならない。これは特に、オフセットおよび利得誤差を避けるためにＡＤＣのＤＣオフセットおよび利得精度が１最下位ビット内に含まれなければならないことを考えると明白である。これは、ＤＣ特性の精密さが上記の８ビットの例では０．５−１．０μＡのオーダ、上記の１０ビットの例では０．２５−０．５０μＡのオーダであるべきであることを意味する。
図５のフィードバックネットワークのトランスレジスタンス利得が（Ｒ1＊Ｒ3）／（Ｒ1＋Ｒ3＋Ｒfb）により与えられることは容易に示される。このフィードバック利得はＲ1およびＲ3にかなり依存しており、Ｒ1およびＲ3も直接増幅器の一体となった部分である。そのため、トランスレジスタンス利得を増加しようとする試みは、直接増幅器に要求されるバイアス条件に関する実際的な考慮により物理的に制限されている。この結果、この回路は実行可能なものとして、多くの高性能応用に必要な微同調を得るのに十分なトランスレジスタンスフィードバック利得を達成することができない。
この発明の目的の１つは、微同調能力および自己補償機構を備えた広域周波数電圧−電流コンバータを提供することである。この発明の別の目的は、抵抗器値の比に等しい、高く安定した予測可能なトランスレジスタンスフィードバック利得を有する、フィードバック経路に非直線性を導入しない電圧−電流コンバータを提供することである。この発明の別の目的は、全体の電圧−電流コンバータの直接増幅器のバイアス条件がトランスレジスタンスフィードバック利得ネットワークへのどんな調整にも無関係であることである。この発明の別の目的は、ＤＣバイアス条件が安定しＡＣ動作が最適化された集積された電圧−電流コンバータを提供することである。
発明の概要
これらの目的は、抵抗比によってのみ定められる利得を有する能動差動電流−電圧コンバータからなる全体的な能動ネガティブフィードバックネットワークを有する集積された電圧−電流コンバータにおいて達成される。
この発明の直接増幅器の電圧−電流変換は好ましくは、２段直接トランスコンダクタンス増幅器からなる。２段直接トランスコンダクタンス増幅器の第１の段は電圧−電圧コンバータまたは電圧増幅器であり、２段直接トランスコンダクタンス増幅器の第２の段は電圧−電流コンバータまたはトランスコンダクタンス増幅器である。２段直接トランスコンダクタンス増幅器は差動電流−電圧コンバータからなる全体的な能動ネガティブフィードバックネットワークを有し、差動電流−電圧コンバータはある測定量の出力電流のＡＣ成分のみをフィードバック電圧に変換する。
電圧−電圧コンバータ、つまり２段直接トランスコンダクタンス増幅器の第１の段は、２段直接増幅器の第２の段により使用するため入力電圧信号を条件付けする役割を果たす。電圧−電圧コンバータは好ましくは、入力電圧信号をロードしないようにするために幅広い周波数範囲にわたって直線性が高く、利得が小さく、入力インピーダンスが高く、かつ２段直接増幅器の第２の段をロードしないようにするため出力インピーダンスが低い。この発明の電圧−電圧コンバータは好ましくは、第１のプルダウン抵抗器の形での局部縮退性フィードバックを有し、さらに、プルアップバイアス抵抗器または電流源を有していてもよい。電流源が用いられる場合、これは好ましくは、電圧−電圧コンバータ自体の構造と同じ構造を有する第１のバイアスツリーからのバイアス信号を受ける。
トランスコンダクタンス増幅器、つまり２段直接増幅器の第２の段は、第１の段の電圧−電圧コンバータから条件付けされた電圧信号を受取り、条件付けされた電圧信号を比例した出力電流信号に変換する。２段直接増幅器の第２の段は好ましくは第２のプルダウン抵抗器の使用により局部縮退性フィードバックを有する。第２の段のトランスコンダクタンス増幅器は好ましくは単純カスコードまたは調整されたカスコード電流源を有し、これはトランスコンダクタンス増幅器自体と同じ構造を有する第２のバイアスツリーからのバイアス信号を受ける。
この発明の全体的な能動ネガティブフィードネットワークを形成する差動電流−電圧コンバータは、局部抵抗フィードバックを有する閉ループ差動増幅器または差動増幅器からなる。この発明の差動増幅器は負の入力端子、正の入力端子および出力端子を有する。入力抵抗器は差動増幅器の負の入力端子と、２段直接増幅器の第２の段の局部縮退性フィードバックネットワークを形成する第２のプルダウン抵抗器との間で結合される。このように、第２の段の抵抗器またはトランスコンダクタンス増幅器は、全体的な能動ネガティブフィードバックの差動電流−電圧コンバータのための電流センス要素としての役割を果たす。局部フィードバック抵抗器は差動増幅器の出力端子と負の入力端子との間で結合される。差動増幅器の正の入力端子は、第２の段のプルダウン抵抗器またはトランスコンダクタンス増幅器にわたる電圧のＤＣ成分に実質的に類似した信号を受ける。
前述のとおり、トランスコンダクタンス増幅器のための制御バイアス信号をもたらす第２のバイアスツリーの構造はトランスコンダクタンス増幅器と同じである。本質において、第２のバイアスツリーはトランスコンダクタンス増幅器のコピーである。トランスコンダクタンス増幅器はＤＣおよびＡＣ成分を有する条件付けされた電圧信号を受けるため、ＡＣおよびＤＣ成分を有する出力電流を生じるが、第２のバイアスツリーはＤＣ基準電圧だけを受ける。第２のバイアスツリーはトランスコンダクタンス増幅器と同じであるため、トランスコンダクタンス増幅器のＤＣ信号に実質的に類似したＤＣ信号を生成する。第２のバイアスツリーからのＤＣ信号は差動増幅器の正の入力端子に供給される。本質において、トランスコンダクタンス増幅器の縮退性フィードバック抵抗器と等しい抵抗器を有する第２のバイアスツリーは差動増幅器のためのバイアス信号発生器としての役割を果たす。差動増幅器の正および負の入力の双方が実質的に同じＤＣ電圧を受けるため、差動増幅器は出力電流のＤＣ成分を除去し、出力電流のＡＣ成分に対してのみ応答する。このように、出力電流のＡＣ成分のみが、増幅されたフィードバック電圧に変換される。
【図面の簡単な説明】
図１は、電圧−電流コンバータを用いた先行技術のアナログ−デジタルコンバータのブロック図である。
図２は、先行技術の電圧−電流コンバータである。
図３は、図２に示される電圧−電流コンバータの先行技術のＭＯＳ実現例である。
図４は、先行技術の電圧−電流コンバータのブロック図である。
図５は、図４による先行技術のＭＯＳ電圧−電流コンバータである。
図６は、この発明による電圧−電流コンバータのブロック図である。
図７は、この発明の第１の実施例による電圧−電流コンバータのブロック図である。
図８は、この発明の第２の実施例による電圧−電流コンバータのブロック図である。
図９は、この発明による電圧−電流コンバータの基本的なＭＯＳ実現例である。
図１０は、単純カスコード電流源の使用を示した、図９に示される回路のより詳細な説明である。
図１１は、図１０に示される回路の代替変形例である。
図１２は、調整されたカスコード電流源の使用を示した、図９に示される回路の代替変形例である。
図１３は、この発明による二重入力および二重出力を有する完全二重差動電流−電圧コンバータである。
発明を実施するためのベストモード
図６には、この発明の概略図が示される。この発明は直接増幅器４２を含む。当該技術においては公知であるように、直接増幅器は入力と、出力と、その間の１つ以上の利得段とを含むが、出力から入力へのフィードバックはない。好ましくは、この発明の直接増幅器は２つの段４３および４５を有する。第１の段４３は、入力インピーダンスが高く出力インピーダンスが低い電圧−電圧コンバータ、つまり電圧増幅器である。第１の段４３は、入力インピーダンスが高く出力インピーダンスが高い第２の段４５、つまり電圧−電流コンバータすなわちトランスコンダクタンス増幅器に供給する。第２の段の電圧−電流コンバータ４５は電流ＩOUTを出力し、これは利得が好ましくは１よりかなり大きい能動ネガティブフィードバック差動電流−電圧コンバータ４７により感知される。差動電流−電圧コンバータ４７はまた、バイアス発生器４０からのバイアス信号を受ける第２の入力を有する。バイアス発生器４０からのバイアス信号は典型的にＤＣ電圧信号であるが、ＤＣ電流信号であってもよい。
バイアス発生器４０は好ましくは、ＩOUTのＤＣ成分の、電圧または電流での、ある測定量に等しいバイアス信号を生成し、その両方の入力のコモンモード信号を除去するプロセスにおいて差動電流−電圧コンバータ４７がＩOUTのＡＣ成分のみに比例する増幅されたＡＣ電圧信号を出力するようにする。このように、フィードバックネットワークはＤＣバイアス、温度またはプロセスドリフトによりさほど影響を受けない。差動電流−電圧コンバータ４７からの出力は加算ノード４１において入力信号Ｖinから減算され、それによって直接増幅器４２の両方の段４３および４５を含む全体的なフィードバックネットワークを形成する。
図７では、この発明の理想化された概略図が回路の形態で示されている。ここでも、２段直接増幅器は電圧−電圧コンバータまたは電圧増幅器４３と、その後に続く電圧−電流コンバータまたはトランスコンダクタンス増幅器４５とにより構成され、能動ネガティブフィードバックが差動電流−電圧コンバータネットワーク４７からなるのが示される。差動電流−電圧コンバータフィードバックネットワーク４７は抵抗器Ｒｓ２、抵抗器Ｒｓ１および閉ループ差動増幅器５０からなり、閉ループ差動増幅器５０は入力抵抗器ＲEおよび局部フィードバック抵抗器ＲFを含む。
入力信号Ｖinは電圧増幅器４３に印加され、電圧増幅器４３は高い入力インピーダンスＲｉ１をもたらし、Ｖinに対するいかなるローディング効果をも最小にし、それによって図７の電圧−電流コンバータ全体の直線性を改善する。ノードＶｂにおけるＲｓ１にわたっての電圧とＶinとの電圧差はＲｉ１にわたっての電圧降下Ｖｉ１を形成し、これは依存性電圧源４９により、トランスレジスタンス利得Ａｖ１により増幅されるＶｉ１に等しい出力電圧として反射される。
依存性電圧源４９の出力は低出力インピーダンスＲｏ１を介してトランスコンダクタンス増幅器４５の高入力インピーダンスＲｉ２へ与えられる。Ｒｉ２にわたっての電圧降下Ｖｉ２は、トランスコンダクタンス利得がＧｍ２である電圧依存電流源４８によって電流として反射される。電圧依存電流源４８は出力インピーダンスＲｏ２と並列に接続され、出力インピーダンスＲｏ２は図７の回路全体の直線性を改善するために高くされる。トランスコンダクタンス増幅器４５から出力される出力電流ＩOUTは、抵抗器４４とキャパシタ４６との並列組合せにより象徴される負荷３９に印加される。
出力電流ＩOUTはまたＲｓ２を通って流れ、ノードＶａにおいて感知される。ノードＶａはＲEを介して差動増幅器５０の反転すなわち負の入力端子に結合される。差動増幅器５０の出力は局部フィード抵抗器ＲFを介して同じ反転入力にフィードバックされ、それによって局部閉ループネガティブフィードバックネットワークを形成する。差動増幅器５０の非反転すなわち正の入力端子は基準電圧ＶBIASに結合される。
上に説明したとおり、ＶBIASはバイアス発生器４０により生成され、好ましくはノードＶａにおける電圧のＤＣ成分と等しい。このように、差動増幅器５０はすべてのコモンモードおよびドリフト電圧を除去すると同時に、出力電流ＩOUTのＡＣ成分のみを変換し増幅する。そのため、直接増幅器のＤＣバイアス条件はＡＣフィードバック回路とは別に最適化できる。このことで、この発明のＶＩコンバータのＤＣ動作点を、フィードバック利得へのどんな悪影響をも問題にせずに好都合に負荷３９の電位と一致させることができる。さらに、この動作点を温度においてもプロセス変動に関しても可能な限り安定にすべきであることに注目されたい。さらに重要なのは、閉ループ差動増幅器５０の利得は直接増幅器に影響を与えることなく調整できることである。
局部閉ループ差動増幅器５０は、所与の動作周波数範囲にわたって−ＲF／ＲEの一定した利得を有する。そのため、Ｖａにおいて感知された電圧は−ＲF／ＲEの利得により増幅されノードＶｂにおいてＲｓ１にわたって印加される。局部ループ差動増幅器５０からの−ＲF／ＲE利得とＲｓ１およびＲｓ２との組合せにより、電流−電圧能動ネガティブフィードバックネットワーク４７が形成される。ネガティブフィードバックネットワーク４７のフィードバック利得の大きさβはＲｓ２＊ＲF／ＲEである。２段直接増幅器を含む全体的な電圧−電流コンバータの開ループ利得が１よりかなり大きいと仮定すると、全体的な電圧−電流コンバータ全体の利得全体は単純にβの逆数またはＲE／（ＲF＊Ｒｓ２）である。ＲFおよびＲEは閉ループ差動増幅器５０だけの部分であるため、全体的な電圧−電流コンバータおよび能動フィードバックネットワーク４７の利得を、２段直接増幅器４３−４５のバイアス条件に影響を与えることなく調整できる。
図８にはこの発明の好ましい実施例の第２の概略図が示される。図８の構成は図７の構成と実質的に同じであり、全体的なフィードバックネットワーク４７は図７のものと同じであるが、２段直接増幅器の第１および第２の段４３および４５は接続され、局部ネガティブ縮退性フィードバックネットワークを形成する。ノードＶｂは第１の段４３、つまり電圧増幅器の出力の基準接地に結合され、段４３の出力電流がＲｓ１を介してサンプリングされ、同じ段４３の入力の基準接地に電圧としてフィードバックされる。換言すれば、Ｒｓ１は電圧増幅器４３のための縮退性抵抗器として動作する。
同様に、ノードＶａは第２の段４５、つまりトランスコンダクタンス増幅器の入力の基準接地に結合され、Ｒｓ２を介してサンプリングされた出力電流ＩOUTが第２の段４５の入力の基準接地へ電圧としてフィードバックされるようにする。すなわち、Ｒｓ２はトランスコンダクタンス増幅器４５のための縮退性抵抗器として動作する。
Ｒｓ１およびＲｓ２も２段直接増幅器の全体的な能動ネガティブフィードバックネットワーク４７の一部を形成するが、依然として全体的なフィードバックネットワーク４７のフィード利得を、第１の段４３または第２の段４５のいずれかのバイアス条件に影響を与えることなく任意に設定することができる。上述のように、これは全体的なフィードバックネットワーク４７の利得が、差動増幅器５０に属しかつＲFおよびＲEを含む局部フィードバックネットワークを変えることによって調整できるためである。差動増幅器５０の局部フィードバックネットワークは別個の組の抵抗器ＲFおよびＲEからなるため、これらはＲｓ１またはＲｓ２に影響を与えることなく、よって２段直接増幅器に影響を与えることなく調整することができる。
この発明の電圧−電流コンバータは２段直接増幅器の第１の段４３および第２の段４５を適当に選択することによりさまざまな基準に対して最適化できる。言い換えるなら、第１の段の電圧増幅器４３および第２の段のトランスコンダクタンス増幅器４５を実現するにはさまざまな方法がある。図９から図１３には、いくつかの可能な実現例が例示により示される。当業者はこの発明のＶＩを実現するさらなる方法が存在し、そのためこの発明が図９から図１３に示される例の回路に限定されないことを理解するであろう。
図８の回路のトランジスタレベルの解決法は図９に示される。図８の第１の段４３を形成する電圧増幅器は図９に示され、出力プルアップバイアス抵抗器Ｒｏ１、ＮＭＯＳトランジスタ５６および再生フィードバック抵抗器Ｒｓ１からなる。当該技術においては公知であるように、反転電圧増幅器のこの構成の入力インピーダンスは高く、出力インピーダンスは低く、周波数応答は広域である。この反転増幅器の出力インピーダンスが低いことにより、図９の全体的な電圧−電流コンバータの直線性が改善される。入力信号ＶINはＮＭＯＳトランジスタ５６の制御ゲートに印加され、ＮＭＯＳトランジスタ５６のドレインにおいて反転された電圧出力を生じる。
ＮＭＯＳトランジスタ５６の反転された出力はＮＭＯＳトランジスタ５７の制御ゲートに与えられる。ＮＭＯＳトランジスタ５７はＮＭＯＳトランジスタ５９に結合されて単純カスコード５８として示され、これは図８に示されるように第２の段４５のトランスコンダクタンス増幅器への入力段を形成する。カスコード回路５８、定電流源ＩSRC６０およびカスコードバイアス電圧Ｖｃｂはカスコードトランスコンダクタンス利得段を形成し、これは、高周波動作において入力に現れる有効容量を減少し、同時に単一のトランジスタが入力段として用いられる場合に利用可能であるよりもはるかに高い出力インピーダンスおよびトランスコンダクタンス利得をもたらすという利点を有する。カスコードバイアス電圧Ｖｃｂは、トランジスタ６９、７１および７３からなる独立して供給するＣＭＯＳバイアス回路源によりもたらされる。さらに、その直線性および周波数応答をさらに改善するため、フィードバックキャパシタＣｃがＮＭＯＳトランジスタ５７のゲートにおけるトランスコンダクタンス増幅器の入力とＮＭＯＳトランジスタ５９のドレインにおけるトランスコンダクタンス増幅器の出力との間で結合される。
図８の第２の段４５を形成する図９のトランスコンダクタンス増幅器は反転増幅器であるが、図９の第１の段であるトランジスタ５６のドレインから反転された信号を受けるため、出力電流ＩOUTは反転されておらず、入力信号ＶINと同相である。
電流ＩOUTは、定電流源ＩSRC６０により供給されたＤＣ成分から、ＮＭＯＳトランジスタ５７の制御ゲートにおいてＡＣ変動により導入されたＡＣ成分を減じたものからなる。電流ＩRS2はＩSRC６０からＩOUTを減じたものであり、そのためＩOUTに比例する。ＩRS2はトランジスタ５７のソースにおいてカスコード回路５８を去り、ＮＭＯＳトランジスタ５７のソースと接地との間に結合される感知抵抗器Ｒｓ２を通過する。電流ＩRS2は、ＩOUTのＤＣ成分に比例するＤＣ成分と、ＩOUTのＡＣ成分の逆数に比例するＡＣ成分とを有する。そのため、ＩRS2はＩOUTのある測定量を示すゲージ電流である。このため、電流ＩRS2が感知抵抗器Ｒｓ２を通過すると、ＩOUTに比例する電圧ＶａがＲｓ２にわたって発生する。上述のように、電圧Ｖａは抵抗器ＲEを介して差動増幅器５０の反転入力へ印加され、ノードＶｂにおいて増幅された差動電圧を生じる。
図９では、差動増幅器５０の例示的なトランジスタレベルの解決法が示される。差動増幅器の数多くのトランジスタレベルの実現例が公知である。差動増幅器５０の選択されるトランジスタレベルの実現例はこの発明では重要ではない。差動増幅器５０はＰＭＯＳトランジスタ７９および８１からなるカスコード電流源を有し、ＰＭＯＳトランジスタ７９および８１はそれぞれ、基準電圧Ｖｂ１およびＶｂ２により制御される。ＰＭＯＳトランジスタ８１のドレインにおいて、電流経路が２つの差動経路に分割され、これらはＰＭＯＳトランジスタ７５および７７により制御される。トランジスタ７５および７７のドレインは今度は、ＮＯＭＯＳトランジスタ８３および８５からできたカレントミラーのそれぞれ対応の分岐を介して接地に結合される。
ＰＭＯＳトランジスタ７７のゲートは差動増幅器５０の反転入力を構成し、入力抵抗器ＲEに結合される。同様に、ＰＭＯＳトランジスタ７７のドレインは差動増幅器５０の出力を構成し、局部フィードバック抵抗器ＲFを介してそのゲートにおいて入力に結合される。
ＰＭＯＳトランジスタ７５のゲートは差動増幅器５０の非反転入力を構成し、基準バイアス電圧ＶBIASに結合される。上述のとおり、ＶBIASは好ましくはＩOUTのＤＣ成分を表わす値を有し、差動増幅器５０がＩOUTのＤＣ成分を除去しＩOUTのＡＣ成分の電圧を表わすもののみを増幅するようにする。そのため、この場合、ＶBIASは好ましくはノードＶａにおける電圧のＤＣ成分と等しい。
これを達成するには、ＶBIASは、トランスコンダクタンス増幅器に非常に類似したバイアスツリーから取除かれるが、少しのＡＣ変動も導入しない。ＶBIASは、感知抵抗器Ｒｓ２と等しく、かつ上述のカスコードトランスコンダクタンス利得段の定電流源ＩSRC６０と等しい第２の定電流源ＩSRC６８からバイアスＤＣ電流を受けるバイアス感知抵抗器Ｒｂにより発生する。このことにより、Ｖａにおける電圧のＤＣ成分に等しいバイアス抵抗器Ｒｂにわたっての電圧降下ＶBIASが発生する。
図８の全体的な差動能動フィードバックネットワーク４７を終了するため、図９において、ノードＶｂにおける差動増幅器５０の出力は、２段直接増幅器の第１の段である電圧増幅器の縮退性抵抗器Ｒｓ１およびＮＭＯＳトランジスタ５６のソースに与えられる。
図１０では、図９のＶBIAS発生分岐および定電流源６０および６８がさらに規定される。図９に類似する機能および接続を有する図１０における回路構成要素は図９に類似する参照文字により識別され、上記に説明される通りである。
図９の定電流源ＩSRC６０および６８が確実に類似した電流値を有するようにするため、これらは図１０のカレントミラーとして実現され、より特定的にはカスコード電流源として実現される。カスコード電流源はその出力において低いローディング効果を生じる。ＰＭＯＳトランジスタ６１および６２はカスコード電流源６０を形成し、ダイオード接続されたＰＭＯＳトランジスタ６３および６４からなるバイアスカスコード電流源６８に応答してＩSRCを発生する。一致するトランジスタ対６１／６３および６２／６４の制御ゲートがともに結合されるため、バイアスカスコード電流源６８における電流はカスコード電流源６０に反射される。
カスコード電流源６０および６８の電流はＮＭＯＳトランジスタ６６および６５からなる第３のカスコード回路６７により設定される。カスコード回路６７はバイアスカスコード電流源６８とバイアス感知抵抗器Ｒｂとの間の単一の電流経路に沿って結合される。そのため、バイアスカスコード電流源６８における電流ＩSRC、よってカスコード電流源６０における電流は、カスコード回路６７により定められる。ＮＭＯＳトランジスタ６６はＮＭＯＳトランジスタ５９と一致するようにされ、ＮＭＯＳトランジスタ６５はトランジスタ５７と一致するようにされる。さらに、ＮＭＯＳトランジスタ６６はＮＭＯＳトランジスタ５９と同じ基準カスコードバイアス電圧Ｖｃｂを共用する。カスコード電流源６０および６８のバイアスＤＣ電流ＩSRCは入力トランジスタ６５のゲートに印加されるＤＣ基準電圧Ｖrefにより設定される。そのため、カスコード回路６８および６７ならびに抵抗器Ｒｂからなるバイアスツリーの構造はカスコード回路６０および５８ならびに抵抗器Ｒｓ２からなるトランスコンダクタンス増幅器の構造と同じである。このように、差動増幅器５０の反転および非反転入力におけるＤＣローディングおよび電圧条件はプロセス、温度およびドリフト変動を通じて同様に維持される。また、図１０では、差動増幅器５０のＰＭＯＳトランジスタ７９および８１を制御するバイアス電圧Ｖｂ１およびＶｂ２がＰＭＯＳトランジスタ６３および６４の制御ゲートにおいて発生されるのが示される。
図１１では、この発明の第２の実施例が示される。図１０に類似する機能および接続を有する図１１における回路構成要素は図１０に類似した参照文字により識別され、上記に説明される通りである。図１０の電圧増幅器の出力プルアップ抵抗器Ｒｏ１は図１１においては、電圧増幅器自体の構造と同じ構造を有する第２のバイアスツリーにより制御される単純カスコード電流源７２により置き換えられている。２段直接増幅器の第１の段である電圧増幅器において電流源を用いることにより、図１１の全体的な電圧−電流コンバータの高い出力インピーダンスが生じるが、また、直線性が減少し、よって性能が低下する。電流源７２からのＤＣ電流はバイアスツリーカスコード電流源７４により制御され、ＮＭＯＳトランジスタ５５の制御ゲートに印加されるＶrefと第２のバイアス抵抗器Ｒｂ１とにより設定される。トランジスタ５２、５４、および５６ならびに抵抗器Ｒｓ１はそれぞれ、抵抗器５１、５３および５５ならびに抵抗器Ｒｂ１と一致する。トランジスタ５６は、カスコード回路７４におけるＤＣ電流を反射するカスコード回路７２からのＤＣ電流で供給される。
図１２には、この発明の第３の実施例が示される。図１０に類似した機能および接続を有するすべての構成要素は図１０に類似する参照文字により識別され、上記に説明される通りである。図１２では再び、出力プルアップ抵抗器Ｒｏ１が２段直接増幅器の第１の段、すなわち電圧増幅器において用いられる。上述のとおり、この結果、直線性はより良好になるが、出力インピーダンスは低くなる。図１２の全体的な電圧−電流コンバータの出力インピーダンスを改善するため、２段直接増幅器の第２の段、すなわちトランスコンダクタンス増幅器において、調整されたカスコードトランスコンダクタンス増幅器が用いられる。
調整されたカスコードトランスコンダクタンス増幅器９１ａ−９７ａはセルフバイアスされていない。むしろ、図１０および図１１の単純カスコードトランスコンダクタンス増幅器の場合のように、調整されたカスコードトランスコンダクタンス増幅器９１ａ−９７ａは調整されたカスコードトランスコンダクタンス増幅器の利得段９１ａ−９７ａと同じ構造を有するバイアスツリー９１ｂ−９７ｂによりバイアスされる。唯一の相違点は、利得段９１ａ−９７ａがバイアスツリー９１ｂ−９７ｂにおける電流を反射するために、調整されたカスコードトランスコンダクタンス増幅器の２つの分岐をともに結合する装置、この場合はＰＭＯＳトランジスタ９１ｂ、が必然的にダイオード接続されたものであることである。利得段と同じ回路構造を有するバイアスツリーを用いることにより、ＤＣバイアスおよび温度変動もプロセスドリフトも効果的に取消される。
図１２の調整されたカスコードトランスコンダクタンス増幅器は図１０の単純カスコードトランスコンダクタンス増幅器よりも高い入力インピーダンスをもたらし、そのため図１２の第１の段、すなわち電圧増幅器のより低い出力インピーダンスを補償する。さらに、調整されたカスコードトランスコンダクタンヌ増幅器のトランスコンダクタンス利得はより高く、出力インピーダンスがより高く、周波数範囲もより広い。さらに、調整されたカスコードトランスコンダクタンス増幅器の電圧スイングはより大きく、より良好に負荷の電圧に調整できる。
トランジスタ９１ａ−９３ａおよび電流源９４ａは利得段９１ａ−９７ａの調整されたカスコード電流源を形成し、これはバイアスツリー９１ｂ−９７ｂの調整されたカスコード電流源９１ｂ−９４ｂにおける電流を反射する。２つの調整された電流源９１ａ−９４ａおよび９１ｂ−９４ｂは、ＰＭＯＳトランジスタ９１ａおよび９１ｂの制御ゲート間での共通接続によりカレントミラーを形成する。ＰＭＯＳトランジスタ９１ｂがダイオード接続されているため、調整されたカスコードバイアスツリーのＤＣ電流は、ＮＭＯＳトランジスタ６５の制御ゲートに印加される基準電圧Ｖrefにより確立される。
利得段９１ａ−９７ａおよびバイアスツリー９１ｂ−９７ｂの双方の入力段もまた、調整されたカスコード回路からなる。利得段９１ａ−９７ａの調整されたカスコード入力段はＮＭＯＳトランジスタ５７、９５ａおよび９６ａと電流源９７ａとからなる。電流源９７ａおよびＮＭＯＳトランジスタ９５ａはともに増幅器を形成し、これは今度はソースホロワとして用いられるＮＭＯＳトランジスタ９６ａとともにフィードバックループを形成する。このため、ＮＭＯＳトランジスタ５７のドレインにおける電圧は自己調整され、この結果、上に説明したカスコードトランスコンダクタンス増幅器の動作特徴が改善される。バイアスツリーの入力段はＮＭＯＳトランジスタ６５、９５ｂおよび９６ｂと電流源９７ｂとからなり、増幅器段の入力段とほぼ同じ態様で機能する。
図１３では、この発明による完全差動電圧−電流コンバータが示される。図１３の回路は、差動増幅器５０の正の入力にバイアス電圧ＶBIASを印加する代わりに、入力信号ＶINの負のノードに応答する第２の電圧−電流コンバータから第２のフィードバック入力を付与することを除いて、図１０の回路とほぼ同様に機能する。換言すれば、図１３の回路は共通の差動増幅器５０、共通のカスコードバイアス電圧Ｖｃｂ発生器６９−７３および共通のバイアスツリー６３−６６を共用する２つの電圧−電流コンバータとして機能する。ここでも、バイアスツリー６３−６６は正の利得段５７ｐ−６２ｐおよび負の利得段５７ｎ−６２ｎと同じ構造を有する。
ある電圧−電流コンバータはＶINの正の出力端子に応答し、各々の参照文字名称の終わりにおいて文字「ｐ」により識別される。第２の電圧−電流コンバータはＶINの負の出力端子に応答し、各々の参照文字名称の終わりにおいて文字「ｎ」により識別される。図１０に類似する機能および接続を有する図１３の回路構成要素は、適当な文字「ｐ」または「ｎ」とともに図１０と類似する参照文字により識別され、上に説明される通りである。
図１３の電圧−電流コンバータの双方が共通の差動増幅器５０を共用するために、差動増幅器５０は二重出力を有するのが示される。すなわち、これは正の出力とその補数である負の出力とを有する。差動増幅器５０の正の出力は、ＶINの正の出力に応答する直接増幅器の第１の段に結合される。すなわち、差動増幅器５０の正の出力はＮＭＯＳトランジスタ５６ｐのソースに与えられる。同様に、差動増幅器５０の負の出力は、ＮＭＯＳトランジスタ５６ｎのソースであるＶINの負の出力に応答する直接増幅器の第１の段に結合される。
図１３の回路の周波数応答は、それぞれ正および負の電圧−電流コンバータの入力と出力との間で結合される直列接続されたフィードフォワード抵抗器ＲｆｗおよびフィードフォワードキャパシタＣｆｗの使用によりさらに向上される。たとえば、ＲｆｗｐおよびＣｆｗｐは肯定応答の第１のＶＩの入力、つまりトランジスタ５６ｐの制御ゲートと、肯定応答のＶＩの出力、つまりトランジスタ５９ｐのドレインとの間で結合される。同様に、ＲｆｗｎおよびＣｆｗｍは、否定応答の第２のＶＩの入力、つまりトランジスタ５６ｎの制御ゲートと、否定応答のＶｉの出力、つまりトランジスタ５９ｎのドレインとの間で結合される。このように、２つの出力電流ＩOUTｐおよびＩOUTｎは、ＩOUTｎがＩOUTｐとは１８０°だけ位相が外れた状態で常に利用可能である。
この発明はスイッチ電流集積回路に用いられるタイプの集積された電圧−電流コンバータに関する。
背景技術
一般的にトランスコンダクタンス増幅器とも称される電圧−電流コンバータ（ＶＩ）は、入力電圧信号のアナログ出力電流信号へのアナログ変換を行なうアナログ回路である。
ＶＩの逆の機能は電流−電圧コンバータ（ＩＶ）またはトランスレジスタンス増幅器により行なわれる。従来、ＶＩよりもＩＶに対して研究および設計のより大きな労力が費やされてきた。これは大抵の回路が電圧領域内で機能するためである。つまり、ほとんどの「外部的アナログ語」は電圧における信号を表わす。そのため、従来、ＶＩ変換よりもＩＶ変換のための応用の方がかなり数多くあった。
最近では、高周波アナログ集積回路の必要から電流モードまたはスイッチ電流（ＳＩ）技術と称される新しいアナログ設計技術が開発されてきた。電流モード技術では、デジタルＣＭＯＳプロセスを用いて高性能アナログ回路の実現が可能となる。電流モードＩＣは電圧ノードＩＣより高い周波数での動作を達成できる。なぜなら、情報は単に電流を一方の方向または他方の方向に向けるだけで送られるからである。そのため、これらの回路は、電圧ノードＩＣに関連のある容量性負荷により生じる長い立上がり／立下がり時間および整定時間の影響を受けることがない。
電流モード回路における基本ブロックとしてのＩＶ変換の重要性を説明するために、たとえば、低いキロヘルツから２０−５４Ｍｓｐｓ以上のサンプリング動作周波数範囲を有するビデオ範囲におけるアナログ−デジタルコンバータ（「ＡＤＣ」）を考慮されたい。
図１を参照して、ＡＤＣの電流モード実現例には少なくともトラック・アンド・ホールド１１、電圧−電流コンバータ１３および電流モードＡＤＣが必要である。アナログ電圧入力信号がまず電圧領域においてトラック・アンド・ホールド１１に印加され、そこでこれはサンプリングされる。サンプリングされた電圧は次に、ＶＩコンバータ１３により電流信号に変換され、電流モードＡＤＣへ届けられる。トラック・アンド・ホールド１１およびＶＩ１３を入れ替えてもよい。このように、広域周波数アナログ電圧入力を直接ＶＩ１３に印加してすぐに電流に変換することができる。このため、広域周波数ＶＩコンバータが要求される。
特にデジタルＣＭＯＳ技術に関する電圧−電流コンバータの文献における例はさほど多くない。差動増幅器１７に基づいた基本的なＶＩコンバータが図２に示される。良好な差動増幅器、すなわち差動増幅器１７において、正および負の入力端子にわたっての電圧降下および入力端子への電流はともに事実上ゼロである。差動増幅器１７の入力端子にわたっての電圧降下が事実上ゼロであるため、正の入力端子に印加される入力信号Ｖinは負の入力端子においても現われ、そのため電圧−電流抵抗器ＲV-Iにわたって印加される。大きさがＶin／ＲV-Iの電流ＩRは抵抗器ＲV-Iを介して発生する。差動増幅器１７の正および負の入力端子に対してほとんど電流が流れないため、電流ＩRは負荷に供給される出力電流ＩOUTに非常に類似する。負荷は図示していない。そのため出力電流ＩOUTは、抵抗器ＲV-Iを通る電流であるＩRと事実上等しい。
しかしながら、差動増幅器１７は電圧ホロワとして配置されているため、電圧直列フィードバックは出力インピーダンスがＲV-Iと等しくなる態様で出力インピーダンスを減少させる傾向がある。集積された抵抗器の値はプロセス変動の影響を受けるため、回路の利得は正確に予測できない。さらに、利得はまた、集積された抵抗器の温度係数による温度変動の影響を受ける。この結果、抵抗器ＲV-IをＩＣチップの外部に配置しなければならず、回路を完全に集積化することはできなかった。
図２に示されるような差動増幅器１７を組込んだトランジスタレベルＶＩコンバータで、出力インピーダンスが改善されたものが図３に示される。図３のＶＩコンバータは、「ＢｉＣＭＯＳ技術に基づいたインピーダンスブースト技術」（“Impedance Boosting Techniques Based on BiCOMS Technology,”IEEE Journal of Solid State Circuits, Vol. 28, No.2, Feb. 1993, pp. 157-161）におけるハドリ（Hadri）他の教示と、「９０−ｄｂのＤＣ利得を有するＳＣ回路のための高速セッティングＣＭＯＳ演算増幅器」（“A Fast-Setting CMOS Op Amp for SC Circuits with 90-db DC Gain,”IEEE Journal of Solid State Circuits, Vol. 25, No.6, Dec. 1990, pp. 1379-1381）におけるボルト（Bult）他の教示とを組込んでいる。図３では、図２の差動増幅器１７および抵抗器ＲV-Iが示されるが、差動増幅器１７の出力はｎＭＯＳトランジスタ２２の入力を駆動する。この構成は「ブーストされた」カスコード増幅器のように動作し、ＲV-I＋ｒｄｓ22＋（Ａ＋１）ｇｍ22ｒｄｓ22ＲV-Iの出力インピーダンスを有し、ここでＡは演算増幅器１７の開ループ利得であり、ｇｍ22およびｒｄｓ22はトランジスタ２２の小信号トランスコンダクタンス利得および出力抵抗である。ｎＭＯＳトランジスタ２２および抵抗器ＲV-Iにおいて発生した信号電流ＩRを適当に分離するには、信号電流ＩRを反射し、負荷への出力電流ＩOUTを生成しなければならない。ｐＭＯＳトランジスタ１８−２１からなるｐＭＯＳカスコードカレントミラーがこのタスクを実行するのに用いられる。
しかしながら、図３の電圧−電流コンバータの出力インピーダンスの増加は電力消費の増加および直線性の減少といった犠牲を払った上でのものである。電圧−電流コンバータは典型的に、正のアナログ電圧信号を基準接地Ｖref＝ＶCC／２に関してバイポーラ電圧信号として解釈し、このバイポーラ電圧信号をユニポーラ電流に変換する。この結果、基準接地から生じるＲV-Iを介したバイアス電流はＶref／ＲV-Iとなり、この値は良好な動作を達成するのにかなり高くてもよい。たとえば、０．５ｍＡ／Ｖのトランスコンダクタンス利得と２．５ＶのＶrefとでは、ＲV-Iは約２ＫΩとなり、この結果、ｎＭＯＳ２２／ＲV-I分岐のみを介して２．５Ｖ／２ＫΩ＝１．２５ｍＡのバイアス電流が生じる。
第２のより深刻な制約は、出力電流ＩOUTを生成するために信号ＩRを反射しなければならないことによる。このタスクはｐＭＯＳカスコードカレントミラー１８−２１により実行されるが、一般的にカレントミラーは高い非直線性に悩まされており、これはフィードバックを導入することによって、またはそのバイアス電流を増加することによって減少しなければならない。図３のアーキテクチャでは、カスコードカレントミラー１８−２１がフィードバックループの外部にある必要がある。この結果、その非直線性はそのバイアス電流を増加することによって減少しなければならない。十分な直線性レベルを達成するのに必要である、カスコードカレントミラー１８−２１とｎＭＯＳ２２／ＲV-I分岐との組合せにおいて生じるバイアス電流は高くなりすぎる。
最後に、必要なカレントミラー１８−２１はまた、電圧−電流コンバータの全体の出力インピーダンスを低減するという逆効果を生じる。
より一般的で適当な回路トポロジーは図４に従うものであり、これはどんな能動装置にもフィードバックループ外で出力電流ＩLを処理させることを避け、このため、より高い直線性レベルを示す。Ｖinは受動ネガティブフィードバックネットワーク２９を有する直接増幅器２７へ供給する加算ノード２５に入るのが示される。抵抗ネットワークからなる受動ネガティブフィードバックネットワーク２９は、フィードバック経路においてトランジスタなどの能動装置の使用により導入されるどんな非線形性をも除く。このため、フィードバックネットワーク２９の利得は個々の抵抗器の大きさによってではなく抵抗ネットワークにより確立され、この結果プロセス変動の影響を受けることが少なくなる。
図５は図４に従う典型的な回路の一例である。ここに全体の受動ネガティブフィードバックを備えた３段直接増幅器が示される。利得段間でのＡＣ結合は過度の面積上の要件により集積回路において事実上禁じられているため、回路をバイアスし、かつ最適化する上でＤＣおよびＡＣ信号成分を分離することができない。全体のフィードバックを用いることで、バイアスの安定性がより高くなり、個々の利得許容度の感度抑圧の程度が高くなる。
各増幅器段はそれぞれ、バイアス電圧Ｖbbで制御される電流源としてそれぞれが用いられるＰＭＯＳトランジスタ３１−３３と、トランジスタ３５−３７によりそれぞれもたらされる非線形利得要素と、縮退性フィードバック抵抗器Ｒ1−Ｒ3からなる。第１の段は、Ｖddと接地との間で連続して接続されかつ反転増幅器を形成するトランジスタ３１および３５ならびに抵抗器Ｒ1からなる。入力信号ＶinはＮＭＯＳトランジスタ３５に印加される。Ｒ1は抵抗縮退性フィードバックを形成し、これは第１の段の周波数応答を増大する。第１の段からの出力はトランジスタ３５のドレインにおいて取られ、トランジスタ３２および３６ならびに抵抗器Ｒ2からなる第２の段へ与えられる。第２の段は第１の段とほぼ同じ態様で機能し、トランジスタ３６のドレインからのその出力を、トランジスタ３３および３７ならびに抵抗器Ｒ3からなる第３の段へ結合する。
図５の受動ネガティブフィードバックネットワークは抵抗器Ｒ1、Ｒ3およびＲfbからなる。抵抗ネットワークＲ1、Ｒ3およびＲfbは、トランジスタ３７のソースにおいて感知された出力電流ＩLの比例した測定量に応答し、これをＡＣおよびＤＣ成分の双方を含む電圧に変換し、その電圧を加算ノードとして作用するトランジスタ３５のソースにおける入力へフィードバックする。このため、フィードバック電圧はフィードバック抵抗器Ｒ1、Ｒ3およびＲfbの関係に依存する。
しかしながら、この回路トポロジーにはいくつかの欠点もある。十分な利得を得るためには、３つの利得段ネットワークが必要であり、この結果３つの極が生じ、そのため周波数応答および直線性が減少する。特に低コストＣＭＯＳデジタルプロセスにおいて、集積された抵抗器およびＭＯＳトランジスタにおける許容度が大きいため、３段増幅器を同時に正しくバイアスするのは非常に複雑であり、信頼性が低い。動作点、すなわち静止点を安定化するには、コモンモードフィードバックのような特殊な技術が必要となるが、これは回路を複雑にし、その性能を低下させる傾向がある。さらに、直接増幅器は３つのカスケード接続された反転増幅段からなるため、出力信号ＩLは入力信号Ｖinと同相ではない。さらに、Ｒ1、Ｒ3およびＲfbの抵抗ネットワークで達成可能なフィードバック利得は多くの応用に対して十分ではないこともあり得る。
多くの応用では、ＶＩコンバータが非常に微細な分解能を有することが必要となる。すなわち、ＶＩは比較的大きな入力電圧ステップを非常に小さいが精密な電流ステップに変換することができなければならない。たとえば、８ビット電流モードＡＤＣをインタフェースするには０．５ｍＡ／Ｖの利得が必要とされる。１０ビットＡＤＣでは、０．２５ｍＡ／Ｖの分解能が必要である。これを達成するには、図４の直接増幅器２７のトランスコンダクタンス利得、つまり電圧−電流変換利得は、数ボルトの入力Ｖinを１ミリアンペアの何分の１かの出力ＩLに減じるのに十分小さくなければならない。この結果、図４の受動フィードバックネットワークのトランスレジスタンス利得または電流−電圧利得は、１ミリアンペアの何分の１かであり得る出力電流のある測定量を比較的大きなフィードバック電圧に変換して加算ノード２５へ供給するために非常に高くなければならない。これは特に、オフセットおよび利得誤差を避けるためにＡＤＣのＤＣオフセットおよび利得精度が１最下位ビット内に含まれなければならないことを考えると明白である。これは、ＤＣ特性の精密さが上記の８ビットの例では０．５−１．０μＡのオーダ、上記の１０ビットの例では０．２５−０．５０μＡのオーダであるべきであることを意味する。
図５のフィードバックネットワークのトランスレジスタンス利得が（Ｒ1＊Ｒ3）／（Ｒ1＋Ｒ3＋Ｒfb）により与えられることは容易に示される。このフィードバック利得はＲ1およびＲ3にかなり依存しており、Ｒ1およびＲ3も直接増幅器の一体となった部分である。そのため、トランスレジスタンス利得を増加しようとする試みは、直接増幅器に要求されるバイアス条件に関する実際的な考慮により物理的に制限されている。この結果、この回路は実行可能なものとして、多くの高性能応用に必要な微同調を得るのに十分なトランスレジスタンスフィードバック利得を達成することができない。
この発明の目的の１つは、微同調能力および自己補償機構を備えた広域周波数電圧−電流コンバータを提供することである。この発明の別の目的は、抵抗器値の比に等しい、高く安定した予測可能なトランスレジスタンスフィードバック利得を有する、フィードバック経路に非直線性を導入しない電圧−電流コンバータを提供することである。この発明の別の目的は、全体の電圧−電流コンバータの直接増幅器のバイアス条件がトランスレジスタンスフィードバック利得ネットワークへのどんな調整にも無関係であることである。この発明の別の目的は、ＤＣバイアス条件が安定しＡＣ動作が最適化された集積された電圧−電流コンバータを提供することである。
発明の概要
これらの目的は、抵抗比によってのみ定められる利得を有する能動差動電流−電圧コンバータからなる全体的な能動ネガティブフィードバックネットワークを有する集積された電圧−電流コンバータにおいて達成される。
この発明の直接増幅器の電圧−電流変換は好ましくは、２段直接トランスコンダクタンス増幅器からなる。２段直接トランスコンダクタンス増幅器の第１の段は電圧−電圧コンバータまたは電圧増幅器であり、２段直接トランスコンダクタンス増幅器の第２の段は電圧−電流コンバータまたはトランスコンダクタンス増幅器である。２段直接トランスコンダクタンス増幅器は差動電流−電圧コンバータからなる全体的な能動ネガティブフィードバックネットワークを有し、差動電流−電圧コンバータはある測定量の出力電流のＡＣ成分のみをフィードバック電圧に変換する。
電圧−電圧コンバータ、つまり２段直接トランスコンダクタンス増幅器の第１の段は、２段直接増幅器の第２の段により使用するため入力電圧信号を条件付けする役割を果たす。電圧−電圧コンバータは好ましくは、入力電圧信号をロードしないようにするために幅広い周波数範囲にわたって直線性が高く、利得が小さく、入力インピーダンスが高く、かつ２段直接増幅器の第２の段をロードしないようにするため出力インピーダンスが低い。この発明の電圧−電圧コンバータは好ましくは、第１のプルダウン抵抗器の形での局部縮退性フィードバックを有し、さらに、プルアップバイアス抵抗器または電流源を有していてもよい。電流源が用いられる場合、これは好ましくは、電圧−電圧コンバータ自体の構造と同じ構造を有する第１のバイアスツリーからのバイアス信号を受ける。
トランスコンダクタンス増幅器、つまり２段直接増幅器の第２の段は、第１の段の電圧−電圧コンバータから条件付けされた電圧信号を受取り、条件付けされた電圧信号を比例した出力電流信号に変換する。２段直接増幅器の第２の段は好ましくは第２のプルダウン抵抗器の使用により局部縮退性フィードバックを有する。第２の段のトランスコンダクタンス増幅器は好ましくは単純カスコードまたは調整されたカスコード電流源を有し、これはトランスコンダクタンス増幅器自体と同じ構造を有する第２のバイアスツリーからのバイアス信号を受ける。
この発明の全体的な能動ネガティブフィードネットワークを形成する差動電流−電圧コンバータは、局部抵抗フィードバックを有する閉ループ差動増幅器または差動増幅器からなる。この発明の差動増幅器は負の入力端子、正の入力端子および出力端子を有する。入力抵抗器は差動増幅器の負の入力端子と、２段直接増幅器の第２の段の局部縮退性フィードバックネットワークを形成する第２のプルダウン抵抗器との間で結合される。このように、第２の段の抵抗器またはトランスコンダクタンス増幅器は、全体的な能動ネガティブフィードバックの差動電流−電圧コンバータのための電流センス要素としての役割を果たす。局部フィードバック抵抗器は差動増幅器の出力端子と負の入力端子との間で結合される。差動増幅器の正の入力端子は、第２の段のプルダウン抵抗器またはトランスコンダクタンス増幅器にわたる電圧のＤＣ成分に実質的に類似した信号を受ける。
前述のとおり、トランスコンダクタンス増幅器のための制御バイアス信号をもたらす第２のバイアスツリーの構造はトランスコンダクタンス増幅器と同じである。本質において、第２のバイアスツリーはトランスコンダクタンス増幅器のコピーである。トランスコンダクタンス増幅器はＤＣおよびＡＣ成分を有する条件付けされた電圧信号を受けるため、ＡＣおよびＤＣ成分を有する出力電流を生じるが、第２のバイアスツリーはＤＣ基準電圧だけを受ける。第２のバイアスツリーはトランスコンダクタンス増幅器と同じであるため、トランスコンダクタンス増幅器のＤＣ信号に実質的に類似したＤＣ信号を生成する。第２のバイアスツリーからのＤＣ信号は差動増幅器の正の入力端子に供給される。本質において、トランスコンダクタンス増幅器の縮退性フィードバック抵抗器と等しい抵抗器を有する第２のバイアスツリーは差動増幅器のためのバイアス信号発生器としての役割を果たす。差動増幅器の正および負の入力の双方が実質的に同じＤＣ電圧を受けるため、差動増幅器は出力電流のＤＣ成分を除去し、出力電流のＡＣ成分に対してのみ応答する。このように、出力電流のＡＣ成分のみが、増幅されたフィードバック電圧に変換される。
【図面の簡単な説明】
図１は、電圧−電流コンバータを用いた先行技術のアナログ−デジタルコンバータのブロック図である。
図２は、先行技術の電圧−電流コンバータである。
図３は、図２に示される電圧−電流コンバータの先行技術のＭＯＳ実現例である。
図４は、先行技術の電圧−電流コンバータのブロック図である。
図５は、図４による先行技術のＭＯＳ電圧−電流コンバータである。
図６は、この発明による電圧−電流コンバータのブロック図である。
図７は、この発明の第１の実施例による電圧−電流コンバータのブロック図である。
図８は、この発明の第２の実施例による電圧−電流コンバータのブロック図である。
図９は、この発明による電圧−電流コンバータの基本的なＭＯＳ実現例である。
図１０は、単純カスコード電流源の使用を示した、図９に示される回路のより詳細な説明である。
図１１は、図１０に示される回路の代替変形例である。
図１２は、調整されたカスコード電流源の使用を示した、図９に示される回路の代替変形例である。
図１３は、この発明による二重入力および二重出力を有する完全二重差動電流−電圧コンバータである。
発明を実施するためのベストモード
図６には、この発明の概略図が示される。この発明は直接増幅器４２を含む。当該技術においては公知であるように、直接増幅器は入力と、出力と、その間の１つ以上の利得段とを含むが、出力から入力へのフィードバックはない。好ましくは、この発明の直接増幅器は２つの段４３および４５を有する。第１の段４３は、入力インピーダンスが高く出力インピーダンスが低い電圧−電圧コンバータ、つまり電圧増幅器である。第１の段４３は、入力インピーダンスが高く出力インピーダンスが高い第２の段４５、つまり電圧−電流コンバータすなわちトランスコンダクタンス増幅器に供給する。第２の段の電圧−電流コンバータ４５は電流ＩOUTを出力し、これは利得が好ましくは１よりかなり大きい能動ネガティブフィードバック差動電流−電圧コンバータ４７により感知される。差動電流−電圧コンバータ４７はまた、バイアス発生器４０からのバイアス信号を受ける第２の入力を有する。バイアス発生器４０からのバイアス信号は典型的にＤＣ電圧信号であるが、ＤＣ電流信号であってもよい。
バイアス発生器４０は好ましくは、ＩOUTのＤＣ成分の、電圧または電流での、ある測定量に等しいバイアス信号を生成し、その両方の入力のコモンモード信号を除去するプロセスにおいて差動電流−電圧コンバータ４７がＩOUTのＡＣ成分のみに比例する増幅されたＡＣ電圧信号を出力するようにする。このように、フィードバックネットワークはＤＣバイアス、温度またはプロセスドリフトによりさほど影響を受けない。差動電流−電圧コンバータ４７からの出力は加算ノード４１において入力信号Ｖinから減算され、それによって直接増幅器４２の両方の段４３および４５を含む全体的なフィードバックネットワークを形成する。
図７では、この発明の理想化された概略図が回路の形態で示されている。ここでも、２段直接増幅器は電圧−電圧コンバータまたは電圧増幅器４３と、その後に続く電圧−電流コンバータまたはトランスコンダクタンス増幅器４５とにより構成され、能動ネガティブフィードバックが差動電流−電圧コンバータネットワーク４７からなるのが示される。差動電流−電圧コンバータフィードバックネットワーク４７は抵抗器Ｒｓ２、抵抗器Ｒｓ１および閉ループ差動増幅器５０からなり、閉ループ差動増幅器５０は入力抵抗器ＲEおよび局部フィードバック抵抗器ＲFを含む。
入力信号Ｖinは電圧増幅器４３に印加され、電圧増幅器４３は高い入力インピーダンスＲｉ１をもたらし、Ｖinに対するいかなるローディング効果をも最小にし、それによって図７の電圧−電流コンバータ全体の直線性を改善する。ノードＶｂにおけるＲｓ１にわたっての電圧とＶinとの電圧差はＲｉ１にわたっての電圧降下Ｖｉ１を形成し、これは依存性電圧源４９により、トランスレジスタンス利得Ａｖ１により増幅されるＶｉ１に等しい出力電圧として反射される。
依存性電圧源４９の出力は低出力インピーダンスＲｏ１を介してトランスコンダクタンス増幅器４５の高入力インピーダンスＲｉ２へ与えられる。Ｒｉ２にわたっての電圧降下Ｖｉ２は、トランスコンダクタンス利得がＧｍ２である電圧依存電流源４８によって電流として反射される。電圧依存電流源４８は出力インピーダンスＲｏ２と並列に接続され、出力インピーダンスＲｏ２は図７の回路全体の直線性を改善するために高くされる。トランスコンダクタンス増幅器４５から出力される出力電流ＩOUTは、抵抗器４４とキャパシタ４６との並列組合せにより象徴される負荷３９に印加される。
出力電流ＩOUTはまたＲｓ２を通って流れ、ノードＶａにおいて感知される。ノードＶａはＲEを介して差動増幅器５０の反転すなわち負の入力端子に結合される。差動増幅器５０の出力は局部フィード抵抗器ＲFを介して同じ反転入力にフィードバックされ、それによって局部閉ループネガティブフィードバックネットワークを形成する。差動増幅器５０の非反転すなわち正の入力端子は基準電圧ＶBIASに結合される。
上に説明したとおり、ＶBIASはバイアス発生器４０により生成され、好ましくはノードＶａにおける電圧のＤＣ成分と等しい。このように、差動増幅器５０はすべてのコモンモードおよびドリフト電圧を除去すると同時に、出力電流ＩOUTのＡＣ成分のみを変換し増幅する。そのため、直接増幅器のＤＣバイアス条件はＡＣフィードバック回路とは別に最適化できる。このことで、この発明のＶＩコンバータのＤＣ動作点を、フィードバック利得へのどんな悪影響をも問題にせずに好都合に負荷３９の電位と一致させることができる。さらに、この動作点を温度においてもプロセス変動に関しても可能な限り安定にすべきであることに注目されたい。さらに重要なのは、閉ループ差動増幅器５０の利得は直接増幅器に影響を与えることなく調整できることである。
局部閉ループ差動増幅器５０は、所与の動作周波数範囲にわたって−ＲF／ＲEの一定した利得を有する。そのため、Ｖａにおいて感知された電圧は−ＲF／ＲEの利得により増幅されノードＶｂにおいてＲｓ１にわたって印加される。局部ループ差動増幅器５０からの−ＲF／ＲE利得とＲｓ１およびＲｓ２との組合せにより、電流−電圧能動ネガティブフィードバックネットワーク４７が形成される。ネガティブフィードバックネットワーク４７のフィードバック利得の大きさβはＲｓ２＊ＲF／ＲEである。２段直接増幅器を含む全体的な電圧−電流コンバータの開ループ利得が１よりかなり大きいと仮定すると、全体的な電圧−電流コンバータ全体の利得全体は単純にβの逆数またはＲE／（ＲF＊Ｒｓ２）である。ＲFおよびＲEは閉ループ差動増幅器５０だけの部分であるため、全体的な電圧−電流コンバータおよび能動フィードバックネットワーク４７の利得を、２段直接増幅器４３−４５のバイアス条件に影響を与えることなく調整できる。
図８にはこの発明の好ましい実施例の第２の概略図が示される。図８の構成は図７の構成と実質的に同じであり、全体的なフィードバックネットワーク４７は図７のものと同じであるが、２段直接増幅器の第１および第２の段４３および４５は接続され、局部ネガティブ縮退性フィードバックネットワークを形成する。ノードＶｂは第１の段４３、つまり電圧増幅器の出力の基準接地に結合され、段４３の出力電流がＲｓ１を介してサンプリングされ、同じ段４３の入力の基準接地に電圧としてフィードバックされる。換言すれば、Ｒｓ１は電圧増幅器４３のための縮退性抵抗器として動作する。
同様に、ノードＶａは第２の段４５、つまりトランスコンダクタンス増幅器の入力の基準接地に結合され、Ｒｓ２を介してサンプリングされた出力電流ＩOUTが第２の段４５の入力の基準接地へ電圧としてフィードバックされるようにする。すなわち、Ｒｓ２はトランスコンダクタンス増幅器４５のための縮退性抵抗器として動作する。
Ｒｓ１およびＲｓ２も２段直接増幅器の全体的な能動ネガティブフィードバックネットワーク４７の一部を形成するが、依然として全体的なフィードバックネットワーク４７のフィード利得を、第１の段４３または第２の段４５のいずれかのバイアス条件に影響を与えることなく任意に設定することができる。上述のように、これは全体的なフィードバックネットワーク４７の利得が、差動増幅器５０に属しかつＲFおよびＲEを含む局部フィードバックネットワークを変えることによって調整できるためである。差動増幅器５０の局部フィードバックネットワークは別個の組の抵抗器ＲFおよびＲEからなるため、これらはＲｓ１またはＲｓ２に影響を与えることなく、よって２段直接増幅器に影響を与えることなく調整することができる。
この発明の電圧−電流コンバータは２段直接増幅器の第１の段４３および第２の段４５を適当に選択することによりさまざまな基準に対して最適化できる。言い換えるなら、第１の段の電圧増幅器４３および第２の段のトランスコンダクタンス増幅器４５を実現するにはさまざまな方法がある。図９から図１３には、いくつかの可能な実現例が例示により示される。当業者はこの発明のＶＩを実現するさらなる方法が存在し、そのためこの発明が図９から図１３に示される例の回路に限定されないことを理解するであろう。
図８の回路のトランジスタレベルの解決法は図９に示される。図８の第１の段４３を形成する電圧増幅器は図９に示され、出力プルアップバイアス抵抗器Ｒｏ１、ＮＭＯＳトランジスタ５６および再生フィードバック抵抗器Ｒｓ１からなる。当該技術においては公知であるように、反転電圧増幅器のこの構成の入力インピーダンスは高く、出力インピーダンスは低く、周波数応答は広域である。この反転増幅器の出力インピーダンスが低いことにより、図９の全体的な電圧−電流コンバータの直線性が改善される。入力信号ＶINはＮＭＯＳトランジスタ５６の制御ゲートに印加され、ＮＭＯＳトランジスタ５６のドレインにおいて反転された電圧出力を生じる。
ＮＭＯＳトランジスタ５６の反転された出力はＮＭＯＳトランジスタ５７の制御ゲートに与えられる。ＮＭＯＳトランジスタ５７はＮＭＯＳトランジスタ５９に結合されて単純カスコード５８として示され、これは図８に示されるように第２の段４５のトランスコンダクタンス増幅器への入力段を形成する。カスコード回路５８、定電流源ＩSRC６０およびカスコードバイアス電圧Ｖｃｂはカスコードトランスコンダクタンス利得段を形成し、これは、高周波動作において入力に現れる有効容量を減少し、同時に単一のトランジスタが入力段として用いられる場合に利用可能であるよりもはるかに高い出力インピーダンスおよびトランスコンダクタンス利得をもたらすという利点を有する。カスコードバイアス電圧Ｖｃｂは、トランジスタ６９、７１および７３からなる独立して供給するＣＭＯＳバイアス回路源によりもたらされる。さらに、その直線性および周波数応答をさらに改善するため、フィードバックキャパシタＣｃがＮＭＯＳトランジスタ５７のゲートにおけるトランスコンダクタンス増幅器の入力とＮＭＯＳトランジスタ５９のドレインにおけるトランスコンダクタンス増幅器の出力との間で結合される。
図８の第２の段４５を形成する図９のトランスコンダクタンス増幅器は反転増幅器であるが、図９の第１の段であるトランジスタ５６のドレインから反転された信号を受けるため、出力電流ＩOUTは反転されておらず、入力信号ＶINと同相である。
電流ＩOUTは、定電流源ＩSRC６０により供給されたＤＣ成分から、ＮＭＯＳトランジスタ５７の制御ゲートにおいてＡＣ変動により導入されたＡＣ成分を減じたものからなる。電流ＩRS2はＩSRC６０からＩOUTを減じたものであり、そのためＩOUTに比例する。ＩRS2はトランジスタ５７のソースにおいてカスコード回路５８を去り、ＮＭＯＳトランジスタ５７のソースと接地との間に結合される感知抵抗器Ｒｓ２を通過する。電流ＩRS2は、ＩOUTのＤＣ成分に比例するＤＣ成分と、ＩOUTのＡＣ成分の逆数に比例するＡＣ成分とを有する。そのため、ＩRS2はＩOUTのある測定量を示すゲージ電流である。このため、電流ＩRS2が感知抵抗器Ｒｓ２を通過すると、ＩOUTに比例する電圧ＶａがＲｓ２にわたって発生する。上述のように、電圧Ｖａは抵抗器ＲEを介して差動増幅器５０の反転入力へ印加され、ノードＶｂにおいて増幅された差動電圧を生じる。
図９では、差動増幅器５０の例示的なトランジスタレベルの解決法が示される。差動増幅器の数多くのトランジスタレベルの実現例が公知である。差動増幅器５０の選択されるトランジスタレベルの実現例はこの発明では重要ではない。差動増幅器５０はＰＭＯＳトランジスタ７９および８１からなるカスコード電流源を有し、ＰＭＯＳトランジスタ７９および８１はそれぞれ、基準電圧Ｖｂ１およびＶｂ２により制御される。ＰＭＯＳトランジスタ８１のドレインにおいて、電流経路が２つの差動経路に分割され、これらはＰＭＯＳトランジスタ７５および７７により制御される。トランジスタ７５および７７のドレインは今度は、ＮＯＭＯＳトランジスタ８３および８５からできたカレントミラーのそれぞれ対応の分岐を介して接地に結合される。
ＰＭＯＳトランジスタ７７のゲートは差動増幅器５０の反転入力を構成し、入力抵抗器ＲEに結合される。同様に、ＰＭＯＳトランジスタ７７のドレインは差動増幅器５０の出力を構成し、局部フィードバック抵抗器ＲFを介してそのゲートにおいて入力に結合される。
ＰＭＯＳトランジスタ７５のゲートは差動増幅器５０の非反転入力を構成し、基準バイアス電圧ＶBIASに結合される。上述のとおり、ＶBIASは好ましくはＩOUTのＤＣ成分を表わす値を有し、差動増幅器５０がＩOUTのＤＣ成分を除去しＩOUTのＡＣ成分の電圧を表わすもののみを増幅するようにする。そのため、この場合、ＶBIASは好ましくはノードＶａにおける電圧のＤＣ成分と等しい。
これを達成するには、ＶBIASは、トランスコンダクタンス増幅器に非常に類似したバイアスツリーから取除かれるが、少しのＡＣ変動も導入しない。ＶBIASは、感知抵抗器Ｒｓ２と等しく、かつ上述のカスコードトランスコンダクタンス利得段の定電流源ＩSRC６０と等しい第２の定電流源ＩSRC６８からバイアスＤＣ電流を受けるバイアス感知抵抗器Ｒｂにより発生する。このことにより、Ｖａにおける電圧のＤＣ成分に等しいバイアス抵抗器Ｒｂにわたっての電圧降下ＶBIASが発生する。
図８の全体的な差動能動フィードバックネットワーク４７を終了するため、図９において、ノードＶｂにおける差動増幅器５０の出力は、２段直接増幅器の第１の段である電圧増幅器の縮退性抵抗器Ｒｓ１およびＮＭＯＳトランジスタ５６のソースに与えられる。
図１０では、図９のＶBIAS発生分岐および定電流源６０および６８がさらに規定される。図９に類似する機能および接続を有する図１０における回路構成要素は図９に類似する参照文字により識別され、上記に説明される通りである。
図９の定電流源ＩSRC６０および６８が確実に類似した電流値を有するようにするため、これらは図１０のカレントミラーとして実現され、より特定的にはカスコード電流源として実現される。カスコード電流源はその出力において低いローディング効果を生じる。ＰＭＯＳトランジスタ６１および６２はカスコード電流源６０を形成し、ダイオード接続されたＰＭＯＳトランジスタ６３および６４からなるバイアスカスコード電流源６８に応答してＩSRCを発生する。一致するトランジスタ対６１／６３および６２／６４の制御ゲートがともに結合されるため、バイアスカスコード電流源６８における電流はカスコード電流源６０に反射される。
カスコード電流源６０および６８の電流はＮＭＯＳトランジスタ６６および６５からなる第３のカスコード回路６７により設定される。カスコード回路６７はバイアスカスコード電流源６８とバイアス感知抵抗器Ｒｂとの間の単一の電流経路に沿って結合される。そのため、バイアスカスコード電流源６８における電流ＩSRC、よってカスコード電流源６０における電流は、カスコード回路６７により定められる。ＮＭＯＳトランジスタ６６はＮＭＯＳトランジスタ５９と一致するようにされ、ＮＭＯＳトランジスタ６５はトランジスタ５７と一致するようにされる。さらに、ＮＭＯＳトランジスタ６６はＮＭＯＳトランジスタ５９と同じ基準カスコードバイアス電圧Ｖｃｂを共用する。カスコード電流源６０および６８のバイアスＤＣ電流ＩSRCは入力トランジスタ６５のゲートに印加されるＤＣ基準電圧Ｖrefにより設定される。そのため、カスコード回路６８および６７ならびに抵抗器Ｒｂからなるバイアスツリーの構造はカスコード回路６０および５８ならびに抵抗器Ｒｓ２からなるトランスコンダクタンス増幅器の構造と同じである。このように、差動増幅器５０の反転および非反転入力におけるＤＣローディングおよび電圧条件はプロセス、温度およびドリフト変動を通じて同様に維持される。また、図１０では、差動増幅器５０のＰＭＯＳトランジスタ７９および８１を制御するバイアス電圧Ｖｂ１およびＶｂ２がＰＭＯＳトランジスタ６３および６４の制御ゲートにおいて発生されるのが示される。
図１１では、この発明の第２の実施例が示される。図１０に類似する機能および接続を有する図１１における回路構成要素は図１０に類似した参照文字により識別され、上記に説明される通りである。図１０の電圧増幅器の出力プルアップ抵抗器Ｒｏ１は図１１においては、電圧増幅器自体の構造と同じ構造を有する第２のバイアスツリーにより制御される単純カスコード電流源７２により置き換えられている。２段直接増幅器の第１の段である電圧増幅器において電流源を用いることにより、図１１の全体的な電圧−電流コンバータの高い出力インピーダンスが生じるが、また、直線性が減少し、よって性能が低下する。電流源７２からのＤＣ電流はバイアスツリーカスコード電流源７４により制御され、ＮＭＯＳトランジスタ５５の制御ゲートに印加されるＶrefと第２のバイアス抵抗器Ｒｂ１とにより設定される。トランジスタ５２、５４、および５６ならびに抵抗器Ｒｓ１はそれぞれ、抵抗器５１、５３および５５ならびに抵抗器Ｒｂ１と一致する。トランジスタ５６は、カスコード回路７４におけるＤＣ電流を反射するカスコード回路７２からのＤＣ電流で供給される。
図１２には、この発明の第３の実施例が示される。図１０に類似した機能および接続を有するすべての構成要素は図１０に類似する参照文字により識別され、上記に説明される通りである。図１２では再び、出力プルアップ抵抗器Ｒｏ１が２段直接増幅器の第１の段、すなわち電圧増幅器において用いられる。上述のとおり、この結果、直線性はより良好になるが、出力インピーダンスは低くなる。図１２の全体的な電圧−電流コンバータの出力インピーダンスを改善するため、２段直接増幅器の第２の段、すなわちトランスコンダクタンス増幅器において、調整されたカスコードトランスコンダクタンス増幅器が用いられる。
調整されたカスコードトランスコンダクタンス増幅器９１ａ−９７ａはセルフバイアスされていない。むしろ、図１０および図１１の単純カスコードトランスコンダクタンス増幅器の場合のように、調整されたカスコードトランスコンダクタンス増幅器９１ａ−９７ａは調整されたカスコードトランスコンダクタンス増幅器の利得段９１ａ−９７ａと同じ構造を有するバイアスツリー９１ｂ−９７ｂによりバイアスされる。唯一の相違点は、利得段９１ａ−９７ａがバイアスツリー９１ｂ−９７ｂにおける電流を反射するために、調整されたカスコードトランスコンダクタンス増幅器の２つの分岐をともに結合する装置、この場合はＰＭＯＳトランジスタ９１ｂ、が必然的にダイオード接続されたものであることである。利得段と同じ回路構造を有するバイアスツリーを用いることにより、ＤＣバイアスおよび温度変動もプロセスドリフトも効果的に取消される。
図１２の調整されたカスコードトランスコンダクタンス増幅器は図１０の単純カスコードトランスコンダクタンス増幅器よりも高い入力インピーダンスをもたらし、そのため図１２の第１の段、すなわち電圧増幅器のより低い出力インピーダンスを補償する。さらに、調整されたカスコードトランスコンダクタンヌ増幅器のトランスコンダクタンス利得はより高く、出力インピーダンスがより高く、周波数範囲もより広い。さらに、調整されたカスコードトランスコンダクタンス増幅器の電圧スイングはより大きく、より良好に負荷の電圧に調整できる。
トランジスタ９１ａ−９３ａおよび電流源９４ａは利得段９１ａ−９７ａの調整されたカスコード電流源を形成し、これはバイアスツリー９１ｂ−９７ｂの調整されたカスコード電流源９１ｂ−９４ｂにおける電流を反射する。２つの調整された電流源９１ａ−９４ａおよび９１ｂ−９４ｂは、ＰＭＯＳトランジスタ９１ａおよび９１ｂの制御ゲート間での共通接続によりカレントミラーを形成する。ＰＭＯＳトランジスタ９１ｂがダイオード接続されているため、調整されたカスコードバイアスツリーのＤＣ電流は、ＮＭＯＳトランジスタ６５の制御ゲートに印加される基準電圧Ｖrefにより確立される。
利得段９１ａ−９７ａおよびバイアスツリー９１ｂ−９７ｂの双方の入力段もまた、調整されたカスコード回路からなる。利得段９１ａ−９７ａの調整されたカスコード入力段はＮＭＯＳトランジスタ５７、９５ａおよび９６ａと電流源９７ａとからなる。電流源９７ａおよびＮＭＯＳトランジスタ９５ａはともに増幅器を形成し、これは今度はソースホロワとして用いられるＮＭＯＳトランジスタ９６ａとともにフィードバックループを形成する。このため、ＮＭＯＳトランジスタ５７のドレインにおける電圧は自己調整され、この結果、上に説明したカスコードトランスコンダクタンス増幅器の動作特徴が改善される。バイアスツリーの入力段はＮＭＯＳトランジスタ６５、９５ｂおよび９６ｂと電流源９７ｂとからなり、増幅器段の入力段とほぼ同じ態様で機能する。
図１３では、この発明による完全差動電圧−電流コンバータが示される。図１３の回路は、差動増幅器５０の正の入力にバイアス電圧ＶBIASを印加する代わりに、入力信号ＶINの負のノードに応答する第２の電圧−電流コンバータから第２のフィードバック入力を付与することを除いて、図１０の回路とほぼ同様に機能する。換言すれば、図１３の回路は共通の差動増幅器５０、共通のカスコードバイアス電圧Ｖｃｂ発生器６９−７３および共通のバイアスツリー６３−６６を共用する２つの電圧−電流コンバータとして機能する。ここでも、バイアスツリー６３−６６は正の利得段５７ｐ−６２ｐおよび負の利得段５７ｎ−６２ｎと同じ構造を有する。
ある電圧−電流コンバータはＶINの正の出力端子に応答し、各々の参照文字名称の終わりにおいて文字「ｐ」により識別される。第２の電圧−電流コンバータはＶINの負の出力端子に応答し、各々の参照文字名称の終わりにおいて文字「ｎ」により識別される。図１０に類似する機能および接続を有する図１３の回路構成要素は、適当な文字「ｐ」または「ｎ」とともに図１０と類似する参照文字により識別され、上に説明される通りである。
図１３の電圧−電流コンバータの双方が共通の差動増幅器５０を共用するために、差動増幅器５０は二重出力を有するのが示される。すなわち、これは正の出力とその補数である負の出力とを有する。差動増幅器５０の正の出力は、ＶINの正の出力に応答する直接増幅器の第１の段に結合される。すなわち、差動増幅器５０の正の出力はＮＭＯＳトランジスタ５６ｐのソースに与えられる。同様に、差動増幅器５０の負の出力は、ＮＭＯＳトランジスタ５６ｎのソースであるＶINの負の出力に応答する直接増幅器の第１の段に結合される。
図１３の回路の周波数応答は、それぞれ正および負の電圧−電流コンバータの入力と出力との間で結合される直列接続されたフィードフォワード抵抗器ＲｆｗおよびフィードフォワードキャパシタＣｆｗの使用によりさらに向上される。たとえば、ＲｆｗｐおよびＣｆｗｐは肯定応答の第１のＶＩの入力、つまりトランジスタ５６ｐの制御ゲートと、肯定応答のＶＩの出力、つまりトランジスタ５９ｐのドレインとの間で結合される。同様に、ＲｆｗｎおよびＣｆｗｍは、否定応答の第２のＶＩの入力、つまりトランジスタ５６ｎの制御ゲートと、否定応答のＶｉの出力、つまりトランジスタ５９ｎのドレインとの間で結合される。このように、２つの出力電流ＩOUTｐおよびＩOUTｎは、ＩOUTｎがＩOUTｐとは１８０°だけ位相が外れた状態で常に利用可能である。
Claims (16)
- フィードバックネットワークを備えた電圧−電流コンバータであって
入力電圧ノード、基準電圧ノードおよび出力ノードを有する直接増幅器を含み、前記直接増幅器は前記出力ノード上で出力電流を発生するために有効であり、前記出力電流は前記入力電圧ノードと前記基準電圧ノードとの電圧差に比例しており、前記出力電流はＤＣ出力電流成分およびＡＣ出力電流成分を有し、前記直接増幅器はさらに、前記出力電流に比例するゲージ電流を発生するために有効であり、前記ゲージ電流は前記ＤＣ出力電流成分に比例するＤＣゲージ成分を有し、かつ前記ＡＣ出力電流成分に比例するＡＣゲージ成分を有し、前記コンバータはさらに
前記ＤＣゲージ成分に比例するＤＣバイアス信号を発生するための手段と、
前記出力電流に応答し、かつ前記ＡＣ出力電流成分に比例するフィードバック電圧信号を発生するために有効である電流−電圧コンバータとを含み、前記フィードバック電圧信号は前記直接増幅器の前記基準電圧ノードに結合されており、前記電流−電圧コンバータは、前記ＤＣバイアス信号を受ける第１の差動入力リードと、前記ゲージ電流を受ける第２の差動入力リードと、前記フィードバック電圧信号を生成する出力フィードバックリードとをさらに含む、電圧−電流コンバータ。 - 前記電流−電圧コンバータのフィードバック利得の大きさは１とは異なり、前記フィードバック電圧信号は前記ＡＣ出力電流成分のみに比例する、請求項１に記載の電圧−電流コンバータ。
- 前記ＤＣバイアス信号は前記ＤＣ出力電流成分に実質的に類似する、請求項１に記載の電圧−電流コンバータ。
- 前記電流−電圧コンバータは、局部フィードバックネットワークを有し、かつ前記直接増幅器から独立した局部利得の大きさを有する差動増幅器を含み、前記差動増幅器は前記基準電圧ノードに結合される出力リードを有し、かつそれぞれ前記第１および第２の差動入力リードに応答する第３および第４の入力リードを有する、請求項１に記載の電圧−電流コンバータ。
- 前記電流−電圧コンバータは閉ループ電圧増幅器と、前記出力フィードバックリードと基準接地レールとの間に結合される第１のセンス抵抗器と、前記第２の差動入力と前記基準接地レールとの間に結合される第２のセンス抵抗器とを含み、前記閉ループ電圧増幅器は前記出力フィードバックリードに結合される局部出力端子を有し、前記第１の差動入力リードに応答する第１の局部入力端子を有し、前記第２の差動入力リードに応答する第２の局部入力端子を有する、請求項１に記載の電圧−電流コンバータ。
- 前記閉ループ電源増幅器は局部入力抵抗器および局部フィードバック抵抗器を含み、前記閉ループ電圧増幅器は、前記局部フィードバック抵抗器の前記局部入力抵抗器に対する比に比例する利得の大きさを有する、請求項５に記載の電圧−電流コンバータ。
- 前記電流−電圧コンバータは前記ゲージ電流を感知するための手段と、差動増幅器と、局部入力抵抗器と、局部フィードバック抵抗器とを含み、前記差動増幅器は正の入力端子、負の入力端子および局部出力端子を含み、前記局部入力抵抗器は前記負の入力端子と前記ゲージ電流を感知するための前記手段との間で結合されており、前記局部フィードバック抵抗器は前記負の入力端子と前記局部出力端子との間で結合されており、前記局部出力端子は前記出力フィードバックリードに結合されており、前記正の入力端子は前記第１の差動入力に結合される、請求項１に記載の電圧−電流コンバータ。
- 前記直接増幅器は少なくとも第１の段および第２の段を含み、前記第１の段は前記入力電圧ノードおよび前記基準電圧ノードに結合される電圧−電圧コンバータを含み、前記電圧−電圧コンバータは前記入力電圧ノードと前記基準電圧ノードとの電圧差に比例する中間電圧信号を発生するために有効であり、前記第２の段は、前記中間電圧に応答し、かつ前記出力電流を発生するために有効であるトランスコンダクタンス増幅器を含み、前記出力電流は前記中間電圧信号に比例する、請求項１に記載の電圧−電流コンバータ。
- 前記２段直接増幅器の前記第１の段はフィードバックを有する、請求項８に記載の電圧−電流コンバータ。
- 前記第１の段は付加的に制御信号を発生するバイアス源を含み、前記電圧−電圧コンバータは電流源を有し、前記電流源は前記制御信号に応答する、請求項８に記載の電圧−電流コンバータ。
- 前記トランスコンダクタンス増幅器は出力ノードおよび電流源を有し、前記電流源は前記出力ノードに供給する、請求項８に記載の電圧−電流コンバータ。
- 前記電流源は調整されていないカスコード電流源および調整されたカスコード電流源のうちのいずれか一方である、請求項１１に記載の電圧−電流コンバータ。
- 前記直接増幅器は少なくとも第１の段および第２の段を含み、
前記第１の段は前記入力電圧ノード、前記基準電圧ノードおよび第１のフィードバック抵抗器を含む電圧−電圧コンバータを含み、前記第１のフィードバック抵抗器は前記基準電圧ノードと基準接地レールとの間で結合されており、前記電圧−電圧コンバータは、前記入力電圧ノードと前記基準電圧ノードとの電圧差に比例する中間電圧を発生するために有効であり、
前記第２の段は前記中間電圧に応答し、第２の基準電圧ノード、第２のフィードバック抵抗器および前記出力ノードを有するトランスコンダクタンス増幅器を含み、前記第２のフィードバック抵抗器は前記第２の基準電圧ノードと前記基準接地レールとの間で結合されており、前記トランスコンダクタンス増幅器は前記出力ノード上で前記出力電流を発生するために有効であり、前記出力電流は前記中間電圧と前記第２の基準電圧ノードとの電圧差に比例しており、前記第２のフィードバック抵抗器は、前記ＤＣ出力電流成分に比例するＤＣセンス成分と前記ＡＣ出力電流成分に比例するＡＣセンス成分とを有する電圧センス信号を発生し、
前記電流−電圧コンバータは能動フィードバックネットワークを形成し、前記能動フィードバックネットワークは
（ａ） 第１の局部入力リード、第２の局部入力リードおよび局部出力リードを有する差動増幅器を含み、前記局部入力リードは前記電圧−電圧コンバータの前記基準電圧ノードに結合されており、前記ネットワークはさらに
（ｂ） 前記第１の局部入力リードに結合される前記ＤＣバイアス信号と、
（ｃ） 前記第２の局部入力リードと前記トランスコンダクタンス増幅器の前記第２の基準ノードとの間で結合される局部入力抵抗器と、
（ｄ） 前記第２の局部入力リードと前記局部出力リードとの間で結合される局部フィードバック抵抗器とを含む、請求項１に記載の電圧−電流コンバータ。 - 前記第２の段はバイアス源をさらに含み、前記トランスコンダクタンス増幅器は入力段および電流源を有し、前記入力段は前記出力ノードに結合される第１の電流端子と、前記第２の基準電圧ノードに結合される第２の電流端子と、前記中間電圧に応答する制御入力とを有し、前記制御入力は前記第１の電流端子と前記第２の電流端子との間での導電の量を変化させるために有効であり、前記電流源は前記出力ノードに供給するよう結合され、かつ前記バイアス源により確立される静止動作点をさらに有する、請求項１３に記載の電圧−電流コンバータ。
- 前記電圧−電圧コンバータは、前記入力電圧ノードに結合される制御ゲート電極と、前記基準電圧ノードに結合されるソース電極と、前記中間電圧を発生するドレイン電力とを有するＭＯＳトランジスタとプルアップ抵抗器とを含み、前記プルアップ抵抗器は前記ドレイン電極に結合される、請求項１３に記載の電圧−電流コンバータ。
- 前記第１の段はバイアス源を含み、前記電圧−電圧コンバータはＭＯＳトランジスタおよび電流源を含み、前記ＭＯＳトランジスタは前記入力電圧ノードに結合される制御ゲート電極と、前記基準電圧ノードに結合されるソース電極と、前記中間電圧を発生するドレイン電極とを有し、前記電流源は前記ドレイン電極に供給するよう結合され、かつさらに前記バイアス源により確立される静止動作点を有する、請求項１３に記載の電圧−電流コンバータ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/691,562 | 1996-08-02 | ||
| US08/691,562 US5815012A (en) | 1996-08-02 | 1996-08-02 | Voltage to current converter for high frequency applications |
| PCT/US1997/012267 WO1998006169A1 (en) | 1996-08-02 | 1997-07-15 | Voltage to current converter for high frequency applications |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000515701A JP2000515701A (ja) | 2000-11-21 |
| JP3874369B2 true JP3874369B2 (ja) | 2007-01-31 |
Family
ID=24777037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50792298A Expired - Fee Related JP3874369B2 (ja) | 1996-08-02 | 1997-07-15 | 高周波応用のための電圧―電流コンバータ |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US5815012A (ja) |
| EP (1) | EP0916181B1 (ja) |
| JP (1) | JP3874369B2 (ja) |
| KR (1) | KR100433072B1 (ja) |
| CN (1) | CN1110888C (ja) |
| DE (1) | DE69725322T2 (ja) |
| HK (1) | HK1019969A1 (ja) |
| TW (1) | TW359029B (ja) |
| WO (1) | WO1998006169A1 (ja) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3039454B2 (ja) * | 1997-06-23 | 2000-05-08 | 日本電気株式会社 | 基準電圧発生回路 |
| US6750920B1 (en) * | 1999-03-16 | 2004-06-15 | Ati International Srl | Method and apparatus for adjusting bias and amplitude of a video signal |
| WO2001008300A1 (en) * | 1999-07-28 | 2001-02-01 | Koninklijke Philips Electronics N.V. | Method of and arrangement for converting voltage to current |
| US6566949B1 (en) | 2000-08-31 | 2003-05-20 | International Business Machines Corporation | Highly linear high-speed transconductance amplifier for Gm-C filters |
| JP2005538678A (ja) * | 2002-09-11 | 2005-12-15 | アトメル・コーポレーション | フラッシュメモリアレイのためのｄａｃベースの電圧レギュレータ |
| US6768677B2 (en) * | 2002-11-22 | 2004-07-27 | Advanced Micro Devices, Inc. | Cascode amplifier circuit for producing a fast, stable and accurate bit line voltage |
| JP3681374B2 (ja) * | 2002-12-19 | 2005-08-10 | 株式会社日立製作所 | 電流検出装置及びそれを用いたｐｗｍインバータ |
| US6940318B1 (en) | 2003-10-06 | 2005-09-06 | Pericom Semiconductor Corp. | Accurate voltage comparator with voltage-to-current converters for both reference and input voltages |
| US7170436B2 (en) * | 2004-06-24 | 2007-01-30 | Symwave, Inc. | Current mode analog-to-digital converter using parallel, time-interleaved successive approximation subcircuits |
| CN101009963B (zh) * | 2006-01-28 | 2011-06-01 | 昂宝电子（上海）有限公司 | 用于冷阴极荧光灯的宽量程模拟电压处理的系统与方法 |
| US7551035B2 (en) * | 2006-02-08 | 2009-06-23 | Broadcom Corporation | Fast converter for crossing voltage domains |
| US8339202B2 (en) * | 2007-06-14 | 2012-12-25 | Panasonic Automotive Systems of America, division of Panasonic Corporation of North America | Current sensing system and method |
| CN101398694A (zh) * | 2007-09-30 | 2009-04-01 | Nxp股份有限公司 | 具有快速过电压响应的无电容低压差稳压器 |
| US8786359B2 (en) * | 2007-12-12 | 2014-07-22 | Sandisk Technologies Inc. | Current mirror device and method |
| JP5040824B2 (ja) * | 2008-06-11 | 2012-10-03 | 株式会社デンソー | 積分回路 |
| US8278874B2 (en) * | 2009-05-22 | 2012-10-02 | Lear Corporation | Apparatus and method for balancing the transfer of electrical energy from an external power source to a vehicle |
| WO2011052458A1 (en) * | 2009-10-27 | 2011-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Error amplifier |
| KR101413410B1 (ko) * | 2010-02-18 | 2014-06-27 | 엘에스산전 주식회사 | 정전류 기반의 전력선 통신 시스템 |
| GB201105400D0 (en) * | 2011-03-30 | 2011-05-11 | Power Electronic Measurements Ltd | Apparatus for current measurement |
| KR101076004B1 (ko) * | 2011-04-19 | 2011-10-21 | 삼성탈레스 주식회사 | 캐스케이드 로그 비디오 증폭기를 이용한 광대역 고감도 검파 로그 비디오 증폭기 |
| FR2981229B1 (fr) * | 2011-10-10 | 2013-12-27 | Commissariat Energie Atomique | Dispositif de conversion d'impulsions de courant en impulsions de tension. |
| CN103324230B (zh) * | 2012-03-21 | 2015-01-21 | 华润矽威科技（上海）有限公司 | 电压-电流转换器 |
| KR101592759B1 (ko) * | 2013-10-29 | 2016-02-05 | 서울대학교산학협력단 | 포지티브 피드백을 이용한 센싱 시스템 |
| CN104977450B (zh) * | 2014-04-03 | 2019-04-30 | 深圳市中兴微电子技术有限公司 | 一种电流采样电路及方法 |
| EP3272008A4 (en) | 2015-10-26 | 2018-11-21 | Hewlett-Packard Enterprise Development LP | Negative feedback gain transimpedance amplifier (tia) systems |
| CN106685230B (zh) * | 2016-08-03 | 2019-02-26 | 浙江大学 | 一种基于峰值电流模式控制的峰值电流控制单元 |
| FR3059492A1 (fr) | 2016-11-29 | 2018-06-01 | Stmicroelectronics (Grenoble 2) Sas | Procede et dispositif d'amplification en mode commun autopolarise et autoregule. |
| US10199999B1 (en) * | 2017-11-09 | 2019-02-05 | Texas Instruments Incorporated | Transconductor systems |
| CN110058630B (zh) * | 2018-01-18 | 2021-06-11 | 大唐移动通信设备有限公司 | 一种电压电流变换电路 |
| US10365682B1 (en) * | 2018-09-12 | 2019-07-30 | Realtek Semiconductor Corp. | Multi-mode clock transmission network and method thereof |
| CN109639135B (zh) * | 2019-01-22 | 2024-03-01 | 上海艾为电子技术股份有限公司 | 一种电荷泵电路 |
| CN113075953B (zh) * | 2020-01-06 | 2023-04-28 | 中芯国际集成电路制造(上海)有限公司 | 电流源 |
| IT202000004159A1 (it) * | 2020-02-28 | 2021-08-28 | St Microelectronics Srl | Convertitore tensione-corrente, dispositivo e procedimento corrispondenti |
| CN111404491A (zh) * | 2020-03-25 | 2020-07-10 | 杭州顾宸科技有限公司 | 一种电压自动补偿的t型电阻网络跨阻放大电路 |
| CN112688545A (zh) * | 2020-12-16 | 2021-04-20 | 河南海格经纬信息技术有限公司 | 一种ac/dc变换器的低输出纹波控制方法 |
| CN114696758B (zh) * | 2020-12-31 | 2024-10-18 | 圣邦微电子（北京）股份有限公司 | 包络合成电源及具有包络合成电源的射频功率模块 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1184820B (it) * | 1985-08-13 | 1987-10-28 | Sgs Microelettronica Spa | Generatore di corrente stabilizzata ad alimentazione singola,particolarmente per circuiti integrati di tipo mos |
| US5357156A (en) * | 1992-07-10 | 1994-10-18 | Lattice Semiconductor Corporation | Active clamp circuit scheme for CMOS devices |
| US5519310A (en) * | 1993-09-23 | 1996-05-21 | At&T Global Information Solutions Company | Voltage-to-current converter without series sensing resistor |
| US5537156A (en) * | 1994-03-24 | 1996-07-16 | Eastman Kodak Company | Frame buffer address generator for the mulitple format display of multiple format source video |
| US5606277A (en) * | 1995-06-23 | 1997-02-25 | Linear Technology Corporation | AC coupling loops for current-to-voltage transimpedance amplifiers and methods of using same |
-
1996
- 1996-08-02 US US08/691,562 patent/US5815012A/en not_active Expired - Lifetime
-
1997
- 1997-07-15 KR KR10-1999-7000767A patent/KR100433072B1/ko not_active IP Right Cessation
- 1997-07-15 CN CN97196981A patent/CN1110888C/zh not_active Expired - Fee Related
- 1997-07-15 DE DE69725322T patent/DE69725322T2/de not_active Expired - Lifetime
- 1997-07-15 JP JP50792298A patent/JP3874369B2/ja not_active Expired - Fee Related
- 1997-07-15 WO PCT/US1997/012267 patent/WO1998006169A1/en active IP Right Grant
- 1997-07-15 EP EP97933452A patent/EP0916181B1/en not_active Expired - Lifetime
- 1997-08-02 TW TW086111220A patent/TW359029B/zh active
-
1999
- 1999-11-10 HK HK99105160A patent/HK1019969A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0916181A1 (en) | 1999-05-19 |
| JP2000515701A (ja) | 2000-11-21 |
| CN1227013A (zh) | 1999-08-25 |
| DE69725322T2 (de) | 2004-08-19 |
| DE69725322D1 (de) | 2003-11-06 |
| WO1998006169A1 (en) | 1998-02-12 |
| KR100433072B1 (ko) | 2004-05-27 |
| US5815012A (en) | 1998-09-29 |
| KR20000029688A (ko) | 2000-05-25 |
| EP0916181A4 (en) | 1999-12-08 |
| HK1019969A1 (en) | 2000-03-03 |
| TW359029B (en) | 1999-05-21 |
| CN1110888C (zh) | 2003-06-04 |
| EP0916181B1 (en) | 2003-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3874369B2 (ja) | 高周波応用のための電圧―電流コンバータ | |
| EP0295221B1 (en) | Cmos power operational amplifier | |
| EP0632581B1 (en) | Fully differential amplifier | |
| EP0830650B1 (en) | Frequency compensation for a low drop-out regulator | |
| US5963156A (en) | Sample and hold circuit and method with common mode differential signal feedback for converting single-ended signals to differential signals | |
| US7166991B2 (en) | Adaptive biasing concept for current mode voltage regulators | |
| EP0911978B1 (en) | Generation of temperature compensated low noise symmetrical reference voltages | |
| JP3505120B2 (ja) | 絶対温度、容量及びクロック周波数に比例する基準信号を発生するスイッチトキャパシタバイアス回路 | |
| JPH0786850A (ja) | 完全差動演算増幅器、および差動演算増幅器における同相再構築の方法 | |
| JPH02239706A (ja) | Ｃｍｏｓ電圧基準／バッファ回路 | |
| US3870968A (en) | Electrometer voltage follower having MOSFET input stage | |
| US6198266B1 (en) | Low dropout voltage reference | |
| US5793194A (en) | Bias circuit having process variation compensation and power supply variation compensation | |
| US6529077B1 (en) | Gain compensation circuit for CMOS amplifiers | |
| US5208552A (en) | Rail to rail operational transconductance amplifier | |
| EP0969594B1 (en) | A common-mode feedback circuit and method | |
| US6819170B1 (en) | Apparatus for sensing differential voltages with high common-mode levels | |
| GB2184623A (en) | Voltage repeater circuit | |
| US4884039A (en) | Differential amplifier with low noise offset compensation | |
| US5155449A (en) | FET buffer amplifier | |
| US4779057A (en) | Cascode amplifier with nonlinearity correction and improve transient response | |
| DE10351593B4 (de) | Integrierte Vorverstärkerschaltung für die Erfassung eines Signalstroms von einer Photodiode | |
| US5498953A (en) | HCM based transconductor circuits | |
| Recoules et al. | A comparative study of two SC-CMFB networks used in fully differential OTA | |
| JPH0766636A (ja) | Ｉ−ｖ変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040524 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060926 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061023 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |