KR20000027815A - 모스 트랜지스터의 형성 방법 - Google Patents
모스 트랜지스터의 형성 방법 Download PDFInfo
- Publication number
- KR20000027815A KR20000027815A KR1019980045846A KR19980045846A KR20000027815A KR 20000027815 A KR20000027815 A KR 20000027815A KR 1019980045846 A KR1019980045846 A KR 1019980045846A KR 19980045846 A KR19980045846 A KR 19980045846A KR 20000027815 A KR20000027815 A KR 20000027815A
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- spacer
- substrate
- insulating film
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 125000006850 spacer group Chemical group 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 230000000694 effects Effects 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 238000005468 ion implantation Methods 0.000 abstract description 2
- 239000012212 insulator Substances 0.000 abstract 3
- 239000002019 doping agent Substances 0.000 abstract 1
- 230000005669 field effect Effects 0.000 abstract 1
- 229910044991 metal oxide Inorganic materials 0.000 abstract 1
- 150000004706 metal oxides Chemical class 0.000 abstract 1
- 239000010408 film Substances 0.000 description 42
- 239000010410 layer Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910019142 PO4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 description 1
- 239000010452 phosphate Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 모스 트랜지스터의 형성 방법에 관한 것으로, 특히 이 방법은 반도체 기판 상부에 게이트 절연막 및 게이트 전극을 형성하는 단계와, 게이트 전극 측벽에 제 1스페이서를 형성하는 단계와, 제 1스페이서를 제외한 게이트 전극 상부면과 게이트 전극에 의해 드러난 기판 표면에 게이트 절연막보다 두꺼운 버퍼용 절연막을 형성하는 단계와, 제 1스페이서를 제거하는 단계와, 게이트 전극 측벽에 제 2스페이서를 형성하고 이후 소스/드레인 영역이 형성될 기판 상부에 해당하는 버퍼용 절연막을 제거하는 단계와, 기판과 다른 도전성 불순물을 고농도로 주입하여 식각된 버퍼용 절연막 에지 근방의 기판 내에 소스/드레인 영역을 형성하는 단계를 포함하여 이루어진다. 따라서, 본 발명에 의하면, 게이트 전극 측벽과 스페이서 사이를 제외한 게이트 전극 상부면과 스페이서 하부에 버퍼용 절연막을 형성하므로써, 게이트 전극 에지 부근에서 발생하는 핫-캐리어 효과를 최소화하면서 게이트 전극 측벽의 버퍼용 절연막으로 야기되는 게이트 프린즈 필드 조건의 악화를 보상하여 트랜지스터의 구동 능력을 향상시킬 수 있으며 이에 따라 고신뢰성 반도체 디바이스를 구현할 수 있다.
Description
본 발명은 모스 트랜지스터를 구비한 반도체 장치에 관한 것으로, 특히 게이트 전극 측벽 및 에지에 실리콘산화막 및 실리콘질화막으로 이루어진 스페이서 구조로 핫-캐리어 현상(hot-carrier effect)을 방지하면서 게이트 프린즈 필드(gate fringe field) 감소에 의한 수행 능력을 보상할 수 있는 모스 트랜지스터의 형성 방법에 관한 것이다.
일반적으로 반도체 디바이스인 모스 트랜지스터는 드레인 에지부분에서 전기장이 강하게 형성될 경우 핫 캐리어(hot carrier)가 증가되어 트랜지스터의 전기적 특성을 열화시키기 때문에 이를 방지하기 위해 트랜지스터의 게이트 전극 양측벽에 절연물질로 이루어진 스페이서를 형성한다. 이러한 스페이서에 의해 게이트 전극 에지 근방의 기판 내의 불순물 농도가 소스/드레인 영역보다 낮게 조정되어 드레인 에지 부분에서의 전기장을 낮춘다.
예전에는 스페이서의 막질로 실리콘산화막(SiO2)을 많이 사용하였는데 후속 공정에서 사용될 실리사이드 재료로 TiSix를 사용할 경우 Ti이 SiO2와 반응하여 게이트와 소스/드레인 간 쇼트를 발생하는 문제점을 야기시키므로 이를 방지하고자 최근에는 실리콘(Si)과 타이타늄(Ti)과 반응하지 않는 실리콘질화막(SiNx)을 스페이서의 막질로 사용하고 있다. 하지만, 이 경우에도 실리콘질화막과 기판이 맞닿는 표면에서는 후속 열처리시 막질간 스트레스에 의한 결함을 발생하므로 스페이서와 기판 사이의 스트레스를 완화시킬 수 있는 얇은 두께의 버퍼용 절연막이 요구되었다.
도 1a 내지 도 1d는 종래 기술에 의한 모스 트랜지스터의 형성 공정을 순차적으로 나타낸 공정 순서도로서, 이는 반도체 기판으로서 실리콘기판(10)에 소자 분리막(도시하지 않음)을 형성하고, 도 1a에 나타난 바와 같이 소자 분리막 사이의 기판 표면에 순차적으로 적층된 게이트 절연막(12) 및 게이트 전극(14)을 형성한 후에 게이트 전극(14) 에지 근방의 기판 표면에 기판과 다른 도전성의 불순물을 저농도로 주입하여 LDD(Lightly Doped Drain) 영역(16)을 형성한다.
이어서 도 1b에 나타난 바와 같이 게이트 전극(14) 상부면과 게이트 전극에 의해 표면이 드러난 기판 전면에 버퍼용 절연막(18)을 형성한다.
그리고, 도 1c 내지 도 1d에 나타난 바와 같이, 버퍼용 절연막(18) 전면에 실리콘질화막(20)을 증착하고 건식 식각 공정으로 실리콘질화막(20)을 식각해서 게이트 전극(14) 양측벽에 스페이서(20')를 형성한다. 이 때, 게이트 전극(14) 상부면과 기판 표면의 버퍼용 절연막(18)은 선택적으로 제거되어 게이트 전극(14)과 스페이서(20') 사이의 버퍼용 절연막(18')만이 남아 있게 된다. 이어서 고농도 불순물 이온 주입을 실시하여 스페이서(20') 에지 근방의 기판 하부에 소스/드레인 영역(22)을 형성한다.
상기와 같은 제조 공정 순서로 이루어진 트랜지스터의 버퍼용 절연막(18')은 게이트 전극(14) 측벽이나 LDD 영역(16)의 상부면이나 동일한 두께로 형성된다. 이에 따라 LDD 영역(16)의 상부에 해당하는 버퍼용 절연막(18')의 두께가 두꺼울수록 핫-캐리어 효과는 향상된다. 그러나, 반면에 게이트 전극(14) 측벽에 해당하는 버퍼용 절연막(18')은 핫-캐리어 효과와는 관계가 적으며 오히려 트랜지스터의 구동 능력과 관계가 있다. 그러므로, 게이트 전극(14) 측벽의 버퍼용 절연막(18')의 두께가 두꺼울수록 게이트 프린즈 필드 감소로 인한 수행 능력은 점차 저하되기 때문에 상기와 같은 제조 공정 순서를 이용하면 핫-캐리어 효과 및 게이트 프린즈 필드 조건을 모두 만족하는 버퍼용 절연막을 가지는 모스 트랜지스터를 확보하기 어려운 문제점을 가지고 있었다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 게이트 전극 측벽과 스페이서 사이의 버퍼용 절연막 두께는 최소화하면서 스페이서와 기판 사이의 버퍼용 절연막 두께는 상대적으로 두껍게 증가시키므로써, 핫-캐리어 효과 및 게이트 프린즈 필드 조건에 모두 적합한 고신뢰성의 모스 트랜지스터의 형성 방법을 제공하는데 있다.
도 1a 내지 도 1d는 종래 기술에 의한 모스 트랜지스터의 형성 공정을 순차적으로 나타낸 공정 순서도,
도 2a 내지 도 2f는 본 발명에 따른 모스 트랜지스터의 형성 공정을 순차적으로 나타낸 공정 순서도.
*도면의 주요 부분에 대한 부호의 설명*
100: 실리콘 기판 102: 게이트 절연막
104: 게이트 전극 106: LDD 영역
108: 제 1스페이서 110,110': 버퍼용 절연막
112':제 2스페이서 114: 소스/드레인 영역
상기 목적을 달성하기 위하여 본 발명은 반도체 기판에 형성된 게이트 전극 및 소스/드레인 영역을 구비하는 모스 트랜지스터에 있어서, 반도체 기판 상부에 게이트 절연막 및 게이트 전극을 형성하는 단계와, 게이트 전극 측벽에 제 1스페이서를 형성하는 단계와, 제 1스페이서를 제외한 게이트 전극 상부면과 게이트 전극에 의해 드러난 기판 표면에 게이트 절연막보다 두꺼운 버퍼용 절연막을 형성하는 단계와, 제 1스페이서를 제거하는 단계와, 게이트 전극 측벽에 제 2스페이서를 형성하고 이후 소스/드레인 영역이 형성될 기판 상부에 해당하는 버퍼용 절연막을 제거하는 단계와, 기판과 다른 도전성 불순물을 고농도로 주입하여 식각된 버퍼용 절연막 에지 근방의 기판 내에 소스/드레인 영역을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
본 발명의 모스 트랜지스터의 형성 방법에 있어서, 제 1스페이서가 제 2스페이서보다 더 얇은 두께를 가지는 것이 바람직하다. 그리고, 게이트 전극을 형성한 후에 기판과 다른 도전성 불순물을 저농도로 주입하여 상기 게이트 전극 에지 하부 근방의 기판 내에 LDD 영역을 형성하는 것을 더 포함한다. 또한, 제 1스페이서 및 제 2스페이서는 실리콘질화막으로 형성하며, 버퍼용 절연막은 실리콘산화막으로 형성하는 것이 바람직하다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하고자 한다.
도 2a 내지 도 2f는 본 발명에 따른 모스 트랜지스터의 형성 공정을 순차적으로 나타낸 공정 순서도이다. 참고적으로 본 실시예에서는 n채널 모스 트랜지스터를 이용하도록 한다.
우선, 반도체 기판으로서 p형 실리콘 기판(100) 내에 소자의 활성 영역을 정의하는 소자 분리막(도시하지 않음)을 형성한다. 도 2a에 나타난 바와 같이 기판(100)의 활성 영역 표면에 게이트 절연막(102) 및 게이트 전극(104)을 형성한다. 그 다음 기판과 다른 도전성 불순물인 n형 불순물을 저농도로 주입하여 게이트 전극(14) 에지 근방의 기판 표면에 n형 불순물이 주입된 LDD 영역(16)을 형성한다. 그리고, 게이트 전극(14) 상부면과 게이트 전극(14)에 의해 표면이 드러난 기판 전면에 얇은 실리콘질화막(108)을 증착한다.
이어서 도 2b에 나타난 바와 같이 실리콘질화막(108)을 건식식각 공정으로 식각해서 게이트 전극(104) 양측벽에 제 1스페이서(108')를 형성한다.
그리고, 도 2c에 나타난 바와 같이 결과물에 산화 공정을 실시하여 제 1스페이서(108')를 제외한 게이트 전극(104) 상부면과 게이트 전극(104)에 의해 드러난 기판 표면에 게이트 절연막(102)보다 두꺼운 버퍼용 절연막(110)을 형성한다.
그 다음 도 2d에 나타난 바와 같이, 인산 딥(dip) 공정을 이용하여 선택적으로 제 1스페이서(108')만을 제거한다.
이어서 도 2e에 나타난 바와 같이 결과물 전면에 1차로 증착된 실리콘질화막(108)보다 두껍게 실리콘질화막(112)을 증착하고, 건식 식각 공정으로 상기 실리콘질화막(112)을 식각해서 도 2f에 나타난 바와 같이 게이트 전극(104) 양측벽에 제 2스페이서(112')를 형성한다. 이후 소스/드레인 영역이 형성될 기판 상부에 해당하는 버퍼용 절연막을 제거해서 게이트 전극(104) 상부면과 제 2스페이서(112') 하부에 해당하는 버퍼용 절연막(110')만이 남아 있도록 한 후에, 기판과 다른 도전성인 n형 불순물을 고농도로 이온 주입하여 제 2스페이서(112') 하부의 버퍼용 절연막(110') 에지 근방의 기판(100) 내에 소스/드레인 영역(114)을 형성한다.
이후, 도면에 도시하지는 않았지만 실리사이드 공정, 층간 절연막 공정 및 배선 공정을 순차적으로 실시하여 본 발명의 모스 트랜지스터를 완성한다.
이러한 제조 공정에 의해 본 발명은 게이트 전극(104) 측벽에 제외한 게이트 전극(104) 상부면과 스페이서(112') 하부에만 게이트 절연막보다 두꺼운 실리콘산화막으로 이루어진 버퍼용 절연막(110,110')을 확보한다.
상기한 바와 같이 본 발명에 의하면, 게이트 전극 측벽과 스페이서 사이를 제외한 게이트 전극 상부면과 스페이서 하부에 버퍼용 절연막을 형성하므로써, 게이트 전극 에지 부근에서 발생하는 핫-캐리어 효과를 최소화하면서 게이트 전극 측벽의 버퍼용 절연막으로 야기되는 게이트 프린즈 필드 조건의 악화를 보상하여 트랜지스터의 구동 능력을 향상시킬 수 있으며 이에 따라 고신뢰성 반도체 디바이스를 구현할 수 있는 효과가 있다.
한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.
Claims (5)
- 반도체 기판에 형성된 게이트 전극 및 소스/드레인 영역을 구비하는 모스 트랜지스터에 있어서,상기 반도체 기판 상부에 게이트 절연막 및 게이트 전극을 형성하는 단계;상기 게이트 전극 측벽에 제 1스페이서를 형성하는 단계;상기 제 1스페이서를 제외한 상기 게이트 전극 상부면과 게이트 전극에 의해 드러난 기판 표면에 게이트 절연막보다 두꺼운 버퍼용 절연막을 형성하는 단계;상기 제 1스페이서를 제거하는 단계;상기 게이트 전극 측벽에 제 2스페이서를 형성하고, 이후 소스/드레인 영역이 형성될 기판 상부에 해당하는 버퍼용 절연막을 제거하는 단계; 및기판과 다른 도전성 불순물을 고농도로 주입하여 상기 식각된 버퍼용 절연막 에지 근방의 기판 내에 소스/드레인 영역을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 모스 트랜지스터의 형성 방법.
- 제 1항에 있어서, 상기 제 1스페이서가 제 2스페이서보다 더 얇은 두께를 가지는 것을 특징으로 하는 모스 트랜지스터의 형성 방법.
- 제 1항에 있어서, 상기 게이트 전극을 형성한 후에 기판과 다른 도전성 불순물을 저농도로 주입하여 상기 게이트 전극 에지 하부 근방의 기판 내에 LDD 영역을 형성하는 것을 더 포함하는 것을 특징으로 하는 모스 트랜지스터의 형성 방법.
- 제 1항에 있어서, 상기 제 1스페이서 및 제 2스페이서는 실리콘질화막으로 형성하는 것을 특징으로 하는 모스 트랜지스터의 형성 방법.
- 제 1항에 있어서, 상기 버퍼용 절연막은 실리콘산화막으로 형성하는 것을 특징으로 하는 모스 트랜지스터의 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980045846A KR20000027815A (ko) | 1998-10-29 | 1998-10-29 | 모스 트랜지스터의 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980045846A KR20000027815A (ko) | 1998-10-29 | 1998-10-29 | 모스 트랜지스터의 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000027815A true KR20000027815A (ko) | 2000-05-15 |
Family
ID=19556155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980045846A KR20000027815A (ko) | 1998-10-29 | 1998-10-29 | 모스 트랜지스터의 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000027815A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101033220B1 (ko) * | 2004-12-22 | 2011-05-06 | 주식회사 하이닉스반도체 | 금속 게이트를 가지는 반도체 소자의 형성방법 |
-
1998
- 1998-10-29 KR KR1019980045846A patent/KR20000027815A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101033220B1 (ko) * | 2004-12-22 | 2011-05-06 | 주식회사 하이닉스반도체 | 금속 게이트를 가지는 반도체 소자의 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5573965A (en) | Method of fabricating semiconductor devices and integrated circuits using sidewall spacer technology | |
| JP3841598B2 (ja) | 半導体素子の製造方法 | |
| US7485516B2 (en) | Method of ion implantation of nitrogen into semiconductor substrate prior to oxidation for offset spacer formation | |
| EP0495650B1 (en) | Method of fabricating field-effect transistor | |
| JPH0923010A (ja) | 半導体素子及びその製造方法 | |
| US5903013A (en) | Thin film transistor and method of manufacturing the same | |
| KR20030057889A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR0154306B1 (ko) | 모스 트랜지스터의 제조방법 | |
| US20020173104A1 (en) | Method for preventing gate depletion effects of MOS transistor | |
| KR100257074B1 (ko) | 모스팻 및 이의 제조방법 | |
| KR0170515B1 (ko) | Gold구조를 갖는 반도체장치 및 그의 제조방법 | |
| KR100227644B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR20000027815A (ko) | 모스 트랜지스터의 형성 방법 | |
| JPH09205205A (ja) | Ｍｏｓ型半導体装置の製造方法及びｍｏｓ型半導体装置 | |
| US6720224B2 (en) | Method for forming transistor of semiconductor device | |
| KR100448087B1 (ko) | 트랜지스터의스페이서제조방법 | |
| KR100499954B1 (ko) | 반도체 소자의 전계 효과 트랜지스터 제조 방법 | |
| KR940004415B1 (ko) | Mos fet 제조방법 및 그 구조 | |
| KR20050071020A (ko) | 모스 전계효과 트랜지스터의 제조 방법 | |
| KR100301249B1 (ko) | 반도체 소자 제조 방법 | |
| KR100504193B1 (ko) | 반도체소자의 게이트 스페이서 형성방법 | |
| KR20010066328A (ko) | 반도체소자의 트랜지스터 제조방법 | |
| KR100598163B1 (ko) | Ｌｄｄ 구조의 모스 트랜지스터 제조방법 | |
| KR0161873B1 (ko) | 반도체 소자 제조방법 | |
| KR100480921B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |