KR20000027354A - 집적화된 고전압 전력 소자 제조방법 - Google Patents
집적화된 고전압 전력 소자 제조방법 Download PDFInfo
- Publication number
- KR20000027354A KR20000027354A KR1019980045269A KR19980045269A KR20000027354A KR 20000027354 A KR20000027354 A KR 20000027354A KR 1019980045269 A KR1019980045269 A KR 1019980045269A KR 19980045269 A KR19980045269 A KR 19980045269A KR 20000027354 A KR20000027354 A KR 20000027354A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- forming
- well
- teos oxide
- teos
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 230000000149 penetrating effect Effects 0.000 claims abstract description 3
- 238000005530 etching Methods 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 16
- 239000012535 impurity Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000005524 hole trap Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 208000016169 Fish-eye disease Diseases 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 비교적 간단한 공정으로 집적화된 고전압 전력 소자를 제조할 수 있어 공정을 단순화시키고, 생산단가를 낮출 수 있으며 필드산화막 형성 공정에서 웰 내의 불순물이 재분포되는 것을 방지할 수 있는 집적화된 고전압 전력 소자 제조 방법에 관한 것으로, 저온에서 TEOS 산화막을 형성하여 트렌치 채움(filling) 공정을 실시하면서 동시에 필드산화막 및 필드전력소자의 게이트산화막을 형성함으로써 공정단계를 줄일 수 있고, 웰 내의 불순물이 재분포 되는 것을 방지한다는데 그 특징이 있다. 본 발명에 따라 TEOS 산화막을 형성하여 트렌치를 채움과 동시에 필드산화막과 p채널 필드 전력소자의 게이트 산화막을 함께 형성함으로써 공정을 단순화시킬 수 있다. 또한, 필드산화막을 종래의 LOCOS 형성 공정에서 보다 저온에서 TEOS 산화막으로 형성함으로써, 드리프트 영역 및 P 에피층 불순물의 외부확산 (out-diffusion)을 방지할 수 있다. 따라서 불순물농도와 접합깊이를 쉽게 조절할 수 있고, 소자의 온(on) 저항값을 감소시킬 수 있다.
Description
본 발명은 집적화된 고전압 전력소자 제조 분야에 관한 것으로, 특히 30 V 내지 100 V의 높은 항복전압을 갖는 고전압 전력소자에서 문제점으로 지적되는 격리기술과 고전압 전력 소자 제조를 위한 공정 단계를 줄일 수 있고, 채널과 드리프트영역의 높은 온(on) 저항을 감소시킬 수 있는 집적화된 고전압 전력 소자 제조 방법에 관한 것이다.
100 V 내지 500 V용 집적화된 고전압 전력 소자는 스텝모터, FED, 및 PDP의 구동 IC 등에 이용되는데, 높은 항복전압을 갖는 집적화된 고전압 전력 소자 제조에서 격리기술은 패키징 밀도(packing density) 및 누설전류와 직접 관련이 있기 때문에 매우 중요한 기술 중의 하나이다.
종래의 집적화된 고전압 전력소자 제조 공정에서 격리 기술로 사용되는 트렌치 채움(filling) 기술을 첨부된 도면 도1을 참조하여 설명한다.
n형 실리콘 기판 내부에 매몰산화막(11) 및 에피층(12)을 형성하여 실리콘 기판을 하부 실리콘 기판(10A)과 제1 n웰 영역(well)(10B)으로 분리시키고, 이온주입 공정을 실시하여 제1 n웰 영역(10B)의 표면으로부터 소정 깊이를 갖는 p형 드리프트(drift) 영역(13) 및 제2 n웰(14)을 형성하고, 제2 n웰(14) 및 제1 n웰(10B)을 선택적으로 식각하여 매몰산화막(11)을 노출시키는 트렌치(15)를 형성한다.
이어서, TEOS(tetra-ethyl-ortho-silicate) 산화막(16) 및 다결정실리콘막(17)을 차례로 형성하여 트렌치(15)를 채우고, 에치백(etch back) 공정 또는 화학적 기계적 연마(chemical mechanical polishing, CMP) 공정을 실시하여 표면을 평탄화시킨다. 다음으로, 로코스(local oxidation of silicon, 이하 LOCOS라 함) 공정을 실시하여 1000 ℃ 정도의 고온에서 장시간 동안 필드산화막(18A) 및 게이트 산화막(18B)을 형성한다. 이어서, 게이트 전극(19)을 형성하고, 이온주입 공정을 실시하여 p+드레인(20), p+소오스(21) 및 n+정공 포획영역(22)을 형성하고, 층간절연막(23)을 형성하고 선택적으로 식각하여 게이트 전극(19), 소오스(21) 및 드레인(20)을 노출시키는 콘택홀을 형성한 후, 게이트 전압 공급배선(24A), 드레인 전극(24B) 및 소오스 전극(24C)을 형성한다.
전술한 바와 같이 형성된 고전압 전력 소자는 n형 하부 실리콘 기판(10A) 위의 비저항이 높은 p형 에피층(12) 상에 위치하는 제1 n웰(10B)과 p 드리프트 영역(13)에 의해 전력소자의 항복전압 및 온(on) 저항값이 조절된다. 즉, 에피층(12)의 두께 및 불순물 농도, p 드리프트 영역(13)의 깊이 및 불순물의 농도에 따라 수직방향의 항복전압 값을 결정할 수 있고, 드레인(20)에서 소오스(21)까지의 거리에 따라서 수평방향의 항복전압 값을 결정할 수 있다. 또한, 드리프트 영역(13)에서 불순물 농도는 전력소자의 온(on) 저항값과 밀접한 관계가 있다. 즉, 드리프트 영역(13)의 불순물 농도가 낮을 때는 드레인(20) 가장자리(drain edge)에서 항복현상이 일어나며, 불순물 농도가 높을 때는 게이트 가장자리(gate-edge)에서 항복현상이 발생한다.
따라서, 전력소자의 웰 내에서 불순물의 재분포가 일어나지 않도록 하여야 하는데, 상기와 같이 고온에서 장시간 동안 필드산화막(18A)을 형성함으로 인하여 불순물의 재분포를 방지하기 어려워 소자의 특성이 저하되는 문제점이 있다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 비교적 간단한 공정으로 집적화된 고전압 전력 소자를 제조할 수 있어 공정을 단순화시키고, 생산단가를 낮출 수 있으며, 필드산화막 형성 공정에서 웰 내의 불순물이 재분포되는 것을 방지할 수 있는 집적화된 고전압 전력 소자 제조 방법을 제공하는데 그 목적이 있다.
도1은 종래 기술에 따라 형성된 고전압 전력 소자 단면도,
도2a 내지 도2i는 본 발명의 일실시예에 따른 고전압 전력 소자 제조 공정 단면도,
도3은 종래 기술과 본 발명에 따라 형성된 고전압 전력 소자의 전기적 특성을 비교하여 나타낸 그래프.
* 도면의 주요 부분에 대한 도면 부호의 설명
30A: 실리콘 기판 30B: 제1 n웰
31: 매몰산화막 32: 에피층
33: p 드리프트 영역 34: 제2 n웰
35: 트렌치 36: 열산화막
37: 제1 TEOS 산화막 38: SOG막
39: 제2 TEOS 산화막 40: 감광막 패턴
41: 게이트 전극 42: 소오스
43: 드레인 44: 정공 포획영역
45: 층간절연막
46A, 46B, 46C: 게이트 전압 공급 배선, 드레인 전극, 소오스 전극
상기와 같은 목적을 달성하기 위한 본 발명은 제1 도전형의 반도체 기판 내에 매몰절연막 및 제2 도전형의 에피층을 형성하여 상기 에피층 상에 제1 도전형의 제1 웰을 정의하는 제1 단계; 상기 제1 웰의 표면으로부터 일정 깊이를 갖는 제1 도전형의 제2 웰 및 상기 제2 웰과 인접하는 제2 도전형의 드리프트 영역(drift region)을 형성하는 제2 단계; 상기 반도체 기판을 선택적으로 식각하여 상기 제2 웰 및 상기 제1 웰을 관통하는 트렌치를 형성하는 제3 단계; 상기 트렌치 내부 및 상기 제3 단계가 완료된 전체 구조 상에 제1 TEOS 산화막을 형성하는 제4 단계; 상기 제1 TEOS 산화막 상에 제2 TEOS 산화막을 형성하는 제5 단계; 상기 제1 TEOS 산화막 및 상기 제2 TEOS 산화막을 선택적으로 식각하여 필드산화막 패턴 및 게이트 산화막 패턴을 형성하여, 제2 도전형의 소오스 영역 및 드레인 영역과 소오스 영역에 인접하는 제1 도전형 캐리어 포획 영역을 정의하는 제6 단계; 상기 게이트 산화막 상에 게이트 전극을 형성하는 제7 단계; 및 상기 제2 도전형의 소오스 영역 및 드레인 영역과 상기 제1 도전형 캐리어 포획영역에 선택적으로 이온을 주입하는 제8 단계를 포함하는 전력소자 제조 방법을 제공한다.
본 발명은 저온에서 TEOS 산화막을 형성하여 트렌치 채움(filling) 공정을 실시하면서 동시에 필드산화막 및 필드전력소자의 게이트산화막을 형성함으로써 공정단계를 줄일 수 있고, 웰 내의 불순물이 재분포 되는 것을 방지하는데 그 특징이 있다.
이하, 첨부된 도면 도2a 내지 도2i를 참조하여 본 발명의 일실시예에 따른 집적화된 고전압 전력 소자 제조 방법을 설명한다.
먼저, 도2a에 도시한 바와 같이 n형 실리콘 기판 내에 매몰산화막(31) 및 p 에피층(32)을 형성하여 하부 실리콘 기판(30A)과 제1 n웰(30B)로 분리한다.
다음으로, 도2b에 도시한 바와 같이 산화막 및 질화막을 증착 및 에칭하여 이온주입 마스크(도시하지 않음)를 형성하고, 인(P)을 이온주입한 후 질화막을 제거하고 높은 온도에서 드라이브-인(drive-in)시켜 제1 n웰(30B) 표면으로부터 소정 깊이를 갖는 제2 n웰(35)을 형성한다. 이어서, 붕소(B)를 선택적으로 이온주입하여 제2 n웰(35)과 인접하는 p 드리프트 영역(33)을 형성한다.
다음으로, 도2c에 도시한 바와 같이 45%의 He과 O2가 포함된 HBr/SiF4혼합가스로 제2 n웰(34)과 제1 n웰(30B)을 선택적으로 식각하여 트렌치(35)를 형성하고, 전체 구조 상에 500 Å 정도 두께의 열산화막(36)을 형성한 다음, 열산화막(36) 상에 15000 Å 내지 20000 Å 두께의 제1 TEOS 산화막(37)을 증착하고 850 ℃에서 30분 정도 열처리한다. 이어서, 제1 TEOS 산화막(37) 상에 제1 TEOS산화막과 식각선택비가 유사한 SOG(spin on glass)막(38)을 형성한다.
다음으로, 도2d에 도시한 바와 같이 SOG막 및 제1 TEOS 산화막(37)을 에치백하여 평탄화시킨다.
다음으로, 도2e에 도시한 바와 같이 제1 TEOS 산화막(37) 상에 2000 Å 내지 3000 Å 두께의 제2 TEOS 산화막(39)을 형성하고, 제2 TEOS 산화막(39) 상에 필드산화막 및 게이트 산화막을 정의하는 감광막 패턴(40)을 형성한다.
다음으로, 도2f에 도시한 바와 같이 완충산화식각제(buffered oxide etchant, 이하 BOE라 함)를 이용한 습식식각으로 제1 TEOS 산화막(37) 및 제2 TEOS 산화막(39)을 경사식각하여 필드산화막 패턴(37A) 및 필드전력 소자의 게이트 산화막 패턴(37B)을 형성하여 소오스 및 드레인 영역을 정의한다. 이전의 공정에서 제1 TEOS 산화막(37)은 열처리되었기 때문에 열처리되지 않은 제2 TEOS 산화막(39)과 BOE에 대한 서로 다른 습식식각 속도를 이용하여 필드산화막 패턴(37A)과 게이트 산화막 패턴(37B)의 측벽을 경사지게 한다.
다음으로, 도2g에 도시한 바와 같이 게이트 산화막(37B) 상에 게이트 전극(41)을 형성하고, 붕소를 선택적으로 이온주입하여 드레인(42)과 소오스(43)를 형성하고, 비소(As)를 이온주입하여 n+정공포획영역(44)을 형성한다.
다음으로, 도2h에 도시한 바와 같이 층간절연막(45)을 형성하고, 층간절연막(45)을 선택적으로 식각하여 드레인(42) 및 소오스(43)를 노출시키는 콘택홀을 형성한다.
다음으로, 도2i에 도시한 바와 같이 게이트 전압 공급배선(46A), 드레인 전극(46B) 및 소오스 전극(46C)을 형성한다.
상기와 같이 이루어지는 본 발명은 TEOS 산화막을 형성하여 트렌치를 채움과 동시에 필드산화막과 p채널 필드 전력소자의 게이트 산화막을 함께 형성함으로써 공정을 단순화시킬 수 있다. 또한, 필드산화막을 종래의 LOCOS 형성 공정에서 보다 저온에서 TEOS 산화막으로 형성함으로써, 드리프트 영역 및 P 에피층 불순물의 외부확산 (Out-diffusion)을 방지할 수 있다. 따라서 불순물농도와 접합깊이를 쉽게 조절할 수 있고, 소자의 온(on) 저항값을 감소시킬 수 있다.
첨부된 도면 도3은 종래 기술에 따라 형성된 고전압 전력 소자(A)와 본 발명에 따라 형성된 고전압 전력 소자(B)의 게이트 인가전압(VGS)과 드레인 전압 변화에 따른 드레인 전류 변화를 보이는 그래프로서, 본 발명에 따라 형성된 고전압 전력 소자의 경우 상대적으로 온 저항 값이 감소되었음을 보이고 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
Claims (8)
- 전력소자 제조 방법에 있어서,제1 도전형의 반도체 기판 내에 매몰절연막 및 제2 도전형의 에피층을 형성하여 상기 에피층 상에 제1 도전형의 제1 웰을 정의하는 제1 단계;상기 제1 웰의 표면으로부터 일정 깊이를 갖는 제1 도전형의 제2 웰 및 상기 제2 웰과 인접하는 제2 도전형의 드리프트 영역(drift region)을 형성하는 제2 단계;상기 반도체 기판을 선택적으로 식각하여 상기 제2 웰 및 상기 제1 웰을 관통하는 트렌치를 형성하는 제3 단계;상기 트렌치 내부 및 상기 제3 단계가 완료된 전체 구조 상에 제1 TEOS 산화막을 형성하는 제4 단계;상기 제1 TEOS 산화막 상에 제2 TEOS 산화막을 형성하는 제5 단계;상기 제1 TEOS 산화막 및 상기 제2 TEOS 산화막을 선택적으로 식각하여 필드산화막 패턴 및 게이트 산화막 패턴을 형성하여, 제2 도전형의 소오스 영역 및 드레인 영역과 소오스 영역에 인접하는 제1 도전형 캐리어 포획 영역을 정의하는 제6 단계;상기 게이트 산화막 상에 게이트 전극을 형성하는 제7 단계; 및상기 제2 도전형의 소오스 영역 및 드레인 영역과 상기 제1 도전형 캐리어 포획영역에 선택적으로 이온을 주입하는 제8 단계를 포함하는 전력소자 제조 방법.
- 제 1 항에 있어서,상기 제4 단계 후, 상기 제1 TEOS 산화막을 열처리하는 제9 단계를 더 포함하는 것을 특징으로 하는 전력소자 제조 방법.
- 제 2 항에 있어서,상기 제9 단계에서 상기 제1 TEOS 산화막을 850 ℃에서 30분 정도 열처리하는 것을 특징으로 하는 전력소자 제조 방법.
- 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 제6 단계는,완충산화식각제(buffered oxide etchant)를 이용한 습식식각을 실시하여 상기 필드산화막 패턴 및 상기 게이트 산화막 패턴의 측벽을 경사지게 형성하는 것을 특징으로 하는 전력소자 제조 방법.
- 제 4 항에 있어서,상기 제 3 단계 후,상기 제3 단계가 완료된 전체 구조 상에 열산화막을 형성하는 제10 단계를 더 포함하는 것을 특징으로 하는 전력소자 제조 방법.
- 제 4 항에 있어서,상기 제1 TEOS 산화막을 15000 Å 내지 20000 Å 두께로 형성하고,상기 제2 TEOS 산화막을 2000 Å 내지 3000 Å 두께로 형성하는 것을 특징으로 하는 전력소자 제조 방법.
- 제 4 항에 있어서,상기 제4 단계 후,상기 제1 TEOS 산화막 상에 SOG(spin on glass)막을 형성하고, 상기 SOG막 및 제1 TEOS 산화막을 에치백(etch back)하여 평탄화시키는 제11 단계를 더 포함하는 것을 특징으로 하는 전력소자 제조 방법.
- 제 4 항에 있어서,상기 제3 단계는 45%의 He과 O2가 포함된 HBr 및 SiF4혼합가스를 이용한 식각을 실시하는 것을 특징으로 하는 전력소자 제조 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980045269A KR100275500B1 (ko) | 1998-10-28 | 1998-10-28 | 집적화된 고전압 전력 소자 제조방법 |
| US09/428,403 US6284605B1 (en) | 1998-10-28 | 1999-10-28 | Method for fabricating semiconductor power integrated circuit |
| US09/865,004 US6404011B2 (en) | 1998-10-28 | 2001-05-23 | Semiconductor power integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980045269A KR100275500B1 (ko) | 1998-10-28 | 1998-10-28 | 집적화된 고전압 전력 소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000027354A true KR20000027354A (ko) | 2000-05-15 |
| KR100275500B1 KR100275500B1 (ko) | 2000-12-15 |
Family
ID=19555687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980045269A KR100275500B1 (ko) | 1998-10-28 | 1998-10-28 | 집적화된 고전압 전력 소자 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6284605B1 (ko) |
| KR (1) | KR100275500B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100596752B1 (ko) * | 2004-11-15 | 2006-07-05 | 매그나칩 반도체 유한회사 | 고전압소자의 형성방법 |
Families Citing this family (76)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1161769A1 (en) * | 1999-12-24 | 2001-12-12 | Koninklijke Philips Electronics N.V. | Method of manufacturing a semiconductor device comprising semiconductor elements formed in a top layer of a silicon wafer situated on a buried insulating layer |
| US6555873B2 (en) * | 2001-09-07 | 2003-04-29 | Power Integrations, Inc. | High-voltage lateral transistor with a multi-layered extended drain structure |
| KR100444492B1 (ko) | 2002-05-16 | 2004-08-16 | 주식회사 하이닉스반도체 | 반도체소자의 제조 방법 |
| JP2004228466A (ja) * | 2003-01-27 | 2004-08-12 | Renesas Technology Corp | 集積半導体装置およびその製造方法 |
| JP2006521902A (ja) * | 2003-03-31 | 2006-09-28 | ライポソニックス， インコーポレイテッド | 渦型トランスデューサー |
| US7056591B1 (en) * | 2003-07-30 | 2006-06-06 | Advanced Cardiovascular Systems, Inc. | Hydrophobic biologically absorbable coatings for drug delivery devices and methods for fabricating the same |
| KR100518606B1 (ko) * | 2003-12-19 | 2005-10-04 | 삼성전자주식회사 | 실리콘 기판과 식각 선택비가 큰 마스크층을 이용한리세스 채널 어레이 트랜지스터의 제조 방법 |
| KR100602096B1 (ko) * | 2004-12-29 | 2006-07-19 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
| US20060205904A1 (en) * | 2005-03-11 | 2006-09-14 | St Clair David J | Oil gels of controlled distribution block copolymers and ester oils |
| JP2007067012A (ja) * | 2005-08-29 | 2007-03-15 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| KR100847837B1 (ko) * | 2006-12-29 | 2008-07-23 | 동부일렉트로닉스 주식회사 | 디모스 소자 및 그 제조 방법 |
| KR100836766B1 (ko) * | 2007-01-22 | 2008-06-10 | 삼성전자주식회사 | 고전압 반도체 소자의 제조방법 및 이를 이용한 고전압반도체 소자 |
| FR2915893B1 (fr) | 2007-05-10 | 2012-05-11 | Oreal | Composition cosmetique sous forme de mousse sans cire |
| FR2915892B1 (fr) | 2007-05-10 | 2009-07-03 | Oreal | Composition sous forme de mousse comprenant un structurant polymerique |
| KR20090007053A (ko) | 2007-07-13 | 2009-01-16 | 매그나칩 반도체 유한회사 | 고전압 소자 및 그 제조방법 |
| FR2918562B1 (fr) | 2007-07-13 | 2009-10-16 | Oreal | Composition cosmetique anhydre comprenant un copolymere silicone adhesif sensible a la pression, une silicone volatile et une silicone fluide particuliere |
| FR2924939B1 (fr) | 2007-12-13 | 2010-02-26 | Oreal | Procede de coloration des cheveux a partir d'une composition comprenant un polymere filmogene hydrophobe, un pigment et un solvant volatil |
| KR101035596B1 (ko) * | 2007-12-28 | 2011-05-19 | 매그나칩 반도체 유한회사 | 딥 트렌치 구조를 갖는 반도체 소자 |
| FR2927805B1 (fr) | 2008-02-26 | 2011-01-07 | Oreal | Composition cosmetique comprenant un copolymere silicone particulier, un solvant volatil et une resine de silicone particuliere. |
| FR2934129B1 (fr) | 2008-07-24 | 2014-05-02 | Oreal | Procede de traitement cosmetique. |
| FR2938759B1 (fr) | 2008-11-24 | 2012-10-12 | Oreal | Composition de coloration des fibres keratiniques comprenant un polymere supramoleculaire a base de polyalcene un pigment et un solvant volatil |
| KR20100079122A (ko) * | 2008-12-30 | 2010-07-08 | 주식회사 동부하이텍 | 고전압용 반도체 소자 및 그의 제조 방법 |
| FR2946873A1 (fr) | 2009-06-18 | 2010-12-24 | Oreal | Composition de traitement des fibres keratiniques comprenant un polymere supramoleculaire a base de polyalcene et un polymere sequence et un solvant volatil. |
| FR2948875B1 (fr) | 2009-08-10 | 2011-09-02 | Oreal | Composition cosmetique comprenant un copolymere silicone particulier, un solvant volatil et des particules metalliques |
| FR2949053B1 (fr) | 2009-08-13 | 2011-11-04 | Oreal | Composition cosmetique comprenant un copolymere silicone particulier et un ou plusieurs alcanes lineaires volatils liquides |
| FR2949679B1 (fr) | 2009-09-08 | 2012-02-24 | Oreal | Procede de maquillage des ongles et article pour la mise en oeuvre du procede |
| FR2953716B1 (fr) | 2009-12-16 | 2015-03-27 | Oreal | Kit de formulation d'un produit cosmetique |
| FR2954113B1 (fr) | 2009-12-22 | 2013-03-08 | Oreal | Agent de coloration et/ou de decoloration des fibres keratiniques en deux parties ou plus, sous forme d'emulsion. |
| FR2958540B1 (fr) | 2010-04-12 | 2012-05-04 | Oreal | Procede de coloration mettant en oeuvre des silicones adhesives sensibles a la pression avec une etape de pre-traitement |
| FR2958539B1 (fr) | 2010-04-13 | 2012-07-06 | Oreal | Composition cosmetique comprenant des particules de pierre ponce |
| JP2011238771A (ja) * | 2010-05-11 | 2011-11-24 | Hitachi Ltd | 半導体装置 |
| CN101916775A (zh) * | 2010-07-09 | 2010-12-15 | 上海新进半导体制造有限公司 | 高压半导体器件及其制造方法 |
| FR2975908B1 (fr) | 2011-05-31 | 2013-10-04 | Oreal | Composition cosmetique solide sous forme de poudre compacte |
| FR2992195B1 (fr) | 2012-06-21 | 2014-11-07 | Oreal | Composition cosmetique comprenant une huile, des particules d'aerogel de silice hydrophobe et un copolymere sequence hydrocarbone de preference obtenu a partir d'au moins un monomere styrene |
| FR2992193B1 (fr) | 2012-06-21 | 2014-11-07 | Oreal | Composition cosmetique liquide comprenant une huile, des particules d'aerogel de silice hydrophobe et une cire de temperature de fusion superieure a 60°c |
| FR2992207B1 (fr) | 2012-06-21 | 2014-10-31 | Oreal | Composition cosmetique comprenant une huile, des particules d'aerogel de silice hydrophobe et un polymere semi-cristallin |
| FR2992215B1 (fr) | 2012-06-21 | 2014-10-31 | Oreal | Composition cosmetique anhydre comprenant une huile, des particules d'aerogel de silice hydrophobe, un actif hydrophile et au moins un agent tensioactif |
| FR2992211B1 (fr) | 2012-06-21 | 2014-10-31 | Oreal | Composition cosmetique liquide comprenant une huile, des particules d'aerogel de silice hydrophobe et un organogelateur non polymerique |
| FR2992196B1 (fr) | 2012-06-21 | 2014-10-31 | Oreal | Composition cosmetique liquide comprenant une huile, des particules d'aerogel de silice hydrophobe et un copolymere ethylenique sequence |
| WO2013190708A1 (en) | 2012-06-21 | 2013-12-27 | L'oreal | Cosmetic composition comprising a hydrocarbonated-based resin, a hydrocarbon-based block copolymer, a non volatile dimethicone oil and a non volatile hydrocarbonated oil |
| WO2013190702A1 (en) | 2012-06-21 | 2013-12-27 | L'oreal | Cosmetic composition comprising a hydrocarbonated-based resin, a hydrocarbon-based block copolymer, a non volatile phenyl dimethicone oil and a non volatile hydrocarbonated oil |
| FR2992206B1 (fr) | 2012-06-21 | 2014-07-18 | Oreal | Composition cosmetique comprenant une huile, des particules d'aerogel de silice hydrophobe et une resine hydrocarbonee |
| FR2998782B1 (fr) | 2012-11-30 | 2015-04-17 | Oreal | Emulsion cosmetique eau-dans-huile notamment conditionnee sous forme d'aerosol comprenant au moins un polymere vinylique, au moins un copolymere d'olefine et au moins un actif anti-transpirant |
| WO2014087183A1 (en) | 2012-12-04 | 2014-06-12 | L'oreal | Solid powdery cosmetic composition |
| US10438856B2 (en) | 2013-04-03 | 2019-10-08 | Stmicroelectronics, Inc. | Methods and devices for enhancing mobility of charge carriers |
| FR3007972B1 (fr) | 2013-07-04 | 2015-08-07 | Oreal | Composition cosmetique comprenant des esters gras liquides, des huiles volatiles et des epaississants, et procede de traitement cosmetique |
| US20150206794A1 (en) * | 2014-01-17 | 2015-07-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for Removing Micro Scratches In Chemical Mechanical Polishing Processes |
| US9947772B2 (en) | 2014-03-31 | 2018-04-17 | Stmicroelectronics, Inc. | SOI FinFET transistor with strained channel |
| FR3025075A1 (fr) | 2014-08-28 | 2016-03-04 | Oreal | Nouveau dispositif de soin et/ou maquillage comprenant une composition d’architecture gel/gel |
| WO2016030839A1 (fr) | 2014-08-28 | 2016-03-03 | L'oreal | Composition gel/gel comprenant un filtre uv |
| FR3025099B1 (fr) | 2014-08-28 | 2016-12-16 | Oreal | Composition cosmetique de type gel a tenue amelioree et non collante |
| FR3025096B1 (fr) | 2014-08-28 | 2016-12-23 | Oreal | Composition gel/gel contenant un actif anti-transpirant |
| FR3028753B1 (fr) | 2014-11-24 | 2018-01-05 | L'oreal | Gel aqueux ou hydroalcoolique de phyllosilicates synthetiques a titre d'agent viscosant, matifiant et/ou homogeneisant d'application |
| FR3028751B1 (fr) | 2014-11-24 | 2018-01-05 | L'oreal | Phyllosilicate synthetique sous forme de poudre a titre d'agent matifiant et/ou homogeneisant d'application |
| JP6678732B2 (ja) | 2015-08-18 | 2020-04-08 | ロレアル | 水中油型エマルション組成物 |
| US9985019B2 (en) * | 2015-09-16 | 2018-05-29 | Vanguard International Semiconductor Corporation | Semiconductor structure with high-voltage and low-voltage CMOS devices and method for manufacturing the same |
| JP2017100985A (ja) | 2015-12-01 | 2017-06-08 | ロレアル | 美容のための使用に適した組成物 |
| JP2017109928A (ja) | 2015-12-14 | 2017-06-22 | ロレアル | 複合粒子 |
| FR3052976A1 (fr) | 2016-06-23 | 2017-12-29 | Oreal | Composition comprenant des particules de polymere stabilise, un polymere filmogene hydrophobe, une phase aqueuse et un tensioactif |
| FR3052972B1 (fr) | 2016-06-23 | 2018-08-03 | L'oreal | Procede d’allongement et/ou de densification des fibres |
| WO2018085021A1 (en) * | 2016-11-02 | 2018-05-11 | Dow Global Technologies Llc | Solid non-aqueous gel air odorizer |
| FR3063899B1 (fr) | 2017-03-17 | 2019-04-19 | Capsum | Compositions comprenant une phase grasse et une phase aqueuse sous forme de spheres solides |
| FR3063900B1 (fr) | 2017-03-17 | 2021-05-07 | Oreal | Poudre compacte sans talc traite en surface, a base de mica, d’une huile siliconee non volatile non phenylee et d’un copolymere sequence hydrocarbone amorphe |
| FR3067595B1 (fr) | 2017-06-15 | 2020-01-17 | L'oreal | Emulsion eau-dans-huile a base de charges non epaississantes non interferentielles, d’une huile non volatile, d’un polymere filmogene hydrophobe, d’un elastomere de silicone emulsionnant et de pigments |
| FR3087781B1 (fr) | 2018-10-25 | 2020-10-09 | Oreal | Composition comprenant au moins un copolymere acrylique silicone et au moins un copolymere acrylique cationique |
| FR3087652B1 (fr) | 2018-10-25 | 2021-01-22 | Oreal | Procede de mise en forme capillaire mettant en œuvre une composition comprenant au moins un copolymere acrylique silicone |
| FR3087782B1 (fr) | 2018-10-25 | 2021-07-23 | Oreal | Composition comprenant au moins un copolymere acrylique silicone et au moins un copolymere bloc hydrocarbone |
| FR3090372B1 (fr) | 2018-12-20 | 2021-07-02 | Oreal | Composition cosmétique comprenant au moins un polymère filmogène hydrophobe et au moins une silicone aminée |
| FR3090356B1 (fr) | 2018-12-20 | 2021-05-21 | Oreal | Composition cosmétique comprenant au moins deux alcoxysilanes différents l’un de l’autre et au moins un polymère filmogène hydrophobe |
| FR3090325B1 (fr) | 2018-12-21 | 2021-01-01 | Oreal | Composition du type gel/gel comprenant des particules de nitrure de bore et au moins un pigment encapsule |
| FR3104989B1 (fr) | 2019-12-18 | 2022-07-15 | Oreal | Composition cosmétique comprenant un polymère filmogène hydrophobe et une silicone aminée particulière |
| FR3109730B1 (fr) | 2020-04-30 | 2023-10-06 | Oreal | Dispositif aérosol contenant une composition comprenant au moins un copolymère acrylique siliconé et au moins un agent propulseur |
| FR3119769B1 (fr) | 2021-02-12 | 2023-09-15 | Oreal | Méthode et système d’élimination de maquillage |
| FR3121044B1 (fr) | 2021-03-26 | 2024-04-19 | Oreal | Emulsion avec filtre hydrosoluble neutralisé, huile siliconée non volatile non phénylée, polymère filmogène et émulsionnant polydiméthylméthylsiloxane polyoxyalkyléné linéaire |
| FR3128882B1 (fr) | 2021-11-09 | 2023-12-22 | Oreal | Composition cosmétique comprenant une silicone aminée, un composé polymérique particulier et un agent propulseur, dispositif aérosol la comprenant, procédé de traitement cosmétique et utilisation |
| FR3129598A1 (fr) | 2021-11-26 | 2023-06-02 | L'oreal | Emulsion eau-dans-huile cosmétique comprenant un filtre UV hydrosoluble particulier, une base, une huile volatile, un polymère filmogène hydrophobe, une polydiméthylméthylsiloxane linéaire polyoxyalkyléné et une vitamine B3. |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63131542A (ja) | 1986-11-20 | 1988-06-03 | Nec Kansai Ltd | 半導体装置の製造方法 |
| US5283201A (en) | 1988-05-17 | 1994-02-01 | Advanced Power Technology, Inc. | High density power device fabrication process |
| US5168331A (en) * | 1991-01-31 | 1992-12-01 | Siliconix Incorporated | Power metal-oxide-semiconductor field effect transistor |
| US5648281A (en) * | 1992-09-21 | 1997-07-15 | Siliconix Incorporated | Method for forming an isolation structure and a bipolar transistor on a semiconductor substrate |
| US5567634A (en) | 1995-05-01 | 1996-10-22 | National Semiconductor Corporation | Method of fabricating self-aligned contact trench DMOS transistors |
| US5618751A (en) | 1996-05-23 | 1997-04-08 | International Business Machines Corporation | Method of making single-step trenches using resist fill and recess |
| US6239463B1 (en) * | 1997-08-28 | 2001-05-29 | Siliconix Incorporated | Low resistance power MOSFET or other device containing silicon-germanium layer |
-
1998
- 1998-10-28 KR KR1019980045269A patent/KR100275500B1/ko not_active IP Right Cessation
-
1999
- 1999-10-28 US US09/428,403 patent/US6284605B1/en not_active Expired - Lifetime
-
2001
- 2001-05-23 US US09/865,004 patent/US6404011B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100596752B1 (ko) * | 2004-11-15 | 2006-07-05 | 매그나칩 반도체 유한회사 | 고전압소자의 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6404011B2 (en) | 2002-06-11 |
| KR100275500B1 (ko) | 2000-12-15 |
| US20020005562A1 (en) | 2002-01-17 |
| US6284605B1 (en) | 2001-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100275500B1 (ko) | 집적화된 고전압 전력 소자 제조방법 | |
| KR100418435B1 (ko) | 전력 집적회로 소자의 제조 방법 | |
| US8264038B2 (en) | Buried floating layer structure for improved breakdown | |
| EP1868239B1 (en) | Method of manufacturing trenches in a semiconductor body | |
| US7915155B2 (en) | Double trench for isolation of semiconductor devices | |
| US5436190A (en) | Method for fabricating semiconductor device isolation using double oxide spacers | |
| US20030168712A1 (en) | Semiconductor device having dual isolation structure and method of fabricating the same | |
| KR20040009680A (ko) | 고전압 종형 디모스 트랜지스터 및 그 제조방법 | |
| US5541132A (en) | Insulated gate semiconductor device and method of manufacture | |
| US9525060B2 (en) | Reduced area power devices using deep trench isolation | |
| US10672901B2 (en) | Power transistor with terminal trenches in terminal resurf regions | |
| US6255190B1 (en) | Method for dielectrically isolated deep pn-junctions in silicon substrates using deep trench sidewall predeposition technology | |
| US20130175614A1 (en) | Semiconductor devices and methods of fabricating the same | |
| CN209963062U (zh) | 半导体结构与半导体器件 | |
| CN109873033B (zh) | 绝缘栅双极型晶体管及其制造方法 | |
| KR100319615B1 (ko) | 반도체 장치에서의 소자격리방법 | |
| WO2019109823A1 (zh) | Mosfet结构及其制造方法 | |
| CN103187355A (zh) | 具有隔离结构的半导体衬底及其制备方法 | |
| CN103426828A (zh) | 一种基于绝缘体上硅材料的双极型高压cmos单多晶硅填充深沟道器件隔离工艺 | |
| KR100248157B1 (ko) | 반도체장치의 제조방법 | |
| KR101099564B1 (ko) | 바이폴라 접합 트랜지스터 및 그의 제조방법 | |
| KR100548536B1 (ko) | 에스 오 아이 기판에 형성되는 반도체 디바이스 및 그 제조방법 | |
| CN113964038A (zh) | 沟槽栅mosfet器件的制造方法 | |
| KR100268866B1 (ko) | 반도체 소자 및 이의 제조방법 | |
| KR100277871B1 (ko) | 격리막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110706 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |