KR20000026191A - 반도체 기판의 급속 열처리 방법 및 그 장치 - Google Patents
반도체 기판의 급속 열처리 방법 및 그 장치 Download PDFInfo
- Publication number
- KR20000026191A KR20000026191A KR1019980043620A KR19980043620A KR20000026191A KR 20000026191 A KR20000026191 A KR 20000026191A KR 1019980043620 A KR1019980043620 A KR 1019980043620A KR 19980043620 A KR19980043620 A KR 19980043620A KR 20000026191 A KR20000026191 A KR 20000026191A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- source
- heat treatment
- drain
- mask
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 80
- 239000004065 semiconductor Substances 0.000 claims description 82
- 238000010438 heat treatment Methods 0.000 claims description 39
- 239000012535 impurity Substances 0.000 claims description 34
- 238000009792 diffusion process Methods 0.000 claims description 15
- 230000000903 blocking effect Effects 0.000 claims description 12
- 239000002019 doping agent Substances 0.000 abstract description 8
- 230000000873 masking effect Effects 0.000 abstract description 8
- 238000003672 processing method Methods 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000006641 stabilisation Effects 0.000 description 3
- 238000011105 stabilization Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
반도체 소자의 접합층의 깊이를 원하는 값만큼 용이하게 조정할 수 있는 반도체 기판의 급속 열처리 방법 및 그 장치에 관한 것으로, 확산 속도가 서로 다른 불순물이 도핑된 제 1소스/드레인과 제 2소스/드레인을 급속 열처리하여 원하는 깊이의 얕은 접합을 형성할 경우, 제 1소스/드레인 영역을 막아주는 패턴을 가지는 마스크를 급속 열처리를 위한 광원과 반도체 기판 사이에 위치시킨 후, 반도체 기판을 급속 열처리한 후, 제 1소스/드레인 영역을 막아주는 패턴을 가지는 마스크를 제거하고, 제 2소스/드레인 영역을 막아주는 패턴을 가지는 마스크를 급속 열처리를 위한 광원과 반도체 기판 사이에 위치시킨 후, 반도체 기판을 급속 열처리함으로써, 제 1소스/드레인과 제 2소스/드레인에 존재하는 불순물의 확산 속도가 다른 값을 가져도 반도체 기판을 열처리하기 위한 열원을 선택적으로 마스킹하는 간단한 장치 및 방법에 의해 반도체 기판의 일부분만 선택적으로 가열할 수 있게 되어 별도의 공정 추가 없이도 원하는 깊이의 얕은 접합을 형성할 수 있다.
Description
본 발명은 반도체 소자의 제조 공정에 관한 것으로, 더욱 상세하게는 반도체 소자의 제조 공정중 급속 열처리 공정에 의해 반도체 기판을 열처리하는 방법 및 그 장치에 관한 것이다.
일반적으로 반도체 소자의 제조 공정에서는 다수의 열처리 공정이 적용된다. 이러한 열처리 공정은 반도체 기판을 열처리함으로써 그 물질의 구조나 물성을 안정화시키는 방법으로, 실리콘과 실리콘산화막 계면 특성의 안정화, 알루미늄과 실리콘 콘택트 안정화, 표면 형상의 안정화 등의 물성적인 면에서의 어닐(anneal) 효과와 결정성의 회복, 그리고, 불순물 농도 분포의 변화에 의한 반도체 소자의 소스/드레인 접합층 형성 등에 이용된다.
그러면, 첨부된 도 1a 내지 도 1d를 참조하여 종래 반도체 기판의 열처리 방법에 의해 트랜지스터, 특히 CMOS 트랜지스터의 접합을 형성하는 공정을 설명한다.
먼저, 도 1a에 도시한 바와 같이, 반도체 기판(1)에 필드 산화막(2)으로 소자 분리 영역을 정의한 다음, 필드 산화막(2)에 의해 분리된 각각의 소자 영역에 서로 다른 도전성의 불순물을 선택적으로 도핑하여 제 1웰(3)과 제 2웰(4)을 형성한다. 그리고, 반도체 기판(1) 상부에 모스 트랜지스터의 유전체 역할을 하는 게이트 산화막(5)을 성장시킨다. 이후, 반도체 기판 전면에 게이트 물질인 폴리실리콘(6)을 증착한다.
그 다음, 도 1b에 도시한 바와 같이, 폴리실리콘(6)을 포토리소그래피(photolithography) 공정에 의해 패터닝(patterning)하여 제 1웰(3) 및 제 2웰(4) 영역 게이트 산화막(5) 상부에 각각 게이트 전극으로서 제 1게이트폴리(6a)와 제 2게이트폴리(6b)를 형성한다. 그리고, 제 2웰(4) 영역의 반도체 기판을 마스킹한 후, 제 1웰(3) 영역에 제 1게이트폴리(6a)를 마스크로 제 1웰에 도핑된 불순물의 반대 도전성 불순물을 도핑하여 제 1소스/드레인(7)을 형성한다.
그 다음, 도 1c에 도시한 바와 같이, 제 1웰(3) 영역의 반도체 기판을 마스킹한 후, 제 2웰(4) 영역에 제 2게이트폴리(6b)를 마스크로 제 1소스/드레인(7)에 도핑된 불순물과 반대 도전형의 불순물, 즉 제 2웰(4)과 반대 도전형의 불순물을 도핑하여 제 2소스/드레인(8)을 형성한다.
그 다음, 도 1d에 도시한 바와 같이, 급속 열처리 공정(RTP ; rapid thermal processing)에 의해 반도체 기판(1) 전면을 열처리하여 제 1소스/드레인(7)과 제 2소스/드레인(8)에 도핑된 불순물을 활성화시킴과 동시에 도핑된 불순물을 확산시켜 원하는 접합 깊이의 제 1 및 제 2소스/드레인(7a,8a)을 형성한다.
이와 같은 종래의 방법에 의해 반도체 소자의 소스/드레인인 접합을 형성하기 위한 열처리 공정을 수행할 경우, 제 1소스/드레인과 제 2소스/드레인에 도핑된 불순물의 종류가 다를 경우에는 열처리에 의한 불순물의 확산 속도에서 차이가 있어 접합의 깊이가 서로 다르게 된다. 물론, 확산 속도가 빠른 불순물의 도핑단계에서 접합 깊이를 조정할 수 있지만, 반도체 소자가 미세화에 따른 얕은 접합의 형성에서는 제조 공정에서 조정할 수 있는 범위를 벗어나는 경우가 많고, 측면 확산(lateral diffusion)을 통제하는 것이 어렵게 되는 단점이 있다.
본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로, 그 목적은 반도체 소자의 접합층의 깊이를 원하는 값만큼 용이하게 조정할 수 있는 반도체 기판의 급속 열처리 방법 및 그 장치를 제공하는 데 있다.
도 1a 내지 도 1d는 종래 반도체 기판의 급속 열처리 방법에 의해 트랜지스터의 접합을 형성하는 공정을 개략적으로 도시한 공정도이고,
도 2a 내지 도 2e는 본 발명의 제 1실시예에 따른 반도체 기판의 급속 열처리 방법에 의해 트랜지스터의 접합을 형성하는 공정을 개략적으로 도시한 공정도이고,
도 3a 내지 도 3e는 본 발명의 제 2실시예에 따른 반도체 기판의 급속 열처리 방법에 의해 트랜지스터의 접합을 형성하는 공정을 개략적으로 도시한 공정도이다.
상기와 같은 목적을 달성하기 위하여 본 발명은, 반도체 기판을 급속 열처리하는 방법에 있어서, 반도체 기판에 형성된 회로와 동일한 패턴을 갖는 마스크로 반도체 기판에 조사되는 광원의 빛을 선택적으로 차단하여 반도체 기판을 국부적으로 열처리하는 것을 특징으로 한다.
또한, 본 발명은, 장입되는 반도체 기판을 적정 위치에 위치시키는 위치 조정 수단과; 위치 조정된 반도체 기판을 열처리하기 위한 광원을 포함하는 반도체 기판의 급속 열처리 장치에 있어서, 상기 반도체 기판과 광원 사이에 국부적으로 빛을 차단하는 마스크 수단을 더 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.
도 2a 내지 도 2e는 본 발명의 제 1실시예에 따른 반도체 기판의 급속 열처리 방법에 의해 트랜지스터의 접합을 형성하는 공정을 개략적으로 도시한 공정도이며, 도 3a 내지 도 3e는 본 발명의 제 2실시예에 따른 반도체 기판의 급속 열처리 방법에 의해 트랜지스터의 접합을 형성하는 공정을 개략적으로 도시한 공정도이고, 도면의 주요 부분에 대한 도면 번호는 동일하게 사용하였다.
도 2a 내지 도 2e를 참조하여 본 발명의 제 1실시예에 따라 CMOS 트랜지스터의 접합을 형성하는 공정을 설명한다.
먼저, 도 2a에 도시한 바와 같이, 반도체 기판(11)에 필드 산화막(12)으로 소자 분리 영역을 정의한 다음, 필드 산화막(12)에 의해 분리된 각각의 소자 영역에 서로 다른 도전형의 불순물을 선택적으로 도핑하여 제 1웰(13)과 제 2웰(14)을 형성한다. 그리고, 반도체 기판(11) 상부에 모스 트랜지스터의 유전체 역할을 하는 게이트 산화막(15)을 성장시킨다. 이후, 반도체 기판 전면에 게이트 물질인 폴리실리콘(16)을 증착한다.
그 다음, 도 2b에 도시한 바와 같이, 폴리실리콘(16)을 포토리소그래피 공정에 의해 패터닝하여 제 1웰(13) 및 제 2웰(14) 영역 게이트 산화막(15) 상부에 각각 게이트 전극으로서 제 1게이트폴리(16a)와 제 2게이트폴리(16b)를 형성한다. 그리고, 제 2웰(14) 영역의 반도체 기판을 마스킹한 후, 제 1웰(13) 영역에 제 1게이트폴리(16a)를 마스크로 제 1웰(13) 영역에 도핑된 불순물과 반대 도전형의 불순물을 도핑하여 제 1소스/드레인(17)을 형성한다.
그 다음, 도 2c에 도시한 바와 같이, 제 1웰(13) 영역의 반도체 기판을 마스킹한 후, 제 2웰(14) 영역에 제 2게이트폴리(16b)를 마스크로 제 1소스/드레인(17)에 도핑된 불순물과 반대 도전형의 불순물을 도핑하여 제 2소스/드레인(18)을 형성한다.
그 다음, 도 2d에 도시한 바와 같이, 반도체 기판(11)을 급속 열처리 장치에 장입하면 위치 조정 장치가 급속 열처리하기 위한 반도체 기판(11)의 정확한 위치를 조정한다. 그리고, 반도체 기판의 소자 회로와 동일한 모양을 갖는 마스크로, 광원으로부터의 빛을 국부적으로 차단하는 장치에 의해, 제 2소스/드레인(18) 영역으로 조사되는 광원의 빛을 막아주는 패턴을 가지는 마스크(M11)를 급속 열처리 장치의 열원인 광원과 반도체 기판(11) 사이에 위치시킨다. 이후, 광원에 의해 빛을 조사하여 반도체 기판(11)을 급속 열처리(RTP)한다. 그러면, 마스크(M11)에 의해 빛의 조사가 되지 않는 제 2소스/드레인(18)에 도핑된 불순물은 확산이 일어나지 않으며, 빛이 조사되는 제 1소스/드레인(17)에 도핑된 불순물은 제 1의 확산 속도를 가지고 반도체 기판으로 확산되어 원하는 접합 깊이의 제 1소스/드레인(17a)을 형성한다.
그 다음, 도 2e에 도시한 바와 같이, 광원으로부터의 빛을 국부적으로 차단하는 장치에 의해, 마스크(M11)를 제거하고, 원하는 접합 깊이를 형성한 제 1소스/드레인(17a) 영역으로 조사되는 광원의 빛을 막아주는 패턴을 가지는 마스크(M12)를 급속 열처리 장치의 열원인 광원과 반도체 기판(11) 사이에 위치시킨다. 이후, 광원에 의해 빛을 조사하여 반도체 기판(11)을 급속 열처리(RTP)한다. 그러면, 마스크(M12)에 의해 빛의 조사가 되지 않는 원하는 접합 깊이를 형성한 제 1소스/드레인(17a)에 도핑된 불순물은 더 이상의 확산이 일어나지 않아 원하는 접합 깊이를 유지하며, 빛이 조사되는 제 2소스/드레인(18)에 도핑된 불순물은 제 2의 확산 속도를 가지고 반도체 기판으로 확산되어 원하는 접합 깊이의 제 2소스/드레인(18a)을 형성한다.
이와 같은 방법에 의해 제 1소스/드레인과 제 2소스/드레인에 존재하는 불순물의 확산 속도가 다른 값을 가져도 급속 열처리 장치에서 국부적으로 반도체 기판을 가열할 수 있기 때문에 원하는 접합 깊이를 정확히 조절할 수 있다.
다음으로, 도 3a 내지 도 3e를 참조하여 본 발명의 제 2실시예에 따라 CMOS 트랜지스터의 접합을 형성하는 공정을 설명한다.
먼저, 도 3a에 도시한 바와 같이, 반도체 기판(11)에 필드 산화막(12)으로 소자 분리 영역을 정의한 다음, 필드 산화막(12)에 의해 분리된 각각의 소자 영역에 서로 다른 도전형의 불순물을 선택적으로 도핑하여 제 1웰(13)과 제 2웰(14)을 형성한다. 그리고, 반도체 기판(11) 상부에 모스 트랜지스터의 유전체 역할을 하는 게이트 산화막(15)을 성장시킨다. 이후, 반도체 기판 전면에 게이트 물질인 폴리실리콘(16)을 증착한다.
그 다음, 도 3b에 도시한 바와 같이, 폴리실리콘(16)을 포토리소그래피 공정에 의해 패터닝하여 제 1웰(13) 및 제 2웰(14) 영역 게이트 산화막(15) 상부에 각각 게이트 전극으로서 제 1게이트폴리(16a)와 제 2게이트폴리(16b)를 형성한다. 그리고, 제 2웰(14) 영역의 반도체 기판을 마스킹한 후, 제 1웰(13) 영역에 제 1게이트폴리(16a)를 마스크로 제 1웰(13) 영역에 도핑된 불순물과 반대 도전형의 불순물을 도핑하여 제 1소스/드레인(17)을 형성한다.
그 다음, 도 3c에 도시한 바와 같이, 제 1웰(13) 영역의 반도체 기판을 마스킹한 후, 제 2웰(14) 영역에 제 2게이트폴리(16b)를 마스크로 제 1소스/드레인(17)에 도핑된 불순물과 반대 도전형의 불순물을 도핑하여 제 2소스/드레인(18)을 형성한다.
그 다음, 도 3d에 도시한 바와 같이, 반도체 기판(11)을 급속 열처리 장치에 장입하면 위치 조정 장치가 급속 열처리하기 위한 반도체 기판(11)의 정확한 위치를 조정한다. 그리고, 열원인 광원에 의해 빛을 조사하여 반도체 기판(11) 전면을 가열하여 급속 열처리한다(RTP). 이때, 불순물의 확산 속도가 상대적으로 큰 불순물 타입을 함유하는 소스/드레인을 갖는 영역을 최적화시키는 조건으로 열처리한다. 즉, 제 1소스/드레인(17)에 5가의 불순물을 도핑하고, 제 2소스/드레인(18)에 3가의 불순물을 도핑하였을 경우, 상대적으로 확산 속도가 큰 3가의 불순물이 도핑된 제 2소스/드레인(18)을 최적화시키는 조건으로 급속 열처리(RTP)하여 원하는 접합 깊이의 제 2소스/드레인(18a)을 형성한다. 물론, 제 1소스/드레인(17)에 도핑된 불순물도 확산이 되지만, 제 2소스/드레인(18)에 비해 불순물의 확산 속도가 느리기 때문에 원하는 접합 깊이를 형성할 수는 없다.
그 다음, 도 3e에 도시한 바와 같이, 급속 열처리 장치에서 반도체 기판의 소자 회로와 동일한 모양을 갖는 마스크로, 광원으로부터의 빛을 국부적으로 차단하는 장치에 의해, 원하는 접합 깊이로 형성된 제 2소스/드레인(18a) 영역으로 조사되는 광원의 빛을 막아주는 패턴을 가지는 마스크(M11)를 급속 열처리 장치의 열원인 광원과 반도체 기판(11) 사이에 위치시킨다. 이후, 광원에 의해 빛을 조사하여 반도체 기판(11)을 급속 열처리(RTP)한다. 그러면, 마스크(M11)에 의해 빛의 조사가 되지 않는 원하는 접합 깊이로 형성된 제 2소스/드레인(18)에 도핑된 불순물은 더 이상의 확산이 일어나지 않으며, 빛이 조사되는 제 1소스/드레인(17)에 도핑된 불순물만 확산되어 원하는 접합 깊이의 제 1소스/드레인(17a)을 형성함으로써, 제 1 및 제 2소스/드레인(17a, 18a)의 접합 깊이를 원하는 값만큼 용이하게 조정할 수 있다.
이와 같은 실시예에서는 반도체 소자의 소스/드레인 형성을 위한 열처리 공정을 설명하였지만, 이외에도 반도체 소자 제조 공정중 도핑된 불순물을 선택적으로 확산시키기 위한 열처리 공정에도 유용하게 적용할 수 있다.
이와 같이 본 발명은 반도체 소자 제조 공정중 반도체 기판을 열처리하기 위한 열원을 선택적으로 마스킹하는 간단한 장치 및 방법에 의해 반도체 기판의 일부분만 선택적으로 가열할 수 있게 되어 별도의 공정 추가 없이도 원하는 깊이의 얕은 접합을 형성할 수 있다.
Claims (6)
- 장입되는 반도체 기판을 적정 위치에 위치시키는 위치 조정 수단과;위치 조정된 반도체 기판을 열처리하기 위한 광원을 포함하는 반도체 기판의 급속 열처리 장치에 있어서,상기 반도체 기판과 광원 사이에 국부적으로 빛을 차단하는 마스크 수단을 더 포함하는 것을 특징으로 하는 반도체 기판의 급속 열처리 장치.
- 제 1 항에 있어서, 상기 마스크 수단은 상기 반도체 기판에 형성된 반도체 회로와 동일한 패턴을 갖는 마스크로 형성하는 것을 특징으로 하는 반도체 기판의 급속 열처리 장치.
- 반도체 기판을 급속 열처리하는 방법에 있어서,반도체 기판에 형성된 회로와 동일한 패턴을 갖는 마스크로 반도체 기판에 조사되는 광원의 빛을 선택적으로 차단하여 반도체 기판을 국부적으로 열처리하는 것을 특징으로 하는 반도체 기판의 급속 열처리 방법.
- 제 3 항에 있어서, 확산 속도가 서로 다른 불순물이 도핑된 제 1소스/드레인과 제 2소스/드레인을 급속 열처리하여 원하는 깊이의 얕은 접합을 형성할 경우,상기 제 1소스/드레인 영역을 막아주는 패턴을 가지는 마스크를 급속 열처리를 위한 광원과 반도체 기판 사이에 위치시킨 후, 상기 반도체 기판을 급속 열처리하는 단계와;상기 제 1소스/드레인 영역을 막아주는 패턴을 가지는 마스크를 제거하고, 상기 제 2소스/드레인 영역을 막아주는 패턴을 가지는 마스크를 급속 열처리를 위한 광원과 반도체 기판 사이에 위치시킨 후, 상기 반도체 기판을 급속 열처리하는 단계를 포함하는 것을 특징으로 하는 반도체 기판의 급속 열처리 방법.
- 제 3 항에 있어서, 확산 속도가 서로 다른 불순물이 도핑된 제 1소스/드레인과 제 2소스/드레인을 급속 열처리하여 원하는 깊이의 얕은 접합을 형성할 경우,상기 광원에 의해 상기 반도체 기판 전면을 급속 열처리하는 단계와;상기 제 1, 제 2소스/드레인중 도핑된 불순물의 확산 속도가 상대적으로 빠른 제 1 또는 제 2소스/드레인 영역을 막아주는 패턴을 가지는 마스크를 급속 열처리를 위한 광원과 반도체 기판 사이에 위치시킨 후, 상기 반도체 기판을 급속 열처리하는 단계를 포함하는 것을 특징으로 하는 반도체 기판의 급속 열처리 방법.
- 제 5 항에 있어서, 상기 반도체 기판 전면을 급속 열처리하는 단계에서, 상기 열처리는 상기 불순물의 확산 속도가 상대적으로 빠른 제 1 또는 제 2소스/드레인의 접합 깊이를 최적화시키는 조건으로 실시하는 것을 특징으로 하는 반도체 기판의 급속 열처리 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980043620A KR20000026191A (ko) | 1998-10-19 | 1998-10-19 | 반도체 기판의 급속 열처리 방법 및 그 장치 |
| US09/421,454 US6426277B1 (en) | 1998-10-19 | 1999-10-19 | Methods and a device for heat treating a semiconductor wafer having different kinds of impurities |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980043620A KR20000026191A (ko) | 1998-10-19 | 1998-10-19 | 반도체 기판의 급속 열처리 방법 및 그 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000026191A true KR20000026191A (ko) | 2000-05-15 |
Family
ID=19554468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980043620A KR20000026191A (ko) | 1998-10-19 | 1998-10-19 | 반도체 기판의 급속 열처리 방법 및 그 장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6426277B1 (ko) |
| KR (1) | KR20000026191A (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100273318B1 (ko) * | 1998-11-04 | 2001-01-15 | 김영환 | 반도체 기판의 열처리 장치 및 열처리 방법 |
| JP3786097B2 (ja) * | 2002-03-25 | 2006-06-14 | セイコーエプソン株式会社 | 圧電デバイスの蓋封止方法及び圧電デバイスの製造方法並びに圧電デバイスの蓋封止装置 |
| US7642205B2 (en) * | 2005-04-08 | 2010-01-05 | Mattson Technology, Inc. | Rapid thermal processing using energy transfer layers |
| DE102011007544A1 (de) * | 2011-04-15 | 2012-10-18 | Von Ardenne Anlagentechnik Gmbh | Verfahren und Vorrichtung zur thermischen Behandlung von Substraten |
| US11089657B2 (en) * | 2015-03-06 | 2021-08-10 | SCREEN Holdings Co., Ltd. | Light-irradiation heat treatment apparatus |
| US9536758B1 (en) | 2016-05-26 | 2017-01-03 | Anand Deo | Time-varying frequency powered semiconductor substrate heat source |
| US11152232B2 (en) | 2016-05-26 | 2021-10-19 | Anand Deo | Frequency and phase controlled transducers and sensing |
| US11729869B2 (en) | 2021-10-13 | 2023-08-15 | Anand Deo | Conformable polymer for frequency-selectable heating locations |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01276621A (ja) | 1988-04-27 | 1989-11-07 | Mitsubishi Electric Corp | ビームアニール装置 |
| US6165876A (en) * | 1995-01-30 | 2000-12-26 | Yamazaki; Shunpei | Method of doping crystalline silicon film |
| US5837572A (en) * | 1997-01-10 | 1998-11-17 | Advanced Micro Devices, Inc. | CMOS integrated circuit formed by using removable spacers to produce asymmetrical NMOS junctions before asymmetrical PMOS junctions for optimizing thermal diffusivity of dopants implanted therein |
| US6054354A (en) * | 1998-01-28 | 2000-04-25 | International Business Machines Corporation | High voltage field effect transistors with selective gate depletion |
-
1998
- 1998-10-19 KR KR1019980043620A patent/KR20000026191A/ko not_active Application Discontinuation
-
1999
- 1999-10-19 US US09/421,454 patent/US6426277B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6426277B1 (en) | 2002-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5918129A (en) | Method of channel doping using diffusion from implanted polysilicon | |
| KR100535953B1 (ko) | Ｎ 채널 트랜지스터 및 ｐ 채널 트랜지스터의 성능을 독립적으로 최적화하기 위해 제거가능한 측벽 스페이서를 이용하는 ｃｍｏｓ 제조 방법 | |
| KR0130549B1 (ko) | Cmos 장치의 제조방법 | |
| US4502205A (en) | Method of manufacturing an MIS type semiconductor device | |
| KR920010062B1 (ko) | 반도체 장치의 실리사이드 형성방법 | |
| KR0144020B1 (ko) | 낮은 면저항을 갖는 접합 형성방법 | |
| KR20000026191A (ko) | 반도체 기판의 급속 열처리 방법 및 그 장치 | |
| US6362062B1 (en) | Disposable sidewall spacer process for integrated circuits | |
| EP1732112A1 (en) | Method for manufacturing semiconductor device | |
| KR100466397B1 (ko) | 반도체 소자의 제조방법 | |
| KR0146522B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR100591127B1 (ko) | 반도체 소자의 게이트 유전층 형성 방법 | |
| KR100209229B1 (ko) | 반도체 장치의 전계효과트랜지스터 제조방법 | |
| KR100225382B1 (ko) | 고전압 반도체 소자 및 그의 제조방법 | |
| KR100720405B1 (ko) | 반도체 소자의 제조방법 | |
| KR100325445B1 (ko) | 반도체소자의접합형성방법 | |
| KR100329608B1 (ko) | 반도체소자의평탄화층형성방법 | |
| KR100642905B1 (ko) | Ｍｏｓ 트랜지스터 형성 방법 | |
| KR19990026679A (ko) | 트랜지스터의 제조방법 | |
| KR970006255B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR100196509B1 (ko) | 모스트랜지스터 제조방법 | |
| KR970006219B1 (ko) | 반도체소자 제조방법 | |
| JP4541582B2 (ja) | 半導体装置の製造方法 | |
| KR100228334B1 (ko) | 반도체 장치의 전계효과트랜지스터 제조방법 | |
| KR100218344B1 (ko) | 실리사이드 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |